JPH0567626A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0567626A
JPH0567626A JP25428491A JP25428491A JPH0567626A JP H0567626 A JPH0567626 A JP H0567626A JP 25428491 A JP25428491 A JP 25428491A JP 25428491 A JP25428491 A JP 25428491A JP H0567626 A JPH0567626 A JP H0567626A
Authority
JP
Japan
Prior art keywords
film
silicon film
manufacturing
emitter electrode
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25428491A
Other languages
Japanese (ja)
Inventor
Tatsuro Sakai
達郎 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25428491A priority Critical patent/JPH0567626A/en
Publication of JPH0567626A publication Critical patent/JPH0567626A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To provide the manufacturing method for super-high frequency bipolar transistor. CONSTITUTION:Non-doped polysilicon 6 is deposited by bringing it into the low temperature state of about 500 deg.C, and then a base contact part is formed by conducting a work on a T-shaped emitter electrode 8 conjointly using a reactive dry etching and a wet etching. As a result, the manufacturing process can be cut down sharply, the T-shaped emitter electrode can be formed uniformly and microscopically in the surface of a wafer, and besides, defective appearance and the unsatisfactory characteristics resulting from it are not generated. A highly efficient bipolar transistor, especially for ultra-high frequency, can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、高性能な高周波用のバイポ−ラトランジ
スタを製造することができる半導体装置の製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device capable of manufacturing a high performance bipolar transistor for high frequency.

【0002】[0002]

【従来の技術】シリコン基板上に形成されるエミッタ部
をド−プトシリコン膜とノンド−プトシリコン膜の2層
構造とし、ベ−スコンタクト孔及びエミッタ電極をセル
ファラインで形成する従来のバイポ−ラトランジスタの
製造方法を図2に基づいて説明する。
2. Description of the Related Art A conventional bipolar transistor in which an emitter portion formed on a silicon substrate has a two-layer structure of a doped silicon film and a non-doped silicon film, and a base contact hole and an emitter electrode are formed by self-alignment. The manufacturing method will be described with reference to FIG.

【0003】図2は、従来のバイポ−ラトランジスタの
製造方法を示す工程順の縦断面図であって、まず、工程
Aに示すように、シリコン基板上1に設けた酸化膜2を
選択的に開孔し、ベ−スイオン注入を実施し、ベ−ス領
域3を形成する。その後、エミッタ4(工程C参照)を
形成するため、ド−プトポリシリコン5とノンド−プト
ポリシリコン6を成長させる。
2A to 2C are vertical cross-sectional views in order of steps showing a conventional method for manufacturing a bipolar transistor. First, as shown in step A, an oxide film 2 provided on a silicon substrate 1 is selectively formed. Then, a base region 3 is formed by performing base ion implantation. Then, in order to form the emitter 4 (see step C), the doped polysilicon 5 and the non-doped polysilicon 6 are grown.

【0004】次に、工程Bに示すように、フォトレジス
ト7をマスクにノンド−プトポリシリコン6層にイオン
注入し、エッチングしやすくして弗酸、硝酸系のウエッ
トエッチを用い、T字型に加工し、T字型エミッタ電極
8を形成する。その後、工程Cに示すように、T字型に
加工されたエミッタ電極8上にCVD酸化膜9’を堆積
させ、高温熱処理することにより、ド−プトポリシリコ
ン5中の不純物をシリコン基板1のベ−ス領域3中に拡
散させ、エミッタ4を形成する。この時、ド−プトポリ
シリコン5中の不純物は、ノンド−プト層6にも拡散さ
れる。
Next, as shown in step B, the photoresist 7 is used as a mask to ion-implant the non-doped polysilicon 6 layer to facilitate etching, and a hydrofluoric acid / nitric acid-based wet etch is used to form a T-shape. Then, the T-shaped emitter electrode 8 is formed. Thereafter, as shown in step C, a CVD oxide film 9 ′ is deposited on the T-shaped emitter electrode 8 and heat-treated at a high temperature to remove impurities in the doped polysilicon 5 from the silicon substrate 1. The emitter 4 is formed by diffusing into the base region 3. At this time, the impurities in the doped polysilicon 5 are also diffused into the non-doped layer 6.

【0005】次に、フォトレジスト7を用い、ベ−スコ
ンタクト部を開孔し、イオン注入により、ベ−スコンタ
クト部10を形成し(工程D)、しかる後、フォトレジ
スト7加工を再度行ない、ノンド−プトポリシリコン6
層上のCVD酸化膜9’を除去する(工程E)。
Next, the photoresist 7 is used to open the base contact portion, and the base contact portion 10 is formed by ion implantation (step D). Then, the photoresist 7 is processed again. , Non-doped polysilicon 6
The CVD oxide film 9'on the layer is removed (step E).

【0006】[0006]

【発明が解決しようとする課題】ところで、従来の上記
半導体装置の製造方法では、高周波特性を得るための微
細化には不向きである欠点を有している。即ち、ノンド
−プトポリシリコン6がド−プトポリシリコン5と同様
に約750℃と高温で成長されるため、この成長時に、
ド−プトポリシリコン5中の不純物がノンド−プトポリ
シリコン6に拡散されてしまうため、ウエットエッチ時
にT字型の加工が難しく、また、素子間で太さが異な
り、更に、ウエ−ハ内でT字部が欠如したり、ノンド−
プト層がなくなってしまう等の問題点が生ずる。
The conventional method of manufacturing a semiconductor device described above has a drawback that it is not suitable for miniaturization to obtain high frequency characteristics. That is, since the non-doped polysilicon 6 is grown at a high temperature of about 750 ° C. like the doped polysilicon 5, during this growth,
Since the impurities in the doped polysilicon 5 are diffused into the non-doped polysilicon 6, it is difficult to process the T-shape during wet etching, and the thickness of each element is different. T-shaped part is missing in the
However, there are problems such as the disappearance of the layer.

【0007】そして、このようなT字部の欠如、ノンド
−プト層の欠如などにより外観不良が発生し、この外観
不良に伴なう特性不良も多く、また、ウエ−ハ内での良
品率が低くなり、しかも、製造工程も長く、微細加工が
困難であるという問題点を有している。
A defective appearance occurs due to the lack of the T-shaped portion, the lack of the non-doped layer, and the like, and there are many characteristic defects associated with the defective appearance, and the non-defective rate in the wafer. However, the manufacturing process is long, and fine processing is difficult.

【0008】本発明は、上記問題点、欠点を解消する半
導体装置の製造方法を提供することを目的とし、詳細に
は、製造工程を大幅に短縮することができ、均一で、し
かも、微細なエミッタ電極を形成することができ、更
に、外観不良、特性不良が低減できると共により高性能
な高周波用のバイポ−ラトランジスタの製造方法を提供
することを目的とする。
An object of the present invention is to provide a method of manufacturing a semiconductor device that solves the above problems and drawbacks. Specifically, the manufacturing process can be greatly shortened, and the manufacturing method is uniform and fine. It is an object of the present invention to provide a method of manufacturing a bipolar transistor for high frequency, which can form an emitter electrode, reduce appearance defects and characteristic defects, and has higher performance.

【0009】[0009]

【課題を解決するための手段】そして、本発明は、ノン
ド−プトポリシリコンをド−プトシリコンより低温化し
て堆積させ、そして、T字型エミッタ電極加工をリアク
ティブドライエッチとウエットエッチとを併用し、セル
ファラインでベ−スコンタクト部を形成する点を特徴と
し、これによって、前記従来法における問題点、欠点を
解消し、前記目的を達成したものである。
According to the present invention, non-doped polysilicon is deposited at a temperature lower than that of doped silicon, and T-shaped emitter electrode processing is performed by using both reactive dry etching and wet etching. However, it is characterized in that the base contact portion is formed by self-alignment, which solves the problems and drawbacks in the conventional method and achieves the above object.

【0010】即ち、本発明は、(1) シリコン基板上に設
けた酸化膜を開口してベ−ス層を形成する工程、(2) こ
のベ−ス層上に、ド−プトシリコン膜、該ド−プトシリ
コン膜より低温度で成長するノンド−プトシリコン膜及
び第1の絶縁膜を順次形成する工程、(3) 前記ノンド−
プトシリコン膜と第1の絶縁膜上に、選択形成したマス
クにより、前記各シリコン膜をリアクテイブイオンエッ
チにてエッチングした後、残膜を弗酸、硝酸系のウエッ
トエッチを実施してエミッタ電極を形成する工程、(4)
前記加工した各シリコン膜に第2の絶縁膜を堆積した
後、エミッタ電極から不純物を前記ベ−ス層に拡散させ
てエミッタ層を形成する工程、(5) リアクテイブイオン
エッチにて、上記第2の絶縁膜をエッチングし、ベ−ス
コンタクトを開孔すると同時に上記シリコン膜の側壁に
上記第2の絶縁膜を残す工程、(6) イオン注入によりベ
−スコンタクト層を形成する工程、とを含むことを特徴
とする半導体装置の製造方法である。
That is, according to the present invention, (1) a step of forming an oxide film formed on a silicon substrate to form a base layer, (2) a base silicon film on the base layer, A step of sequentially forming a non-doped silicon film and a first insulating film that grow at a lower temperature than the doped silicon film, (3) the non-doped silicon film
After etching each silicon film by reactive ion etching with a mask selectively formed on the silicon oxide film and the first insulating film, the remaining film is wet-etched with hydrofluoric acid or nitric acid to form an emitter electrode. Forming process, (4)
Depositing a second insulating film on each of the processed silicon films, and diffusing impurities from the emitter electrode into the base layer to form an emitter layer, (5) by reactive ion etching, Etching the second insulating film to open a base contact and at the same time leave the second insulating film on the side wall of the silicon film; (6) forming a base contact layer by ion implantation. And a method for manufacturing a semiconductor device.

【0011】以下、本発明を詳細に説明する。本発明の
半導体装置の製造方法は、ノンド−プト層の成長をド−
プト層より低温度で実施するものであり、これによっ
て、ド−プトポリシリコン膜中の不純物がノンド−プト
層へ拡散しないようにすることを特徴とする。この点を
具体的に説明すると、本発明において、まず、ド−プト
ポリシリコン膜の成長を約750℃で実施し、次に、ノ
ンド−プトシリコン膜の成長を約500℃以下で実施す
るのが好ましい。これによって、ノンド−プト層の成長
時に、ド−プト層中の不純物がノンド−プト層へ拡散す
るのを抑制し、その結果、後のエッチング工程とあいま
って、前記した従来法にみられるT字部の欠如やノンド
−プト層の欠如等の欠点を解消することができる。
The present invention will be described in detail below. The method of manufacturing a semiconductor device according to the present invention is a method of growing a non-doped layer.
It is carried out at a temperature lower than that of the doped layer, which is characterized in that the impurities in the doped polysilicon film are prevented from diffusing into the non-doped layer. To specifically explain this point, in the present invention, first, the growth of the doped polysilicon film is performed at about 750 ° C., and then the growth of the non-doped silicon film is performed at about 500 ° C. or less. preferable. This prevents impurities in the doped layer from diffusing into the non-doped layer during the growth of the non-doped layer, and, as a result, together with the subsequent etching step, the T Defects such as a lack of character portions and a lack of non-doped layers can be eliminated.

【0012】次に、第1の絶縁膜及びフォトレジストを
マスクにし、ポリシリコン膜をリアクティブイオンエッ
チにてエッチングし、残膜及びT字型エミッタ電極部の
ド−プトポリシリコンの太さをウエットエッチにて、エ
ッチング調整することによって、ウエ−ハ内を均一に、
かつ、微細に加工することができる。その後、シリコン
基板上に第2の絶縁膜を堆積させ、リアクティブイオン
エッチにて前記絶縁膜を除去すると、ベ−スコンタクト
部が開孔され、T字型エミッタ電極部の側壁に絶縁膜が
残るようになる。
Next, the polysilicon film is etched by reactive ion etching using the first insulating film and the photoresist as a mask, and the thickness of the residual film and the doped polysilicon of the T-shaped emitter electrode portion is adjusted. By adjusting the etching with wet etching, the inside of the wafer can be made uniform.
Moreover, it can be finely processed. Then, a second insulating film is deposited on the silicon substrate, and the insulating film is removed by reactive ion etching to open a base contact portion and form an insulating film on the side wall of the T-shaped emitter electrode portion. It will remain.

【0013】ベ−スコンタクト部を形成するため、イオ
ン注入を行なうが、ノンド−プト層上には、絶縁膜が残
っているため、ノンド−プト層にはイオン注入されず、
ベ−スコンタクト部が形成される。その後、弗酸系によ
りノンド−プト層の絶縁膜を除去する。本発明は、上記
工程によって半導体装置を製造するものであり、これに
よって、高性能な、特に超高周波用のバイポ−ラトラン
ジスタを製造することができるものである。
Ions are implanted to form the base contact portion. However, since the insulating film remains on the non-doped layer, the non-doped layer is not ion-implanted.
A base contact portion is formed. After that, the insulating film of the non-doped layer is removed with hydrofluoric acid. The present invention is to manufacture a semiconductor device by the above-mentioned steps, whereby a high performance bipolar transistor, especially for a super high frequency, can be manufactured.

【0014】[0014]

【実施例】次に、本発明について図1を参照して説明す
る。 (実施例1)図1は、本発明の一実施例を示す半導体装
置の製造方法の工程順縦断面図である。まず、シリコン
基板上1に設けた酸化膜2を開孔し、不純物を拡散して
ベ−ス領域3を形成する。その後、エミッタ4(工程C
参照)を形成するため、約750℃でド−プトポリシリ
コン5を、次に、約500℃でノンド−プトポリシリコ
ン6を、更に、第1のCVD酸化膜9をそれぞれ順次堆
積させる(工程A)。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to FIG. (Embodiment 1) FIG. 1 is a vertical cross-sectional view in order of the steps of a method for manufacturing a semiconductor device, showing an embodiment of the present invention. First, the oxide film 2 provided on the silicon substrate 1 is opened, and impurities are diffused to form the base region 3. After that, the emitter 4 (process C
(See FIG. 2), the doped polysilicon 5 is deposited at about 750 ° C., the non-doped polysilicon 6 is deposited at about 500 ° C., and the first CVD oxide film 9 is sequentially deposited (step) A).

【0015】次に、工程Bに示すように、フォトレジス
ト7を用い、選択的に上記堆積膜をリアクティブイオン
エッチにてエッチングし、ド−プトポリシリコン5が薄
く残るまでエッチングする。この時、ド−プトポリシリ
コン5の太さを調整するため、弗酸、硝酸系のウエット
エッチにてコントロ−ルする。この際、ノンド−プトポ
リシリコン6は、不純物を含まないため、形状はくずれ
ず、充分マスクとなって均一なT字型エミッタ電極8が
得られる。
Next, as shown in step B, using photoresist 7, the deposited film is selectively etched by reactive ion etching until the doped polysilicon 5 remains thin. At this time, in order to adjust the thickness of the doped polysilicon 5, control is performed by wet etching using hydrofluoric acid or nitric acid. At this time, since the non-doped polysilicon 6 does not contain impurities, its shape does not collapse, and it serves as a sufficient mask to obtain a uniform T-shaped emitter electrode 8.

【0016】しかる後、フォトレジスト7を除去し、第
2のCVD酸化膜11をシリコン基板1全面に堆積さ
せ、高温熱処理にて、ド−プトポリシリコン5中の不純
物をノンド−プトポリシリコン6中及びシリコン基板1
のベ−ス領域3中に拡散せしめ、エミッタ4を形成する
(工程C)。
Thereafter, the photoresist 7 is removed, the second CVD oxide film 11 is deposited on the entire surface of the silicon substrate 1, and the impurities in the doped polysilicon 5 are removed by high temperature heat treatment. Medium and silicon substrate 1
To form an emitter 4 (step C).

【0017】次に、工程Dに示すように、リアクティブ
イオンエッチにて、前記第2のCVD酸化膜11をエッ
チングしてベ−スコンタクト部10を開孔させる。この
時、T字型エミッタ電極8の側壁に第2のCVD酸化膜
11が残るようになり、エミッタ電極8とベ−スコンタ
クト部10が分離される。そして、ノンド−プトポリシ
リコン6上に残った第1のCVD酸化膜9と第2のCV
D酸化膜11をマスクにイオン注入を行なうことによっ
てベ−スコンタクト部10を形成する。その後、弗酸系
のウエットエッチにてノンド−プトポリシリコン6上の
第1のCVD酸化膜及び第2のCVD酸化膜11を除去
し、工程Dに示すT字型エミッタ電極8を形成する。
Next, as shown in step D, the second CVD oxide film 11 is etched by reactive ion etching to open the base contact portion 10. At this time, the second CVD oxide film 11 is left on the sidewall of the T-shaped emitter electrode 8, and the emitter electrode 8 and the base contact portion 10 are separated. Then, the first CVD oxide film 9 and the second CV remaining on the non-doped polysilicon 6 are formed.
Ion implantation is performed using the D oxide film 11 as a mask to form the base contact portion 10. Then, the first CVD oxide film and the second CVD oxide film 11 on the non-doped polysilicon 6 are removed by hydrofluoric acid-based wet etching to form the T-shaped emitter electrode 8 shown in step D.

【0018】(実施例2)実施例1では、絶縁膜として
CVD酸化膜を用いたが、この実施例2では、この酸化
膜に代えてCVD窒化膜を使用し、図1の工程A〜Dに
従ってT字型エミッタ電極8を形成した。この窒化膜を
使用しても、実施例1と同様、加工性、絶縁性に優れて
いるものが得られた。
(Embodiment 2) In Embodiment 1, a CVD oxide film is used as an insulating film, but in Embodiment 2, a CVD nitride film is used instead of this oxide film, and steps A to D in FIG. Then, a T-shaped emitter electrode 8 was formed. Even when this nitride film was used, it was possible to obtain a film having excellent workability and insulating properties, as in Example 1.

【0019】実施例1、2において、各堆積膜の厚さを
選択することによって加工形状を変化させることができ
る。また、ノンド−プトポリシリコン6とド−プトポリ
シリコン5を加工する際、ドライエッチ直後にCVD酸
化膜又はCVD窒化膜を堆積させ、ドライエッチにてエ
ッチング除去することによって、ノンド−プトポリシリ
コン6の側壁にCVD酸化膜又はCVD窒化膜を残すよ
うにしてド−プトポリシリコンのウエットエッチを行う
ことにより、加工精度はより一層向上する。
In Examples 1 and 2, the processed shape can be changed by selecting the thickness of each deposited film. Further, when the non-doped polysilicon 6 and the doped polysilicon 5 are processed, a CVD oxide film or a CVD nitride film is deposited immediately after dry etching, and the non-doped polysilicon is removed by dry etching. By performing wet etching of the doped polysilicon while leaving the CVD oxide film or the CVD nitride film on the side wall of 6, the processing accuracy is further improved.

【0020】[0020]

【発明の効果】本発明は、以上詳記したように、ノンド
−プトポリシリコンをド−プトシリコンより低温化して
堆積させ、そして、T字型エミッタ電極加工をリアクテ
ィブドライエッチとウエットエッチとを併用し、セルフ
ァラインでベ−スコンタクト部を形成する点を特徴とす
るものであり、これによって、従来法に比し、製造工程
が大幅に短縮ができ、また、ウエ−ハ面内にT字型エミ
ッタ電極を均一に、しかも、微細に形成することがで
き、更に、外観不良やそれに伴なう特性不良が発生しな
い顕著な効果を有する。そして、本発明により、高性能
な、特に超高周波用のバイポ−ラトランジスタを提供す
ることができる。
As described in detail above, according to the present invention, non-doped polysilicon is deposited at a temperature lower than that of doped silicon, and T-shaped emitter electrode processing is performed by reactive dry etching and wet etching. It is also characterized in that the base contact portion is formed by self-alignment in combination with this, which makes it possible to significantly shorten the manufacturing process as compared with the conventional method, and to reduce the T The V-shaped emitter electrode can be formed uniformly and finely, and further, there is a remarkable effect that appearance defects and accompanying characteristic defects do not occur. Further, according to the present invention, it is possible to provide a bipolar transistor having high performance, especially for super high frequency.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す半導体装置の製造方法
の工程順縦断面図である。
FIG. 1 is a vertical cross-sectional view in order of the steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】従来のバイポ−ラトランジスタの製造方法を示
す工程順の縦断面図である。
2A to 2D are vertical cross-sectional views in order of the steps, showing a conventional method for manufacturing a bipolar transistor.

【符号の説明】 1 シリコン基板 2 酸化膜 3 ベ−ス領域 4 エミッタ 5 ド−プトポリシリコン 6 ノンド−プトポリシリコン 7 フォトレジスト 8 T字型エミッタ電極 9 第1のCVD酸化膜 9’CVD酸化膜 10 ベ−スコンタクト部 11 第2のCVD酸化膜[Description of Reference Signs] 1 silicon substrate 2 oxide film 3 base region 4 emitter 5 doped polysilicon 6 non-doped polysilicon 7 photoresist 8 T-shaped emitter electrode 9 first CVD oxide film 9'CVD oxidation Film 10 Base contact part 11 Second CVD oxide film

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 (1) シリコン基板上に設けた酸化膜を開
口してベ−ス層を形成する工程、 (2) このベ−ス層上に、ド−プトシリコン膜、該ド−プ
トシリコン膜より低温度で成長するノンド−プトシリコ
ン膜及び第1の絶縁膜を順次形成する工程、 (3) 前記ノンド−プトシリコン膜と第1の絶縁膜上に、
選択形成したマスクにより、前記各シリコン膜をリアク
テイブイオンエッチにてエッチングした後、残膜を弗
酸、硝酸系のウエットエッチを実施してエミッタ電極を
形成する工程、 (4) 前記加工した各シリコン膜に第2の絶縁膜を堆積し
た後、エミッタ電極から不純物を前記ベ−ス層に拡散さ
せてエミッタ層を形成する工程、 (5) リアクテイブイオンエッチにて、上記第2の絶縁膜
をエッチングし、ベ−スコンタクトを開孔すると同時に
上記シリコン膜の側壁に上記第2の絶縁膜を残す工程、 (6) イオン注入によりベ−スコンタクト層を形成する工
程、 とを含むことを特徴とする半導体装置の製造方法。
1. A step of forming a base layer by opening an oxide film provided on a silicon substrate, and (2) a doped silicon film and the doped silicon film on the base layer. A step of sequentially forming a non-doped silicon film and a first insulating film that grow at a lower temperature, (3) on the non-doped silicon film and the first insulating film,
A step of forming the emitter electrode by performing wet etching of the residual film with hydrofluoric acid or nitric acid after etching each silicon film by reactive ion etching with the mask selectively formed, (4) Each of the processed A step of depositing a second insulating film on the silicon film and then diffusing impurities from the emitter electrode into the base layer to form an emitter layer, (5) the second insulating film by reactive ion etching Are etched to open the base contact and at the same time leave the second insulating film on the side wall of the silicon film, and (6) forming a base contact layer by ion implantation. A method of manufacturing a semiconductor device, which is characterized.
【請求項2】 前記ベ−ス層上に形成させるド−プトシ
リコン膜が約750℃で成長し、一方、ノンド−プトシ
リコン膜が約500℃以下で成長する請求項1に記載の
半導体装置の製造方法。
2. The manufacturing of a semiconductor device according to claim 1, wherein the doped silicon film formed on the base layer grows at about 750 ° C., while the non-doped silicon film grows at about 500 ° C. or less. Method.
【請求項3】 第1及び第2の絶縁膜がCVD酸化膜又
はCVD窒化膜である請求項1に記載の半導体装置の製
造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the first and second insulating films are a CVD oxide film or a CVD nitride film.
JP25428491A 1991-09-06 1991-09-06 Manufacture of semiconductor device Pending JPH0567626A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25428491A JPH0567626A (en) 1991-09-06 1991-09-06 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25428491A JPH0567626A (en) 1991-09-06 1991-09-06 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0567626A true JPH0567626A (en) 1993-03-19

Family

ID=17262834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25428491A Pending JPH0567626A (en) 1991-09-06 1991-09-06 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0567626A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209193A (en) * 2001-12-29 2003-07-25 Hynix Semiconductor Inc Method for forming gate electrode of semiconductor element
US10170553B2 (en) 2015-06-23 2019-01-01 Globalfoundries Inc. Shaped terminals for a bipolar junction transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209193A (en) * 2001-12-29 2003-07-25 Hynix Semiconductor Inc Method for forming gate electrode of semiconductor element
US10170553B2 (en) 2015-06-23 2019-01-01 Globalfoundries Inc. Shaped terminals for a bipolar junction transistor

Similar Documents

Publication Publication Date Title
US5488004A (en) SOI by large angle oxygen implant
JPH09172166A (en) Forming method of semiconductor integrated circuit
US6274512B1 (en) Method for manufacturing a semiconductor device
JPH0567626A (en) Manufacture of semiconductor device
JPS59165434A (en) Manufacture of semiconductor device
JPH07193233A (en) Manufacture of transistor having no gate sidewall
JPS63207177A (en) Manufacture of semiconductor device
JPS5812732B2 (en) Manufacturing method for semiconductor devices
JPS62194673A (en) Manufacture of semiconductor device
KR19980030045A (en) Field oxide film formation method of a semiconductor device
JPH11330281A (en) Manufacturing process of bipolar and bicmos device
JP2001308319A (en) Insulated gate compound semiconductor device
JPH02130852A (en) Semiconductor device
JP2000311861A (en) Selective growth method of semiconductor film and method of manufacturing semiconductor device
JP2793248B2 (en) Manufacturing method of semiconductor / element structure
JP3042803B2 (en) TFT polysilicon thin film making method
JPH0330293B2 (en)
JP3217280B2 (en) Dry etching post-processing method and method for manufacturing MOS type semiconductor device
JP2533141B2 (en) Method for manufacturing semiconductor device
KR0179290B1 (en) Method of forming isolation oxide film of semiconductor device
JPS6272129A (en) Manufacture of semiconductor device
JPH0574804A (en) Introducing method of impurity
JPS61160976A (en) Manufacture of semiconductor device
JPH07245392A (en) Manufacture of semiconductor device
JPS61147550A (en) Manufacture of semiconductor device