JPH0560833A - 論理回路試験方式 - Google Patents
論理回路試験方式Info
- Publication number
- JPH0560833A JPH0560833A JP3248477A JP24847791A JPH0560833A JP H0560833 A JPH0560833 A JP H0560833A JP 3248477 A JP3248477 A JP 3248477A JP 24847791 A JP24847791 A JP 24847791A JP H0560833 A JPH0560833 A JP H0560833A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- circuit
- range
- test
- extent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 旧論理回路の回路構成を部分的に変更した場
合、新論理回路の試験を効率的に行う。 【構成】 「変更範囲抽出手段」１０１により「旧論理
回路」１と「新論理回路」２とを比較して「変更範囲」
３を抽出し、これに応じて「被影響部分限定手段」１０
２により「被影響部分」４を限定し、これに基づき「再
試験範囲決定手段」１０３により影響を与える部分を限
定し、かつ「再試験範囲」５を決定のうえ、これに対応
して「パターン発生手段」１０４により「テストパター
ン」６を発生し、これを用いて「シミュレーション手
段」１０５により論理シミュレーションを実行する。
合、新論理回路の試験を効率的に行う。 【構成】 「変更範囲抽出手段」１０１により「旧論理
回路」１と「新論理回路」２とを比較して「変更範囲」
３を抽出し、これに応じて「被影響部分限定手段」１０
２により「被影響部分」４を限定し、これに基づき「再
試験範囲決定手段」１０３により影響を与える部分を限
定し、かつ「再試験範囲」５を決定のうえ、これに対応
して「パターン発生手段」１０４により「テストパター
ン」６を発生し、これを用いて「シミュレーション手
段」１０５により論理シミュレーションを実行する。
Description
【０００１】
【産業上の利用分野】本発明は、各種論理回路の回路構
成を変更した場合、変更後の新論理回路を効率的に試験
する方式に関するものである。
成を変更した場合、変更後の新論理回路を効率的に試験
する方式に関するものである。
【０００２】
【従来の技術】論理回路の回路構成を変更した場合、こ
れが目的どおりに動作するか否かを試験し、論理処理状
況を検証するには、全回路を対象としたテストパターン
を発生させ、これにより無変更の部分も含めてシミュレ
ーションを行うものとなっている。
れが目的どおりに動作するか否かを試験し、論理処理状
況を検証するには、全回路を対象としたテストパターン
を発生させ、これにより無変更の部分も含めてシミュレ
ーションを行うものとなっている。
【０００３】
【発明が解決しようとする課題】しかし、無変更の部分
も含めて全回路のシミュレーションを行うのは、テスト
パターンの構成が複雑化し、シミュレーションに要する
時間が増大するため、試験作業の効率が低下する欠点を
生じている。したがって、本発明の目的は、論理回路の
回路構成を部分的に変更した場合、変更後の新論理回路
を効率的に試験する方式を提供するものである。
も含めて全回路のシミュレーションを行うのは、テスト
パターンの構成が複雑化し、シミュレーションに要する
時間が増大するため、試験作業の効率が低下する欠点を
生じている。したがって、本発明の目的は、論理回路の
回路構成を部分的に変更した場合、変更後の新論理回路
を効率的に試験する方式を提供するものである。
【０００４】
【課題を解決するための手段】本発明は、前述の目的を
達成するため、回路構成変更前の旧論理回路と回路構成
変更後の新論理回路とを比較し両回路の差を回路構成変
更範囲として抽出する手段と、この手段により抽出した
変更範囲から新論理回路においてファンアウトトレース
を行い変更により影響を受ける被影響部分を限定する手
段と、この手段により限定した被影響部分から新論理回
路においてファンイントレースを行い被影響部分へ影響
を与える影響部分を限定しかつ再試験の必要な範囲を決
定する手段と、この手段により抽出した再試験範囲にの
み必要とするテストパターンを発生する手段と、この手
段により発生したテストパターンにより再試験範囲の論
理シミュレーションを実行する手段とを備えたものであ
る。
達成するため、回路構成変更前の旧論理回路と回路構成
変更後の新論理回路とを比較し両回路の差を回路構成変
更範囲として抽出する手段と、この手段により抽出した
変更範囲から新論理回路においてファンアウトトレース
を行い変更により影響を受ける被影響部分を限定する手
段と、この手段により限定した被影響部分から新論理回
路においてファンイントレースを行い被影響部分へ影響
を与える影響部分を限定しかつ再試験の必要な範囲を決
定する手段と、この手段により抽出した再試験範囲にの
み必要とするテストパターンを発生する手段と、この手
段により発生したテストパターンにより再試験範囲の論
理シミュレーションを実行する手段とを備えたものであ
る。
【０００５】
【作用】したがって、新論理回路の全回路中、真に再試
験を必要とする範囲に対してのみシミュレーションが行
われる。
験を必要とする範囲に対してのみシミュレーションが行
われる。
【０００６】
【実施例】以下、実施例を示す図によって本発明の詳細
を説明する。図１は本方式のフローチャート、図２は論
理回路の具体例を示し、図２においては、（Ａ）に示す
回路構成変更前の旧論理回路１が回路構成変更後（Ｂ）
に示す新論理回路２になったものとしてあり、（Ａ）の
旧論理回路１は、ＡＮＤゲート１１，１２により構成さ
れ、これらの入力１３〜１６が存在するのに対し、
（Ｂ）の新論理回路２では、インバータ１７が入力１６
とＡＮＤゲート１２との間に介挿されている。
を説明する。図１は本方式のフローチャート、図２は論
理回路の具体例を示し、図２においては、（Ａ）に示す
回路構成変更前の旧論理回路１が回路構成変更後（Ｂ）
に示す新論理回路２になったものとしてあり、（Ａ）の
旧論理回路１は、ＡＮＤゲート１１，１２により構成さ
れ、これらの入力１３〜１６が存在するのに対し、
（Ｂ）の新論理回路２では、インバータ１７が入力１６
とＡＮＤゲート１２との間に介挿されている。
【０００７】ここにおいて、図１に示すとおり「旧論理
回路」１と「新論理回路」２とを「変更範囲抽出手段」
１０１により比較し、両回路１と２との差を「変更範
囲」３として抽出すると、図２（Ｂ）のインバータ１７
が得られ、これに応じて「被影響部分限定手段」１０２
により、新論理回路２においてインバータ１７からファ
ンアウトトレースを行い、変更により影響を受ける「被
影響部分」４の限定を行うと、図２（Ｂ）のＡＮＤゲー
ト１２が得られる。
回路」１と「新論理回路」２とを「変更範囲抽出手段」
１０１により比較し、両回路１と２との差を「変更範
囲」３として抽出すると、図２（Ｂ）のインバータ１７
が得られ、これに応じて「被影響部分限定手段」１０２
により、新論理回路２においてインバータ１７からファ
ンアウトトレースを行い、変更により影響を受ける「被
影響部分」４の限定を行うと、図２（Ｂ）のＡＮＤゲー
ト１２が得られる。
【０００８】ついで、「再試験範囲決定手段」１０３に
より、「被影響部分」４から新論理回路２においてファ
ンイントレースを行い、「被影響部分」４へ影響を与え
る影響部分を限定し、かつ、再試験の必要な範囲を決定
すると「再試験範囲」５が得られ、具体的には図２
（Ｃ）に示す回路がこれに該当するものとなり、これに
基づき「パターン発生手段」１０４により「再試験範
囲」５にのみ必要とする「テストパターン」６を発生す
れば、図２（Ｃ）の場合、入力１５，１６のみが対象と
なり、２2 ＝４種のパターンにより十分となる。
より、「被影響部分」４から新論理回路２においてファ
ンイントレースを行い、「被影響部分」４へ影響を与え
る影響部分を限定し、かつ、再試験の必要な範囲を決定
すると「再試験範囲」５が得られ、具体的には図２
（Ｃ）に示す回路がこれに該当するものとなり、これに
基づき「パターン発生手段」１０４により「再試験範
囲」５にのみ必要とする「テストパターン」６を発生す
れば、図２（Ｃ）の場合、入力１５，１６のみが対象と
なり、２2 ＝４種のパターンにより十分となる。
【０００９】したがって、「テストパターン」６を用い
「シミュレーション手段」１０５により、「再試験範
囲」５の論理シミュレーションを実行することにより、
「シミュレーション結果」７が得られ、必要最少限の時
間により十分な試験がなされ、これによってインバータ
１７を付加したことに対する論理処理の検証が行われ
る。
「シミュレーション手段」１０５により、「再試験範
囲」５の論理シミュレーションを実行することにより、
「シミュレーション結果」７が得られ、必要最少限の時
間により十分な試験がなされ、これによってインバータ
１７を付加したことに対する論理処理の検証が行われ
る。
【００１０】
【発明の効果】以上の説明により明らかなとおり本発明
によれば、回路構成変更前の旧論理回路と回路構成変更
後の新論理回路とを比較して変更範囲を抽出し、これに
よる被影響部分の限定、これに対する影響部分の限定お
よび再試験範囲の決定を行い、これに応じて必要最少限
のテストパターンを発生するものとしたことにより、新
論理回路の試験時間が短縮され極めて効率的となるた
め、部分変更を行った各種論理回路の試験において顕著
な効果が得られる。
によれば、回路構成変更前の旧論理回路と回路構成変更
後の新論理回路とを比較して変更範囲を抽出し、これに
よる被影響部分の限定、これに対する影響部分の限定お
よび再試験範囲の決定を行い、これに応じて必要最少限
のテストパターンを発生するものとしたことにより、新
論理回路の試験時間が短縮され極めて効率的となるた
め、部分変更を行った各種論理回路の試験において顕著
な効果が得られる。
【図１】本発明の実施例を示すフローチャートである。
【図２】論理回路の具体例を示す回路図である。
１ 旧論理回路 ２ 新論理回路 ５ 再試験範囲 １１，１２ ＡＮＤゲート １３〜１６ 入力 １７ インバータ
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/60 ３６０ Ｄ 7922−5Ｌ Ｈ０３Ｋ 19/00 Ｂ 6959−5Ｊ
Claims (1)
- 【請求項１】 論理回路の試験を行う方式において、回
路構成変更前の旧論理回路と回路構成変更後の新論理回
路とを比較し両回路の差を回路構成変更範囲として抽出
する変更範囲抽出手段と、この手段により抽出した変更
範囲から前記新論理回路においてファンアウトトレース
を行い変更により影響を受ける被影響部分を限定する被
影響部分限定手段と、この手段により限定した被影響部
分から前記新論理回路においてファンイントレースを行
い前記被影響部分へ影響を与える影響部分を限定しかつ
再試験の必要な範囲を決定する再試験範囲決定手段と、
この手段により抽出した再試験範囲にのみ必要とするテ
ストパターンを発生するパターン発生手段と、この手段
により発生したテストパターンにより前記再試験範囲の
論理シミュレーションを実行するシミュレーション手段
とを備えたことを特徴とする論理回路試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248477A JPH0560833A (ja) | 1991-09-03 | 1991-09-03 | 論理回路試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248477A JPH0560833A (ja) | 1991-09-03 | 1991-09-03 | 論理回路試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0560833A true JPH0560833A (ja) | 1993-03-12 |
Family
ID=17178735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3248477A Pending JPH0560833A (ja) | 1991-09-03 | 1991-09-03 | 論理回路試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0560833A (ja) |
-
1991
- 1991-09-03 JP JP3248477A patent/JPH0560833A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4266226B2 (ja) | 選択的に有効にされるチェッカーを用いた設計検証システムおよび方法 | |
| US6687662B1 (en) | System and method for automated design verification | |
| Abramovici et al. | BIST-based delay-fault testing in FPGAs | |
| US6487704B1 (en) | System and method for identifying finite state machines and verifying circuit designs | |
| US7228262B2 (en) | Semiconductor integrated circuit verification system | |
| Chappell et al. | LAMP: Logic‐Circuit Simulators | |
| US6810507B2 (en) | Method and apparatus for isolating the root of indeterminate logic values in an HDL simulation | |
| US6532571B1 (en) | Method to improve a testability analysis of a hierarchical design | |
| JPH0560833A (ja) | 論理回路試験方式 | |
| JP2802140B2 (ja) | 論理回路の設計方法 | |
| JP2672893B2 (ja) | 故障シミュレーション処理装置 | |
| JPH1139181A (ja) | 計算機の試験方法 | |
| Westerman et al. | Delay fault analysis using discrete event system approach | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JPH0777562A (ja) | ショート故障診断データ生成方法 | |
| JPH05143665A (ja) | 定型回路の検証データ自動生成システム | |
| JPH06324117A (ja) | 故障検出率算出方法及び装置 | |
| JPH05142306A (ja) | テストパタン生成方式 | |
| Seaton | Fault simulation basics | |
| JPH04310185A (ja) | 論理回路のテストパタン生成方式 | |
| JPH05314204A (ja) | 論理シミュレーション装置及びテスト回路生成装置 | |
| JPH0520383A (ja) | 論理検証方式 | |
| JPH05307585A (ja) | 故障シミュレータ | |
| JP2000276510A (ja) | 回路設計装置および回路設計プログラム記憶媒体 | |
| JPH02219135A (ja) | 故障シミュレーション方式 |