JPH0556652A - 電力変換装置のゲート制御回路 - Google Patents
電力変換装置のゲート制御回路Info
- Publication number
- JPH0556652A JPH0556652A JP3213622A JP21362291A JPH0556652A JP H0556652 A JPH0556652 A JP H0556652A JP 3213622 A JP3213622 A JP 3213622A JP 21362291 A JP21362291 A JP 21362291A JP H0556652 A JPH0556652 A JP H0556652A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- gate
- gate signal
- power converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】負荷変動等の外乱が発生し出力電圧指令値が大
きく変動した場合でも、自己消弧型素子の熱的暴走を回
避し、電力変換装置を安定かつ高信頼の運転状態を維持
し、装置を小型化できるゲート制御回路を得ることにあ
る。 【構成】自己消弧型素子を有し、パルス幅変調制御を行
う電力変換装置において、一定時間内におけるゲート信
号変化の回数をカウントするゲート信号カウント回路５
４と、この回路５４の出力に応じてパルス幅変調前のゲ
ート信号基準値の変化量を制限する変化量制限回路５５
と、電力変換装置の出力が変化量制限回路５５の出力す
る基準値に一致するようにゲート信号の基準値を演算す
る制御演算回路５１と、ゲート信号の基準値をパルス幅
変調しゲートパルスを作るゲートパルス発生回路５２と
を具備したもの。
きく変動した場合でも、自己消弧型素子の熱的暴走を回
避し、電力変換装置を安定かつ高信頼の運転状態を維持
し、装置を小型化できるゲート制御回路を得ることにあ
る。 【構成】自己消弧型素子を有し、パルス幅変調制御を行
う電力変換装置において、一定時間内におけるゲート信
号変化の回数をカウントするゲート信号カウント回路５
４と、この回路５４の出力に応じてパルス幅変調前のゲ
ート信号基準値の変化量を制限する変化量制限回路５５
と、電力変換装置の出力が変化量制限回路５５の出力す
る基準値に一致するようにゲート信号の基準値を演算す
る制御演算回路５１と、ゲート信号の基準値をパルス幅
変調しゲートパルスを作るゲートパルス発生回路５２と
を具備したもの。
Description
【０００１】
【産業上の利用分野】本発明は、自己消弧型素子から構
成される電力変換装置をパルス幅変調（ＰＷＭ）制御す
るゲート制御回路に関する。
成される電力変換装置をパルス幅変調（ＰＷＭ）制御す
るゲート制御回路に関する。
【０００２】
【従来の技術】直流電源の電力を一定の交流電圧で負荷
に供給する場合、例えば電力変換装置を介して直流を交
流に変換する必要がある。図５は従来の電力変換装置の
構成例を示す図である。
に供給する場合、例えば電力変換装置を介して直流を交
流に変換する必要がある。図５は従来の電力変換装置の
構成例を示す図である。
【０００３】バッテリもしくは、整流器電源等からなる
直流電源１から出力される直流電力は、電力変換装置で
あるインバータ回路２を介して交流電力に変換され、負
荷３へ電力が供給される。インバータ回路２は、例えば
単相ブリッジ結線の電圧型インバータと、その直流入力
側に接続された直流コンデンサから構成される。出力電
圧検出回路４は、インバータ回路２の出力交流電圧値、
出力電圧値Ｖout を検出する。
直流電源１から出力される直流電力は、電力変換装置で
あるインバータ回路２を介して交流電力に変換され、負
荷３へ電力が供給される。インバータ回路２は、例えば
単相ブリッジ結線の電圧型インバータと、その直流入力
側に接続された直流コンデンサから構成される。出力電
圧検出回路４は、インバータ回路２の出力交流電圧値、
出力電圧値Ｖout を検出する。
【０００４】ゲート制御回路５は、制御演算回路５１と
ゲートパルス発生回路５と三角波発生回路５３とから成
る。制御演算回路５１は、電圧基準値Ｖref と出力電圧
検出回路４から得る出力電圧値Ｖout とを比較し、誤差
を比例積分等の制御演算をおこなって、インバータ回路
２の出力電圧指令値Ｖman を出力する。制御演算回路５
１はソフトウェアのサンプリング制御でも実施可能であ
る。
ゲートパルス発生回路５と三角波発生回路５３とから成
る。制御演算回路５１は、電圧基準値Ｖref と出力電圧
検出回路４から得る出力電圧値Ｖout とを比較し、誤差
を比例積分等の制御演算をおこなって、インバータ回路
２の出力電圧指令値Ｖman を出力する。制御演算回路５
１はソフトウェアのサンプリング制御でも実施可能であ
る。
【０００５】ゲートパルス発生回路５２は、一般にＰＷ
Ｍ制御回路と呼ばれる回路で、出力電圧指令値Ｖman と
三角波発生回路５３で作られる三角波信号Ｔｒとを比較
することにより、各自己消弧型素子の通電期間となるゲ
ート信号ＧＴを決定する。このゲート信号ＧＴは、自己
消弧型素子のオン／オフの２状態を切り換えるスイッチ
ング信号である。インバータ回路２の各自己消弧型素子
の通電期間を調整することにより、インバータ出力電圧
が制御できる。
Ｍ制御回路と呼ばれる回路で、出力電圧指令値Ｖman と
三角波発生回路５３で作られる三角波信号Ｔｒとを比較
することにより、各自己消弧型素子の通電期間となるゲ
ート信号ＧＴを決定する。このゲート信号ＧＴは、自己
消弧型素子のオン／オフの２状態を切り換えるスイッチ
ング信号である。インバータ回路２の各自己消弧型素子
の通電期間を調整することにより、インバータ出力電圧
が制御できる。
【０００６】通常、三角波信号の比較のＰＷＭ制御の場
合、このスイッチング信号は三角波信号Ｔｒの傾きが正
の傾きでオンからオフに１回、負の傾きでオフからオン
に１回に変化する。よって、スイッチング回数は、三角
波信号Ｔｒの周波数に比例した固定値である。
合、このスイッチング信号は三角波信号Ｔｒの傾きが正
の傾きでオンからオフに１回、負の傾きでオフからオン
に１回に変化する。よって、スイッチング回数は、三角
波信号Ｔｒの周波数に比例した固定値である。
【０００７】
【発明が解決しようとする課題】しかしながら、前述の
如き構成にあっては、出力電圧波形を所定の波形にする
ために瞬時値制御を採用した場合、出力電圧指令値Ｖ
man が大きく変化してスイッチング回数が三角波信号Ｔ
ｒの周波数よりも増加することがある。ここで、このこ
とを説明するためにゲートパルス発生回路５２の動作を
図６を参照して説明する。
如き構成にあっては、出力電圧波形を所定の波形にする
ために瞬時値制御を採用した場合、出力電圧指令値Ｖ
man が大きく変化してスイッチング回数が三角波信号Ｔ
ｒの周波数よりも増加することがある。ここで、このこ
とを説明するためにゲートパルス発生回路５２の動作を
図６を参照して説明する。
【０００８】負荷変動、整流器負荷により高周波負荷電
流が流れる環境下など出力電圧に大きな変化が生じた場
合、高速制御のためにゲインが高い瞬時値制御は、この
変化を急速に抑え込もうとする。つまり、制御演算回路
５１は出力電圧指令値Ｖmanを大きくステップ的に変化
させる。よって、図６のＡ期間（三角波の傾きが正の期
間）内にスイッチング回数が３回になる。同様に図６の
Ｂ期間（三角波の傾きが負の期間）内もスイッチング回
数が３回になる。
流が流れる環境下など出力電圧に大きな変化が生じた場
合、高速制御のためにゲインが高い瞬時値制御は、この
変化を急速に抑え込もうとする。つまり、制御演算回路
５１は出力電圧指令値Ｖmanを大きくステップ的に変化
させる。よって、図６のＡ期間（三角波の傾きが正の期
間）内にスイッチング回数が３回になる。同様に図６の
Ｂ期間（三角波の傾きが負の期間）内もスイッチング回
数が３回になる。
【０００９】この様な状況が長時間連続すると、自己消
弧型素子のスイッチング回数の増加により発生する熱量
が蓄積され、装置効率の低下と素子の温度を上昇させ
る。この温度上昇が自己消弧型素子の許容値を越ると、
自己消弧型素子の破損及び装置の故障につながる。ま
た、自己消弧型素子の放熱能力を上げると装置の大型化
やコストアップにもつながる。
弧型素子のスイッチング回数の増加により発生する熱量
が蓄積され、装置効率の低下と素子の温度を上昇させ
る。この温度上昇が自己消弧型素子の許容値を越ると、
自己消弧型素子の破損及び装置の故障につながる。ま
た、自己消弧型素子の放熱能力を上げると装置の大型化
やコストアップにもつながる。
【００１０】そこで、本発明は、前記の点に鑑みなされ
たものであり、負荷変動等の外乱が発生し出力電圧指令
値が大きく変動した場合でも、自己消弧型素子に対して
一定期間内の通電回数を制限することで、素子の熱的暴
走を回避し、電力変換装置を安定かつ高信頼の運転状態
を維持し、装置を小型化できる電力変換装置のゲート制
御回路を提供することを目的とする。
たものであり、負荷変動等の外乱が発生し出力電圧指令
値が大きく変動した場合でも、自己消弧型素子に対して
一定期間内の通電回数を制限することで、素子の熱的暴
走を回避し、電力変換装置を安定かつ高信頼の運転状態
を維持し、装置を小型化できる電力変換装置のゲート制
御回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、前記目的を達
成するため、自己消弧型素子を有し、パルス幅変調制御
を行う電力変換装置において、一定時間内におけるゲー
ト信号変化の回数をカウントするゲート信号カウント回
路と、このゲート信号カウント回路の出力に応じてパル
ス幅変調前のゲート信号基準値の変化量を制限する変化
量制限回路と、前記電力変換装置の出力が前記変化量制
限回路の出力する基準値に一致するようにゲート信号の
基準値を演算する制御演算回路と、ゲート信号の基準値
をパルス幅変調しゲートパルスを作るゲートパルス発生
回路とを具備したものである。
成するため、自己消弧型素子を有し、パルス幅変調制御
を行う電力変換装置において、一定時間内におけるゲー
ト信号変化の回数をカウントするゲート信号カウント回
路と、このゲート信号カウント回路の出力に応じてパル
ス幅変調前のゲート信号基準値の変化量を制限する変化
量制限回路と、前記電力変換装置の出力が前記変化量制
限回路の出力する基準値に一致するようにゲート信号の
基準値を演算する制御演算回路と、ゲート信号の基準値
をパルス幅変調しゲートパルスを作るゲートパルス発生
回路とを具備したものである。
【００１２】
【作用】このように構成したゲート制御回路によれば、
負荷変動等の外乱が発生し出力電圧指令値が大きく変動
した場合でも、一定期間のゲート信号の変化回数によっ
て出力電圧指令の変化量を制限する機能を有し、これに
よって、電力変換装置の自己消弧型素子に対して一定期
間内の通電回数を制限し、素子の熱的暴走を回避し、電
力変換装置を安定かつ高信頼の運転状態を維持すること
ができる。
負荷変動等の外乱が発生し出力電圧指令値が大きく変動
した場合でも、一定期間のゲート信号の変化回数によっ
て出力電圧指令の変化量を制限する機能を有し、これに
よって、電力変換装置の自己消弧型素子に対して一定期
間内の通電回数を制限し、素子の熱的暴走を回避し、電
力変換装置を安定かつ高信頼の運転状態を維持すること
ができる。
【００１３】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示すブロック図
であり、図５と同一部分には同一符号を付してその説明
を省略し、ここでは異なる点についてのみ述べる。
て説明する。図１は本発明の一実施例を示すブロック図
であり、図５と同一部分には同一符号を付してその説明
を省略し、ここでは異なる点についてのみ述べる。
【００１４】すなわち、ゲート制御回路５の中に、ゲー
ト信号カウント回路５４と変化量制限回路５５を追加す
る。この場合、ゲート信号カウント回路５４は、ゲート
パルス発生回路５２の出力側に接続され、変化量制限回
路５５は、制御演算回路５１とゲートパルス発生回路５
２の間に接続する。ゲート信号カウント回路５４は、一
定時間内にゲート信号のオンからオフ及びオフからオン
の変化回数のカウンタであり、カウント値ｎを出力す
る。図２は変化量制限回路５５の詳細機能を説明するた
めのブロック図を示している。
ト信号カウント回路５４と変化量制限回路５５を追加す
る。この場合、ゲート信号カウント回路５４は、ゲート
パルス発生回路５２の出力側に接続され、変化量制限回
路５５は、制御演算回路５１とゲートパルス発生回路５
２の間に接続する。ゲート信号カウント回路５４は、一
定時間内にゲート信号のオンからオフ及びオフからオン
の変化回数のカウンタであり、カウント値ｎを出力す
る。図２は変化量制限回路５５の詳細機能を説明するた
めのブロック図を示している。
【００１５】変化量制限回路５５は、前回サンプリング
制御の出力指令Ｖn-1 を記憶する記憶部５５１と、制御
演算回路出力Ｖman と記憶部５５１の出力指令Ｖn-1 を
比較して基準値の変化量ΔＶを検出する検出部５５２
と、制限指令により基準値の変化量ΔＶに制限を加えた
ΔＶ′を出力するリミット部５５３と、記憶部５５１の
出力Ｖn-1 にリミット部の出力ΔＶ′を加える加算部５
５４と、ゲート信号カウント回路５４の出力するカウン
ト値ｎと規定値を比較して制限指令を出力する制限指令
発生部５５５からなっている。
制御の出力指令Ｖn-1 を記憶する記憶部５５１と、制御
演算回路出力Ｖman と記憶部５５１の出力指令Ｖn-1 を
比較して基準値の変化量ΔＶを検出する検出部５５２
と、制限指令により基準値の変化量ΔＶに制限を加えた
ΔＶ′を出力するリミット部５５３と、記憶部５５１の
出力Ｖn-1 にリミット部の出力ΔＶ′を加える加算部５
５４と、ゲート信号カウント回路５４の出力するカウン
ト値ｎと規定値を比較して制限指令を出力する制限指令
発生部５５５からなっている。
【００１６】以上述べた変化量制限回路５５は、図３に
示すフローチャートに示すようにソフトウェアのサンプ
リング制御で実施する。記憶部５５１は、変化量制限回
路５５の出力指令Ｖstarを各サンプリング毎にＶn-1と
して記憶する（Ｓ６）。検出部５５２は、記憶部５５１
に記憶された前回サンプリング時の出力指令Ｖn-1 と制
御演算回路出力Ｖmanの差から変化量ΔＶを求め（Ｓ
１）、カウント値ｎを読み込む（Ｓ２）。リミット部５
５３は、制限指令がある場合にはＳ７を介して変化量Δ
Ｖに制限かけ（Ｓ９）、制限指令がない場合は検出部５
５２で求めた変化量ΔＶをそのまま出力する（Ｓ５）。
加算部５５４は、記憶部５５１の出力Ｖn-1 に検出部５
５２の出力、すなわち変化量ΔＶを加えて、変化量制限
回路５５の出力指令Ｖstarとして出力する。つまり、変
化量制限回路５５の出力指令Ｖstarは、 Ｖstar＝Ｖn-1 ＋ΔＶ 、 ΔＶ＝Ｖman −Ｖn-1
示すフローチャートに示すようにソフトウェアのサンプ
リング制御で実施する。記憶部５５１は、変化量制限回
路５５の出力指令Ｖstarを各サンプリング毎にＶn-1と
して記憶する（Ｓ６）。検出部５５２は、記憶部５５１
に記憶された前回サンプリング時の出力指令Ｖn-1 と制
御演算回路出力Ｖmanの差から変化量ΔＶを求め（Ｓ
１）、カウント値ｎを読み込む（Ｓ２）。リミット部５
５３は、制限指令がある場合にはＳ７を介して変化量Δ
Ｖに制限かけ（Ｓ９）、制限指令がない場合は検出部５
５２で求めた変化量ΔＶをそのまま出力する（Ｓ５）。
加算部５５４は、記憶部５５１の出力Ｖn-1 に検出部５
５２の出力、すなわち変化量ΔＶを加えて、変化量制限
回路５５の出力指令Ｖstarとして出力する。つまり、変
化量制限回路５５の出力指令Ｖstarは、 Ｖstar＝Ｖn-1 ＋ΔＶ 、 ΔＶ＝Ｖman −Ｖn-1
【００１７】の演算式で表現される。制限指令があ
る場合には、変化量ΔＶが上限値または下限値の範囲を
越えたら、変化量ΔＶをあらかじめ設定した変化量の上
限値または下限値に制限を加えてΔＶ′を出力する（Ｓ
５）。制限指令発生部５５５は、ゲート信号カウント回
路５４の出力するカウント値ｎと規定値の比較を行い
（Ｓ３）、カウント値ｎが規定値より大きい場合にはＳ
７に進み、制限指令を出力する（Ｓ９）、また、Ｓ７に
おいてカウント値ｎが規定値より小さい場合にＳ８へ進
み、変化量ΔＶには制限を加えない（Ｓ８）。以上述べ
た変化量制限回路５５は、サンプリング周期毎に前述の
動作を繰り返す。
る場合には、変化量ΔＶが上限値または下限値の範囲を
越えたら、変化量ΔＶをあらかじめ設定した変化量の上
限値または下限値に制限を加えてΔＶ′を出力する（Ｓ
５）。制限指令発生部５５５は、ゲート信号カウント回
路５４の出力するカウント値ｎと規定値の比較を行い
（Ｓ３）、カウント値ｎが規定値より大きい場合にはＳ
７に進み、制限指令を出力する（Ｓ９）、また、Ｓ７に
おいてカウント値ｎが規定値より小さい場合にＳ８へ進
み、変化量ΔＶには制限を加えない（Ｓ８）。以上述べ
た変化量制限回路５５は、サンプリング周期毎に前述の
動作を繰り返す。
【００１８】このように構成されたゲート制御回路５の
動作について、図４を用いて説明する。いま、例えばゲ
ート信号の変化の規定値を２回とし、出力指令Ｖstarの
変化量のリミットをΔＥとする。ゲート信号カウント回
路５４のカウントする間隔をＣ期間、Ｄ期間とする。
動作について、図４を用いて説明する。いま、例えばゲ
ート信号の変化の規定値を２回とし、出力指令Ｖstarの
変化量のリミットをΔＥとする。ゲート信号カウント回
路５４のカウントする間隔をＣ期間、Ｄ期間とする。
【００１９】通常、一定期間内のゲート信号の変化の回
数が規定値（２回）以内の場合は、制限指令が出力され
ず、出力指令Ｖstarの変化量ΔＶに制限がかからないた
め、出力指令Ｖstarと制御演算回路出力Ｖman は等しく
なる。
数が規定値（２回）以内の場合は、制限指令が出力され
ず、出力指令Ｖstarの変化量ΔＶに制限がかからないた
め、出力指令Ｖstarと制御演算回路出力Ｖman は等しく
なる。
【００２０】図４のＣ期間で、負荷急変などにより制御
演算回路出力Ｖman が実線のように急変しても、この期
間内は制限指令が出力されていないため出力指令Ｖstar
は制御演算回路出力Ｖman に追従する。ゲート信号ＧＴ
は、出力指令Ｖstarに応じたスイッチングを行う。図４
のＣ期間では、サンプリング時刻ｔ０とｔ１とｔ２でそ
れぞれ出力指令Ｖstarが三角波信号Ｔｒを横切るため、
ゲート信号ＧＴは３回変化する。図４のＣ期間のゲート
信号ＧＴの変化回数が３回であったので、ゲート信号カ
ウント回路５４は“３回”を出力する。制限指令発生部
５５５は、このゲート信号カウント回路５４の出力する
値を読み込み規定値（２回）と比較して、ゲート信号Ｇ
Ｔの変化回数が規定値以上のため制限指令を出力する。
演算回路出力Ｖman が実線のように急変しても、この期
間内は制限指令が出力されていないため出力指令Ｖstar
は制御演算回路出力Ｖman に追従する。ゲート信号ＧＴ
は、出力指令Ｖstarに応じたスイッチングを行う。図４
のＣ期間では、サンプリング時刻ｔ０とｔ１とｔ２でそ
れぞれ出力指令Ｖstarが三角波信号Ｔｒを横切るため、
ゲート信号ＧＴは３回変化する。図４のＣ期間のゲート
信号ＧＴの変化回数が３回であったので、ゲート信号カ
ウント回路５４は“３回”を出力する。制限指令発生部
５５５は、このゲート信号カウント回路５４の出力する
値を読み込み規定値（２回）と比較して、ゲート信号Ｇ
Ｔの変化回数が規定値以上のため制限指令を出力する。
【００２１】そこで、図４のＤ期間では、制限指令によ
り出力指令Ｖstarの変化量ΔＶに制限をかける様に切り
換わる。図４のＤ期間のサンプリング時刻ｔ４からｔ５
の期間では制御演算回路出力Ｖman は点線のように変化
するが、変化量ΔＶが±ΔＥに制限されるので、出力指
令Ｖstarは実線のようになる。よって、制御演算回路出
力Ｖman の急変時も、出力指令Ｖstarが三角波信号Ｔｒ
を横切る回数が抑えられるので、ゲート信号ＧＴは変化
する回数も抑えられる。つまり、Ｄ期間のゲート信号の
変化の回数は規定値以下に制限されることになる。
り出力指令Ｖstarの変化量ΔＶに制限をかける様に切り
換わる。図４のＤ期間のサンプリング時刻ｔ４からｔ５
の期間では制御演算回路出力Ｖman は点線のように変化
するが、変化量ΔＶが±ΔＥに制限されるので、出力指
令Ｖstarは実線のようになる。よって、制御演算回路出
力Ｖman の急変時も、出力指令Ｖstarが三角波信号Ｔｒ
を横切る回数が抑えられるので、ゲート信号ＧＴは変化
する回数も抑えられる。つまり、Ｄ期間のゲート信号の
変化の回数は規定値以下に制限されることになる。
【００２２】このようにして、本実施例ではゲート信号
カウント回路５４と、変化量制限回路５５を設けること
により、負荷変動等の外乱が発生しても自己消弧型素子
に対して一定期間内に変化する通電回数を制限して安定
した運転継続が可能となる。
カウント回路５４と、変化量制限回路５５を設けること
により、負荷変動等の外乱が発生しても自己消弧型素子
に対して一定期間内に変化する通電回数を制限して安定
した運転継続が可能となる。
【００２３】本発明は以上述べた実施例に限定されず、
例えば以下のように変形して実施できる。すなわち、三
相ブリッジ結線されたインバータにも上記実施例のゲー
ト信号カウント回路と変化量制限回路を個別に付加する
ことにより、各自己消弧型素子に対して一定期間内の通
電回数を制限することができる。
例えば以下のように変形して実施できる。すなわち、三
相ブリッジ結線されたインバータにも上記実施例のゲー
ト信号カウント回路と変化量制限回路を個別に付加する
ことにより、各自己消弧型素子に対して一定期間内の通
電回数を制限することができる。
【００２４】また、系統電圧に同期して運転し、化学ま
たは太陽エネルギー等の電池電源を用いた発電及び貯蔵
用、もしくはアクティブ・フィルタ等の系統に連系する
インバータにも適用できる。さらに、ＤＣ／ＤＣコンバ
ータ等の直流電圧を出力するチョッパ回路についても同
等の方式が適用できる。
たは太陽エネルギー等の電池電源を用いた発電及び貯蔵
用、もしくはアクティブ・フィルタ等の系統に連系する
インバータにも適用できる。さらに、ＤＣ／ＤＣコンバ
ータ等の直流電圧を出力するチョッパ回路についても同
等の方式が適用できる。
【００２５】また、変化量制限回路５５で制限する出力
指令値の変化量ΔＥを固定値でなく、ゲート信号カウン
ト回路５４の出力するカウント値ｎの大きさに比例させ
ることによっても、自己消弧型素子の通電回数を抑制す
ることが可能である。
指令値の変化量ΔＥを固定値でなく、ゲート信号カウン
ト回路５４の出力するカウント値ｎの大きさに比例させ
ることによっても、自己消弧型素子の通電回数を抑制す
ることが可能である。
【００２６】
【発明の効果】以上述べた本発明の電力変換装置のゲー
ト制御回路によれば、負荷変動等の外乱が発生し出力電
圧基準指令が大きく変動した場合でも、一定時間内のゲ
ート信号変化の回数をカウントするゲート信号カウント
回路と、このゲート信号カウント回路の出力に応じてパ
ルス幅変調前のゲート信号基準値の変化量を制限する変
化量制限回路を備えているので、電力変換装置の自己消
弧型素子の通電回数に制限がかかり、自己消弧型素子の
熱的暴走を回避し、電力変換装置を小型で安定かつ高信
頼の運転状態を維持しすることができる。
ト制御回路によれば、負荷変動等の外乱が発生し出力電
圧基準指令が大きく変動した場合でも、一定時間内のゲ
ート信号変化の回数をカウントするゲート信号カウント
回路と、このゲート信号カウント回路の出力に応じてパ
ルス幅変調前のゲート信号基準値の変化量を制限する変
化量制限回路を備えているので、電力変換装置の自己消
弧型素子の通電回数に制限がかかり、自己消弧型素子の
熱的暴走を回避し、電力変換装置を小型で安定かつ高信
頼の運転状態を維持しすることができる。
【図１】本発明の電力変換装置のゲート制御回路の１実
施例の概略構成を示すブロック図。
施例の概略構成を示すブロック図。
【図２】図１の変化量変化量制限回路の１具体例を示す
ブロック図。
ブロック図。
【図３】図１の変化量変化量制限回路の動作を示すフロ
ーチャート。
ーチャート。
【図４】図１の変化量変化量制限回路の動作を示すタイ
ミングチャート。
ミングチャート。
【図５】従来のゲート制御回路の概略構成を示すブロッ
ク図。
ク図。
【図６】図５のゲートパルス発生回路の回路動作を説明
するタイムチャート。
するタイムチャート。
１…直流電源、２…インバータ回路、３…負荷、４…出
力電圧検出回路、５…ゲート制御回路、５１…制御演算
回路、５２…ゲートパルス発生回路、５３…三角波発生
回路、５４…ゲート信号カウント回路、５５…変化量制
限回路、５５１…記憶部、５５２…検出部、５５３…リ
ミット部、５５４…加算部、５５５…制限指令発生部。
力電圧検出回路、５…ゲート制御回路、５１…制御演算
回路、５２…ゲートパルス発生回路、５３…三角波発生
回路、５４…ゲート信号カウント回路、５５…変化量制
限回路、５５１…記憶部、５５２…検出部、５５３…リ
ミット部、５５４…加算部、５５５…制限指令発生部。
Claims (1)
- 【請求項１】 自己消弧型素子を有し、パルス幅変調制
御を行う電力変換装置において、 一定時間内におけるゲート信号変化の回数をカウントす
るゲート信号カウント回路と、 このゲート信号カウント回路の出力に応じてパルス幅変
調前のゲート信号基準値の変化量を制限する変化量制限
回路と、 前記電力変換装置の出力が前記変化量制限回路の出力す
る基準値に一致するようにゲート信号の基準値を演算す
る制御演算回路と、 ゲート信号の基準値をパルス幅変調しゲートパルスを作
るゲートパルス発生回路と、 を具備した電力変換装置のゲート制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21362291A JP3190070B2 (ja) | 1991-08-26 | 1991-08-26 | 電力変換装置のゲート制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21362291A JP3190070B2 (ja) | 1991-08-26 | 1991-08-26 | 電力変換装置のゲート制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0556652A true JPH0556652A (ja) | 1993-03-05 |
| JP3190070B2 JP3190070B2 (ja) | 2001-07-16 |
Family
ID=16642219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21362291A Expired - Fee Related JP3190070B2 (ja) | 1991-08-26 | 1991-08-26 | 電力変換装置のゲート制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190070B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002325456A (ja) * | 2001-04-25 | 2002-11-08 | Toyota Industries Corp | 電源装置を制御する回路 |
| US6987860B2 (en) | 2000-06-07 | 2006-01-17 | Honda Giken Kogyo Kabushiki Kaisha | Speaker installation structure |
-
1991
- 1991-08-26 JP JP21362291A patent/JP3190070B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987860B2 (en) | 2000-06-07 | 2006-01-17 | Honda Giken Kogyo Kabushiki Kaisha | Speaker installation structure |
| JP2002325456A (ja) * | 2001-04-25 | 2002-11-08 | Toyota Industries Corp | 電源装置を制御する回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3190070B2 (ja) | 2001-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0672317B1 (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
| US6130486A (en) | Engine operated generator | |
| JPH0773426B2 (ja) | 電力変換装置の制御装置 | |
| JP2001037246A (ja) | 系統連系インバータ | |
| JPH1169631A (ja) | 発電システム及び発電システムの制御方法 | |
| JPH0556652A (ja) | 電力変換装置のゲート制御回路 | |
| JPH10207559A (ja) | 連系形電力変換装置 | |
| JP3032046B2 (ja) | 静止形無効電力発生装置 | |
| JP3621926B2 (ja) | 太陽光発電装置 | |
| JP3328094B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH1094266A (ja) | インバータ装置 | |
| JP2002125317A (ja) | 系統安定化装置 | |
| JPH0595683A (ja) | ゲート制御装置 | |
| JP2734067B2 (ja) | コイル用電源の制御装置 | |
| JP2000148256A (ja) | 電力変換装置 | |
| JPH06197546A (ja) | 電力変換装置のｐｗｍ制御回路 | |
| JPH0698534A (ja) | 直流チョッパ装置 | |
| KR19980017940U (ko) | 3상 병렬 공진형 인버터 장치의 라인전압 및 전류 제어장치 | |
| JPS5850113B2 (ja) | インバ−タ電圧制御方法 | |
| JPH0353796Y2 (ja) | ||
| JP2000041337A (ja) | 太陽光発電用電力変換装置の直流電圧制御装置 | |
| JPH07135766A (ja) | 直流チョッパ装置 | |
| JPS58218868A (ja) | 並列運転電源制御方式 | |
| JPH07250481A (ja) | 車両用電源装置の制御装置 | |
| JPH1118443A (ja) | 電磁石電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |