JPH0548934B2 - - Google Patents

Info

Publication number
JPH0548934B2
JPH0548934B2 JP61050834A JP5083486A JPH0548934B2 JP H0548934 B2 JPH0548934 B2 JP H0548934B2 JP 61050834 A JP61050834 A JP 61050834A JP 5083486 A JP5083486 A JP 5083486A JP H0548934 B2 JPH0548934 B2 JP H0548934B2
Authority
JP
Japan
Prior art keywords
recess
depth
semiconductor substrate
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61050834A
Other languages
English (en)
Other versions
JPS62208634A (ja
Inventor
Yoji Masuko
Hiroshi Myatake
Hiroshi Koyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5083486A priority Critical patent/JPS62208634A/ja
Publication of JPS62208634A publication Critical patent/JPS62208634A/ja
Publication of JPH0548934B2 publication Critical patent/JPH0548934B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造において、半導
体基板に微細パターンの凹部形成加工する場合
に、その凹部の深さを精密にコントロールするた
めの凹部形成方法に関するものである。
〔従来の技術〕
第3図は従来の方法で、シリコン基板に凹部を
形成したものの一例を示す斜視図で、図におい
て、1はシリコン基板、2はシリコン基板1の表
面、3は表面2からシリコン基板1に堀込まれた
深さdの凹部、4はシリコン基板のへき開面を示
す。このようにシリコン表面2上の微細な開口面
積での凹部形成加工において凹部3の深さdをコ
ントロールするためには、一定条件での加工後
に、試料をへき開し、そのへき開面4を走査電子
顕微鏡(SEM)で観察することにより、深さd
を求め、加工にフイードバツクをかける方法がと
られていた。
〔発明が解決しようとする問題点〕
しかるに以上のような従来の方法では、加工時
のインラインでのモニタリングができず、加工の
深さコントロールは極めて精度の悪いものであつ
た。さらに凹部の深さ測定のためには、へき開に
より試料を破壊しなければならないという問題点
があつた。
この発明は上記のような問題点を解決するため
になされたもので、非破壊で凹部の深さをインラ
イン的にモニタリングでき、形成する凹部の深さ
を高精度でコントロールできる凹部形成方法を得
ること目的としている。
〔問題点を解決するための手段〕 この発明に係る半導体基板への凹部形成方法
は、その表面に凹部を形成すべき半導体基板に該
半導体基板を構成する元素の同位体元素を上記凹
部の底面となるべき深さに達するようにイオン注
入を行なつた後に、エツチングにより上記凹部を
形成するのと同時に、上記半導体基板内での厚さ
方向の上記同位体元素の濃度分布にもとづいて、
上記凹部の形成のためのエツチング除去物質中の
上記同位体元素の濃度に基づいて形成中の上記凹
部の底面の深さを検知するようにしたものであ
る。
〔作用〕
この発明の方法によれば、半導体基板に形成す
べき凹部の底面となるべき深さに注入した、半導
体基板を構成する元素の同位体元素の濃度をモニ
タすることにより、基板の性質を改変することな
く、基板の加工と同時に加工された凹部の深さを
非破壊で知ることができる。
〔実施例〕
以下この発明の実施例を図について説明する。
第1図aはこの実施例における被加工物としての
シリコン基板の断面図を示す。図において、Iは
Siの同位体の80Siのイオン、5は80Siの注入層、
3aは形成しようとする深さdの凹部の断面輪郭
を示す。第1図bはこのシリコン基板の深さ方向
80Siの濃度プロフアイルを示す図で曲線Aがそ
の濃度分布を示す。点Pは上記深さdに対応する
値である。
第2図aはこの実施例方法に用いる装置構成を
示す断面図で、図中において、6はエツチングチ
ヤンバー、7はその中で被加工シリコン基板1を
載置する下部電極、8はこれに対向する上部電
極、9はエツチングのためのガスプラズマ、10
は質量分析装置である。第2図bはこの装置によ
つてエツチングされる際に質量分析装置で検出さ
れる質量数30の信号のエツチング時間に対するプ
ロフアイルを示し、曲線Bはその検出値時間変化
である。
まず最初に、第1図aのように、形成しようと
する凹部3の深さdの相応した深さで、シリコン
基板1に、シリコンの同位体80Siをイオン注入す
る。イオン注入された80Siは28Si中で第1図bに
示すプロフアイルAの分布をもつ。この試料を第
2図aのようにプラズマでエツチングし、凹部を
形成する。このとき、同時に、エツチングされた
元素を質量分析装置10で検出すると80Siのエツ
チング時間に対する信号は第2図bのような時間
変化Bを示す。これは第1図bの80Siのシリコン
中のプロフアイルAに対応しているので、信号レ
ベルをみることにより、エツチング最中の凹部の
深さをリアルタイムで知ることができる。したが
つて、信号がP点のレベルに達したときに、エツ
チングを止めることにより、所望の凹部の深さd
となる。
このように、上記実施例によれば、半導体基板
に表面から所望深さの凹部を形成するに際し、該
半導体基板の表面から少なくともその形成すべき
凹部の深さに等しい深さに、この半導体基板を構
成する元素の同位体元素をイオン注入し、この同
位体元素の基板内での厚さ方向の濃度分布にもと
づいて、半導体基板に凹部を形成するためのエツ
チング中の同位体元素の信号レベルからその形成
凹部の深さを検知するようにしたので、基板の性
質を変化させることなく、基板の加工と同時に加
工された凹部の深さを非破壊で知ることができ、
凹部の形成を高精度でコントロールできる。
〔発明の効果〕
以上のように、この発明に係る半導体基板への
凹部形成方法によれば、半導体基板に表面から所
望深さの凹部を形成するに際し、該半導体基板の
表面から少なくともその形成すべき凹部の深さに
等しい深さに、この半導体基板を構成する元素の
同位体元素をイオン注入し、この同位体元素の基
板内での厚さ方向の濃度分布にもとづいて、半導
体基板に凹部を形成するためのエツチング中の同
位体元素の信号レベルからその形成凹部の深さを
検知するようにしたので、基板の性質を変化させ
ることなく、基板の加工と同時に加工された凹部
の深さを非破壊で知ることができ、凹部の形成を
高精度でコントロールできる効果がある。
【図面の簡単な説明】
第1図および第2図は本発明の一実施例を説明
するための図で、第1図は被加工シリコン基板の
断面図、第2図はこの実施例を用いる装置構成を
示す断面図である。第3図は従来の方法で凹部を
形成した後のシリコン基板の斜視図である。 図において、1は半導体(シリコン)基板、2
はその表面、3は凹部、3aは形成すべき凹部輪
郭、dは凹部の深さ、Iは第2の元素(Si同位
体)のイオン、5は第2の元素イオンの注入領
域、Aは第2の元素の基板厚さ方向の濃度分布、
6はエツチングチヤンバー、10は質量分析装
置、Bはエツチング除去物質中の第2の元素濃度
の時間的変化である。なお、図中同一符号は同
一、または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板に表面から所望深さの凹部を形成
    するに際して、上記半導体基板の上記表面から少
    なくとも上記形成すべき凹部の深さに等しい深さ
    に、上記半導体基板を構成する元素の同位体元素
    をイオン注入し、 上記同位体元素の上記半導体基板内での厚さ方
    向の濃度分布にもとづいて、上記半導体基板に上
    記凹部の形成のためのエツチング中の上記同位体
    元素の信号レベルから上記形成凹部の深さを検知
    することを特徴とする半導体基板への凹部形成方
    法。
JP5083486A 1986-03-07 1986-03-07 半導体基板への凹部形成方法 Granted JPS62208634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5083486A JPS62208634A (ja) 1986-03-07 1986-03-07 半導体基板への凹部形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5083486A JPS62208634A (ja) 1986-03-07 1986-03-07 半導体基板への凹部形成方法

Publications (2)

Publication Number Publication Date
JPS62208634A JPS62208634A (ja) 1987-09-12
JPH0548934B2 true JPH0548934B2 (ja) 1993-07-22

Family

ID=12869780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5083486A Granted JPS62208634A (ja) 1986-03-07 1986-03-07 半導体基板への凹部形成方法

Country Status (1)

Country Link
JP (1) JPS62208634A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333560B2 (ja) * 1992-10-23 2002-10-15 リコーエレメックス株式会社 シリコン基板のエッチング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979529A (ja) * 1982-10-28 1984-05-08 Fujitsu Ltd 半導体のエツチング方法
JPS60160124A (ja) * 1984-01-30 1985-08-21 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979529A (ja) * 1982-10-28 1984-05-08 Fujitsu Ltd 半導体のエツチング方法
JPS60160124A (ja) * 1984-01-30 1985-08-21 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS62208634A (ja) 1987-09-12

Similar Documents

Publication Publication Date Title
KR101463245B1 (ko) 집중 이온빔 장치 및 그것을 이용한 시료 단면 제작 방법및 박편 시료 제작 방법
JPH0552721A (ja) 試料の分離方法及びこの分離方法で得た分離試料の分析方法
KR100796829B1 (ko) 투과형 전자 현미경 시료 박편화 가공방법
KR20230058475A (ko) 유사한 인접 물질들에 대한 종료점 검출
JPH0548934B2 (ja)
KR910009611B1 (ko) 트렌치 에칭법
JPH09162102A (ja) アライメントマーク検出方法
JPS61195552A (ja) イオンビ−ム装置
JPH11258129A (ja) 集束イオンビームによる試料作成法
JPH0760815B2 (ja) ドライエッチング方法
JP3478739B2 (ja) イオンビーム加工方法およびそれによる被加工物
JPS61224319A (ja) イオンビ−ム加工方法およびその装置
JP2956627B2 (ja) 不純物濃度分析方法
GB2207395A (en) Producing a pattern in a material
KR100252484B1 (ko) 요레이트센서의온-웨이퍼테스트방법
JPS61115326A (ja) 半導体基板のエツチング方法
JPH01168029A (ja) イオンビーム加工方法及びその装置
KR100203783B1 (ko) 반도체 웨이퍼 이온주입 평가방법
JPH04247636A (ja) 断面研磨観察箇所の検出方法
JPH09186210A (ja) 集積回路の断面観察方法
JPS61131462A (ja) イオン・ビ−ム加工法
JPH0620059B2 (ja) イオンビ−ム加工方法
JPS60160124A (ja) 半導体装置の製造方法
JP2024070245A (ja) 集束イオンビームを用いて断面を準備するための方法
KR100538092B1 (ko) 불순물 농도의 수직 분포 모니터링 방법 및 장치