JPH0536613A - Semiconductor surface treatment method and equipment - Google Patents

Semiconductor surface treatment method and equipment

Info

Publication number
JPH0536613A
JPH0536613A JP3186492A JP18649291A JPH0536613A JP H0536613 A JPH0536613 A JP H0536613A JP 3186492 A JP3186492 A JP 3186492A JP 18649291 A JP18649291 A JP 18649291A JP H0536613 A JPH0536613 A JP H0536613A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor surface
substrate
type
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3186492A
Other languages
Japanese (ja)
Inventor
Meiji Takabayashi
明治 高林
Katsumi Nakagawa
克己 中川
Eiji Takeuchi
栄治 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3186492A priority Critical patent/JPH0536613A/en
Publication of JPH0536613A publication Critical patent/JPH0536613A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Abstract

PURPOSE:To manufacture semiconductor excellent in characteristics in a short processing time, with a simple equipment, so as to have superior uniformity over a large area, by making dopant elements evaporated by a vacuum evaporation method stick on the semiconductor surface, and projecting light having continuous spectrum from the ultraviolet region to the near infrared region. CONSTITUTION:In a semiconductor surface treatment chamber 101 whose inside pressure is reduced, a dopant source contained in a crucible 110 is heated with a filament 111 and evaporated. The evaporated dopant source sticks on the semiconductor surface of a substrate 106 to be treated. At the same time, said surface is irradiated with light having continuous spectrum from the ultraviolet region to the near infrared region, by a light irradiation means 116. By the contribution of ultraviolet radiation, the semiconductor surface is always in an active state. By the contribution of lights from the visual region to the near infrared region, the semiconductor surface is heated, and the diffusion of dopant elements into the inside of semiconductor is progressed. Hence semiconductor excellent in characteristics can be uniformly manufactured over a large area, in a short time.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体表面処理方法及び
装置に関し、特に高性能な太陽電池や液晶ディスプレイ
のアクティブマトリクス回路等の大面積半導体デバイス
の量産に好適な半導体のドーピング方法及びドーピング
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor surface treatment method and apparatus, and more particularly to a semiconductor doping method and a doping apparatus suitable for mass production of large area semiconductor devices such as high performance solar cells and active matrix circuits of liquid crystal displays. .

【0002】[0002]

【従来の技術】最近の半導体デバイス技術の流れとし
て、半導体メモリやイメージセンサーに代表される微細
化、集積化の方向と共に、太陽電池や液晶ディスプレー
のアクティブマトリクス回路に代表される大面積化の方
向がある。大面積半導体デバイスにおいては、単位面積
あたりの製造コストを極力下げる必要がある。そのため
半導体材料として単結晶シリコンウェハーと共に、ガラ
ス、金属、セラミックス等の廉価な基板上に堆積された
アモルファスや多結晶の半導体薄膜が用いられ始めてい
る。しかしデバイスの製造コストを下げるためには、他
の各製造プロセスについても低コスト化が要求される。
また製造されたデバイスは30cm角あるいはそれ以上の
大面積にわたって特性が均一でなくてはならない。すな
わち大面積デバイスにはそれにふさわしいプロセス技術
が開発されなくてはならない。
2. Description of the Related Art Recent trends in semiconductor device technology include a trend toward miniaturization and integration as typified by semiconductor memories and image sensors, as well as an increase in area as typified by active matrix circuits for solar cells and liquid crystal displays. There is. In a large area semiconductor device, it is necessary to reduce the manufacturing cost per unit area as much as possible. Therefore, as a semiconductor material, an amorphous or polycrystalline semiconductor thin film deposited on a low-priced substrate such as glass, metal or ceramics is being used together with a single crystal silicon wafer. However, in order to reduce the manufacturing cost of the device, cost reduction is also required for each of the other manufacturing processes.
In addition, the manufactured device must have uniform characteristics over a large area of 30 cm square or more. In other words, for large area devices, appropriate process technology must be developed.

【0003】各製造プロセスの中でも大面積化の観点か
ら最も重要な技術としてドーピング技術があげられる。
Among the various manufacturing processes, the doping technique is the most important technique from the viewpoint of increasing the area.

【0004】半導体のドーピング技術として最も一般的
に用いられてきたのは熱拡散法である。熱拡散法は半導
体表面に塗布または堆積させた膜の中に含まれるドーパ
ント原子を通常1000℃以上の高温で半導体中に拡散
しドーパントとして活性化する技術である。この方法は
比較的容易に大面積デバイスに適用できるが、高温を用
いるため薄膜半導体に応用するに際し使用可能な基板に
制約を受ける。また処理に長時間を要し製造のスループ
ットが良くない。
The most commonly used semiconductor doping technique is the thermal diffusion method. The thermal diffusion method is a technique in which dopant atoms contained in a film coated or deposited on the surface of a semiconductor are diffused into the semiconductor at a high temperature of 1000 ° C. or higher and activated as a dopant. Although this method can be applied to a large-area device relatively easily, the use of high temperature limits the usable substrate when applied to a thin film semiconductor. In addition, the processing takes a long time and the manufacturing throughput is not good.

【0005】また他の一般的なドーピング技術としてイ
オンインプランテーション法がある。この方法では真空
中でイオン化したドーパント原子イオンのビームから、
質量分析により不純物を取り除いた後、電界で加速して
半導体中に打ち込み、通常800℃以上の温度でアニー
ルしてドーパントを活性化する方法である。この方法で
はドーパントの制御がしやすいが、大面積にわたりビー
ムを走査する必要がありやはり製造のスループットが良
くない。また装置が大がかりになりコスト面で不利とな
る。
Another general doping technique is an ion implantation method. In this method, from a beam of dopant atom ions ionized in a vacuum,
After removing impurities by mass spectrometry, it is accelerated by an electric field, implanted into a semiconductor, and annealed at a temperature of usually 800 ° C. or higher to activate the dopant. Although this method provides easy control of the dopant, it also requires scanning the beam over a large area and still has poor manufacturing throughput. In addition, the size of the device becomes large, which is disadvantageous in terms of cost.

【0006】一方、熱CVDやプラズマCVD等の方法
で気相から堆積する薄膜半導体の場合には、薄膜の堆積
時に気相中にドーパントを含むガスを混合して薄膜半導
体中にドーパント原子を導入する方法がある。この方法
では比較的大面積化も容易で、スループットも熱拡散法
やイオンインプランテーション法に比べるとよいが、形
成されたn型またはp型の半導体の特性は必ずしも十分
ではなく半導体デバイスへの応用には不十分な点が多か
った。よく知られた例としては、熱CVDにより多結晶
Siを堆積する際、原料のモノシラン(SiH4)にフ
ォスフィン(PH3)を混合してn型にしようとする
と、特に高濃度ではSi結晶粒が小さくなりn型Siと
しての特性が、熱拡散法やイオンインプランテーション
法でn型にする場合に比べて劣ったものとなる。またプ
ラズマCVD法でアモルファスシリコン(a−Si)を
堆積する際、原料のSiH4にジボラン(B26)を混
合してp型にしようとすると、光学的バンドギャップ
(Eg)が低下し、局在準位が増加してp型半導体とし
ての特性は劣ったものとなる。
On the other hand, in the case of a thin film semiconductor which is deposited from the vapor phase by a method such as thermal CVD or plasma CVD, a gas containing a dopant is mixed into the vapor phase at the time of depositing the thin film to introduce dopant atoms into the thin film semiconductor. There is a way to do it. This method is relatively easy to increase the area, and the throughput is better than that of the thermal diffusion method or the ion implantation method, but the characteristics of the formed n-type or p-type semiconductor are not always sufficient, and the method is applied to semiconductor devices. There were many inadequate points. A well-known example is that when polycrystal Si is deposited by thermal CVD, if monosilane (SiH 4 ) as a raw material is mixed with phosphine (PH 3 ) to make it an n-type, Si crystal grains are particularly high in concentration. Becomes smaller, and the characteristics as n-type Si are inferior to those obtained when the n-type is formed by the thermal diffusion method or the ion implantation method. Further, when amorphous silicon (a-Si) is deposited by the plasma CVD method, if SiH 4 as a raw material is mixed with diborane (B 2 H 6 ) to form a p-type, the optical band gap (Eg) decreases. As a result, the localized level increases and the characteristics as a p-type semiconductor deteriorate.

【0007】その理由としては、ドーパントを含むガス
が気相中に混合されると、半導体を構成する主成分の元
素(Si等)を含むガスの反応に影響を及ぼし、半導体
の堆積のプリカーサー(堆積反応の前駆体)を変化させ
るためと考えられる。
The reason for this is that when a gas containing a dopant is mixed in the gas phase, it affects the reaction of the gas containing the element (Si, etc.) of the main constituent of the semiconductor, and the precursor ( It is thought to change the precursor of the deposition reaction).

【0008】また堆積によりドーピングを行なうと、一
般には基板上の特定の場所に選択的にn型やp型の半導
体領域を形成する事ができない。このため特に液晶ディ
スプレーへの応用においてはプロセスが複雑化する。こ
の様な観点からいくつかの提案がなされている。
When doping is performed by deposition, it is generally impossible to selectively form an n-type or p-type semiconductor region at a specific place on the substrate. This complicates the process especially in the application to liquid crystal displays. Several proposals have been made from such a viewpoint.

【0009】M.B.SpitzerとS.N.Bunkerはp型単結晶S
iに、質量分析を行なわずにリンをイオンインプランテ
ーションによりpn接合を持つ変換効率15%の太陽電
池を作った(16th IEEE Photovoltaic Conf. SanDiego,
1982, p711-)。H.Itoh等も同様な方法で反射防止層無
しで変換効率10%の太陽電池を作った(Proc. 3rdPVS
EC in Japan ('82) p.7- )。質量分析を行なわないイ
オンインプランテーション法では、装置は比較的簡単と
なり製造のスループットも向上する。しかし太陽電池へ
の応用上、十分なほどの大面積の処理は困難である。ま
た彼らの実験ではイオンを打ち込んだ後、550℃また
は600℃以上でアニーリングを行なっており、製造の
スループットが低いばかりでなく、薄膜半導体への応用
に対して制約が多い。
MBSpitzer and SNBunker are p-type single crystal S
In i, a solar cell with a conversion efficiency of 15% having a pn junction was made by ion implantation of phosphorus without mass spectrometry (16th IEEE Photovoltaic Conf. SanDiego,
1982, p711-). H.Itoh et al. Also made a solar cell with a conversion efficiency of 10% without the antireflection layer by the same method (Proc. 3rdPVS
EC in Japan ('82) p.7-). In the ion implantation method without mass spectrometry, the device is relatively simple and the manufacturing throughput is improved. However, it is difficult to process a sufficiently large area for application to solar cells. Further, in their experiments, after implanting ions, annealing is performed at 550 ° C. or 600 ° C. or higher, which not only has low manufacturing throughput, but also has many restrictions on application to thin film semiconductors.

【0010】またS.D.Westbrook等は、硼素を含むガス
をグロー放電で分解しさらに電界を印加する事により硼
素イオンを加速し、n型単結晶Siに打ち込んだ後、5
50℃以上でアニールを行なって、変換効率19%もの
太陽電池を作っている(Appl. Phys. Lett. Vol.50 ('8
7) p.469- )。一方、吉田、瀬恒、平尾は同様の装置を
用いてリンのa−Siへのドーピングを行ない薄膜トラ
ンジスター(TFT)を作っている(IEEE Elec. Devic
e Lett. Vol.9(1988) p.90- )。これらの方法では大面
積化がしやすく、製造のスループットも比較的良い。ま
た後者において示されているように、半導体面の特定の
場所に選択的にp型またはn型の領域を形成する事が出
来る。しかし質量分析を行なわないためドーパントイオ
ン以外に各種の不必要なイオンも高速で打ち込まれる事
となる。従って十分な温度でアニールする事が困難なa
−Siの場合には、特にイオンによるダメージが取り除
きにくく、a−Si太陽電池への応用に当たっての障害
になっていた。またイオン以外の中性のドーパント原子
については制御ができず、これらのドーパント原子が装
置の各部に拡散し易い。特にa−Si太陽電池では通常
pin接合を用いており、少なくともn型、i型、p型
の3層から、さらに複数のpin接合を積層したタンデ
ム型a−Siセルでは6層、9層からなる。これらのド
ーパントは隣接する導電型の異なる半導体層(特にi
層)に混入すると、デバイスの特性に悪影響を与え易
い。中でもa−Si太陽電池の量産を目的として長尺の
帯状基板に連続堆積を行なうロールトゥロール装置で
は、隣接する成膜室へのドーパントの拡散が起こり易
い。
In SD Westbrook et al., A gas containing boron is decomposed by glow discharge, and an electric field is applied to accelerate boron ions and implant them into n-type single crystal Si.
Annealing is performed at 50 ° C or higher to produce solar cells with a conversion efficiency of 19% (Appl. Phys. Lett. Vol. 50 ('8
7) p.469-). On the other hand, Yoshida, Setoshine, and Hirao use the same device to dope phosphorus into a-Si to make a thin film transistor (TFT) (IEEE Elec. Devic
e Lett. Vol.9 (1988) p.90-). With these methods, it is easy to increase the area and the manufacturing throughput is relatively good. Further, as shown in the latter, p-type or n-type regions can be selectively formed at specific locations on the semiconductor surface. However, since mass spectrometry is not performed, various unnecessary ions other than the dopant ions are also implanted at high speed. Therefore, it is difficult to anneal at a sufficient temperature.
In the case of -Si, damage due to ions is particularly difficult to remove, which has been an obstacle in application to a-Si solar cells. In addition, neutral dopant atoms other than ions cannot be controlled, and these dopant atoms easily diffuse into each part of the device. In particular, an a-Si solar cell usually uses a pin junction, and at least three layers of n-type, i-type, and p-type are used, and a tandem-type a-Si cell in which a plurality of pin junctions are stacked has six layers and nine layers. Become. These dopants are used for adjoining semiconductor layers of different conductivity types (especially i
If it is mixed in the layer), the characteristics of the device are likely to be adversely affected. Above all, in a roll-to-roll apparatus that continuously deposits on a long strip-shaped substrate for the purpose of mass production of an a-Si solar cell, diffusion of a dopant into an adjacent film forming chamber is likely to occur.

【0011】このように高性能なa−Si太陽電池を量
産するためには、大面積へのドーピング技術をさらに改
善する必要があった。また結晶半導体太陽電池や、液晶
ディスプレーの場合にも製造のスループットの良いドー
ピング技術の開発が望まれていた。
In order to mass-produce such a high-performance a-Si solar cell, it was necessary to further improve the doping technique for a large area. Further, in the case of a crystalline semiconductor solar cell or a liquid crystal display, it has been desired to develop a doping technique with a high production throughput.

【0012】[0012]

【発明が解決しようとする課題】本発明はこのような現
状に鑑みなされたものであって、半導体デバイスの製造
において、ドーパントの不要の拡散を抑え、簡単な装置
構成で、特性の優れたp型またはn型の半導体を、大面
積に亘り均一性良く、短い処理時間で製造する方法及び
この方法を実施するための装置を提供し、特に高性能な
太陽電池や液晶ディスプレイのような大面積の半導体デ
バイスの低コストでの製造を可能とし、これらのデバイ
スの普及に寄与することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and in manufacturing a semiconductor device, unnecessary diffusion of a dopant is suppressed, a p-type device having a simple device configuration and excellent characteristics is provided. Provide a method for manufacturing a semiconductor of n-type or n-type with good uniformity over a large area in a short processing time and an apparatus for carrying out this method, and particularly for a large area such as a high performance solar cell or a liquid crystal display. The purpose of the present invention is to enable low-cost manufacturing of semiconductor devices and to contribute to the spread of these devices.

【0013】[0013]

【課題を解決するための手段】本発明者らは、従来の半
導体表面処理方法及び装置における前述の諸問題を克服
して、上述の本発明の目的を達成すべく鋭意研究を重ね
たところ、真空蒸着法を応用すれば大面積処理が容易に
可能であり、且つ処理装置及び原材料費が廉価になる知
見を得た。
Means for Solving the Problems The inventors of the present invention have conducted extensive studies to overcome the above-mentioned problems in the conventional semiconductor surface treatment method and apparatus and achieve the above-mentioned object of the present invention. By applying the vacuum vapor deposition method, it has been found that large area processing can be easily performed, and the processing equipment and raw material costs are low.

【0014】更に本発明者らは、前記真空蒸着法により
蒸発させたドーパント元素を半導体表面に付着させると
同時に、紫外から近赤外までの連続スペクトルを光を照
射して、紫外光により半導体表面の表面エネルギーを高
め、ドーパント元素及び半導体表面を活性化し、さらに
可視から近赤外までの光により半導体表面を加熱してド
ーパント元素の半導体内部への拡散を促進でき半導体表
面の効果的なドーピングが出来る知見を得た。
Further, the inventors of the present invention adhere the dopant element evaporated by the vacuum deposition method to the semiconductor surface, and at the same time, irradiate a continuous spectrum from ultraviolet to near infrared with light, and the semiconductor surface is irradiated with ultraviolet light. Surface energy, activates the dopant element and the semiconductor surface, and further heats the semiconductor surface with light from visible to near-infrared to promote diffusion of the dopant element into the semiconductor, and effective doping of the semiconductor surface. I got the knowledge I could.

【0015】然るに本発明は、上述の本発明者らが得た
知見及び本発明者が確認した事実に基づいて完成するに
至ったものであり、半導体表面処理方法及び装置に関す
るものである。
The present invention, however, has been completed based on the knowledge obtained by the present inventors and the facts confirmed by the present inventors, and relates to a semiconductor surface treatment method and apparatus.

【0016】即ち本発明により提供される半導体表面処
理方法は、減圧にされた半導体表面処理室内に於いて、
ドーパント元素を含む蒸発源を熱エネルギーにより蒸発
させ半導体表面付着させると同時に、該半導体表面に紫
外から近赤外までの連続スペクトルを有する光を照射し
て、紫外光により半導体表面の表面エネルギーを高め、
ドーパント元素及び半導体表面を活性化し、さらに可視
から近赤外光により半導体表面の加熱を行ない、半導体
内部へのドーパントの拡散を促進させ不純物のドーピン
グを行なうことを特徴としている。
That is, the semiconductor surface treatment method provided by the present invention comprises:
At the same time as the evaporation source containing the dopant element is evaporated by thermal energy to adhere to the semiconductor surface, the semiconductor surface is irradiated with light having a continuous spectrum from ultraviolet to near infrared to increase the surface energy of the semiconductor surface by ultraviolet light. ,
It is characterized in that the dopant element and the semiconductor surface are activated, and the semiconductor surface is heated by visible to near-infrared light to promote the diffusion of the dopant into the semiconductor and to dope the impurity.

【0017】また本発明により提供される半導体表面処
理装置は、半導体表面処理室、該処理室内に設けられた
半導体表面を有する被処理基体、前記処理室を減圧状態
に保持するための排気手段、前記処理室内に設置された
ドーパント元素を含む蒸発源、該蒸発源を加熱蒸発する
ための蒸発源加熱手段、被処理基体表面に紫外から近赤
外の連続スペクトルを有する光を照射するための光照射
手段とを有し、減圧にされた半導体表面処理室内に於い
て、ドーパント元素を含む蒸発源を熱エネルギーにより
蒸発させ半導体表面付着させると同時に、紫外光により
半導体表面の表面エネルギーを高め、ドーパント元素及
び半導体表面を活性化と、可視から近赤外光により半導
体表面の加熱を行ない、半導体内部へのドーパント元素
の拡散を促進し半導体表面の処理を行なうことを特徴と
している。
The semiconductor surface treatment apparatus provided by the present invention comprises a semiconductor surface treatment chamber, a substrate to be treated having a semiconductor surface provided in the treatment chamber, an exhaust means for keeping the treatment chamber under a reduced pressure, An evaporation source containing a dopant element installed in the processing chamber, evaporation source heating means for heating and evaporating the evaporation source, light for irradiating the surface of the substrate to be processed with light having a continuous spectrum from ultraviolet to near infrared In the semiconductor surface treatment chamber under reduced pressure having an irradiation means, an evaporation source containing a dopant element is evaporated by thermal energy to adhere to the semiconductor surface, and at the same time, the surface energy of the semiconductor surface is increased by ultraviolet light to increase the dopant. By activating the element and the semiconductor surface, the semiconductor surface is heated by visible to near-infrared light, and the diffusion of the dopant element into the semiconductor is promoted. And characterized by performing the processing of the body surface.

【0018】なお、本発明により提供される上記方法及
び装置においては、半導体表面を有する被処理基体は、
その表面に半導体を有する基体であれば何でも良い。例
えばシリコン、ゲルマニウム、ガリウム砒素等の単結晶
半導体基板や多結晶半導体基板等の結晶半導体系基板、
またはシリコン、ゲルマニウム、シリコンゲルマニウ
ム、炭化シリコン、窒化シリコン等の非結晶系半導体層
を形成させた絶縁性基板、半導体性基板、導電性基板等
が挙げられる。被処理基体の形状は、限定されるもので
はないが例えばウェハー状、角型、帯状、長尺状等が挙
げられる。
In the above method and apparatus provided by the present invention, the substrate to be processed having a semiconductor surface is
Any substrate may be used as long as it has a semiconductor on its surface. For example, a crystalline semiconductor substrate such as a single crystal semiconductor substrate made of silicon, germanium, gallium arsenide or the like or a polycrystalline semiconductor substrate,
Alternatively, an insulating substrate on which an amorphous semiconductor layer such as silicon, germanium, silicon germanium, silicon carbide, or silicon nitride is formed, a semiconductor substrate, a conductive substrate, or the like can be given. The shape of the substrate to be processed is not limited, but examples thereof include a wafer shape, a square shape, a strip shape, and a long shape.

【0019】本発明により提供される前記ドーパント元
素を含む蒸発源としては、被処理基体の半導体表面の導
電率を変更できるドーパント元素を含むものであればな
んでもよく、例えばシリコン系半導体やゲルマニウム系
半導体に対しては硼素、リン、アルミニウム、アンチモ
ン等が挙げられる。
The evaporation source containing the dopant element provided by the present invention may be any as long as it contains the dopant element capable of changing the conductivity of the semiconductor surface of the substrate to be treated, for example, a silicon semiconductor or a germanium semiconductor. Examples of boron include boron, phosphorus, aluminum and antimony.

【0020】本発明により提供される前記蒸発源に熱エ
ネルギーを与え加熱蒸発するための蒸発源加熱手段とし
ては、蒸発源を減圧雰囲気中で加熱できるものであれば
何でも良く、例えばフィラメント、ボート等による抵抗
加熱、電子ビームによる加熱やレーザービーム等の光に
よる加熱等が挙げられる。
The evaporation source heating means for applying heat energy to the evaporation source and heating and evaporating it provided by the present invention may be any as long as it can heat the evaporation source in a reduced pressure atmosphere, for example, a filament, a boat, etc. Resistance heating, heating with an electron beam, heating with light such as a laser beam, and the like.

【0021】本発明に使用可能な光照射手段としては、
少なくとも300nm〜800nmの連続スペクトルを
有する光を照射するものであり、例えば、キセノンラン
プ、ハロゲンランプ、または低圧水銀灯、重水素ラン
プ、エキシマレーザーの組み合わせ等を挙げることがで
きる。
As the light irradiation means usable in the present invention,
It irradiates light having a continuous spectrum of at least 300 nm to 800 nm, and examples thereof include a combination of a xenon lamp, a halogen lamp, a low pressure mercury lamp, a deuterium lamp, and an excimer laser.

【0022】以下本発明を、図面により更に詳しく説明
するが、本発明はこれにより何等限定されるものではな
い。
The present invention will be described in more detail with reference to the drawings, but the present invention is not limited thereto.

【0023】図1は、本発明の方法を実施するのに好適
な本発明の装置の概略図である。同図に於いて、101
は半導体表面処理装置、102は処理室である。被処理
基板106は基体ホルダー105に固定され、110は
蒸発源を仕込むためのアルミナ製坩堝であり、坩堝11
0には加熱用フィラメント111が巻かれており、フィ
ラメント111は、フィラメント加熱用電源113に接
続されている。処理室102は、排気口112より不図
示の排気ポンプによって真空排気する事ができる。紫外
から近赤外までの連続スペクトルを有する光は処理室1
02外に設けられた光照射手段116から光導入窓11
5を介して被処理基板106に照射される。
FIG. 1 is a schematic diagram of an apparatus of the present invention suitable for carrying out the method of the present invention. In the figure, 101
Is a semiconductor surface processing apparatus, and 102 is a processing chamber. The substrate 106 to be processed is fixed to the substrate holder 105, 110 is an alumina crucible for charging an evaporation source, and the crucible 11
A heating filament 111 is wound around 0, and the filament 111 is connected to a filament heating power source 113. The processing chamber 102 can be evacuated from the exhaust port 112 by an exhaust pump (not shown). Light with a continuous spectrum from the ultraviolet to the near infrared is treated in the processing room 1
02 from the light irradiation means 116 provided outside the light introduction window 11
The substrate to be processed 106 is irradiated with the laser beam through the laser beam 5.

【0024】同図に示される装置に於いては、坩堝11
0内に仕込まれたドーパント源は、フィラメント111
によって加熱され蒸発する。蒸発したドーパント源は、
被処理基板106の半導体表面に付着する。これと同時
に、光照射手段116より紫外から近赤外までの連続ス
ペクトルを有する光が被処理基板106表面に照射され
る。この光照射により、紫外光の寄与により半導体表面
は常に活性な状態とされ、かつ可視〜近赤外光の寄与に
より半導体表面が加熱され半導体内部へのドーパント元
素の拡散が促進される。
In the apparatus shown in the figure, the crucible 11
The dopant source charged in 0 is the filament 111
Is heated and evaporated by. The evaporated dopant source is
It adheres to the semiconductor surface of the substrate 106 to be processed. At the same time, the light irradiation unit 116 irradiates the surface of the substrate 106 to be processed with light having a continuous spectrum from ultraviolet to near infrared. By this light irradiation, the semiconductor surface is always activated by the contribution of ultraviolet light, and the semiconductor surface is heated by the contribution of visible to near-infrared light to promote the diffusion of the dopant element into the inside of the semiconductor.

【0025】[0025]

【実施例】以下に、本発明の半導体表面処理方法及び装
置の実施例を述べて本発明を更に説明するが、本発明は
これにより何等限定されるものではない。
EXAMPLES The present invention will be further described below with reference to examples of the semiconductor surface treatment method and apparatus of the present invention, but the present invention is not limited thereto.

【0026】実施例1 本実施例においては、図3の断面模式図に示す層構成の
pin型a−Si光起電力素子308を図1に示す装置
を用いて作製した。
Example 1 In this example, a pin-type a-Si photovoltaic element 308 having a layer structure shown in the schematic sectional view of FIG. 3 was produced using the apparatus shown in FIG.

【0027】該光起電力素子は、基板301上に下部電
極302、n型半導体層303、i型半導体層304、
p型半導体層305、透明電極306及び集電電極30
7をこの順に堆積形成した光起電力素子308である。
なお、本光起電力素子では透明電極306の側より光の
入射が行なわれることを前提としている。
The photovoltaic device comprises a substrate 301, a lower electrode 302, an n-type semiconductor layer 303, an i-type semiconductor layer 304,
p-type semiconductor layer 305, transparent electrode 306, and collector electrode 30
7 is a photovoltaic element 308 in which 7 is deposited and formed in this order.
In this photovoltaic element, it is premised that light is incident from the transparent electrode 306 side.

【0028】まず、ステンレス製角型基板(5cm×5c
m)を市販のスパッタ装置(アルバック社製、SBH−
2206DE)にセットし、Ag(99.99%)をターゲ
ットとして用いて0.3μmのAg薄膜を、また連続し
てZnO(99.999%)をターゲットとして用いて1.5
μmのZnO薄膜をスパッタ蒸着し、下部電極302を
形成した。
First, a stainless square substrate (5 cm × 5 c
m) is a commercially available sputtering device (SBH- manufactured by ULVAC, Inc.)
2206DE), using Ag (99.99%) as a target to form an Ag thin film of 0.3 μm, and continuously using ZnO (99.999%) as a target for 1.5.
A ZnO thin film having a thickness of μm was sputter-deposited to form a lower electrode 302.

【0029】ひき続き、該下部電極の形成された基板を
市販のプラズマCVD装置(アルバック社製、CHJ−
3030)にセットした。排気ポンプにて、反応容器の
排気管を介して、荒引き、高真空引き操作を行なった。
この時、基板の表面温度は250℃となるよう、温度制
御機構により制御した。
Subsequently, the substrate on which the lower electrode was formed was put on a commercially available plasma CVD apparatus (CHJ- manufactured by ULVAC, Inc.).
3030). Rough evacuation and high vacuum evacuation were performed with an exhaust pump through the exhaust pipe of the reaction vessel.
At this time, the surface temperature of the substrate was controlled by the temperature control mechanism so as to be 250 ° C.

【0030】十分に排気が行なわれた時点で、ガス導入
管より、SiH4300sccm、SiF4 4sccm、PH3
2(1%H2希釈) 55sccm、H2 40sccmを導入
し、スロットルバルブの開度を調整して、反応容器の内
圧を1Torrに保持し、圧力が安定したところで、直ちに
高周波電源より200Wの電力を投入した。プラズマは
5分間持続させた。これにより、n+半導体層303と
してのn+a−Si:H:F膜が下部電極302上に形
成された。
When the gas has been sufficiently evacuated, SiH 4 300sccm, SiF 4 4sccm, PH 3 /
Introducing 55 sccm of H 2 (1% H 2 dilution) and 40 sccm of H 2 , adjusting the opening of the throttle valve to keep the internal pressure of the reaction vessel at 1 Torr, and when the pressure became stable, immediately turn on 200 W of high frequency power. Power was turned on. The plasma lasted for 5 minutes. As a result, an n + a-Si: H: F film as the n + semiconductor layer 303 was formed on the lower electrode 302.

【0031】再び排気をした後に、今度はガス導入管よ
りSiH4 300sccm、SiF4 4sccm、H2 40sccm
を導入し、スロットルバルブの開度を調整して、反応容
器の内圧を1Torrに保持し、圧力が安定したところで、
直ちに高周波電源より150Wの電力を投入した。プラ
ズマは40分間持続させた。これにより、i型半導体層
304としてのa−Si:H:F膜がn型半導体層30
3上に形成された。
After evacuation again, this time, SiH 4 300sccm, SiF 4 4sccm, H 2 40sccm were introduced from the gas introduction pipe.
Was introduced, the opening of the throttle valve was adjusted, the internal pressure of the reaction vessel was maintained at 1 Torr, and when the pressure became stable,
Immediately, 150 W of electric power was applied from the high frequency power source. The plasma lasted for 40 minutes. As a result, the a-Si: H: F film as the i-type semiconductor layer 304 becomes the n-type semiconductor layer 30.
Formed on 3.

【0032】次に基板301をプラズマCVD装置より
取り出し、図1に示す半導体表面処理装置101にセッ
トした。また坩堝110には粒状ほう素(99%)を仕
込んだ。
Next, the substrate 301 was taken out from the plasma CVD apparatus and set in the semiconductor surface treatment apparatus 101 shown in FIG. Further, the crucible 110 was charged with granular boron (99%).

【0033】まず排気口112より10-5Torr以下に真
空排気した後に、フィラメント111に電流を流してほ
う素の蒸発を開始し、光照射手段116を点灯し、基板
301(106)表面に紫外から近赤外までの連続スペ
クトルを有する光を照射した。3分後に蒸着及び光照射
を止め処理室102を大気リークした後に基板を取り出
した。
First, after evacuation to 10 -5 Torr or less from the exhaust port 112, a current is passed through the filament 111 to start evaporation of boron, the light irradiation means 116 is turned on, and the surface of the substrate 301 (106) is irradiated with ultraviolet light. Irradiation with light having a continuous spectrum from to near infrared. After 3 minutes, vapor deposition and light irradiation were stopped, the processing chamber 102 was leaked to the atmosphere, and then the substrate was taken out.

【0034】次に通常の真空蒸着により透明電極306
(ITO)を形成し、更に集電電極307(Al)をマ
スク蒸着して光起電力素子308を完成させた。
Next, the transparent electrode 306 is formed by ordinary vacuum deposition.
(ITO) was formed, and the collector electrode 307 (Al) was further vapor-deposited with a mask to complete the photovoltaic element 308.

【0035】作製した光起電力素子308について、A
M1.5(100mW/cm2)光照射下にて特性評価を行な
ったところ、光電変換効率で9.0%が得られた。ま
た、AM1.5(100mW/cm2)光の500時間連続照
射後の光電変換効率の初期値に対する変化率を測定した
ところ18%以内であった。
Regarding the produced photovoltaic element 308, A
When the characteristics were evaluated under irradiation with M1.5 (100 mW / cm 2 ) light, a photoelectric conversion efficiency of 9.0% was obtained. Further, the rate of change of the photoelectric conversion efficiency with respect to the initial value after continuous irradiation with AM1.5 (100 mW / cm 2 ) light for 500 hours was measured and found to be within 18%.

【0036】実施例2 本実施例においては、図4の断面模式図に示す層構成の
a−Si/a−Siタンデム型光起電力素子413を図
2に示すロールトゥロール装置242を用いて作製し
た。
Example 2 In this example, an a-Si / a-Si tandem photovoltaic element 413 having a layer structure shown in the schematic sectional view of FIG. 4 was used by using a roll-to-roll apparatus 242 shown in FIG. It was made.

【0037】該光起電力素子413は、基板401上に
下部電極402、第1のセル411を構成するn型半導
体層403、i型半導体層404、p型半導体層40
5、更に第2のセル412を構成するn型半導体層40
6、i型半導体層407、p型半導体層408、更に透
明電極409及び集電電極410をこの順に堆積形成し
た光起電力素子である。なお、本光起電力素子では透明
電極409の側より光の入射が行なわれることを前提と
している。
The photovoltaic element 413 comprises a lower electrode 402 on a substrate 401, an n-type semiconductor layer 403, an i-type semiconductor layer 404, and a p-type semiconductor layer 40 which form a first cell 411.
5, and the n-type semiconductor layer 40 that constitutes the second cell 412
6, a i-type semiconductor layer 407, a p-type semiconductor layer 408, a transparent electrode 409, and a collector electrode 410 are deposited in this order to form a photovoltaic element. In this photovoltaic element, it is premised that light is incident from the transparent electrode 409 side.

【0038】図2の装置242は、帯状のステンレス鋼
製基板204に連続的に光起電力素子を形成するもので
ある。同図の装置は、基板送り出し室203、第1のn
型チャンバー213、第1のi型チャンバー222、第
1のp型チャンバー227、第2のn型チャンバー(不
図示)、第2のi型チャンバー(不図示)、第2のp型
チャンバー(不図示)、及び基板巻取り室239がこの
順に配置されている。第2のn型チャンバー、第2のi
型チャンバー、第2のp型チャンバーは、それぞれ第1
のn型チャンバー213、第1のi型チャンバー22
2、第1のp型チャンバー227と全く同じ構成であ
る。各チャンバー間はガスゲート207,215,24
3,236(他不図示)により隔離され、チャンバー間
の不純物の混入を防止している。
The device 242 shown in FIG. 2 is for continuously forming photovoltaic elements on a strip-shaped stainless steel substrate 204. The apparatus shown in the figure has a substrate delivery chamber 203, a first n
Mold chamber 213, first i-type chamber 222, first p-type chamber 227, second n-type chamber (not shown), second i-type chamber (not shown), second p-type chamber (not shown). (Shown) and the substrate winding chamber 239 are arranged in this order. Second n-type chamber, second i
The mold chamber and the second p-type chamber are respectively the first
N-type chamber 213, first i-type chamber 22
2. The structure is exactly the same as that of the first p-type chamber 227. Gas gates 207, 215, 24 between the chambers
It is isolated by 3, 236 (other not shown) to prevent impurities from mixing between the chambers.

【0039】同図に於いてまず基板送り出し室203
は、帯状基板204がセットされている函体であり、成
膜中はこの基板送り出し室203からガイドローラー2
05を介して反応室へ基板204が連続的に搬出され
る。また排気口202及びバルブ201を介して基板送
り出し室203は真空排気される。
In the figure, first, the substrate delivery chamber 203
Is a box on which the strip-shaped substrate 204 is set. During the film formation, the guide roller 2 is fed from the substrate delivery chamber 203.
The substrate 204 is continuously carried out to the reaction chamber via 05. The substrate delivery chamber 203 is evacuated via the exhaust port 202 and the valve 201.

【0040】基板巻取り室239は、成膜された帯状基
板の巻き取りを行なう函体であり、成膜中はこの基板巻
取り室239へガイドローラー237を介して反応室か
ら基板が連続的に搬入される。また排気口240及びバ
ルブ241を介して基板巻取り室239は真空排気され
る。
The substrate winding chamber 239 is a box for winding a film-shaped substrate on which a film has been formed. During the film formation, the substrate is continuously transferred from the reaction chamber to the substrate winding chamber 239 via the guide roller 237. Be delivered to. The substrate winding chamber 239 is evacuated through the exhaust port 240 and the valve 241.

【0041】n型チャンバー213及びi型チャンバー
222は、プラズマCVDチャンバーでありそれぞれn
型半導体層及びi型半導体層を堆積する。チャンバー内
で基板は基板加熱ヒータ214,223により加熱され
所定の基板温度に制御される。原料ガスは原料ガス供給
管210,218より供給され、陰極211,220と
基板間に生起されたプラズマにより分解され基板上に半
導体膜が形成され、更に排気口209,219より排気
される。
The n-type chamber 213 and the i-type chamber 222 are plasma CVD chambers.
A type semiconductor layer and an i type semiconductor layer are deposited. The substrate is heated in the chamber by the substrate heaters 214 and 223 and controlled to a predetermined substrate temperature. The raw material gas is supplied from the raw material gas supply pipes 210 and 218, decomposed by plasma generated between the cathodes 211 and 220 and the substrate to form a semiconductor film on the substrate, and further exhausted from the exhaust ports 209 and 219.

【0042】p型チャンバー227は本発明の方法を用
いた本発明の半導体表面処理装置である。基板は基板加
熱ヒータ228により所定の温度に制御される。チャン
バー内は排気口244より真空排気される。硼素などの
p型ドーパントは坩堝232に仕込まれ、蒸発源加熱電
源233よりフィラメントに電流を流すことにより加熱
され蒸発する。紫外から近赤外までの連続スペクトルを
有する光は光源246より放射され光導入窓245を介
して基板表面に照射される。蒸発したp型ドーパント元
素は基板表面に付着し、基板表面が加熱されることによ
りi型半導体表面にp型ドーパントが拡散し、p型層が
形成される。
The p-type chamber 227 is the semiconductor surface treatment apparatus of the present invention using the method of the present invention. The substrate board pressure
The heater 228 controls the temperature to a predetermined temperature . The inside of the chamber is evacuated from the exhaust port 244. A p-type dopant such as boron is charged in the crucible 232, and is heated and evaporated by passing a current from the evaporation source heating power source 233 to the filament. Light having a continuous spectrum from the ultraviolet to the near infrared is emitted from the light source 246 and is applied to the surface of the substrate through the light introduction window 245. The evaporated p-type dopant element adheres to the substrate surface, and the substrate surface is heated to diffuse the p-type dopant on the i-type semiconductor surface, forming a p-type layer.

【0043】ガスゲート207,215,243,23
6(他不図示)には、チャンバー間のガスを隔離するた
めにAr、水素などの掃引ガスがガス導入口206,2
08,216,217,224,225,235,23
4(他不図示)より導入される。
Gas gates 207, 215, 243, 23
In FIG. 6 (other not shown), a sweep gas such as Ar or hydrogen is used to isolate the gas between the chambers.
08,216,217,224,225,235,23
4 (other not shown).

【0044】このようなロールトゥロール装置を用いて
光起電力素子413を作製した。
A photovoltaic element 413 was produced by using such a roll-to-roll apparatus.

【0045】まず、ステンレス鋼製帯状基板204を連
続スパッタ装置(不図示)にセットし、Al−Si(5
%Si)をターゲットとして用いて0.2μmのAl−
Si薄膜を、また連続してSnO2(99.99%)をターゲ
ットとして用いて0.1μmのSnO2薄膜をスパッタ
蒸着し、下部電極402を形成した。
First, the stainless steel strip substrate 204 is set in a continuous sputtering device (not shown), and Al--Si (5
% Si) as a target and 0.2 μm of Al-
A lower electrode 402 was formed by continuously depositing a 0.1 μm thick SnO 2 thin film by sputtering using a Si thin film and SnO 2 (99.99%) as a target.

【0046】ひき続き、該下部電極402の形成された
帯状基板を図2で示したロールトゥロール装置にセット
した。その後、排気ポンプ(不図示)にて、各チャンバ
ーの排気管を介して真空引き操作を行なった。この時、
基板の表面温度は250℃となるよう、温度制御機構に
より制御した。
Subsequently, the strip substrate on which the lower electrode 402 was formed was set in the roll-to-roll apparatus shown in FIG. After that, an evacuation pump (not shown) evacuated through the exhaust pipe of each chamber. This time,
The surface temperature of the substrate was controlled by the temperature control mechanism so as to be 250 ° C.

【0047】十分に排気が行なわれた時点で、ガス導入
管210,218より、第1及び第2のn型チャンバー
にはSiH4/PH3/H2を、第1及び第2のi型チャ
ンバーにはSiH4/SiF4/H2を、ガスゲートには
Arガスを導入し、n型及びi型チャンバーの内圧を5
0mTorrに、またp型チャンバーの圧力は1mTorrに保持
した。
When the gas has been sufficiently exhausted, SiH 4 / PH 3 / H 2 is supplied to the first and second n-type chambers through the gas inlet pipes 210 and 218, and the first and second i-type chambers are supplied. SiH 4 / SiF 4 / H 2 was introduced into the chamber, Ar gas was introduced into the gas gate, and the internal pressure of the n-type and i-type chambers was adjusted to 5
The pressure of the p-type chamber was maintained at 0 mTorr, and the pressure of the p-type chamber was maintained at 1 mTorr.

【0048】圧力が安定したところで、各高周波電源よ
り電力を投入し各々のチャンバー内でプラズマを生起さ
せ、また蒸発源加熱装置、光源の電源も投入して、放電
等が安定したところで帯状基板を搬送スピード20cm/m
inで図中左側から右側方向へ搬送させ、連続して、n,
i,p/n,i,p型半導体層を積層形成した。
When the pressure is stable, power is supplied from each high-frequency power source to generate plasma in each chamber, and the evaporation source heating device and the light source are also powered on. Transport speed 20 cm / m
Use in to convey from the left side to the right side in the figure, and
The i, p / n, i, p-type semiconductor layers were laminated.

【0049】帯状基板の全長に亘って半導体層を積層形
成し、冷却後取り出し、更に、連続モジュール化装置
(不図示)にて35cm×70cmの太陽電池モジュールを
連続作製した。
A semiconductor layer was laminated and formed over the entire length of the belt-shaped substrate, cooled, taken out, and further, a solar cell module of 35 cm × 70 cm was continuously produced by a continuous modularizing device (not shown).

【0050】作製した太陽電池モジュールについて、A
M1.5(100mW/cm2)光照射下にて特性評価を行な
ったところ、光電変換効率で7.3%以上が得られ、更
にモジュール間の特性のバラツキは9%以内に納まって
いた。
Regarding the manufactured solar cell module, A
When the characteristics were evaluated under irradiation with M1.5 (100 mW / cm 2 ) light, the photoelectric conversion efficiency was 7.3% or more, and the variation in characteristics between modules was within 9%.

【0051】また、AM1.5(100mW/cm2)光の5
00時間連続照射後の光電変換効率の初期値に対する変
化率を測定したところ16%以内に納まった。
In addition, 5 of AM1.5 (100 mW / cm 2 ) light is used.
The rate of change of the photoelectric conversion efficiency with respect to the initial value after continuous irradiation for 00 hours was measured and found to be within 16%.

【0052】これらのモジュールを接続して1kWの電力
供給システムを作製することができた。
A power supply system of 1 kW could be produced by connecting these modules.

【0053】実施例3 本実施例においては、実施例2と同様に図4の断面模式
図に示す層構成のa−Si/a−Siタンデム型光起電
力素子を図2に示すロールトゥロール装置242を一部
改造した装置(不図示)を用いて作製した。図2の装置
と異なるのは第2のn型チャンバーに第1または第2の
p型チャンバーと全く同じ本発明の半導体表面処理装置
を用いたことである。第1及び第2のp型チャンバーに
は蒸発源として粒状のほう素(99%)を、また第2の
n型チャンバーには粒状のリン(99%)を仕込んだ。
Example 3 In this example, the roll-to-roll type a-Si / a-Si tandem photovoltaic device having the layer structure shown in the schematic sectional view of FIG. The device 242 was manufactured by using a partially modified device (not shown). The difference from the apparatus of FIG. 2 is that the semiconductor surface treatment apparatus of the present invention, which is the same as the first or second p-type chamber, is used for the second n-type chamber. Granular boron (99%) was charged as an evaporation source in the first and second p-type chambers, and granular phosphorus (99%) was charged in the second n-type chamber.

【0054】このようなロールトゥロール装置を用いて
光起電力素子413を作製した。
A photovoltaic element 413 was produced using such a roll-to-roll apparatus.

【0055】まず、実施例2と同様にステンレス鋼製帯
状基板を連続スパッタ装置にセットし、Al−Si(5
%Si)をターゲットとして用いて0.5μmのAl−
Si薄膜を、また連続してZnO(99.99%)をターゲ
ットとして用いて0.5μmのZnO薄膜をスパッタ蒸
着し、下部電極402を形成した。
First, as in Example 2, the stainless steel strip-shaped substrate was set in the continuous sputtering apparatus, and Al--Si (5
% Si) as a target and 0.5 μm of Al-
A lower electrode 402 was formed by continuously depositing a Si thin film and a ZnO thin film of 0.5 μm by sputtering using ZnO (99.99%) as a target.

【0056】ひき続き、該下部電極402の形成された
帯状基板をロールトゥロール装置にセットした。その
後、排気ポンプにて、各チャンバーの排気管を介して真
空引き操作を行なった。この時、基板の表面温度は25
0℃となるよう、温度制御機構により制御した。
Subsequently, the strip substrate having the lower electrode 402 formed thereon was set in a roll-to-roll device. After that, an evacuation pump evacuated through the exhaust pipe of each chamber. At this time, the surface temperature of the substrate is 25
The temperature was controlled by a temperature control mechanism so that the temperature became 0 ° C.

【0057】十分に排気が行なわれた時点で、ガス導入
管より、第1のn型チャンバーにはSiH4/PH3/H
2を、第1及び第2のi型チャンバーにはSiH4/Si
4/H2を、ガスゲートにはArガスを導入し、スロッ
トルバルブの開度を調整して、第1のn型及び第1、2
のi型チャンバーの内圧を50mTorrに保持した。また
第2のn型チャンバー及び第1、第2のp型チャンバー
の圧力はそれぞれ1mTorrに保持した。
When the gas has been sufficiently exhausted, SiH 4 / PH 3 / H is introduced into the first n-type chamber through the gas inlet pipe.
2 and SiH 4 / Si in the first and second i-type chambers.
Introducing F 4 / H 2 and Ar gas into the gas gate, adjusting the opening of the throttle valve to adjust the first n-type and the first and second
The internal pressure of the i-type chamber was maintained at 50 mTorr. The pressures of the second n-type chamber and the first and second p-type chambers were kept at 1 mTorr.

【0058】圧力が安定したところで、各高周波電源よ
り電力を投入し各々のチャンバー内でプラズマを生起さ
せ、また蒸発源加熱装置、光源の電源も投入して、放電
等が安定したところで帯状基板を搬送スピード20cm/m
inで搬送させ、連続して、n,i,p/n,i,p型半
導体層を積層形成した。
When the pressure is stable, power is supplied from each high-frequency power source to generate plasma in each chamber, and the evaporation source heating device and the light source are also powered on. Transport speed 20 cm / m
The substrate was conveyed in, and n, i, p / n, i, p-type semiconductor layers were successively laminated.

【0059】帯状基板の全長に亘って半導体層を積層形
成し、冷却後取り出し、更に、連続モジュール化装置に
て30cm×120cmの太陽電池モジュールを連続作製し
た。作製した太陽電池モジュールについて、AM1.5
(100mW/cm2)光照射下にて特性評価を行なったとこ
ろ、光電変換効率で7.9%以上が得られ、更にモジュ
ール間の特性のバラツキは9%以内に納まっていた。
A semiconductor layer was laminated on the entire length of the strip-shaped substrate, cooled, taken out, and further, a solar cell module of 30 cm × 120 cm was continuously produced by a continuous modularizing device. About the manufactured solar cell module, AM1.5
When the characteristics were evaluated under irradiation with (100 mW / cm 2 ) light, the photoelectric conversion efficiency was 7.9% or more, and the variation in characteristics between the modules was within 9%.

【0060】また、AM1.5(100mW/cm2)光の5
00時間連続照射後の光電変換効率の初期値に対する変
化率を測定したところ15%以内に納まった。
In addition, 5 of AM1.5 (100 mW / cm 2 ) light is used.
When the rate of change of the photoelectric conversion efficiency with respect to the initial value after continuous irradiation for 00 hours was measured, it was within 15%.

【0061】実施例4 本実施例においては、図5の断面模式図に示す層構成の
a−SiC/a−Si/a−SiGeトリプル型光起電
力素子を図2に示すロールトゥロール装置242を一部
改造した装置(不図示)を用いて作製した。本実施例で
用いた装置は、実施例2で用いた装置に更に第3のn
型、i型及びp型チャンバーを追加したものであり、第
1、第2及び第3のp型チャンバーのみが本発明の半導
体表面処理チャンバーであり、他のチャンバーはプラズ
マCVDチャンバーである。
Example 4 In this example, a roll-to-roll apparatus 242 shown in FIG. 2 was used as the triple-type a-SiC / a-Si / a-SiGe photovoltaic element having the layer structure shown in the schematic sectional view of FIG. Was manufactured by using an apparatus (not shown) which was partially modified. The apparatus used in this example is similar to the apparatus used in Example 2 except that the third n
Type, i-type and p-type chambers are added, only the first, second and third p-type chambers are semiconductor surface treatment chambers of the present invention, and the other chambers are plasma CVD chambers.

【0062】図5に示す光起電力素子は、基板501上
に下部電極502、第1のセル514を構成するn型半
導体層503、i型半導体層504、p型半導体層50
5、更に第2のセル515を構成するn型半導体層50
6、i型半導体層507、p型半導体層508、更に第
3のセル516を構成するn型半導体層509、i型半
導体層510、p型半導体層511、更に透明電極51
2及び集電電極513をこの順に堆積形成した光起電力
素子517である。なお、本光起電力素子では透明電極
512の側より光の入射が行なわれることを前提として
いる。
The photovoltaic element shown in FIG. 5 has a lower electrode 502 on a substrate 501, an n-type semiconductor layer 503, an i-type semiconductor layer 504, and a p-type semiconductor layer 50 which form a first cell 514.
5, and the n-type semiconductor layer 50 that constitutes the second cell 515.
6, the i-type semiconductor layer 507, the p-type semiconductor layer 508, and the n-type semiconductor layer 509, the i-type semiconductor layer 510, the p-type semiconductor layer 511, and the transparent electrode 51 that form the third cell 516.
2 and a collector electrode 513 are deposited in this order to form a photovoltaic element 517. In this photovoltaic element, it is premised that light is incident from the transparent electrode 512 side.

【0063】このようなロールトゥロール装置を用いて
光起電力素子517を作製した。
A photovoltaic element 517 was produced using such a roll-to-roll apparatus.

【0064】まず、実施例2と同様にステンレス鋼製帯
状基板を連続スパッタ装置にセットし、Al(99.9%)
をターゲットとして用いて0.3μmのAl薄膜を、ま
た連続してZnO(99.99%)をターゲットとして用い
て0.3μmのZnO薄膜をスパッタ蒸着し、下部電極
502を形成した。
First, as in Example 2, the stainless steel strip substrate was set in the continuous sputtering apparatus, and Al (99.9%) was set.
Was used as a target to form a 0.3 μm Al thin film, and ZnO (99.99%) was used as a target to form a 0.3 μm ZnO thin film by sputtering to form a lower electrode 502.

【0065】ひき続き、該下部電極502の形成された
帯状基板をロールトゥロール装置にセットした。その
後、排気ポンプにて、各チャンバーの排気管を介して真
空引き操作を行なった。この時、基板の表面温度は25
0℃となるよう、温度制御機構により制御した。
Subsequently, the strip substrate on which the lower electrode 502 was formed was set in a roll-to-roll device. After that, an evacuation pump evacuated through the exhaust pipe of each chamber. At this time, the surface temperature of the substrate is 25
The temperature was controlled by a temperature control mechanism so that the temperature became 0 ° C.

【0066】十分に排気が行なわれた時点で、ガス導入
管より、各n型チャンバーにはSiH4/PH3/H
2を、第1のi型チャンバーにはSiH4/GeH4/H2
を、第2のi型チャンバーにはSiH4/SiF4/H2
を、第3のi型チャンバーにはSiH4/CH4/H
2を、またガスゲートにはArガスを導入し、スロット
ルバルブの開度を調整して、各n型及びi型チャンバー
の圧力を50mTorrに保持した。また各p型チャンバー
の圧力は1mTorrに保持した。
When the gas has been sufficiently evacuated, SiH 4 / PH 3 / H is introduced into each n-type chamber through the gas introduction pipe.
2 in the first i-type chamber is SiH 4 / GeH 4 / H 2
In the second i-type chamber, SiH 4 / SiF 4 / H 2
In the third i-type chamber is SiH 4 / CH 4 / H
2 , and Ar gas was introduced into the gas gate, the opening of the throttle valve was adjusted, and the pressure of each n-type and i-type chamber was maintained at 50 mTorr. The pressure in each p-type chamber was maintained at 1 mTorr.

【0067】圧力が安定したところで、各高周波電源よ
り電力を投入し各々のチャンバー内でプラズマを生起さ
せ、また蒸発源加熱装置、光源の電源も投入して、放電
等が安定したところで帯状基板を搬送スピード30cm/m
inで搬送させ、連続して、n,i,p/n,i,p/
n,i,p型半導体層を積層形成した。
When the pressure is stable, power is supplied from each high-frequency power source to generate plasma in each chamber, and the evaporation source heating device and the light source are also powered on. Transport speed 30cm / m
Transported in in and continuously, n, i, p / n, i, p /
The n, i, and p type semiconductor layers were laminated.

【0068】帯状基板の全長に亘って半導体層を積層形
成し、冷却後取り出し、更に、連続モジュール化装置に
て30cm×120cmの太陽電池モジュールを連続作製し
た。作製した太陽電池モジュールについて、AM1.5
(100mW/cm2)光照射下にて特性評価を行なったとこ
ろ、光電変換効率で9.1%以上が得られ、更にモジュ
ール間の特性のバラツキは7%以内に納まっていた。
A semiconductor layer was laminated over the entire length of the belt-shaped substrate, cooled, taken out, and further, a solar cell module of 30 cm × 120 cm was continuously produced by a continuous modularizing device. About the manufactured solar cell module, AM1.5
When the characteristics were evaluated under irradiation with (100 mW / cm 2 ) light, the photoelectric conversion efficiency was 9.1% or more, and the variation in characteristics between modules was within 7%.

【0069】また、AM1.5(100mW/cm2)光の5
00時間連続照射後の光電変換効率の初期値に対する変
化率を測定したところ9%以内に納まった。
Also, 5 of AM1.5 (100 mW / cm 2 ) light is used.
The rate of change in photoelectric conversion efficiency from the initial value after continuous irradiation for 00 hours was measured and found to be within 9%.

【0070】これらのモジュールを接続して5kWの電力
供給システムを作製することができた。
A power supply system of 5 kW could be produced by connecting these modules.

【0071】実施例5 本実施例においては図6に示すような構成の多結晶Si
太陽電池について説明する。Wacker社製の表面が研磨さ
れた直径6インチのn型多結晶Siウェハー(比抵抗2
ohm-cm)を基板として用意した。フッ酸にて自然酸化膜
を除去した後、この基板を図1の装置に研磨面が表向き
となるようセットした。蒸発源として純度99.9%の粒状
のGaを坩堝110に仕込んだ。ドーピング条件として
は、圧力10-5Torr、基板温度100℃、光源からの光
の照射及び蒸発を150秒継続してp型領域602を形
成した。ついで蒸発源を純度99.9%の粒状のSbに交換
し、基板を裏返しにセットしなおした以外は同様のドー
ピング条件で、n+型領域603を形成した。このn+
域603はいわゆるバックサーフェスフィールドを形成
し、キャリアの電極近傍での再結合を防ぎ、更にオーミ
ック性を向上させる為のものである。ついで両面にT
i、Pd、Agの積層からなる電極604,605を電
子ビーム蒸着法で形成した。表面の電極は光の入射をあ
まり妨げないようマスクをかけてグリッド状とした。電
極を形成した後400℃にて2分間シンタリングを行な
った。ついで表面にZnSとMgF2を積層し反射防止
層606とした。
Example 5 In this example, polycrystalline Si having the structure shown in FIG. 6 was used.
The solar cell will be described. Wacker surface-polished 6-inch diameter n-type polycrystalline Si wafer (resistivity 2
ohm-cm) was prepared as a substrate. After removing the natural oxide film with hydrofluoric acid, this substrate was set in the apparatus of FIG. 1 so that the polishing surface was face up. Granular Ga having a purity of 99.9% was charged into the crucible 110 as an evaporation source. As the doping conditions, a pressure of 10 −5 Torr, a substrate temperature of 100 ° C., irradiation of light from a light source and evaporation were continued for 150 seconds to form a p-type region 602. Next, the n + type region 603 was formed under the same doping conditions except that the evaporation source was replaced with granular Sb having a purity of 99.9% and the substrate was set upside down. This n + region 603 forms a so-called back surface field, prevents recombination of carriers in the vicinity of the electrode, and further improves ohmic properties. Then T on both sides
Electrodes 604 and 605 made of laminated layers of i, Pd and Ag were formed by an electron beam evaporation method. The electrodes on the surface were masked so as not to hinder the incidence of light so much that they had a grid shape. After forming the electrodes, sintering was performed at 400 ° C. for 2 minutes. Then, ZnS and MgF 2 were laminated on the surface to form an antireflection layer 606.

【0072】この試料を2cm角に切って太陽電池特性
を評価したところ、ηが15.0±0.5%と極めて優
れた特性及び均一性が示された。
When this sample was cut into 2 cm square pieces and the solar cell characteristics were evaluated, η was 15.0 ± 0.5%, indicating extremely excellent characteristics and uniformity.

【0073】実施例6 本実施例は図7にその断面構造を示すa−Si TFT
の例である。コーニング#7059ガラスを基板701
としてこの上にCrを蒸着し、さらにフォトリソグラフ
ィー工程にてゲート電極702を形成した。ついで市販
の容量結合型高周波グロー放電装置にてSiH4とアン
モニア(NH3)を原料ガスとして厚さ3000Åのア
モルファス窒化シリコン(a−SiN)膜703を堆積
した。この上に同じ装置を用いて厚さ2000Åのi型
a−Si層704を堆積した。この上に同じ装置で再び
厚さ3000Åのa−SiN層を堆積しチャネル部70
5を残してフォトリソグラフィー工程にてエッチングし
た。この後試料を図1に示す本発明の半導体表面処理装
置にセットし蒸発源として純度99%の粒状のリンを用
い、ドーピング条件として、圧力10-5Torr、基板温度
80℃として、光照射及び蒸発を200秒間継続しn+
型の領域706を形成した。ここでチャネル部のa−S
iN705は絶縁体であるため表面にドーピングによる
低抵抗領域ができる事はない。ついでこの上にAlを厚
さ2000Å蒸着し、さらにチャネル部をフォトリソグ
ラフィー工程にてエッチングしソース部707、ドレイ
ン部708としてTFTを形成した。尚ここでチャネル
長は10μmである。
Example 6 This example shows an a-Si TFT whose sectional structure is shown in FIG.
Is an example of. Corning # 7059 glass substrate 701
Then, Cr was vapor-deposited thereon, and a gate electrode 702 was formed by a photolithography process. Next, an amorphous silicon nitride (a-SiN) film 703 having a thickness of 3000 Å was deposited using SiH 4 and ammonia (NH 3 ) as source gases by a commercially available capacitively coupled high frequency glow discharge device. An i-type a-Si layer 704 having a thickness of 2000 Å was deposited on this using the same apparatus. A 3000 Å-thick a-SiN layer was again deposited on this by the same apparatus, and the channel portion 70 was formed.
Etching was carried out in the photolithography process, leaving the number 5 left. After that, the sample was set in the semiconductor surface treatment apparatus of the present invention shown in FIG. 1, granular phosphorus having a purity of 99% was used as an evaporation source, the doping conditions were a pressure of 10 −5 Torr, a substrate temperature of 80 ° C., and light irradiation and Continue evaporation for 200 seconds n +
A mold region 706 was formed. Where a-S of the channel section
Since iN705 is an insulator, a low resistance region cannot be formed on the surface by doping. Then, Al was vapor-deposited to a thickness of 2000 Å on this, and the channel portion was etched by a photolithography process to form a TFT as a source portion 707 and a drain portion 708. The channel length here is 10 μm.

【0074】このようにして製造されたTFTのゲー
ト、ソース、ドレインに各々導線を固着しトランジスタ
特性を20cm角の範囲に渡って評価した。ドレイン電圧
15Vの時、ゲート電圧15Vと0VとのON/OFF
比は1.8×105倍±12%と優れたものであった。
本発明の方法ではチャネル部がa−SiNで保護されエ
ッチング等の処理を受けないためON/OFF比が大き
く且つ均一性も優れていると考えられる。従って本発明
の方法によるTFTは大型の液晶ディスプレーのアクテ
ィブマトリックス回路に用いるのに最適なものである。
Conductors were fixed to the gate, source and drain of the TFT thus manufactured, and the transistor characteristics were evaluated over a range of 20 cm square. ON / OFF of gate voltage 15V and 0V when drain voltage is 15V
The ratio was 1.8 × 10 5 times ± 12%, which was excellent.
In the method of the present invention, the channel portion is protected by a-SiN and is not subjected to a treatment such as etching, so that it is considered that the ON / OFF ratio is large and the uniformity is excellent. Therefore, the TFT according to the method of the present invention is suitable for use in an active matrix circuit of a large liquid crystal display.

【0075】[0075]

【発明の効果】以上説明したように、本発明による方法
及び装置は真空蒸着を応用したものであるため、半導体
デバイスの製造において、特性の優れたp型またはn型
の半導体を大面積に渡り均一性よく、短い処理時間で製
造することができ、特に高性能な太陽電池や液晶ディス
プレーの様な大面積の半導体デバイスの低コストでの製
造を可能とした。
As described above, since the method and apparatus according to the present invention apply vacuum deposition, p-type or n-type semiconductors having excellent characteristics can be spread over a large area in the manufacture of semiconductor devices. It can be manufactured with good uniformity and in a short processing time. In particular, it enables low-cost manufacturing of large-area semiconductor devices such as high-performance solar cells and liquid crystal displays.

【0076】また、大面積化が容易なため量産性の高い
ロールトゥロール装置にも応用でき、大幅なスループッ
トアップ及び低コスト化が可能となった。
Further, since it is easy to increase the area, it can be applied to a roll-to-roll apparatus having high mass productivity, and it is possible to significantly increase the throughput and reduce the cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の方法を用いた本発明の半導体表面処理
装置を示す。
FIG. 1 shows a semiconductor surface treatment apparatus of the present invention using the method of the present invention.

【図2】本発明の装置をロールトゥロール装置に組み込
んだ例を示す。
FIG. 2 shows an example of incorporating the device of the present invention into a roll-to-roll device.

【図3】本発明を用いて作製したpin型a−Si光起
電力素子の断面模式図である。
FIG. 3 is a schematic cross-sectional view of a pin type a-Si photovoltaic element manufactured by using the present invention.

【図4】本発明を用いて作製したa−Si/a−Siタ
ンデム型光起電力素子の断面模式図である。
FIG. 4 is a schematic cross-sectional view of an a-Si / a-Si tandem photovoltaic element manufactured by using the present invention.

【図5】本発明を用いて作製したa−SiC/a−Si
/a−SiGeトリプル型光起電力素子の断面模式図で
ある。
FIG. 5: a-SiC / a-Si produced by using the present invention
3 is a schematic cross-sectional view of a / a-SiGe triple photovoltaic element.

【図6】本発明を用いて作製した多結晶シリコン光起電
力素子の断面模式図である。
FIG. 6 is a schematic sectional view of a polycrystalline silicon photovoltaic element manufactured by using the present invention.

【図7】本発明を用いて作製したa−SiTFTの断面
模式図である。
FIG. 7 is a schematic sectional view of an a-Si TFT manufactured by using the present invention.

【符号の説明】[Explanation of symbols]

101 半導体表面処理装置 102 処理室 103 高周波電源 104 絶縁物 105 基体ホルダー 106 被処理基板 110 坩堝 111 フィラメント 112 排気口 113 蒸発源加熱用電源 115 光導入窓 116 光源 101 Semiconductor surface treatment equipment 102 processing chamber 103 high frequency power supply 104 Insulator 105 Substrate holder 106 substrate to be processed 110 crucible 111 filament 112 exhaust port 113 Power source for evaporation source heating 115 Light introduction window 116 light source

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784 31/04 7376−4M H01L 31/04 A ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical indication location H01L 29/784 31/04 7376-4M H01L 31/04 A

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 減圧にされた半導体表面処理室内に於い
て、ドーパント元素を含む蒸発源を熱エネルギーにより
蒸発させ半導体表面に付着させると同時に、該半導体表
面に紫外から近赤外までの連続スペクトルを有する光を
照射して、紫外光により半導体表面の表面エネルギーを
高め、ドーパント元素及び半導体表面を活性化し、さら
に可視から近赤外光により半導体表面の加熱を行ない、
半導体内部へのドーパントの拡散を促進させ不純物のド
ーピングを行なうことを特徴とする半導体表面処理方
法。
1. In a semiconductor surface treatment chamber under reduced pressure, an evaporation source containing a dopant element is evaporated by thermal energy to be attached to a semiconductor surface, and at the same time, a continuous spectrum from ultraviolet to near infrared is formed on the semiconductor surface. The surface energy of the semiconductor surface is increased by ultraviolet light, the dopant element and the semiconductor surface are activated, and the semiconductor surface is heated by visible to near infrared light.
A method for treating a surface of a semiconductor, which comprises doping an impurity by promoting diffusion of a dopant into a semiconductor.
【請求項2】 半導体表面処理室、該処理室内に設けら
れた半導体表面を有する被処理基体、前記処理室を減圧
状態に保持するための排気手段、前記処理室内に設置さ
れたドーパント元素を含む蒸発源、該蒸発源を加熱蒸発
するための蒸発源加熱手段、被処理基体表面に紫外から
近赤外の連続スペクトルを有する光を照射するための光
照射手段とを有し、減圧にされた半導体表面処理室内に
於いて、ドーパント元素を含む蒸発源を熱エネルギーに
より蒸発させ半導体表面に付着させると同時に、紫外光
により半導体表面の表面エネルギーを高め、ドーパント
元素及び半導体表面を活性化と、可視から近赤外光によ
り半導体表面の加熱を行ない、半導体内部へのドーパン
ト元素の拡散を促進し半導体表面の処理を行なうことを
特徴とする半導体表面処理装置。
2. A semiconductor surface treatment chamber, a substrate to be treated having a semiconductor surface provided in the treatment chamber, an exhaust unit for keeping the treatment chamber under a reduced pressure, and a dopant element installed in the treatment chamber. An evaporation source, an evaporation source heating means for heating and evaporating the evaporation source, and a light irradiation means for irradiating the surface of the substrate to be processed with light having a continuous spectrum from ultraviolet to near infrared, were decompressed. In the semiconductor surface treatment chamber, the evaporation source containing the dopant element is evaporated by thermal energy to adhere to the semiconductor surface, and at the same time, the surface energy of the semiconductor surface is increased by the ultraviolet light to activate the dopant element and the semiconductor surface, and to be visible. The semiconductor surface is characterized by heating the surface of the semiconductor with near-infrared light to accelerate the diffusion of the dopant element into the semiconductor and treat the surface of the semiconductor. Surface treatment equipment.
JP3186492A 1991-07-25 1991-07-25 Semiconductor surface treatment method and equipment Pending JPH0536613A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3186492A JPH0536613A (en) 1991-07-25 1991-07-25 Semiconductor surface treatment method and equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3186492A JPH0536613A (en) 1991-07-25 1991-07-25 Semiconductor surface treatment method and equipment

Publications (1)

Publication Number Publication Date
JPH0536613A true JPH0536613A (en) 1993-02-12

Family

ID=16189437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3186492A Pending JPH0536613A (en) 1991-07-25 1991-07-25 Semiconductor surface treatment method and equipment

Country Status (1)

Country Link
JP (1) JPH0536613A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020066205A (en) * 2001-02-08 2002-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Film formation apparatus and film formation method
US6647967B2 (en) 2001-07-10 2003-11-18 Mitsubishi Denki Kabushiki Kaisha Fuel injection control device for internal combustion engine
KR100864937B1 (en) * 2001-02-21 2008-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for film deposition

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020066205A (en) * 2001-02-08 2002-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Film formation apparatus and film formation method
KR100895876B1 (en) * 2001-02-08 2009-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Film formation apparatus for manufacturing a light emitting element
US7629025B2 (en) 2001-02-08 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus and film formation method
KR100864937B1 (en) * 2001-02-21 2008-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for film deposition
US6647967B2 (en) 2001-07-10 2003-11-18 Mitsubishi Denki Kabushiki Kaisha Fuel injection control device for internal combustion engine

Similar Documents

Publication Publication Date Title
US5627081A (en) Method for processing silicon solar cells
EP0661760B1 (en) Method and apparatus for forming deposited film
US4498092A (en) Semiconductor photoelectric conversion device
US4398343A (en) Method of making semi-amorphous semiconductor device
US6204197B1 (en) Semiconductor device, manufacturing method, and system
KR100797018B1 (en) Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film
US20110088762A1 (en) Barrier layer disposed between a substrate and a transparent conductive oxide layer for thin film silicon solar cells
US8361835B2 (en) Method for forming transparent conductive oxide
CN104094418A (en) Passivation film stack for silicon-based solar cells
JPH04346419A (en) Deposition film forming method
EP1548848A1 (en) Amorphous silicon solar cell
JPH05121338A (en) Method and apparatus for forming deposited film
US4988642A (en) Semiconductor device, manufacturing method, and system
US4464415A (en) Photoelectric conversion semiconductor manufacturing method
JPH0992860A (en) Photovoltaic element
JPH0536613A (en) Semiconductor surface treatment method and equipment
JPH0524976A (en) Method for doping semiconductor and apparatus therefor
JPH0536620A (en) Semiconductor surface treatment method and equipment
JPH0536621A (en) Semiconductor surface treatment method and equipment
JPH05166733A (en) Method and apparatus for forming non-single crystal silicon film
Tsuo et al. High-flux solar furnace processing of silicon solar cells
JP3181121B2 (en) Deposition film formation method
JP3255903B2 (en) Method and apparatus for forming deposited film
JPH0536619A (en) Semiconductor surface treatment method and equipment
JPH0524977A (en) Method and device for doping semiconductor