JPH0535240A - Automatic adjustment device of multi-scan display - Google Patents

Automatic adjustment device of multi-scan display

Info

Publication number
JPH0535240A
JPH0535240A JP21420991A JP21420991A JPH0535240A JP H0535240 A JPH0535240 A JP H0535240A JP 21420991 A JP21420991 A JP 21420991A JP 21420991 A JP21420991 A JP 21420991A JP H0535240 A JPH0535240 A JP H0535240A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
display
video
signal
information
position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21420991A
Other languages
Japanese (ja)
Other versions
JP3305339B2 (en )
Inventor
Ikuya Arai
Koji Kito
Jun Miura
純 三浦
浩二 木藤
郁也 荒井
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/04Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances mica

Abstract

PURPOSE:To obtain an optimum video display by automatically adjusting the display size and display position of an image whatever kind of video signal is inputted. CONSTITUTION:A comparator 101 detects the video display period of a video signal (a) and generates a detection signal (b). A counter circuit 103, latch circuits 106, 107, and 108, comparing circuits 110 and 111, etc., generate information on the start position or end position of the video display period of the video signal (a) and period information on the video signal (a). An arithmetic control circuit 114 calculates and generates control information on the display size, display position, etc., by using those pieces of information. A memory 115 holds the control information, which is read out when the power source of the display is turned on next time.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、入力映像信号の水平偏向周波数及び垂直偏向周波数が異なる場合でも、それに応じて該映像信号を正しく表示することのできる、いわゆるマルチスキャンディスプレイに係り、特に、入力映像信号のブランキング期間や映像表示期間などの表示タイミングが異なる信号に対しても自動的に対応して、最適な映像表示を提供し得るマルチスキャンディスプレイの自動調整装置に関するものである。 The present invention relates to, even if the horizontal deflection frequency and a vertical deflection frequency of the input video signal varies, can properly display the video signal in response thereto, relates to a so-called multi-scan display, in particular, automatically match display timing such as blanking period and the video display period of the input video signal even for different signals, the present invention relates to an automatic adjusting apparatus of a multi-scan display that may provide an optimal image display.

【0002】 [0002]

【従来の技術】現在、コンピュータ端末等のディスプレイでは、画面上における映像の表示位置や表示サイズ、 Presently, the display such as a computer terminal, the display position and display size of the image on the screen,
及び入力される映像信号の偏向周波数が多種多様となっている。 And deflection frequency of an input video signal is a wide variety. このため、1台のディスプレイであらゆる映像信号(ビデオ信号)に対応可能な、汎用性の高いマルチスキャンディスプレイが使用されるようになってきた。 Therefore, adaptable to any video signal on a single display (video signal), a versatile multi-scan display has come to be used.

【0003】この種のディスプレイでは、マイクロコンピュータやメモリLSIなどを用いて各種映像信号毎に最適な映像表示を提供しようとするものがある。 [0003] In this type of display, it is intended to provide an optimal image display for each various video signals by using a microcomputer and a memory LSI. このような従来技術としては、例えば、実開昭64−4491 Examples of such prior art, for example, Japanese Utility Model 64-4491
号公報に記載のものを掲げることができる。 It can be listed those described in JP.

【0004】この既提案例では、マイクロコンピュータを用いて、予め映像信号毎の映像の表示位置及び表示サイズの情報を記憶しているメモリを制御し、入力映像信号に応じて、最適な映像の表示位置及び表示サイズの情報をそのメモリより読み出し、この読み出された情報に基づきマルチスキャンディスプレイの偏向回路を制御するようになっている。 [0004] In this previously proposed example, a microcomputer, controls the memory which stores the information of the display position and display size of the image of each advance video signal, in response to an input video signal, the recommendation image reading from the memory the information of the display position and display size, so as to control the deflection circuit of a multi-scan display on the basis of the read information. ここで、映像信号が何であるかの判断は入力同期信号の周期を検出することにより行われている。 Here, the determination whether the video signal is what is done by detecting the period of the input synchronizing signal. 従って、予めマルチスキャンディスプレイに入力される映像信号が既知のものであれば最適な映像表示を提供することができる。 Therefore, it is possible to provide an optimal image display as long as the video signal is known to be input in advance multiscan display.

【0005】また、マルチスキャンディスプレイに入力される映像信号が既知のものでない場合にも、対応して最適な映像表示を提供しようとするものがある。 Further, when the image signal input to the multi-scan display is not the one, also known, is intended to provide an optimal image display correspondingly. この従来技術としては、特開平1−321475号公報に記載のものを掲げることができる。 As the prior art, it can be listed those described in JP-A-1-321475.

【0006】この既提案例では、既知の映像信号に対しては上記従来技術と同様の動作を行い、それ以外の映像信号に対してはマルチスキャンディスプレイ外部から映像の表示位置及び表示サイズ等を調整するための指示信号を手動入力し、この入力情報に基づきマイクロコンピュータが偏向回路の制御信号を生成する。 [0006] In this previously proposed example, with respect to the known picture signal performs the same operation as described above prior art, a multi-scan display outside the display position and display size, etc. of the image for all other video signal an instruction signal for adjusting manually input, the microcomputer based on the input information to generate a control signal of the deflection circuit. この際、この制御信号は、映像の表示位置及び表示サイズの新たな情報として上記メモリに登録可能であり、次回からは当該映像信号が入力されると、既知の信号として取り扱うことができる。 At this time, the control signal is registerable in the memory as new information of the display position and display size of the image, when the video signal is input from the next time, it can be handled as a known signal.

【0007】 [0007]

【発明が解決しようとする課題】上記従来技術は、既知の映像信号に対する映像の表示位置及び表示サイズの情報を工場出荷時に上記メモリに記憶する工程が必要である。 [0006] The above prior art, it is necessary step of storing in the memory information of the display position and display size of the image with respect to the known video signal at the factory. この際、記憶される情報は対応する映像信号によって異なるのはもちろんのこと、同一映像信号であっても、マルチスキャンディスプレイ毎のばらつきにより、 At this time, the information stored is of course different from the corresponding video signal, even with the same video signal, the variation of each multiscan display,
記憶すべき情報も多少違うものとなる場合がある。 Information to be stored also there is a case to be somewhat different. このため、各種映像信号毎に最適な映像表示を与えるための表示位置及び表示サイズの情報は、各マルチスキャンディスプレイ毎に設定してメモリに記憶する必要がある。 Therefore, the display position and information of the display size to provide optimal image display for each various video signals, it is necessary to store in the memory is set to each multi-scan display.
従って、メモリに上記情報を書き込むための調整装置及び調整時間が必要となる。 Therefore, adjustment devices and adjustment time for writing the information in the memory is required.

【0008】更に、従来技術では、入力同期信号周波数または周期の違いによって入力映像信号の判断を行うため、同期信号周波数が同じでも映像の表示タイミング(例えば、ブランキング期間,映像表示期間あるいはフロントポーチ期間)が異なる別の映像信号が入力された場合には、最適な映像表示が得られないという問題点があった。 Furthermore, in the prior art, for performing the determination of the input video signal by a difference of the input synchronizing signal frequency or period, the display timing of the video even sync signal frequency the same (e.g., the blanking period, the video display period or the front porch If another video signal period) is different is input, there is a problem that optimum image display can not be obtained.

【0009】また、未知の映像信号がマルチスキャンディスプレイに入力された場合には、マルチスキャンディスプレイの使用者が最適な映像表示を得るために手動調整を行う必要があり、使い勝手の面で煩わしさがあった。 Further, when the unknown video signal is input to the multi-scan display, should the user of the multi-scan display for manual adjustment for optimal video display, troublesome a surface of usability was there.

【0010】本発明の目的は、各種映像信号に対する映像の表示位置及び表示サイズの情報をメモリに書き込むための調整装置や調整時間が不要であり、また、同期信号周波数が同じだが映像の表示タイミングの異なる映像信号が入力された場合でも、最適な映像表示を得ることができ、さらには、未知の映像信号が入力された場合でも、使用者が手動調整を行う必要のないマルチスキャンディスプレイの自動調整装置を提供することにある。 An object of the present invention, the adjusting device and adjustment time for writing the information of the display position and display size of the image in the memory for the various video signals is not necessary, also, the display timing of but synchronous signal frequency same video even when different video signal is input, it is possible to obtain an optimal video display, and further, even if an unknown video signal is input, the automatic multi-scan display is not necessary that the user perform a manual adjustment It is to provide an adjusting device.

【0011】 [0011]

【課題を解決するための手段】上記目的を達成するために、本発明では、第1の構成として、周期検出手段と、 To achieve the above object, according to the solution to ## in the present invention, as a first configuration, the cycle detecting means,
映像表示期間検出手段と、映像位置導出手段と、演算制御手段と、保持手段と、で構成するようにした。 A video display period detecting means, and the image position deriving unit, and a calculating control means, holding means, in was configured from. 本発明では、上記構成に更に、手動調整のための手動調整手段を設けるようにした。 In the present invention, and as further to the above structure, providing the manual adjustment means for manual adjustment.

【0012】また、上記目的を達成するために、本発明では、第2の構成として、周期検出手段と、映像検出手段と、演算制御手段と、保持手段と、で構成するようにした。 [0012] To achieve the above object, the present invention, as a second configuration, the period detecting means, and the image detection means, and operation control means, and holding means, in was configured from. 本発明では、上記構成に更に、表示サイズ及び表示位置の調整を手動設定可能とする手動調整手段と、入力される同期信号の極性を検出する同期信号極性検出手段と、を設けるようにした。 In the present invention, further to the above configuration, and be provided with manual adjustment means for enabling manual setting adjustment of the display size and display position, and the synchronization signal polarity detector for detecting the polarity of the sync signal input, a. 本発明では、上記構成に更に、ブランキング発生手段を設けるようにした。 In the present invention, and as further to the above structure, providing the blanking generator.

【0013】 [0013]

【作用】前記第1の構成において、本発明では、前記周期検出手段は、映像信号の一水平周期及び一垂直周期を検出し周期情報を作成する。 [Action] In the first configuration, the present invention, the period detecting means, to create a periodic information detecting an horizontal period and one vertical cycle of the video signal. 前記映像表示期間検出手段は、映像信号の一水平期間及び一垂直期間における映像表示期間(映像の存在する部分)を検出する。 The image display period detecting means detects the image display period in one horizontal period and one vertical period of the video signal (existing portion of the video). また、前記映像位置導出手段は、前記映像表示期間検出手段の出力をもとに一水平期間及び一垂直期間における映像表示期間の開始位置と終了位置を検出し、検出情報を発生する。 Further, the image position deriving means, said detecting the start and end positions of the video display period of the original in one horizontal period and one vertical period the output of the image display period detecting means, for generating detection information. 前記演算制御手段は、前記周期検出手段の周期情報と前記映像位置導出手段からの検出情報をもとに、画面上における映像の表示サイズ及び表示位置の制御を行うための制御情報を所定の演算方法に従って作成し、該制御情報の管理を行う。 Said arithmetic control unit, the period based on the period information and the detection information from the image position deriving means of the detection means, a predetermined operation control information for controlling the display size and the display position of the image on the screen created in accordance with the method, carry out the management of the control information. 前記保持手段は、前記演算制御手段によって管理され、上記制御情報を保持する。 It said holding means is managed by the arithmetic control unit, for holding the control information.

【0014】あるいは、前記保持手段は、前記映像位置導出手段からの検出情報と該情報をもとに演算生成された制御情報とを共に保持する。 [0014] Alternatively, the retaining means together retain the detection information and the control information the information is based on calculation generation from the image position deriving means. また、前記演算制御手段は、前記映像位置導出手段からの検出情報をいったん取り込み、前記保持手段に保持されている検出情報との比較を行う。 Further, the arithmetic control means, said from image position deriving unit detection information once uptake, and compares the detection information held in the holding means. この比較結果が一致している場合は演算をしないで前記保持手段の対応する制御情報を読み出す。 If the comparison result matches reading a corresponding control information of said retaining means without the operation. また、一致していない場合は演算を行い制御情報を生成すると共に、前記保持手段に対しても当該検出情報と制御情報を書き込む。 Further, the case does not match generates the control information performs an operation, and writes the control information and the detection information with respect to the holding means. 前記手動調整手段は、表示サイズ及び表示位置の調整を手動で行い、調整情報を前記演算制御手段に与える。 The manual adjustment means adjusts the display size and the display position manually, providing adjustment information to the arithmetic control unit.

【0015】前記第2の構成において、本発明では、前記映像検出手段は、画面上に表示された映像の表示サイズ及び表示位置を検出する。 [0015] In the second configuration, in the present invention, the image detection means detects the display size and the display position of the image displayed on the screen. 前記演算制御手段は、前記映像検出手段の出力により各入力映像信号に対応する最適な表示サイズ及び表示位置の制御情報を演算により作成する。 Said arithmetic control unit creates the operation control information for optimum display size and the display position corresponding to each input video signal by the output of said image detecting means. 前記周期検出手段は、映像信号情報を提供するために映像信号の水平及び垂直周期を検出する。 It said period detecting means detects the horizontal and vertical cycle of the video signal to provide the video signal information. 前記同期信号極性検出手段は、同期信号の極性を検出する。 The synchronization signal polarity detection means detects the polarity of the synchronization signal. 前記保持手段は、前記周期情報及び同期信号極性の情報と前記制御情報を保持する。 It said holding means holds the control information and the period information and the synchronizing signal polarity information.

【0016】また、前記演算制御手段は、表示サイズ及び表示位置の制御情報より、入力される前記映像信号のブランキング期間またはその開始位置もしくは終了位置を算出し、ブランキング情報を作成する。 Further, the arithmetic control means, from the control information of the display size and display position, and calculates the blanking period or the start position or the end position of the video signal to be input, to create a blanking information. 前記ブランキング発生手段は、該ブランキング情報よりブランキング信号を作成する。 The blanking generator generates a blanking signal from the blanking information. 以上により、マルチスキャンディスプレイの自動調整装置は如何なる映像信号に対しても自動的に最適な表示サイズ及び表示位置の調整を行うことが可能となる。 Thus, the automatic adjustment device of the multi-scan display becomes possible to adjust the automatic optimum display size and display position for any video signal.

【0017】 [0017]

【実施例】以下、本発明の実施例について図を用いて説明する。 EXAMPLES The following will be described with reference to the drawings an embodiment of the present invention. 図1は本発明の第1の実施例を示すブロック図である。 Figure 1 is a block diagram showing a first embodiment of the present invention. 図1において、101はコンパレータ、102 In Figure 1, 101 is a comparator, 102
は基準電圧源、103はカウンタ回路、104は微分回路、105及び109は論理積回路(以下、AND)、 Reference voltage source, the counter circuit 103, 104 is a differential circuit, the AND circuit 105 and 109 (hereinafter, the AND),
106、107及び108はラッチ回路、110及び1 106, 107 and 108 are latch circuits, 110 and 1
11は比較回路、112はインバータ、113はクロック発生回路、114は演算制御回路(以下、CPU)、 11 comparison circuit, 112 is an inverter, a clock generation circuit 113, 114 arithmetic and control circuit (hereinafter, CPU),
115はメモリ、116は2出力のディジタルアナログ変換回路(以下、DAC)、である。 115 memory, 116 a digital-analog conversion circuit 2 outputs (hereinafter, DAC), a.

【0018】以下に、本実施例の動作について図2を用いて説明する。 [0018] The operation of this embodiment will be described with reference to FIG. 図2は図1における要部信号の波形を示す波形図である。 Figure 2 is a waveform diagram showing a waveform of a main portion signal in FIG. 図2において、信号a〜hは図1のa 2, the signal a~h is a in FIG. 1
〜hの符号と対応している。 And it corresponds to the sign of the ~h. コンパレータ101の非反転信号入力端子にはマルチスキャンディスプレイに入力される図2の映像信号aが分配される。 The non-inverted signal input terminal of the comparator 101 video signal a in FIG. 2 to be input to the multi-scan display is dispensed. コンパレータ1 Comparator 1
01のもう一方の反転信号入力端子には基準電圧源10 01 of the reference voltage source 10 to the other of the inverted signal input terminal
2の基準電圧が入力され、コンパレータ101は映像信号aとの比較を行う。 Second reference voltage is input, the comparator 101 performs a comparison between the video signal a. この様にして、コンパレータ10 In this way, the comparator 10
1は映像表示期間yを示す図2の検出信号bを発生する。 1 generates a detection signal b of FIG. 2 showing a video display period y.

【0019】一方、カウンタ回路103はクロック発生回路113の出力する第1のクロックiを計数する。 Meanwhile, the counter circuit 103 counts the first clock i output from the clock generation circuit 113. また、微分回路104はマルチスキャンディスプレイに入力される図2の水平同期信号hの立ち下がりもしくは立ち上がりエッジを検出し、クロックiの1クロック幅を持つ図2の信号gを作成する。 Further, the differentiating circuit 104 detects the falling or rising edge of the horizontal synchronizing signal h in FIG. 2 to be input to the multi-scan display, creating a signal g in Fig. 2 with a 1 clock width of the clock i. 信号gは上記カウンタ回路103のリセット信号として働き、従って、カウンタ回路103は一水平周期の計数動作を行う。 Signal g serves as a reset signal of the counter circuit 103, therefore, the counter circuit 103 performs counting operation in one horizontal period.

【0020】ラッチ回路106,比較回路110及びA The latch circuit 106, comparator circuit 110 and the A
ND105からなる部分では、映像信号aにおける映像表示期間yの開始位置でのカウンタ回路103の計数値をラッチ回路106に保持するように働く。 The portion consisting ND105, serves to hold the count value of the counter circuit 103 at the start position of the video display period y in the video signal a to the latch circuit 106.

【0021】即ち、比較回路110は、このラッチ回路106の出力を第1の入力値Aとし、カウンタ回路10 [0021] That is, the comparison circuit 110, the output of the latch circuit 106 and the first input value A, the counter circuit 10
3の計数値を第2の入力値Bとして、比較動作を行い、 3 count value as a second input value B, performs a comparison operation,
第1の入力値Aが第2の入力値Bよりも大なるときに出力信号cはハイレベルとなる。 First input value A output signal c when the larger becomes than the second input value B becomes the high level. 尚、初期状態ではラッチ回路106の出力は最大値(ハイレベル)となっているため、出力信号cもハイレベルとなる。 Since in the initial state the output of the latch circuit 106 has a maximum value (high level), also a high level output signal c.

【0022】従って、コンパレータ101からの検出信号bが立ち上がると、AND105から図2の信号dが出力され、ラッチ回路106のラッチクロックとして動作する。 [0022] Therefore, when the detection signal b from the comparator 101 rises, the signal d in Figure 2 is output from AND105, it operates as a latch clock of a latch circuit 106. この結果、ラッチ回路106は、検出信号bの立ち上がり時点、つまり水平同期信号hの立ち下がりから時間t1の時点でのカウンタ回路103の計数値を保持する。 As a result, the latch circuit 106 holds the rise time of the detection signal b, that is, the count value of the counter circuit 103 at the time of time from the fall of the horizontal synchronizing signal h t1. よって、比較回路110の第1の入力値Aが第2の入力値B以下となるため、比較回路110の出力信号cはローレベルとなり、AND105によりラッチ回路106のラッチクロックdをゲートする。 Therefore, since the first input value A of the comparator circuit 110 is equal to or less than the second input value B, the output signal c of the comparator circuit 110 becomes the low level, the gate of the latch clock d of the latch circuit 106 by AND105.

【0023】次に、カウンタ回路103のリセット信号gが入力されると、計数値がリセットされるため、比較回路110の第1の入力値Aが第2の入力値Bよりも大となり、比較回路110の出力信号cは再びハイレベルとなる。 Next, when the reset signal g of the counter circuit 103 is input, the count for the number is reset, the first input value A becomes larger than the second input value B of the comparator circuit 110, compares the output signal c of the circuit 110 becomes the high level again. カウンタ回路103のリセット信号gの入力後、時間t1まで計数する間に、コンパレータ101からの検出信号bが再び立ち上がると、AND105からラッチクロックdが出力され、新たな計数値がラッチ回路106に保持される。 After the input of the reset signal g of the counter circuit 103, while counting up time t1, the detection signal b from the comparator 101 rises again, latch clock d is output from AND105, holding a new count value in the latch circuit 106 It is. この様にして、ラッチ回路10 In this way, the latch circuit 10
6には、映像信号aにおける映像表示期間yの開始位置(即ち、映像信号aにおける水平方向の最初の立ち上がり位置)のうち、或る一定期間における最も早い開始位置を示す情報が保持されることとなる。 The 6, the start position of the image display period y in the image signal a (i.e., the horizontal direction of the first rising position in the video signal a) of, the information indicating the earliest start position in the certain period is held to become.

【0024】また、ラッチ回路107,比較回路11 Further, the latch circuit 107, comparator circuit 11
1,AND109及びインバータ112で構成される部分では、映像信号aにおける映像表示期間yの終了位置を示す情報を保持する。 1, the portion constituted by AND109 and inverter 112 holds information indicating the end position of the video display period y in the image signal a.

【0025】この動作は、上述の逆であり、即ち、比較回路111は、カウンタ回路103の計数値を第1の入力値Aとし、ラッチ回路107の出力を第2の入力値B [0025] This operation is the inverse of the above, i.e., the comparison circuit 111, the count value of the counter circuit 103 as a first input value A, the output of the latch circuit 107 the second input value B
として、比較動作を行い、比較回路110と同様に第1 As it performs comparison operation, the first as well as the comparison circuit 110
の入力値Aが第2の入力値Bよりも大なるときに図2の出力信号eはハイレベルとなる。 Becomes a high level output signal e of FIG. 2 when the input value A large becomes than the second input value B. 尚、初期状態ではラッチ回路107の出力は最小値(ローレベル)となっているため、出力信号eもハイレベルとなる。 Since the initial state has a minimum value output of the latch circuit 107 (low level), even at the high-level output signal e.

【0026】また、コンパレータ101からの検出信号bはインバータ112で極性が反転されてAND109 Further, the detection signal b from the comparator 101 is polarity inverted by the inverter 112 AND109
に入力されている。 It is input to. 従って、コンパレータ101からの検出信号bが立ち下がると、AND109から図2の信号fが出力され、ラッチ回路107のラッチクロックとして動作する。 Therefore, when the detection signal b from the comparator 101 falls, the signal f of FIG. 2 is output from AND109, it operates as a latch clock of a latch circuit 107.

【0027】この結果、ラッチ回路107には、検出信号bの立ち下がり時点、つまり水平同期信号hの立ち下がりから時間t2の時点でのカウンタ回路103の計数値が保持される。 [0027] As a result, the latch circuit 107, detecting the fall time of the signal b, i.e. the count value of the counter circuit 103 at the time of time from the fall of the horizontal synchronizing signal h t2 is maintained. 計数値が保持されると、比較回路11 The count value is held, the comparison circuit 11
1の第1の入力値Aが第2の入力値B以下となるため、 Since the first input value A 1 is equal to or less than the second input value B,
比較回路111の出力信号eはローレベルとなり、ラッチクロックfはパルス状となる。 The output signal e of the comparison circuit 111 becomes the low level, the latch clock f is a pulse shape.

【0028】次に、カウンタ回路103のリセット信号gが入力されると、時間t2まではラッチ回路107に保持される値よりも計数値が小さいため、比較回路11 Next, when the reset signal g of the counter circuit 103 is input, since the smaller the count value than the value held in the latch circuit 107 until the time t2, the comparison circuit 11
1の出力信号eはローレベルとなり、時間t2を過ぎると計数値よりも大となるのでハイレベルとなる。 1 of the output signal e is at a low level, a high level because the larger than the count value Beyond time t2. この時間t2以降にコンパレータ101からの検出信号bが再び立ち下がると、その時点での計数値をラッチ回路10 If this time t2 after detection signal b from the comparator 101 falls again, the latch circuit 10 the count value at that time
7は保持する。 7 holds. この様にして、ラッチ回路107には、 In this way, the latch circuit 107,
映像信号aにおける映像表示期間yの終了位置(即ち、 The end position of the image display period y in the image signal a (i.e.,
映像信号aにおける水平方向の最後の立ち下がり位置) Last trailing edge point in the horizontal direction in the video signal a)
のうち、或る一定期間における最も遅い終了位置を示す情報が保持されることとなる。 Of, so that the information indicating the latest end position in a certain period is held. ラッチ回路108は水平同期信号hをラッチクロックとして、一水平周期にわたる計数値を保持し、水平周期情報を出力する。 Latch circuit 108 as a latch clock of the horizontal synchronizing signal h, and holds the counted value over one horizontal period, and outputs the horizontal period information.

【0029】次に、CPU114が、以上の様にして得られた映像信号aに関する各情報を入力し、それらの情報をもとに一水平周期における映像表示期間yの割合やフロントポーチ期間xの割合を算出する。 [0029] Next, CPU 114 inputs the respective information related to the video signal a obtained as described above, the image display period y in one horizontal period based on the information rate and the front porch period x to calculate the ratio. その後、一水平周期における映像表示期間yの割合から水平表示サイズの制御情報を、一水平周期におけるフロントポーチ期間xの割合から水平表示位置の制御情報を、それぞれ演算により作成する。 Thereafter, the control information of the horizontal display size from the ratio of image display period y in one horizontal period, the control information of the horizontal display position from the ratio of the front porch period x in one horizontal period, respectively created by calculation. 尚、CPU114の動作クロック信号jはクロック発生回路113で作成されたものであり、クロック信号iをN(ここで、Nは自然数)分周したものである。 Incidentally, the operation clock signal j of CPU114 has been prepared by the clock generating circuit 113, a clock signal i N (where, N is the natural number) is obtained by dividing.

【0030】次に、CPU114にて作成された水平表示サイズ及び水平表示位置の制御情報はDAC116に出力されて、水平表示サイズ及び水平表示位置の制御電圧としてマルチスキャンディスプレイの水平偏向回路(図示せず)に送られ、画面上における映像の表示サイズ及び表示位置を制御する。 Next, the control information of the horizontal display size and horizontal display position created by CPU114 is output to the DAC 116, multiscan horizontal deflection circuit of the display (shown as a control voltage for the horizontal display size and horizontal display position sent without), controls the display size and the display position of the image on the screen. 尚、図1では、DAC11 In FIG. 1, DAC 11
6は多出力タイプのもので示してあるが、もちろん単出力タイプのものを複数個使用することも可能である。 6 is is shown in those multi-output type, it is also possible of course plurality using a single-output type. また、DAC116の制御はCPU114によって行われる。 The control of the DAC116 is performed by CPU 114.

【0031】さらに、CPU114にて作成された水平表示サイズ及び水平表示位置の制御情報は書き込み可能な読み出し専用メモリ(不揮発性メモリ)115にも書き込まれる。 Furthermore, the control information of the horizontal display size and horizontal display position created by CPU114 is also written to a writable read-only memory (nonvolatile memory) 115. このメモリの制御もCPU114によって行われる。 Control of the memory is also performed by the CPU 114.

【0032】以上により、マルチスキャンディスプレイに入力される各種映像信号の表示タイミングに適した映像の表示サイズ及び表示位置での表示可能であり、しかも、使用者がマルチスキャンディスプレイに手を触れずに自動的に調整が行われる。 The [0032] above, but may display on the display size and display position of the video image suitable for display timing of the various video signals input to the multi-scan display, moreover, without touching the user to multi-scan display automatically adjustment is performed.

【0033】次に、図3は図1におけるCPU114の動作の流れを示すフローチャートをである。 Next, FIG. 3 is a flowchart showing a flow of CPU114 of the operation in FIG. 以下に図3 Figure 3 below
の説明を行う。 Perform the description. ステップ1では、先ず、マルチスキャンディスプレイ本体の電源が投入されると、図1のCPU In Step 1, first, when the power of the multi-scan display main body is turned on, in FIG. 1 CPU
114が初期化され、図示せざるCPU114内の読みだし専用メモリに格納されプログラムが順次実行される。 114 is initialized, the program stored in the read-only memory in the CPU114 unshown are sequentially executed. ステップ2では、図1のラッチ回路106,107 In step 2, of FIG. 1 latch circuits 106 and 107
に保持される映像表示期間yの開始位置及び終了位置の情報が確定する所定時間まで、次の処理を待つ。 Until a predetermined time information of start and end positions of the video display period y being retained is determined to wait for the next processing. ここで、確定条件としては所定間隔で該情報を取り込み、取り込んだ値が前回と同一の場合に確定とみなす。 Here, it captures the information at predetermined intervals as determined condition, taken value regarded as established when the same as the previous. さらには、予め定めた所定の時間を越えた場合にはそこで情報が確定したとみなす。 Furthermore, it regarded as where information is confirmed in the case of exceeding a predetermined time set in advance.

【0034】次に、ステップ3では、CPU114が情報が確定したと判断した後、映像表示期間yの開始位置及び終了位置の情報と水平周期情報を取り込む。 Next, in step 3, after determining that CPU114 information is confirmed, it fetches the information and horizontal frequency information of the start and end positions of the video display period y. ステップ4では、該情報より一水平周期における映像表示期間yの割合やフロントポーチ期間xの割合を算出する。 In step 4, it calculates the ratio of the percentage or front porch interval x of the image display period y in one horizontal period from the information.

【0035】ステップ5では、一水平周期における映像表示期間yの割合から水平表示サイズの制御情報を、一水平周期におけるフロントポーチ期間xの割合から水平表示位置の制御情報を、それぞれ演算により作成する。 [0035] In step 5, the control information of the horizontal display size from the ratio of image display period y in one horizontal period, the control information of the horizontal display position from the ratio of the front porch period x in one horizontal period, be generated by each operation .
この演算方法としては、例えば、映像表示期間yの割合が90パーセントの時を最大水平表示サイズの制御情報とし、60パーセントの時を最小水平表示サイズの制御情報とし、90パーセントから60パーセントまでの間はその比例配分に応じた水平表示サイズの制御情報とするような演算を行う。 As the calculation method, for example, when the ratio of image display period y is 90% of the control information of the maximum horizontal display size, when the 60% of the control information of the minimum horizontal display size, up to 60 percent to 90 percent during performs operations such as the control information of the horizontal display size in accordance with the prorating. 同様に、フロントポーチ期間xの割合が10パーセントの時を最小水平表示位置の制御情報とし、40パーセントの時を最大水平表示位置の制御情報とし、10パーセントから40パーセントまでの間はその比例配分に応じた水平表示位置の制御情報とするような演算を行う。 Similarly, the ratio of the front porch period x is the control information of the minimum horizontal display position when the 10%, when 40% of the control information of the maximum horizontal display position, between 10 percent to 40 percent thereof prorating performing operations such as the control information of the horizontal display position corresponding to.

【0036】ステップ6では、ステップ5で求めた各制御情報を図1のDAC116へ出力し、水平表示サイズ及び水平表示位置の制御電圧に変換する。 [0036] In step 6, and outputs the control information obtained in step 5 to DAC116 in FIG 1, is converted into the horizontal display size and control voltage of the horizontal display position. ステップ7では、ステップ5で求めた各制御情報を図1の書き込み可能な読み出し専用メモリ115に書き込む。 In step 7, writes the control information obtained in Step 5 in a writable read-only memory 115 of FIG. 次に、ステップ8では、映像信号aの水平周期情報を監視し、変化の有無を検出する。 Next, in step 8, to monitor the horizontal period information of the video signal a, to detect the presence or absence of change. 変化がない場合にはステップ8を繰り返し、変化があると判断された場合にはステップ2に戻る。 If there is no change Repeat Step 8, when it is determined that there is a change back to step 2. 以上の処理により水平表示サイズ及び水平表示位置の自動調整が行える。 Allows automatic adjustment of the horizontal display size and the horizontal display position by the above process.

【0037】図4は図1におけるCPU114の別の動作の流れを示すフローチャートである。 [0037] FIG 4 is a flowchart showing a flow of another operation of the CPU114 in FIG. 図4において、 4,
ステップ1からステップ4までは前記図3の同一処理番号の処理と同様である。 From step 1 to step 4 is similar to the processing in the same process number of the Figure 3. ステップ11では、読み出し専用メモリ115に記憶されている情報の中から、ラッチ回路108より出力された水平周期情報と、ステップ4 In step 11, from the information stored in the read only memory 115, and the horizontal period information outputted from the latch circuit 108, Step 4
で算出した一水平周期における映像表示期間y及びフロントポーチ期間xの割合を示す情報と、に対応する水平表示サイズ及び水平表示位置の制御情報が存在するかどうかの検索を行う。 It made as to whether the search there is control information of the horizontal display size and the horizontal display position corresponding to the information indicating a ratio of image display period y and the front porch period x, in one horizontal period calculated in. ここで、対応する制御情報が存在する場合にはステップ12でその対応する制御情報を読み出し、次のステップ14でDAC116に出力する。 Here, if the corresponding control information exists reads the corresponding control information in step 12, and outputs the next step 14 the DAC 116.

【0038】そして、ステップ16へ進み、ラッチ回路108より出力される水平周期情報を監視し、その変化の有無を検出する。 [0038] Then, the process proceeds to step 16, monitors the horizontal period information output from the latch circuit 108, detects the presence or absence of the change. ここで、変化がなければ、ステップ16を繰り返し、変化があれば、ステップ2へ戻る。 Here, if there is no change, repeat steps 16, if there is a change, the flow returns to step 2.

【0039】一方、ステップ11で対応する制御情報が存在しない場合には、ステップ13において、ステップ4で算出した一水平周期における映像表示期間y及びフロントポーチ期間xの割合を示す情報をもとに、水平表示サイズ及び水平表示位置の制御情報を演算により作成し、ステップ14へ進む。 On the other hand, when the corresponding control information is not present in step 11, in step 13, based on information indicating a ratio of image display period y and the front porch period x in one horizontal period calculated in Step 4 , prepared by calculating the control information of the horizontal display size and horizontal display position, the flow proceeds to step 14.

【0040】次に、ステップ15において、ステップ1 Next, in step 15, step 1
3で作成した水平表示サイズ及び水平表示位置の制御情報を、ラッチ回路108より出力された水平周期情報と、ステップ4で算出した一水平周期における映像表示期間y及びフロントポーチ期間xの割合を示す情報と、 The horizontal display size and control information of the horizontal display position created in 3 shows a horizontal period information outputted from the latch circuit 108, the ratio of image display period y and the front porch period x in one horizontal period calculated in Step 4 and information,
共に、読み出し専用メモリ115へ書き込み、ステップ16へ進む。 Both writing to read-only memory 115, the process proceeds to step 16.

【0041】この処理により、次回、マルチスキャンディスプレイの電源が立ち上がった時には、ラッチ回路1 [0041] By this process, the next time, when the power of the multi-scan display rises, the latch circuit 1
08より出力された水平周期情報と、算出した一水平周期における映像表示期間y及びフロントポーチ期間xの割合を示す情報と、に基づいて、すぐさま、それに対応する水平表示サイズ及び水平表示位置の制御情報が読み出し専用メモリ115から読み出される。 A horizontal period information output from 08, and information indicating a ratio of image display period y and the front porch period x in one horizontal period is calculated, based on, immediately, the horizontal display size and control of the horizontal display positions corresponding thereto information is read from a read-only memory 115. 従って、制御情報の作成による演算時間を省略できる。 Accordingly, it can be omitted computation time by creating the control information.

【0042】図5は本発明の第2の実施例を示すブロック図である。 [0042] FIG. 5 is a block diagram showing a second embodiment of the present invention. 図5において、図1と同一機能を有するものには同一の番号を付した。 In FIG. 5, the same reference numerals are given to those having 1 same function. 本実施例における動作は、 Operation of this embodiment,
図1の実施例とほぼ同様であるが、以下の点でことなる。 It is substantially the same as in Example 1, different in the following points. 即ち、本実施例では、図5に示すように、映像信号の一垂直周期における映像表示期間及びフロントポーチ期間の割合を求めるため、微分回路104の入力信号として垂直同期信号を、また、微分回路104とカウンタ回路103のクロック入力として水平同期信号を、それぞれ入力する。 That is, in this embodiment, as shown in FIG. 5, for determining the ratio of image display period and the front porch period in one vertical period of the video signal, a vertical synchronizing signal as an input signal of the differentiating circuit 104, also differentiating circuit a horizontal sync signal as a clock input 104 and the counter circuit 103, and inputs respectively. カウンタ回路103は一垂直期間の水平同期信号数を計数する。 Counter circuit 103 counts the number of horizontal synchronizing signal for one vertical period.

【0043】また、ラッチ回路108は、垂直同期信号をラッチクロックとして、一垂直周期にわたる計数値を保持し、垂直周期情報を出力する。 [0043] The latch circuit 108, a vertical synchronizing signal as a latch clock, holding a count value over one vertical cycle, and outputs the vertical period information. その他のラッチ回路106及び107には図1と同様に、それぞれ映像信号aにおける垂直方向の映像表示期間の開始位置及び終了位置を示す情報が保持される。 Similar to FIG. 1 Additional latch circuits 106 and 107, information indicating the start and end positions in the vertical direction of the image display period in the video signal a, respectively, are retained. これら情報をもとに、C On the basis of these information, C
PU114では、垂直表示サイズ及び垂直表示位置の制御情報を作成し、DAC116で制御電圧に変換する。 In PU114, it creates the control information of the vertical display size and the vertical display position is converted into a control voltage DAC 116.
以上により、垂直方向の調整に関しても自動化が可能である。 Thus, it is possible to automate regard vertical adjustment.

【0044】図6は本発明の第3の実施例を示すブロック図である。 [0044] FIG. 6 is a block diagram showing a third embodiment of the present invention. 図6において、図1と同一機能を有するものには同一の番号を付した。 6 and the same reference numerals are given to those having 1 same function. その他、601は手動設定スイッチ、602はエンコーダ、603は4出力タイプのディジタルアナログ変換回路(以下、DAC)である。 Other, manual setting switch 601, 602 encoder, 603 is a digital-analog conversion circuit 4 output type (hereinafter, DAC). 以下、図6の動作について説明する。 Hereinafter, the operation of FIG.

【0045】CPU114は、図1または図6で述べたように、算出した一水平周期または一垂直周期における映像表示期間やフロントポーチ期間の割合を示す情報をもとに、映像の表示サイズ及び表示位置の制御情報を演算により作成する他、表示映像のブライトとコントラストの制御情報も演算により併せて作成する。 The CPU114, as described in FIG. 1 or FIG. 6, based on information indicating a ratio of image display period and the front porch period in one horizontal period or one vertical period is calculated, display size and display the image addition to creating a control information of the position by calculation, even create together by the operation control information Bright and contrast of a displayed image.

【0046】CPU114にて作成された表示サイズと表示位置の制御情報及び表示映像のブライトとコントラストの制御情報はDAC116に出力されて、表示サイズもしくは表示位置の制御電圧及びブライトもしくはコントラストの制御電圧としてマルチスキャンディスプレイの水平偏向回路(図示せず)等に送られ、画面の表示サイズもしくは表示位置、及び表示映像のブライトもしくはコントラストを制御する。 [0046] Bright and control information of the contrast control information and the display image of the display position and display size created by CPU114 is output to the DAC 116, as the control voltage and the control voltage of the Bright or contrast of the display size or the display position It is sent to the multi-scan display of a horizontal deflection circuit (not shown) or the like, the display size or the display position of the screen, and controls the bright or contrast of the displayed image.

【0047】また、手動設定スイッチ601には、水平及び垂直の表示サイズと表示位置、更に表示映像のブライト及びコントラストの各調整を選択するための選択スイッチと、調整量を設定するためのデータアップ・ダウンスイッチと、設定値を登録するためのデータエントリースイッチ等があり、それらスイッチによって手動調整を行う。 Further, the manual setting switch 601, the display position and the horizontal and vertical display size, a selection switch for further selecting each adjustment Bright and contrast of a displayed image, data up for setting the adjustment amount - a down switch, there is a data entry switch for registering the set value, for manual adjustment by them switches.

【0048】ここで設定された各データは、エンコーダ602によりCPU114に入力し易いように適当に符号化される。 [0048] Each data set here is suitably coded to facilitate input to the CPU114 by the encoder 602. CPU114はエンコーダ602からの符号化データを受け取り、CPU114内で作成された制御情報のうち、設定された制御情報の増減を行う。 CPU 114 receives the encoded data from the encoder 602, among the control information created in the CPU 114, performs an increase or decrease in control information set. また、各制御情報は読み出し専用メモリ115にも書き込まれ、次回からの自動調整用情報として使用される。 Further, each control information is written in the read only memory 115, it is used as an automatic adjustment information from the next time.

【0049】以上述べたように、本実施例では、画面の表示サイズ及び表示位置の自動調整機能に加えて、表示映像のブライト及びコントラストの自動調整機能が設けられ、更に、手動調整機能により好みのサイズ,位置, [0049] As described above, in this embodiment, in addition to the automatic adjustment function of the display size and display position of the screen, is provided an automatic adjustment function of the bright and the contrast of a displayed image, further preferences by manual adjustment function of size, position,
ブライトまたはコントラストで映像表示ができるため、 Since it is the video display in bright or contrast,
使い勝手の向上が図れる。 Improving usability can be achieved.

【0050】次に、図7は本発明の第4の実施例を示すブロック図である。 Next, FIG. 7 is a block diagram showing a fourth embodiment of the present invention. 以下、本実施例について説明する。 The following describes the present embodiment.
図7において、図1及び図6と同一機能を有するものには同一の番号を付した。 7 and the same reference numerals are given to portions having the same functions as in FIG. 1 and FIG. その他、701はマルチスキャンディスプレイの表示管前面に取り付られるパネル、7 Other, 701 is attached is taken up in the display tube front multiscan display panel, 7
02,703,704及び705は受光素子、706はインターフェイス回路、707及び709はカウンタ回路、708及び710はラッチ回路である。 02,703,704 and 705 receiving element, 706 interface circuit, 707 and 709 counter circuit, 708 and 710 is a latch circuit. 図7の動作は以下の通りである。 Operation 7 is as follows.

【0051】パネル701は表示管面上に取り付けられる着脱自在な透明パネルであり、その上下左右にはフォトトランジスタなどの受光素子702,703,704 The panel 701 is a removable transparent panel mounted on the display tube surface, the light receiving element such as a phototransistor in the vertical and lateral 702, 703
及び705が取り付けられている。 And 705 are attached. 受光素子702,7 The light-receiving element 702,7
03,704及び705の取り付け位置は表示管面上で映像が最適な表示サイズ及び表示位置となる外周上に配置される。 03,704 and mounting position of 705 is disposed on the outer periphery of the image on the display tube surface is optimum display size and display position.

【0052】また、各受光素子702,703,704 [0052] In addition, each of the light-receiving element 702, 703, 704
及び705はパネル701の取り付け位置での表示管の発光を検出し、電気信号に変換する。 And 705 detect the light emission of the display tube at the mounting position of the panel 701, is converted into an electric signal. 各受光素子70 Each of the light-receiving element 70
2,703,704及び705は透明電極で接続されており、変換された電気信号はインターフェイス回路70 2,703,704 and 705 are connected with a transparent electrode, converted electrical signal to the interface circuit 70
6に入力されて、CPU114の入力レベルに合った映像検出信号に符号化される。 6 is input to and coded to match the video detection signal to the input level of the CPU 114.

【0053】CPU114では、映像検出信号により表示管面上のどの部分が光っているかを判断し、その判断をもとに水平若しくは垂直の表示サイズ及び表示位置の制御情報を、それぞれ演算により作成し、DAC603 [0053] In CPU 114, it determines whether the glowing which part of the display tube surface by image detection signal, the control information of the display size and the display position of the horizontal or vertical based on the determination, each created by calculation , DAC603
に出力する。 And outputs it to. ここで、CPU114の演算方法については後ほど詳述する。 Here, it will be described in detail later calculation method of CPU 114.

【0054】DAC603からの各制御電圧によりマルチスキャンディスプレイの画面に映し出される映像の表示サイズ及び表示位置が適切なものとなると、CPU1 [0054] When the display size and the display position of the image displayed on the screen of the multi-scan display by the respective control voltage from DAC603 is appropriate, CPU 1
14はカウンタ回路707とラッチ回路708で得られる水平周期情報と、カウンタ回路709とラッチ回路7 14 horizontal period information obtained by the counter circuit 707 and the latch circuit 708, the counter circuit 709 and the latch circuit 7
10で得られる垂直周期情報を取り込み、現在調整を行っている映像信号の情報として、上記した表示サイズ及び表示位置の制御情報と共に書き込み可能な読み出し専用メモリ115に書き込む。 It captures vertical period information obtained by 10, as the information of the video signal being currently adjusted, written in a writable read-only memory 115 with the control information of the display size and the display position described above.

【0055】この様にして、書き込まれた制御情報は次回マルチスキャンディスプレイの電源が投入されたときに、マルチスキャンディスプレイ本体に入力される同期信号の周期が読み出し専用メモリ115に書き込まれたものと一致する場合に読み出され、上記の初期調整のための演算を不要とする。 [0055] Such a manner, when the written control information the power of the multi-scan display is turned next, that the period of the synchronizing signal input to the multi-scan display body is written in the read only memory 115 and read if it matches, eliminating the need for computation for the initial adjustment.

【0056】次に、CPU114での制御情報を作成するための演算方法について述べる。 Next, we described calculation method for creating control information in the CPU 114. 図8は図7におけるCPU114の動作の流れを示すフローチャートである。 Figure 8 is a flow chart showing the flow of the CPU114 of the operation in FIG. 図8に示すように、先ず、ステップ71では、マルチスキャンディスプレイの電源が投入されると、表示サイズ及び表示位置の制御情報の初期値が読み出し専用メモリ115、もしくはCPU114内蔵のメモリから読み出されて、DAC603へ出力される。 As shown in FIG. 8, first, in step 71, when the power of the multi-scan display is turned on, the initial value of the control information of the display size and the display position is read from the read only memory 115 or CPU114 internal memory, Te, it is output to the DAC603. ここで、表示サイズの初期値としては最大値が、表示位置の初期値としてはセンター値が読み出される。 Here, the maximum value as the initial value of the display size, the center value is read as an initial value of the display position.

【0057】次に、ステップ72では、マルチスキャンディスプレイに入力される映像信号の周期情報を取り込む。 Next, at step 72, it takes in the period information of the video signal inputted to the multi-scan display. ステップ73では、読み出し専用メモリ115に記憶されている情報の中から、ステップ72で取り込んだ周期情報に対応する表示サイズ及び表示位置の制御情報が存在するかどうかを検索する。 In step 73, from the information stored in the read only memory 115, it searches whether the control information of the display size and the display position corresponding to the captured cycle information in step 72 is present. ここで、対応する制御情報が存在する場合はステップ85へ進み、存在しない場合はステップ74へ進む。 Here, if the corresponding control information exists, the process proceeds to step 85, if not present, the sequence goes to step 74.

【0058】ステップ74へ進んだ場合、先ず、受光素子703及び705がマルチスキャンディスプレイの表示画面上の所定位置において所定輝度を検出しているかどうかを判断する。 [0058] If the process proceeds to step 74 first determines whether the light receiving element 703 and 705 has detected a predetermined luminance at a predetermined position on the display screen of the multi-scan display. 検出している場合にはステップ75 Step if you are detected 75
へ、検出していない場合にはステップ79へ進む。 To, the process proceeds to step 79 if it is not detected. ステップ75では、どの受光素子が所定輝度を検出しているかの判断を行う。 In step 75, it performs a determination of whether any receiving element has detected a predetermined luminance. 受光素子703及び705の両方ともに検出している場合にはステップ76に、受光素子70 Step 76 if the detected both both light receiving elements 703 and 705, the light receiving element 70
5のみ検出している場合にはステップ77へ、受光素子703のみ検出している場合にはステップ78へそれぞれ進む。 5 only to step 77 if the detected, the process proceeds respectively to the step 78 if you are detected only the light receiving element 703.

【0059】ステップ76では、現在表示を行っている水平表示サイズの情報から1を引く動作を行い、表示サイズを小さくする。 [0059] At step 76, it performs an operation to pull the 1 from the information of the horizontal display size being currently displayed, to reduce the display size. ステップ77では、現在表示を行っている水平表示位置の情報から1を引く動作を行い、表示位置を左へずらす。 In step 77, it performs an operation to pull one from information of the horizontal display position being currently displayed, shifts the display position to the left. ステップ78では、ステップ77 In step 78, step 77
とは逆に水平表示位置の情報に1を足す動作を行い、表示位置を右へずらす。 It performs the operation adds 1 to the information of the horizontal display position contrary to the shifts the display position to the right. 以上、ステップ76,77あるいは78の各処理が終了すると、新たな制御情報をDAC Above, the processes of steps 76, 77 or 78 is finished, the new control information DAC
603へ出力し、ステップ74へ戻る。 Output to 603, and the flow returns to step 74.

【0060】ステップ74からステップ79へ進んだ場合、受光素子702及び704が所定輝度を検出しているかどうかの判断をする。 [0060] If the process proceeds from step 74 to step 79, the determination of whether the light receiving element 702 and 704 has detected a predetermined luminance. 検出している場合はステップ80へ、検出していない場合はステップ84へ進む。 To step 80 if you are detected, if not detected, the process proceeds to step 84. ステップ80は、ステップ75の処理と同様に、どの受光素子が所定輝度を検出しているかの判断をする。 Step 80, as in step 75, which receiving element is the determination of whether that detects a predetermined brightness. 両方の受光素子ともに検出していると判断するとステップ81 If it is determined that both are detected in both the light receiving element Step 81
へ、受光素子702のみの場合はステップ82へ、受光素子704のみの場合はステップ83へ進む。 To, to step 82 in the case of only the light receiving element 702, in the case of only the light receiving element 704 proceeds to step 83.

【0061】ステップ81では、現在の垂直表示サイズの情報から1を引き、表示サイズを小さくする。 [0061] In step 81, 1 is subtracted from the current information of the vertical display size, to reduce the display size. ステップ82では、垂直表示位置の情報から1を引き、表示位置を下へさげる。 In step 82, 1 is subtracted from information of the vertical display position, lowering the display position down. ステップ83では、垂直表示位置の情報に1を足し、表示位置を上へあげる。 In step 83, adding 1 to the information of the vertical display position, raise the display position upward. ステップ81, Step 81,
82あるいは83の処理が終了すると、新たな制御情報をDAC603へ出力し、ステップ79へ戻る。 When the processing of 82 or 83 is finished, and outputs the new control information to the DAC 603, the flow returns to step 79.

【0062】ステップ79で輝度の検出が無いと判断するとステップ84へ進む。 [0062] If it is determined that there is no detection of brightness in step 79 advances to step 84. ステップ84では、上記各処理後の制御情報をステップ72で取り込んだ周期情報と共に読み出し専用メモリ115へ書き込む。 In step 84, it writes the control information after each process to read only memory 115 together with captured period information in step 72. 書き込みが終了すると、ステップ85へ進む。 When the writing is complete, the process proceeds to step 85. ステップ85では、 In step 85,
制御情報をDAC603へ出力して、表示サイズと表示位置の調整を終了する。 And it outputs the control information to the DAC 603, and terminates the adjustment of the display position and display size. 以上の処理により、画面上における映像の表示は受光素子702から705で囲まれた表示サイズ及び表示位置に最適化できる。 By the above processing, the display of the image on the screen can be optimized on the display size and display position surrounded by the light receiving element 702 705.

【0063】次に、図9は本発明の第5の実施例を示すブロック図である。 Next, FIG. 9 is a block diagram showing a fifth embodiment of the present invention. 図9において、図1,図6または図7と同一機能を有するものには同一の番号を付した。 9, FIG. 1 and the same reference numerals are given to portions having the same functions as in FIG. 6 or FIG. 7. その他、901は水平同期信号の極性検出回路、902は垂直同期信号の極性検出回路である。 Other, 901 polarity detection circuit of the horizontal synchronizing signal, 902 is a polarity detection circuit of the vertical synchronizing signal. 本実施例は、図7 This embodiment, FIG. 7
の実施例において、同期信号の極性検出機能と表示サイズ及び表示位置等の調整を手動でも行える手動調整機能を付加したものである。 In embodiments, it is obtained by adding a manual adjustment function that allows even manually polarity detection function as display size and display position control such as the synchronization signal.

【0064】水平同期極性検出回路901及び垂直同期極性検出回路902は、水平,垂直同期信号の極性をそれぞれ判別して、例えば、正極性同期信号ならばハイレベルを、負極性同期信号ならばローレベルを出力する。 [0064] Horizontal sync polarity detection circuit 901 and the vertical synchronizing polarity detection circuit 902, the horizontal, the polarity of the vertical synchronization signal to determine respectively, for example, a high level if the positive polarity synchronization signals, low if a negative polarity synchronizing signal and outputs a level.
これら極性検出信号はCPU114に入力され、ラッチ回路708及び710で得られる周期情報と共に、映像信号情報として用いられる。 These polarity detection signal is inputted to the CPU 114, along with the period information obtained by the latch circuits 708 and 710, it is used as the video signal information.

【0065】これにより、同一映像信号入力時の表示サイズ及び表示位置の制御情報の読み出しがより確実となる。 [0065] Thus, the read control information of the display size and display position when the same video signal input is more reliably. また、使用者による自由な表示サイズや表示位置の設定が行えるため、一層使い勝手の向上が図れる。 Also, since that allows a free display size of and display position setting by the user, thereby to achieve better usability.

【0066】ところで、従来においては、マルチスキャンディスプレイに用いられるブランキング信号は、入力される映像信号に関わらず一定であって、回路定数によって一義的に決まっていたため、例えば、入力される映像信号によっては画面上で帰線が見えてしまうなどの問題があった。 [0066] Incidentally, in the conventional blanking signals for use in multi-scan display, a constant regardless of the video signal input, because it was uniquely determined by the circuit constant, for example, an input video signal in some there is a problem, such as retrace is seen on the screen. そこで、これを解決する実施例として、以下のような実施例が考えられる。 Therefore, as an example for solving this, conceivable embodiment as follows.

【0067】図10は本発明の第6の実施例を示すブロック図である。 [0067] FIG. 10 is a block diagram showing a sixth embodiment of the present invention. 図10において、図1と同一機能を有するものには同一の番号を付した。 10 and the same reference numerals are given to those having 1 same function. その他、1はデコーダ、2及び3はラッチ回路、4及び5は一致検出回路、 Others, 1 decoder, 2 and 3 latch circuit, 4 and 5 match detection circuit,
6はセットリセットフリップフロップ回路(以下、FF 6 is the set-reset flip-flop circuit (hereinafter, FF
回路)、ACBUSはCPU114から出力されるアドレス/コントロールバス、DBUSはデータバスである。 Circuit), ACBUS an address / control bus that is output from the CPU 114, DBUS is a data bus. 以下に、図10の動作について説明する。 Hereinafter, the operation of the FIG. 10.

【0068】図10において、CPU114は、作成した表示サイズ及び表示位置の制御情報をもとに、マルチスキャンディスプレイに入力される映像信号aのブランキング期間の開始位置及び終了位置の情報を演算により作成する。 [0068] In FIG. 10, CPU 114, based on the control information of the display size and display position created by calculating the information of start and end positions of the blanking period of the video signal a is input to the multi-scan display create. ブランキング期間の開始位置の情報はDBU Information of the start position of the blanking period DBU
Sを経て、ラッチ回路2へ入力される。 Through S, it is input to the latch circuit 2. この際、ACB In this case, ACB
USには、この位置の情報に対応するアドレス信号と一般的にCPUから出力されるものと同様な制御信号が、 The US, similar control signal to the output from the corresponding address signal and generally the CPU information of the position,
CPU114から出力される。 Is output from the CPU114. デコーダ回路1は、上記アドレス信号を識別してラッチ回路2にラッチクロックを出す。 The decoder circuit 1 issues a latch clock to the latch circuit 2 identifies the address signal. この様にして、ラッチ回路2にはブランキング期間の開始位置の情報が保持される。 In this way, the latch circuit 2 information of the start position of the blanking period is maintained.

【0069】まったく同様にして、DBUSにブランキング期間の終了位置の情報が出力されると、ACBUS [0069] In the same manner, the information of the end position of the blanking period is output to the DBUS, ACBUS
には、この情報に対応するアドレス信号が出力され、デコーダ回路1は、このアドレス信号を識別してラッチ回路3にラッチクロックを出す。 The address signal corresponding to the information is output, the decoder circuit 1 issues a latch clock to the latch circuit 3 identifies the address signal. そして、ラッチ回路3には、ブランキング期間の終了位置の情報が保持される。 Then, the latch circuit 3, the information of the end position of the blanking period is maintained.

【0070】ラッチ回路2及び3の出力はそれぞれ一致検出回路4及び5に入力され、カウンタ回路103の計数値と比較される。 [0070] The output of the latch circuit 2, and 3 are input to the coincidence detection circuit 4 and 5, respectively, are compared with the count value of the counter circuit 103. この時、一致検出回路4の両入力が一致すると、一致検出回路4はFF回路6のセット入力端子にパルスを出力する。 At this time, when both inputs of the coincidence detection circuit 4 match, the match detection circuit 4 outputs a pulse to the set input terminal of the FF circuit 6. そうすると、FF回路6はブランキング信号の出力を開始する。 Then, FF circuit 6 starts to output the blanking signal.

【0071】次に、一致検出回路5の両入力が一致すると、一致検出回路5はFF回路6のリセット入力端子にパルスを出力し、FF回路6のブランキング信号の出力を終了させる。 [0071] Next, when both inputs of the coincidence detection circuit 5 are matched, the match detecting circuit 5 outputs a pulse to the reset input terminal of the FF circuit 6, thereby terminating the output of the blanking signal of the FF circuit 6. 以上のようにして、FF回路6からは常に、入力される映像信号aに対応したブランキング信号が得られる。 As described above, always from the FF circuit 6, a blanking signal corresponding to the video signal a input is obtained. 尚、上記説明は図1の実施例に適用した場合であるが、同様にして図5,図6,図7及び図9の各実施例にも適用可能である。 The above description is a case of applying the embodiment of FIG. 1, FIG. 5 in the same manner, FIG. 6, is also applicable to the embodiments of FIGS. 7 and 9.

【0072】図11は本発明の第7の実施例を示すブロック図である。 [0072] Figure 11 is a block diagram showing a seventh embodiment of the present invention. 本実施例は、図10の実施例と同様の効果を得ることが可能な実施例である。 This embodiment is an embodiment which can obtain the same effect as the embodiment of FIG. 10. 図11において、 11,
図1または図6と同一機能を有するものには同一の番号を付した。 And the same reference numerals are given to portions having the same functions as in FIG. 1 or FIG. 6. その他、11及び12は抵抗、13及び14 Other, 11 and 12 resistors, 13 and 14
は容量、15及び16はトランジスタ、17及び18はモノマルチバイブレータ回路(以下、MM回路)である。 Capacity, 15 and 16 transistors, 17 and 18 monostable multivibrator circuit (hereinafter, MM circuit) is. 以下、図11の動作について説明する。 Hereinafter, the operation of FIG. 11.

【0073】図11において、CPU114は、作成した表示サイズ及び表示位置の制御情報をもとに、映像信号aのブランキング期間の開始位置の情報とブランキング期間の情報を演算により作成する。 [0073] In FIG. 11, CPU 114, based on the control information of the display size and display position created, creating by calculation information of the information and the blanking period of the start position of the blanking period of the video signal a. そして、作成された各情報をDAC603でブランキング期間の開始位置の制御電圧、ブランキング期間の制御電圧にそれぞれ変換する。 The control voltage of the start position of the blanking period of each information created by DAC 603, converted to the control voltage of the blanking period.

【0074】ブランキング期間の開始位置の制御電圧はトランジスタ15のベース電極に入力され、抵抗11, [0074] Control voltage start position of the blanking period is inputted to the base electrode of the transistor 15, resistor 11,
トランジスタ15及び容量13から構成されるMM回路17の時定数設定部分を制御する。 Controlling the constant setting portion when configured MM circuit 17 from transistor 15 and the capacitor 13. MM回路17は、設定された時定数により、入力水平同期信号の立ち下がりもしくは立ち上がりから所定期間遅延して、映像信号a MM circuit 17, the time constant set, and a predetermined time period delayed from the falling or rising of the input horizontal synchronizing signal, a video signal a
のブランキング期間の開始位置に対応するパルスを出力する。 It outputs a pulse corresponding to the start position of the blanking period.

【0075】また、ブランキング期間の制御電圧はトランジスタ16のベース電極に入力され、抵抗12,トランジスタ16及び容量14で構成されるMM回路18の時定数設定部分を制御する。 [0075] The control voltage of the blanking period is inputted to the base electrode of the transistor 16, resistor 12, controls the constant setting portion when configured MM circuit 18 in transistor 16 and the capacitor 14. MM回路18は、設定された時定数に従い、MM回路17の出力パルスに対して、 MM circuit 18 in accordance with the time constant set, the output pulses of the MM circuit 17,
所定期間の幅を設定し、ブランキング信号を出力する。 Set the width of a predetermined period, and outputs a blanking signal.
以上のようにして、MM回路18からは、入力される映像信号aに対応したブランキング信号が得られる。 As described above, from the MM circuit 18, a blanking signal corresponding to the video signal a input is obtained. 尚、 still,
本実施例のブランキング信号作成部分は図5,図6,図7及び図9の各実施例に対しても有効であり、また同様の効果も得られる。 Blanking signal generating portion of the present embodiment 5, FIG. 6, is also effective against each of the embodiments of FIGS. 7 and 9, also the same effect can be obtained.

【0076】 [0076]

【発明の効果】本発明によれば、マルチスキャンディスプレイに入力される映像信号の表示タイミングに適合する表示サイズ及び表示位置の制御を自動的に行えるため、マルチスキャンディスプレイ1台毎に行う表示位置及び表示サイズの情報(初期設定データ)のメモリ書き込みのための調整装置や調整時間が不要であり、工場設定工程を省くことが可能であり、生産性の向上が図れる。 According to the present invention, since the enable control automatically compatible display size and the display position on the display timing of the video signal inputted to the multi-scan display, the display position for the multi-scan display every one and adjusting devices and adjustment time for a memory write information display size (initialization data) is not required, it is possible to omit the factory setting process, thereby improving the productivity. また、同期信号周波数が同じだが映像の表示タイミングの異なる映像信号が入力された場合でも、最適な映像表示を得ることができる。 Further, even if the synchronizing signal frequency the same but the inputted different video signals display timing of the video, it is possible to obtain an optimal image display. また、未知の映像信号が入力された場合でも、自動調整可能であるため、使用者による手動調整等の煩わしさもなくなり使い勝手の一層の向上が望める。 Even when entered unknown video signal, since it is possible automatic adjustment, also eliminates overlook is further improvement in usability hassle of manual adjustment by the user.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施例を示すブロック図である。 1 is a block diagram showing a first embodiment of the present invention.

【図2】図1における要部信号の波形を示す波形図である。 2 is a waveform diagram showing a waveform of a main portion signal in FIG.

【図3】図1におけるCPUの動作の流れを示すフローチャートである。 3 is a flowchart showing a flow of operation of the CPU in FIG. 1.

【図4】図1におけるCPUの別の動作の流れを示すフローチャートである。 Is a flowchart showing a flow of another operation of the CPU in FIG. 1;

【図5】本発明の第2の実施例を示すブロック図である。 5 is a block diagram showing a second embodiment of the present invention.

【図6】本発明の第3の実施例を示すブロック図である。 6 is a block diagram showing a third embodiment of the present invention.

【図7】本発明の第4の実施例を示すブロック図である。 7 is a block diagram showing a fourth embodiment of the present invention.

【図8】図7におけるCPUの動作の流れを示すフローチャートである。 8 is a flowchart showing a flow of operation of the CPU in FIG.

【図9】本発明の第5の実施例を示すブロック図である。 9 is a block diagram showing a fifth embodiment of the present invention.

【図10】本発明の第6の実施例を示すブロック図である。 10 is a sixth block diagram showing an embodiment of the present invention.

【図11】本発明の第7の実施例を示すブロック図である。 11 is a seventh block diagram illustrating an embodiment of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

101…コンパレータ、103…カウンタ回路、10 101 ... comparator, 103 ... counter circuit, 10
6,107,108…ラッチ回路、114…演算制御回路、115…メモリ、116,603…ディジタルアナログ変換回路、601…手動設定スイッチ、602…エンコーダ、702,703,704,705…受光素子。 6,107,108 ... latch circuit, 114 ... arithmetic control circuit, 115 ... memory, 116,603 ... digital-to-analog conversion circuit, 601 ... manual setting switch 602 ... encoder, 702, 703, 704 and 705 ... light receiving element.

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 多種多様な映像信号を入力して、その映像信号に応じた映像を画面上に表示することが可能なマルチスキャンディスプレイにおいて、 入力された前記映像信号の水平周期及び垂直周期をそれぞれ検出して、前記水平周期を示す周期情報及び前記垂直周期を示す周期情報をそれぞれ作成する周期検出手段と、入力された前記映像信号の、画面水平方向に対応した水平映像表示期間及び画面垂直方向に対応した垂直映像表示期間をそれぞれ検出する映像表示期間検出手段と、該映像表示期間検出手段による検出結果から、前記水平映像表示期間の開始位置もしくは終了位置を示す位置情報及び前記垂直映像表示期間の開始位置もしくは終了位置を示す位置情報をそれぞれ導き出す映像位置導出手段と、作成され [Claims 1] to input a variety of video signals, in a multi-scan display capable of displaying an image corresponding to the video signal on a screen, of the input video signal and detecting a horizontal period and vertical period, respectively, the the period detecting means for generating periodic information respectively indicating the period information and the vertical period in the horizontal period, of the input video signal, the horizontal corresponding to the horizontal direction of the screen a video display period detecting means for detecting a vertical video display period corresponding to a video display period and the vertical direction of the screen, respectively, from the detection result by the video display period detecting means, the position indicating the start position or end position of the horizontal image display period a video position deriving means for deriving information and position information indicating a start position or end position of the vertical video display period, respectively, are created 前記水平周期を示す周期情報及び導き出された前記水平映像表示期間の開始位置もしくは終了位置を示す前記位置情報に基づいて、画面上に表示される映像の画面水平方向における表示サイズ及び表示位置を制御する制御情報を、演算により作成すると共に、 Based on the position information indicating the start position or end position of the periodic information and the derived the horizontal image display period indicating the horizontal period, controls the display size and the display position in the horizontal direction of the screen image displayed on the screen the control information, as well as created by calculation,
    作成された前記垂直周期を示す周期情報及び導き出された前記垂直映像表示期間の開始位置もしくは終了位置を示す前記位置情報に基づいて、画面上に表示される映像の画面垂直方向における表示サイズ及び表示位置を制御する制御情報を、演算により作成する演算制御手段と、 Based on the position information indicating the start position or end position of the periodic information and the derived said vertical display period indicating the vertical period created, displayed in the screen vertical direction of the image displayed on the screen size and display control information for controlling the position, the operation control means for producing by calculation,
    作成された前記制御情報を保持する保持手段と、で構成されることを特徴とする自動調整装置。 Automatic adjustment device comprising a holding means for holding said control information generated, in that it is configured. 【請求項2】 請求項1に記載の自動調整装置において、前記保持手段は、作成された前記制御情報を保持する際、該制御情報の作成に用いられた前記周期情報及び位置情報も併せて保持すると共に、前記演算制御手段は、作成された前記周期情報及び導き出された前記位置情報が前記保持手段に未だ保持されていない場合にのみ、前記周期情報及び位置情報に基づいた前記制御情報の作成を行い、作成された前記周期情報及び導き出された前記位置情報が前記保持手段に既に保持されている場合には、前記周期情報及び位置情報に基づいた前記制御情報の作成は行わずに、代わりに、前記保持手段に前記周期情報及び位置情報と併せて保持されている前記制御情報を前記保持手段より読み出すようにしたことを特徴とする自動調整装置。 The automatic adjuster apparatus according to claim 1, wherein the holding means, when holding the control information created in conjunction also the period information and location information used to create the control information holds, the arithmetic control means only when the period information and derived the position information has been created is not yet held by the holding means, said control information based on the period information and location information and creating, if already held in the period information is created and the derived positional information is the holding means, without the creation of the control information based on the period information and location information, Alternatively, the automatic adjustment device, characterized in that the control information held in conjunction with the periodic information and the position information in the holding means and the read out from the holding means. 【請求項3】 請求項1または2に記載の自動調整装置において、前記演算制御手段に手動調整情報を出力する手動調整手段を設けると共に、前記演算制御手段は、前記手動調整手段から前記手動調整情報が入力される場合には、該手動調整情報に基づいて前記制御情報を作成することを特徴とする自動調整装置。 3. A automatic adjusting apparatus according to claim 1 or 2, provided with a manual adjustment means for outputting a manual adjustment information to the arithmetic control unit, said arithmetic control unit, the manual adjustment from the manual adjustment means If the information is input, the automatic adjustment device, characterized in that to create the control information based on 該手 dynamic adjustment information. 【請求項4】 請求項1,2または3に記載の自動調整装置において、前記演算制御手段は、作成された前記周期情報及び導き出された前記位置情報に基づいて、画面上に表示される映像のコントラスト及びブライトを制御する制御情報も併せて作成することを特徴とする自動調整装置。 4. The automatic adjustment device according to claim 1, 2 or 3, wherein the arithmetic control unit, based on the period information and the derived positional information that is created, the image displayed on the screen automatic adjustment device, characterized in that it also together create control information for controlling the contrast and Bright. 【請求項5】 多種多様な映像信号を入力して、その映像信号に応じた映像を画面上に表示することが可能なマルチスキャンディスプレイにおいて、 入力された前記映像信号の周期を検出して、該周期を示す周期情報を作成する周期検出手段と、画面上に表示された映像の表示サイズ及び表示位置を検出する映像検出手段と、検出された前記表示サイズ及び表示位置に基づいて、画面上に表示される映像の表示サイズ及び表示位置を制御する制御情報を、演算により作成する演算制御手段と、作成された前記周期情報及び制御情報を保持する保持手段と、で構成されることを特徴とする自動調整装置。 5. Enter a wide variety of video signals, in a multi-scan display capable of displaying an image corresponding to the video signal on a screen, by detecting the period of the input video signal, a period detecting means for creating a cycle information indicating a period circumferential, and image detection means for detecting the display size and the display position of the image displayed on the screen, based on the detected display size and display position, on the screen control information for controlling the display size and display position of the image displayed on, features and operation control means for producing by calculation, a holding means for holding said periodic information and control information created, in that it is configured auto and adjusting device. 【請求項6】 請求項5に記載の自動調整装置において、入力された前記映像信号に係る同期信号の極性を検出する極性検出手段と、前記演算制御手段に手動調整情報を出力する手動調整手段と、を設けると共に、前記保持手段は、作成された前記周期情報及び制御情報を保持する際、検出された前記同期信号の極性も併せて保持し、前記演算制御手段は、前記手動調整手段から前記手動調整情報が入力される場合には、該手動調整情報に基づいて前記制御情報を作成することを特徴とする自動調整装置。 The automatic adjuster apparatus according to claim 6] Claim 5, polarity detection means for detecting the polarity of the synchronizing signals of the input video signal, manual adjustment means for outputting a manual adjustment information to the arithmetic control unit When, along with provision of the retaining means, when holding the periodic information and the control information created, the polarity of said detected synchronizing signal to be combined with holding, the arithmetic control means from said manual adjustment means the manual tuning information is input, the automatic adjustment device, characterized in that to create the control information based on 該手 dynamic adjustment information. 【請求項7】 請求項1,2,3,4,5または6に記載の自動調整装置において、ブランキング発生手段を設けると共に、前記演算制御手段は、該演算制御手段で作成した前記制御情報または前記保持手段より読み出した前記制御情報に基づいて、入力された前記映像信号の、 7. The automatic adjuster according to claim 2, 3, 4, 5 or 6, provided with a blanking generator, the arithmetic control means, said control information created by said arithmetic control unit or based on the control information read from said holding means, of the input video signal,
    画面水平方向に対応した水平ブランキング期間またはその開始位置もしくは終了位置を示す水平ブランキング情報、及び画面垂直方向に対応した垂直ブランキング期間またはその開始位置もしくは終了位置を示す垂直ブランキング情報も併せて作成し、前記ブランキング発生手段は、作成された前記水平ブランキング情報に基づいて水平ブランキング信号を、作成された前記垂直ブランキング情報に基づいて垂直ブランキング信号を、をそれぞれ発生することを特徴とする自動調整装置。 Combined horizontal blanking period or a horizontal blanking information indicating the start position or end position corresponding to the screen horizontal direction, and the vertical blanking period corresponding to the vertical direction of the screen or even vertical blanking information indicating the start position or the end position create Te, the blanking generation means, that each generating a vertical blanking signal, the based on the horizontal blanking signal, the vertical blanking information created on the basis of the horizontal blanking information created automatic adjusting apparatus according to claim.
JP21420991A 1991-08-01 1991-08-01 Multi-scan display Expired - Fee Related JP3305339B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21420991A JP3305339B2 (en) 1991-08-01 1991-08-01 Multi-scan display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21420991A JP3305339B2 (en) 1991-08-01 1991-08-01 Multi-scan display
US08617558 US6008791A (en) 1991-08-01 1996-03-19 Automatic adjusting apparatus of multiscan display

Publications (2)

Publication Number Publication Date
JPH0535240A true true JPH0535240A (en) 1993-02-12
JP3305339B2 JP3305339B2 (en) 2002-07-22

Family

ID=16652041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21420991A Expired - Fee Related JP3305339B2 (en) 1991-08-01 1991-08-01 Multi-scan display

Country Status (1)

Country Link
JP (1) JP3305339B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847701A (en) * 1997-06-10 1998-12-08 Paradise Electronics, Inc. Method and apparatus implemented in a computer system for determining the frequency used by a graphics source for generating an analog display signal
US5987624A (en) * 1997-06-10 1999-11-16 Paradise Electronics, Inc. Method and apparatus for automatically determining signal parameters of an analog display signal received by a display unit of a computer system
US7209135B2 (en) 1998-02-26 2007-04-24 Seiko Epson Corporation Image display apparatus
JP2007251821A (en) * 2006-03-17 2007-09-27 Ricoh Co Ltd Apparatus for image processing and for displaying using it
JP4662088B2 (en) * 1997-09-05 2011-03-30 ソニー株式会社 Video display method and apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847701A (en) * 1997-06-10 1998-12-08 Paradise Electronics, Inc. Method and apparatus implemented in a computer system for determining the frequency used by a graphics source for generating an analog display signal
US5987624A (en) * 1997-06-10 1999-11-16 Paradise Electronics, Inc. Method and apparatus for automatically determining signal parameters of an analog display signal received by a display unit of a computer system
JP4662088B2 (en) * 1997-09-05 2011-03-30 ソニー株式会社 Video display method and apparatus
US7209135B2 (en) 1998-02-26 2007-04-24 Seiko Epson Corporation Image display apparatus
JP2007251821A (en) * 2006-03-17 2007-09-27 Ricoh Co Ltd Apparatus for image processing and for displaying using it

Also Published As

Publication number Publication date Type
JP3305339B2 (en) 2002-07-22 grant

Similar Documents

Publication Publication Date Title
US6340993B1 (en) Automatic clock phase adjusting device and picture display employing the same
US5253070A (en) System and method for automatically detecting a variation of video information
US6924796B1 (en) Dot-clock adjustment method and apparatus for a display device, determining correctness of dot-clock frequency from variations in an image characteristic with respect to dot-clock phase
US6724381B2 (en) Signal processing apparatus for generating clocks phase-synchronized with input signal
US6559837B1 (en) Image luminance detection and correction employing histograms
US6043803A (en) Adjustment of frequency of dot clock signal in liquid
US6753926B1 (en) Circuit for generating sampling clock to stably sample a video signal and display apparatus having the circuit
US6097444A (en) Automatic image quality adjustment device adjusting phase of sampling clock for analog video signal to digital video signal conversion
US4555765A (en) Multi-mode oscilloscope trigger with compensating trigger delay
US6538648B1 (en) Display device
US5579029A (en) Display apparatus having automatic adjusting apparatus
US6778170B1 (en) Generating high quality images in a display unit without being affected by error conditions in synchronization signals contained in display signals
JP2005107531A (en) System for displaying image on display
US6483502B2 (en) Image reproducing apparatus, projector, image reproducing system, and information storing medium
JP2002323690A (en) Automatic light control method and device for liquid crystal display device
US6008791A (en) Automatic adjusting apparatus of multiscan display
US7034812B2 (en) Method and apparatus of automatically tuning output line rate and display controller provided with the same
US6437833B1 (en) Automatic white balance adjusting circuit in color image display
US6995801B1 (en) Method and apparatus for controlling an exposure period of a solid-state imaging apparatus based upon an image signal output
JPH07191298A (en) Liquid crystal display device with back light
US5489946A (en) High speed sync separation system and method
JP2001343949A (en) Video display device by projector
US20020018038A1 (en) Display device and pixel corresponding display device
US20040125061A1 (en) Controller and control method for liquid-crystal display panel, and liquid-crystal display device
US20070097107A1 (en) Liquid crystal display apparatus and liquid crystal display panel drive method capable of controlling gamma value

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees