JPH05342038A - メモリエミュレータ - Google Patents
メモリエミュレータInfo
- Publication number
- JPH05342038A JPH05342038A JP4147579A JP14757992A JPH05342038A JP H05342038 A JPH05342038 A JP H05342038A JP 4147579 A JP4147579 A JP 4147579A JP 14757992 A JP14757992 A JP 14757992A JP H05342038 A JPH05342038 A JP H05342038A
- Authority
- JP
- Japan
- Prior art keywords
- address
- debug
- ram
- write
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 テスト／デバッグ装置が基本的機能を十分に
発揮できるよう支援するメモリエミュレータを提供す
る。 【構成】 ＲＯＭエミュレータは２ポートのＲＡＭ６と
ＰＲレジスタ７、ＢＰレジスタ８、ＭＫレジスタ９と比
較器１０、書込み制御回路１１とマスク回路１２を備え
る。第１ポートＩ側はＭＰＵに接続されアドレス信号Ａ
Ｌとチップセレクト信号ＣＳｏが与えられ、読出あるい
は書込みアクセス時の情報ＤＡＴＡが入出力される。Ｒ
ＡＭ６の第２ポートII側はデバッガからアドレス信号Ａ
２、チップセレクト信号ＣＳＤと書込み信号ＷＲＭが与
えられ、チップセレクト信号のみが有効となる読出しア
クセスあるいはチップセレクト信号と書込み信号が有効
となる情報Ｄ２が入出力される。デバッグ対象装置から
ＲＡＭへの書込みに対する処理を指定する情報と比較器
１０の比較結果にしたがってデバッグ対象装置からＲＡ
Ｍへの書込み制御する制御回路とから構成される。
発揮できるよう支援するメモリエミュレータを提供す
る。 【構成】 ＲＯＭエミュレータは２ポートのＲＡＭ６と
ＰＲレジスタ７、ＢＰレジスタ８、ＭＫレジスタ９と比
較器１０、書込み制御回路１１とマスク回路１２を備え
る。第１ポートＩ側はＭＰＵに接続されアドレス信号Ａ
Ｌとチップセレクト信号ＣＳｏが与えられ、読出あるい
は書込みアクセス時の情報ＤＡＴＡが入出力される。Ｒ
ＡＭ６の第２ポートII側はデバッガからアドレス信号Ａ
２、チップセレクト信号ＣＳＤと書込み信号ＷＲＭが与
えられ、チップセレクト信号のみが有効となる読出しア
クセスあるいはチップセレクト信号と書込み信号が有効
となる情報Ｄ２が入出力される。デバッグ対象装置から
ＲＡＭへの書込みに対する処理を指定する情報と比較器
１０の比較結果にしたがってデバッグ対象装置からＲＡ
Ｍへの書込み制御する制御回路とから構成される。
Description
【０００１】
【産業上の利用分野】この発明は、ＭＰＵ応用機器のテ
スト／デバッグを支援するメモリエミュレータに関し、
特にデバッガのデバッグ機能を十分に発揮させるメモリ
エミュレータに関する。
スト／デバッグを支援するメモリエミュレータに関し、
特にデバッガのデバッグ機能を十分に発揮させるメモリ
エミュレータに関する。
【０００２】
【従来の技術】ＭＰＵ（マイクロ・プロセッサ・ユニッ
ト）応用機器のテスト／デバッグに従来から使用されて
いるインサーキットエミュレータは、ＭＰＵの動作周波
数が高速になるにともなって電気的な等価性が維持でき
なくなってきている。
ト）応用機器のテスト／デバッグに従来から使用されて
いるインサーキットエミュレータは、ＭＰＵの動作周波
数が高速になるにともなって電気的な等価性が維持でき
なくなってきている。
【０００３】このような不具合を解消するために、ＭＰ
Ｕ応用機器のテスト／デバッグをＲＯＭ（リード・オン
リー・メモリ）エミュレータと呼ばれるツールを使用し
て行なう手法が提案されている。
Ｕ応用機器のテスト／デバッグをＲＯＭ（リード・オン
リー・メモリ）エミュレータと呼ばれるツールを使用し
て行なう手法が提案されている。
【０００４】このＲＯＭエミュレータは、ＭＰＵ応用機
器のＲＯＭソケットにＲＯＭエミュレータの先端部を接
続し、このＲＯＭエミュレータをＲＯＭソケットに接続
される本来のＲＯＭに見立て、このＲＯＭエミュレータ
にプログラムをダウンロードすることによってテスト／
デバッグを行なうものである。このようなＲＯＭエミュ
レータを用いたテスト／デバッグにおいて、所定のアド
レスに対する命令の実行時にブレークを行なう場合に
は、ＭＰＵが命令フェッチを実行するためにＭＰＵがＲ
ＯＭエミュレータに出力するメモリリードのアクセス信
号をＲＯＭエミュレータが検出し、これにより、ＲＯＭ
エミュレータはデバッガに制御を移行する割込み信号を
出力するか、あるいはメモリリードにおける命令転送時
にデバッガに制御を移行する命令を出力するようにして
いた。
器のＲＯＭソケットにＲＯＭエミュレータの先端部を接
続し、このＲＯＭエミュレータをＲＯＭソケットに接続
される本来のＲＯＭに見立て、このＲＯＭエミュレータ
にプログラムをダウンロードすることによってテスト／
デバッグを行なうものである。このようなＲＯＭエミュ
レータを用いたテスト／デバッグにおいて、所定のアド
レスに対する命令の実行時にブレークを行なう場合に
は、ＭＰＵが命令フェッチを実行するためにＭＰＵがＲ
ＯＭエミュレータに出力するメモリリードのアクセス信
号をＲＯＭエミュレータが検出し、これにより、ＲＯＭ
エミュレータはデバッガに制御を移行する割込み信号を
出力するか、あるいはメモリリードにおける命令転送時
にデバッガに制御を移行する命令を出力するようにして
いた。
【０００５】このように、ＲＯＭエミュレータにあって
は、テスト／デバッグの対象となるＭＰＵからの読出し
アクセスを検出し、それに対する処理を指令することは
可能となる。しかしながら、ＲＯＭエミュレータは情報
の書込みが不可能であるため、ＭＰＵからの書込みアク
セスを検出することができない場合があった。このた
め、書込みアクセスに対するテスト／デバッグの処理を
行なうことがでなかった。
は、テスト／デバッグの対象となるＭＰＵからの読出し
アクセスを検出し、それに対する処理を指令することは
可能となる。しかしながら、ＲＯＭエミュレータは情報
の書込みが不可能であるため、ＭＰＵからの書込みアク
セスを検出することができない場合があった。このた
め、書込みアクセスに対するテスト／デバッグの処理を
行なうことがでなかった。
【０００６】
【発明が解決しようとする課題】以上説明したように、
従来のＲＯＭエミュレータにおいては、テスト対象装置
からの書込みアクセスを検出できない場合があり、これ
に対する指示をテスト／デバッグ側に与えることができ
ず、テスト／デバッグ側での処理を行なうことができな
かった。
従来のＲＯＭエミュレータにおいては、テスト対象装置
からの書込みアクセスを検出できない場合があり、これ
に対する指示をテスト／デバッグ側に与えることができ
ず、テスト／デバッグ側での処理を行なうことができな
かった。
【０００７】このため、テスト／デバッグ装置の基本的
な機能を十分に引き出すことができず、十分なテスト／
デバッグを行なうことができないという不具合を招いて
いた。
な機能を十分に引き出すことができず、十分なテスト／
デバッグを行なうことができないという不具合を招いて
いた。
【０００８】そこで、この発明は、上記に鑑みてされた
ものであり、その目的とするところは、テスト／デバッ
グ装置が基本的な機能を実施きるように支援し、テスト
／デバッグを十分に実施し得るメモリエミュレータを提
供することにある。
ものであり、その目的とするところは、テスト／デバッ
グ装置が基本的な機能を実施きるように支援し、テスト
／デバッグを十分に実施し得るメモリエミュレータを提
供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
めに、この説明の第１の特徴は、デバッグ対象装置との
間でアクセス可能な第１のポート及び第１のポートと独
立してデバッグ装置との間でアクセス可能な第２のポー
トを備えたランダム・アクセス・メモリ（ＲＡＭ）と、
デバッグ対象装置の検出しようとするアクセスにおける
アドレスがアドレスデバッグ装置によりセットされる第
１の設定手段と、デバッグ対象装置からＲＡＭの第１ポ
ートに与えられるアドレスと第１の設定手段にセットさ
れるアドレスとを比較して、比較結果をデバッグ装置に
出力する比較手段とを有する。
めに、この説明の第１の特徴は、デバッグ対象装置との
間でアクセス可能な第１のポート及び第１のポートと独
立してデバッグ装置との間でアクセス可能な第２のポー
トを備えたランダム・アクセス・メモリ（ＲＡＭ）と、
デバッグ対象装置の検出しようとするアクセスにおける
アドレスがアドレスデバッグ装置によりセットされる第
１の設定手段と、デバッグ対象装置からＲＡＭの第１ポ
ートに与えられるアドレスと第１の設定手段にセットさ
れるアドレスとを比較して、比較結果をデバッグ装置に
出力する比較手段とを有する。
【００１０】また、この発明の第２の特徴は、上記第１
の特徴に加えて、デバッグ対象装置から与えられるアド
レスをマスクするマスク情報がデバッグ装置によりセッ
トされる第２の設定手段と、第２の設定手段にセットさ
れたマスク情報にしたがって、デバッグ対象装置から与
えられるアドレスの一部をマスクするマスク手段とを有
する。
の特徴に加えて、デバッグ対象装置から与えられるアド
レスをマスクするマスク情報がデバッグ装置によりセッ
トされる第２の設定手段と、第２の設定手段にセットさ
れたマスク情報にしたがって、デバッグ対象装置から与
えられるアドレスの一部をマスクするマスク手段とを有
する。
【００１１】さらに、この発明の第３の特徴は、上記第
１の特徴又は第２の特徴に加えて、デバッグ対象装置か
らＲＡＭへの書込みアクセスに対する処理を指定する書
込み制御情報がデバッグ装置によりセットされる第３の
設定手段と、第３の設定手段にセットされた書込み制御
情報及び比較手段の比較結果にしたがってデバッグ対象
装置からＲＡＭへの書込みを制御する書込み制御手段と
を有する。
１の特徴又は第２の特徴に加えて、デバッグ対象装置か
らＲＡＭへの書込みアクセスに対する処理を指定する書
込み制御情報がデバッグ装置によりセットされる第３の
設定手段と、第３の設定手段にセットされた書込み制御
情報及び比較手段の比較結果にしたがってデバッグ対象
装置からＲＡＭへの書込みを制御する書込み制御手段と
を有する。
【００１２】
【作用】上記第１の特徴において、この発明は、検出し
ようとするアクセスのアドレスを予め設定しておき、設
定したアドレスとアクセスアドレスとを比較することに
よって、デバッグ対象装置のメモリアクセスを検出する
ようにしている。また、デバッグ対象装置とデバッグ装
置とのメモリのアクセスをそれぞれ独立して行なえるよ
うにしている。
ようとするアクセスのアドレスを予め設定しておき、設
定したアドレスとアクセスアドレスとを比較することに
よって、デバッグ対象装置のメモリアクセスを検出する
ようにしている。また、デバッグ対象装置とデバッグ装
置とのメモリのアクセスをそれぞれ独立して行なえるよ
うにしている。
【００１３】上記第２の特徴において、この発明は、比
較するアドレスの一部をマスクすることにより、検出し
ようとするアドレスに所定の幅を持たせるようにしてい
る。
較するアドレスの一部をマスクすることにより、検出し
ようとするアドレスに所定の幅を持たせるようにしてい
る。
【００１４】上記第３の特徴において、この発明は、デ
バッグ対象装置からのメモリへの書込みを制御して、不
当なデータアクセスを禁止するようにしている。
バッグ対象装置からのメモリへの書込みを制御して、不
当なデータアクセスを禁止するようにしている。
【００１５】
【実施例】以下、図面を用いてこの発明の実施例を説明
する。
する。
【００１６】図１はこの発明の一実施例に係るメモリエ
ミュレータの構成を示す図であり、図２は図１に示すメ
モリエミュレータを使用してデバッグを行なうユーザシ
ステムの構成を示す図である。
ミュレータの構成を示す図であり、図２は図１に示すメ
モリエミュレータを使用してデバッグを行なうユーザシ
ステムの構成を示す図である。
【００１７】まず、メモリエミュレータの構成を説明す
る前に、ユーザシステムについて説明する。
る前に、ユーザシステムについて説明する。
【００１８】図２において、ユーザシステムでは、デバ
ッグの対象となる構成とデバッグを行なうデバッガ１と
からなり、デバッグの対象となる構成は、ＭＰＵ２と４
つのＲＡＭ３0 〜３3 及びデコーダ５を備えている。
ッグの対象となる構成とデバッグを行なうデバッガ１と
からなり、デバッグの対象となる構成は、ＭＰＵ２と４
つのＲＡＭ３0 〜３3 及びデコーダ５を備えている。
【００１９】ＭＰＵ２は、アドレスストローブ信号（Ａ
Ｓ）によって有効化されるアドレスのうち上位ｍビット
のアドレス（ＡＨ）をアドレスストローブ信号とともに
デコーダ５に出力し、下位ｎビットのアドレス（ＡＬ）
をそれぞれのＲＡＭ３0 〜３3 に与えて、それぞれのＲ
ＡＭ３0 〜３3 のアクセスアドレスとする。ＭＰＵ２は
情報の書込みを行なうために書込み信号（ＷＲ）をデコ
ーダ５及びそれぞれのＲＡＭ３0 〜３3 に出力し、書込
みアクセスあるいは読出しアクセス時の情報はそれぞれ
のデータ端子（ＤＡＴＡ）を介して入出力される。
Ｓ）によって有効化されるアドレスのうち上位ｍビット
のアドレス（ＡＨ）をアドレスストローブ信号とともに
デコーダ５に出力し、下位ｎビットのアドレス（ＡＬ）
をそれぞれのＲＡＭ３0 〜３3 に与えて、それぞれのＲ
ＡＭ３0 〜３3 のアクセスアドレスとする。ＭＰＵ２は
情報の書込みを行なうために書込み信号（ＷＲ）をデコ
ーダ５及びそれぞれのＲＡＭ３0 〜３3 に出力し、書込
みアクセスあるいは読出しアクセス時の情報はそれぞれ
のデータ端子（ＤＡＴＡ）を介して入出力される。
【００２０】デコーダ５は、ＭＰＵ２から与えられる上
位ｍビットのアドレスをデコードして４つのＲＡＭ３0
〜３3 を択一的に選択するチップセレクト信号（ＣＳ0
〜ＣＳ3 ）を生成し、これらのチップセレクト信号を対
応するＲＡＭ３0 〜３3 に与える。それぞれのＲＡＭ３
0 〜３3 は、ＭＰＵ２から出力される下位ｎビットのア
ドレスに対して図３に示すように割付けられているた
め、例えばＭＰＵ２のアクセスアドレスがａ0l〜ａ0hの
範囲にある場合には、チップセレクト信号ＣＳ0が有効
となり、ＲＡＭ３0 がデコーダ５によって選択される。
また、デコーダ５はいずれかのＲＡＭ３0 〜３3 に対し
てアクセスを行なった時には、データ転送終了信号（Ｄ
Ｃ）をＭＰＵ２に与える。
位ｍビットのアドレスをデコードして４つのＲＡＭ３0
〜３3 を択一的に選択するチップセレクト信号（ＣＳ0
〜ＣＳ3 ）を生成し、これらのチップセレクト信号を対
応するＲＡＭ３0 〜３3 に与える。それぞれのＲＡＭ３
0 〜３3 は、ＭＰＵ２から出力される下位ｎビットのア
ドレスに対して図３に示すように割付けられているた
め、例えばＭＰＵ２のアクセスアドレスがａ0l〜ａ0hの
範囲にある場合には、チップセレクト信号ＣＳ0が有効
となり、ＲＡＭ３0 がデコーダ５によって選択される。
また、デコーダ５はいずれかのＲＡＭ３0 〜３3 に対し
てアクセスを行なった時には、データ転送終了信号（Ｄ
Ｃ）をＭＰＵ２に与える。
【００２１】それぞれのＲＡＭ３0 〜３3 は、デコーダ
５から与えられるチップセレクト信号にしたがって選択
され、ＭＰＵ２から与えられるアドレスで選択される領
域に対して書込み信号の有効／無効により指定される書
込みアクセスあるいは読出しアクセスが実行され、これ
らのアクセス動作における書込み情報あるいは読出し情
報はデータ端子（ＤＡＴＡ）を介して入出力される。
５から与えられるチップセレクト信号にしたがって選択
され、ＭＰＵ２から与えられるアドレスで選択される領
域に対して書込み信号の有効／無効により指定される書
込みアクセスあるいは読出しアクセスが実行され、これ
らのアクセス動作における書込み情報あるいは読出し情
報はデータ端子（ＤＡＴＡ）を介して入出力される。
【００２２】このような構成のＲＡＭ３0 〜３3 におい
て、この実施例では例えばＲＡＭ３0 に代えてこの発明
によるＲＯＭエミュレータを使用し、このＲＯＭエミュ
レータにデバッガ１を接続するようにしている。
て、この実施例では例えばＲＡＭ３0 に代えてこの発明
によるＲＯＭエミュレータを使用し、このＲＯＭエミュ
レータにデバッガ１を接続するようにしている。
【００２３】次に、この発明のＲＯＭエミュレータにつ
いて、図１を参照して説明する。
いて、図１を参照して説明する。
【００２４】図１において、ＲＯＭエミュレータは、２
ポートのＲＡＭ６と、ＰＲレジスタ７、ＢＰレジスタ
８、ＭＫレジスタ９と、比較器１０、書込み制御回路１
１及びマスク回路１２を備えて構成されている。
ポートのＲＡＭ６と、ＰＲレジスタ７、ＢＰレジスタ
８、ＭＫレジスタ９と、比較器１０、書込み制御回路１
１及びマスク回路１２を備えて構成されている。
【００２５】ＲＡＭ６は、それぞれ独立してアクセス可
能な第１のポートI と第２のポートIIを備えており、第
１のポートI 側はＭＰＵ２に接続され、下位ｎビットの
アドレス信号（ＡＬ）とチップセレクト信号（ＣＳ0 ）
が与えられ、読出しアクセスあるいは書込みアクセス時
の情報（ＤＡＴＡ）が入出力される。一方、ＲＡＭ６の
第２のポート側はデバッガ１側に接続されており、デバ
ッガ１からアドレス信号（Ａ２）、チップセレクト信号
（ＣＳＤ）及び書込み信号（ＷＲＭ）が与えられ、チッ
プセレクト信号のみが有効となる読出しアクセスあるい
はチップセレクト信号と書込み信号が有効となる書込み
アクセス時の情報（Ｄ２）が入出力される。
能な第１のポートI と第２のポートIIを備えており、第
１のポートI 側はＭＰＵ２に接続され、下位ｎビットの
アドレス信号（ＡＬ）とチップセレクト信号（ＣＳ0 ）
が与えられ、読出しアクセスあるいは書込みアクセス時
の情報（ＤＡＴＡ）が入出力される。一方、ＲＡＭ６の
第２のポート側はデバッガ１側に接続されており、デバ
ッガ１からアドレス信号（Ａ２）、チップセレクト信号
（ＣＳＤ）及び書込み信号（ＷＲＭ）が与えられ、チッ
プセレクト信号のみが有効となる読出しアクセスあるい
はチップセレクト信号と書込み信号が有効となる書込み
アクセス時の情報（Ｄ２）が入出力される。
【００２６】ＰＲレジスタ７は、書込み制御回路１１の
書込み制御の内容を指定する書込み制御情報がデバッガ
１から情報（Ｄ２）としてセットされ、セットされた書
込み制御情報を書込み制御回路１１に与える。
書込み制御の内容を指定する書込み制御情報がデバッガ
１から情報（Ｄ２）としてセットされ、セットされた書
込み制御情報を書込み制御回路１１に与える。
【００２７】ＢＰレジスタ８は、ＭＰＵ２がアクセスす
るアドレスのうち検出しようとする検出アドレスがデバ
ッガ１からアドレス信号（Ａ２）としてセットされ、セ
ットされた検出アドレスを比較器１０に与える。
るアドレスのうち検出しようとする検出アドレスがデバ
ッガ１からアドレス信号（Ａ２）としてセットされ、セ
ットされた検出アドレスを比較器１０に与える。
【００２８】ＭＫレジスタ９は、ＭＰＵ２から与えられ
る下位ｎビットのアドレス（ＡＬ）のうちマスクしよう
とするビットのマスク情報がセットされ、セットされた
マスク情報をマスク回路１２に与える。
る下位ｎビットのアドレス（ＡＬ）のうちマスクしよう
とするビットのマスク情報がセットされ、セットされた
マスク情報をマスク回路１２に与える。
【００２９】これらのレジスタのうち、ＰＲレジスタ７
とＢＰレジスタ８はデバッガ１から与えられるセット制
御信号（ＷＲＣ）、ＭＫレジスタ９はデバッガ１から与
えられるセット制御信号（ＷＲＫ）がそれぞれ有効にな
った時に与えられる値がセットされる。
とＢＰレジスタ８はデバッガ１から与えられるセット制
御信号（ＷＲＣ）、ＭＫレジスタ９はデバッガ１から与
えられるセット制御信号（ＷＲＫ）がそれぞれ有効にな
った時に与えられる値がセットされる。
【００３０】比較器１０は、チップセレクト信号ＣＳ0
が有効となった際に、マスク回路１２の出力とＢＰレジ
スタ８にセットされた検出アドレスを比較する。例えば
マスク回路１２によってマスクが行なわれていない場合
には、ＭＰＵ２から与えられる下位ｎビットのアドレス
（ＡＬ）と検出アドレスが比較されることになる。比較
結果において、両者が一致した場合には、比較器１０は
ロウレベルのヒット信号（ＨＩＴ）をデバッガ１に与え
るとともに書込み制御回路１１に与える。
が有効となった際に、マスク回路１２の出力とＢＰレジ
スタ８にセットされた検出アドレスを比較する。例えば
マスク回路１２によってマスクが行なわれていない場合
には、ＭＰＵ２から与えられる下位ｎビットのアドレス
（ＡＬ）と検出アドレスが比較されることになる。比較
結果において、両者が一致した場合には、比較器１０は
ロウレベルのヒット信号（ＨＩＴ）をデバッガ１に与え
るとともに書込み制御回路１１に与える。
【００３１】書込み制御回路１１は、ＭＰＵ２から与え
られる書込み信号（ＷＲ）と比較器１０から与えられる
比較結果とＰＲレジスタ７から与えられる書込み制御情
報を受けて、書込み制御情報にしたがって例えば以下に
示すようにＲＡＭ６の書込みを制御する。
られる書込み信号（ＷＲ）と比較器１０から与えられる
比較結果とＰＲレジスタ７から与えられる書込み制御情
報を受けて、書込み制御情報にしたがって例えば以下に
示すようにＲＡＭ６の書込みを制御する。
【００３２】（ｉ）比較器１０の比較結果にかかわらず
書込みを禁止する。
書込みを禁止する。
【００３３】（ii）比較器１０の比較結果にかかわらず
書込みを許可する。
書込みを許可する。
【００３４】（iii)比較器１０のヒット信号がハイレベ
ルすなわちアドレスが不一致の場合には書込みを許可
し、ヒット信号がロウレベルすなわちアドレスが一致し
た場合には書込みを禁止する。
ルすなわちアドレスが不一致の場合には書込みを許可
し、ヒット信号がロウレベルすなわちアドレスが一致し
た場合には書込みを禁止する。
【００３５】(iv) (iii)の場合のヒット信号の論理に対
して(iii) と逆の書込み制御を行なう。
して(iii) と逆の書込み制御を行なう。
【００３６】マスク回路１２は、ＭＰＵ２から与えられ
る下位ｎビットのアドレス（ＡＬ）とＭＫレジスタ９に
セットされたマスク情報との論理積をとることによっ
て、アドレスの一部をマスクする。したがって、マスク
情報はマスクしようするアドレスのビットに対応して
“０”がセットされる。なお、マスク回路は論理和をと
ることによってアドレスの一部をマスクするようにして
もよい。
る下位ｎビットのアドレス（ＡＬ）とＭＫレジスタ９に
セットされたマスク情報との論理積をとることによっ
て、アドレスの一部をマスクする。したがって、マスク
情報はマスクしようするアドレスのビットに対応して
“０”がセットされる。なお、マスク回路は論理和をと
ることによってアドレスの一部をマスクするようにして
もよい。
【００３７】このような構成において、デバッグを行な
う場合には以下のように動作する。
う場合には以下のように動作する。
【００３８】デバッグを行なう際に、メモリエミュレー
タへプログラムをロードする時は、デバッガ１側のアド
レス（Ａ２）、データ（Ｄ２）、書込み信号（ＷＲ
Ｍ）、及びチップセレクト信号（ＣＳＤ）を用いてデー
タを書き込んでいくことにより、プログラムをダウンロ
ードすることができる。また、デバッガ１側からＲＡＭ
６の内容を読み出すことにより、デバッガ１側へアップ
ロードすることもできる。
タへプログラムをロードする時は、デバッガ１側のアド
レス（Ａ２）、データ（Ｄ２）、書込み信号（ＷＲ
Ｍ）、及びチップセレクト信号（ＣＳＤ）を用いてデー
タを書き込んでいくことにより、プログラムをダウンロ
ードすることができる。また、デバッガ１側からＲＡＭ
６の内容を読み出すことにより、デバッガ１側へアップ
ロードすることもできる。
【００３９】このような状態で、ターゲットシステムの
ＭＰＵ２を動作させると、プログラムの処理により、エ
ミュレータへ命令フェッチ、オペランドリードのアクセ
スが行なわれると、アドレスバスからａ0l≦ａ≦ａ0hな
るａが出力される。これにより、デコーダ５はＣＳ0 を
有効にし、ＲＯＭエミュレータに対してアクセスが行な
われる。その結果、メモリエミュレータの内部のＲＡＭ
６のａ−ａ0lなるメモリセルに対してアクセスが行なわ
れる。このＲＡＭ６の第１のポートI からのアクセスと
第２のポートIIからのアクセスはそれぞれ独立に行なわ
れるので、前述のメモリアクセスをデバッガ１側から確
認することが可能である。
ＭＰＵ２を動作させると、プログラムの処理により、エ
ミュレータへ命令フェッチ、オペランドリードのアクセ
スが行なわれると、アドレスバスからａ0l≦ａ≦ａ0hな
るａが出力される。これにより、デコーダ５はＣＳ0 を
有効にし、ＲＯＭエミュレータに対してアクセスが行な
われる。その結果、メモリエミュレータの内部のＲＡＭ
６のａ−ａ0lなるメモリセルに対してアクセスが行なわ
れる。このＲＡＭ６の第１のポートI からのアクセスと
第２のポートIIからのアクセスはそれぞれ独立に行なわ
れるので、前述のメモリアクセスをデバッガ１側から確
認することが可能である。
【００４０】さらに、デバッガ１側からは、ターゲット
システム側からのアクセスと独立に行なえるので、ター
ゲットプログラムを実行中であってもメモリの内容を確
認できる。
システム側からのアクセスと独立に行なえるので、ター
ゲットプログラムを実行中であってもメモリの内容を確
認できる。
【００４１】次に、アドレスｂｐに対するアクセスを検
出する時の動作を図４に示すタイミングチャートを参照
して説明する。
出する時の動作を図４に示すタイミングチャートを参照
して説明する。
【００４２】デバッガ１側で、アドレス信号（Ａ２）に
（ｂｐ−ａ0l）なる値を出力し、セット制御信号（ＷＲ
Ｃ）を有効にして、ＢＰレジスタ８に（ｂｐ−ａ0l）を
予めセットしておく。
（ｂｐ−ａ0l）なる値を出力し、セット制御信号（ＷＲ
Ｃ）を有効にして、ＢＰレジスタ８に（ｂｐ−ａ0l）を
予めセットしておく。
【００４３】このような状態で、ＭＰＵ２がプログラム
の実行によりアドレスｃ（ａ0l≦ｃ≦ａ0h，ｂｐ≠ｃ）
にアクセスすると、メモリエミュレータへのアクセスと
なるためＣＳ0 が有効となる。そして、比較器１０は、
ＢＰレジスタ１０の内容とアドレス（ＡＬ）の内容を比
較する。比較結果において、両者は異なるためヒット信
号（ＨＩＴ）はロウレベルとなり出力される。
の実行によりアドレスｃ（ａ0l≦ｃ≦ａ0h，ｂｐ≠ｃ）
にアクセスすると、メモリエミュレータへのアクセスと
なるためＣＳ0 が有効となる。そして、比較器１０は、
ＢＰレジスタ１０の内容とアドレス（ＡＬ）の内容を比
較する。比較結果において、両者は異なるためヒット信
号（ＨＩＴ）はロウレベルとなり出力される。
【００４４】同様にして、アドレスｄ（ａ1l≦ｄ≦
ａ1h，ｂｐ−ａ0l＝ｄ−ａ1l）に対してアクセスを行な
う場合は、メモリエミュレータへのアクセスとなるた
め、比較器１０へ入力される両者の値は一致するが、Ｃ
Ｓ0 は無効であるためヒット信号（ＨＩＴ）はハイレベ
ルとなり出力される。
ａ1h，ｂｐ−ａ0l＝ｄ−ａ1l）に対してアクセスを行な
う場合は、メモリエミュレータへのアクセスとなるた
め、比較器１０へ入力される両者の値は一致するが、Ｃ
Ｓ0 は無効であるためヒット信号（ＨＩＴ）はハイレベ
ルとなり出力される。
【００４５】一方、アドレスｂ（ａ0l≦ｂ≦ａ01h ，ｂ
ｐ＝ｂ）に対してアクセスを行なう場合は、メモリエミ
ュレータへのアクセスとなるため、比較器１０に入力さ
れる両者の値は一致し、ＣＳ0 が有効となり、ヒット信
号（ＨＩＴ）はロウレベルとなり出力される。
ｐ＝ｂ）に対してアクセスを行なう場合は、メモリエミ
ュレータへのアクセスとなるため、比較器１０に入力さ
れる両者の値は一致し、ＣＳ0 が有効となり、ヒット信
号（ＨＩＴ）はロウレベルとなり出力される。
【００４６】なお、マスク情報をＭＫレジスタ９の全て
のビットを１にしておことにより、アドレスの全ビット
が一致した時のみ検出したり、また、下位ビットを０に
することにより、領域指定を行なうことも可能である。
のビットを１にしておことにより、アドレスの全ビット
が一致した時のみ検出したり、また、下位ビットを０に
することにより、領域指定を行なうことも可能である。
【００４７】このようにして、ＭＰＵ２のプログラムの
実行により、アドレスがｂの時のみヒット信号はロウレ
ベルとなる。したがって、アドレスｂに対するアクセス
を検出できる。この信号により、デバッガ１でブレーク
信号を有効にするなどの処理を行なえば、プログラムの
実行を停止することも可能である。
実行により、アドレスがｂの時のみヒット信号はロウレ
ベルとなる。したがって、アドレスｂに対するアクセス
を検出できる。この信号により、デバッガ１でブレーク
信号を有効にするなどの処理を行なえば、プログラムの
実行を停止することも可能である。
【００４８】また、デバッガ１によりセット信号（ＷＲ
Ｃ）を有効にして、データ（Ｄ２）としてＰＲレジスタ
７に書き込み禁止の情報をセットすると、ＲＡＭ６は有
効になった書込み信号（ＷＲ）を無視するため書き込み
が行われない。これにより、メモリエミュレータ全体を
ＲＯＭとすることが可能である。
Ｃ）を有効にして、データ（Ｄ２）としてＰＲレジスタ
７に書き込み禁止の情報をセットすると、ＲＡＭ６は有
効になった書込み信号（ＷＲ）を無視するため書き込み
が行われない。これにより、メモリエミュレータ全体を
ＲＯＭとすることが可能である。
【００４９】さらに、ヒット信号が有効な時に書き込み
禁止とする情報をセットすると、アドレスが一致しない
領域に対しては書き込みが行なえる。一方、ヒット信号
が無効な時に書き込み禁止とする情報をセットすると、
アドレスが一致した時のみ書き込みが行なえるという動
作を行なう。これにより、プログラムで定数領域、ある
いは命令コードを置く領域の指定を行なったアドレスに
対して書き込みを保護することが可能となる。もちろ
ん、先に述べた保護を行なわないことにより、ＲＡＭ６
全体をデータ領域として使用することも可能である。
禁止とする情報をセットすると、アドレスが一致しない
領域に対しては書き込みが行なえる。一方、ヒット信号
が無効な時に書き込み禁止とする情報をセットすると、
アドレスが一致した時のみ書き込みが行なえるという動
作を行なう。これにより、プログラムで定数領域、ある
いは命令コードを置く領域の指定を行なったアドレスに
対して書き込みを保護することが可能となる。もちろ
ん、先に述べた保護を行なわないことにより、ＲＡＭ６
全体をデータ領域として使用することも可能である。
【００５０】このようなメモリエミュレータを使用する
ことにより比較器１０がＲＡＭ６のアドレスを常に比較
し、ヒット信号によりその結果をデバッガ１に出力する
ため、指定したアドレスに対する書き込み／読み出しの
アクセスを検出することができる。また、マスク回路１
２でＭＰＵ２側からのアドレス入力をマスクした値を入
力しているので、検出の対象となるアドレスに領域を持
たせることができる。さらに、この比較器１０のヒット
信号とＰＲレジスタ７により、ＲＡＭ６の保護を行なう
こともできる。
ことにより比較器１０がＲＡＭ６のアドレスを常に比較
し、ヒット信号によりその結果をデバッガ１に出力する
ため、指定したアドレスに対する書き込み／読み出しの
アクセスを検出することができる。また、マスク回路１
２でＭＰＵ２側からのアドレス入力をマスクした値を入
力しているので、検出の対象となるアドレスに領域を持
たせることができる。さらに、この比較器１０のヒット
信号とＰＲレジスタ７により、ＲＡＭ６の保護を行なう
こともできる。
【００５１】またさらに、ＲＡＭ６のアクセスにおい
て、ＭＰＵ２側からのメモリアクセスと独立にデバッガ
１側がアクセス可能であるので、デバッガ１はＭＰＵ２
側から書き込んだ内容を確認したり情報を設定したりす
ることができる。このような動作は、ＭＰＵ２側からの
メモリアクセスに影響を与えることなく行なえるので、
ユーザボード上のプログラムの実行中でも読み出しが行
なえる。
て、ＭＰＵ２側からのメモリアクセスと独立にデバッガ
１側がアクセス可能であるので、デバッガ１はＭＰＵ２
側から書き込んだ内容を確認したり情報を設定したりす
ることができる。このような動作は、ＭＰＵ２側からの
メモリアクセスに影響を与えることなく行なえるので、
ユーザボード上のプログラムの実行中でも読み出しが行
なえる。
【００５２】このように、上記実施例においては、書き
込み動作に対して無視することも可能であるため、そも
そもＲＡＭ６上のデータであっても書き込み動作に対し
て保護を行なうことも可能である。
込み動作に対して無視することも可能であるため、そも
そもＲＡＭ６上のデータであっても書き込み動作に対し
て保護を行なうことも可能である。
【００５３】また、ユーザボード上のメモリをあたかも
そこにあるようにして、ＭＰＵ２がアクセスすることが
可能なので、指定したメモリアクセスを検出することが
できるのみでなく、書き込みアクセス自身が正しく行な
われたかを確認することも可能である。
そこにあるようにして、ＭＰＵ２がアクセスすることが
可能なので、指定したメモリアクセスを検出することが
できるのみでなく、書き込みアクセス自身が正しく行な
われたかを確認することも可能である。
【００５４】さらに、本発明のメモリエミュレータを用
いたデバッグを行なうと、アドレスが完全にデコードさ
れない状態で使用されるハードウエアにおけるエイリア
シングによって、異なったアドレスからアクセスされる
場合でも検出が可能である。
いたデバッグを行なうと、アドレスが完全にデコードさ
れない状態で使用されるハードウエアにおけるエイリア
シングによって、異なったアドレスからアクセスされる
場合でも検出が可能である。
【００５５】最近では、ＳＩＭＭの様な大容量のメモリ
モジュールも大量にマイコンシステムで採用されてお
り、これらのモジュールは着脱容易な接続形態になって
いるので、このメモリモジュールを上述した本発明のメ
モリエミュレータに容易に置き換えて使用することがで
きる。
モジュールも大量にマイコンシステムで採用されてお
り、これらのモジュールは着脱容易な接続形態になって
いるので、このメモリモジュールを上述した本発明のメ
モリエミュレータに容易に置き換えて使用することがで
きる。
【００５６】
【発明の効果】以上説明したように、この発明によれ
ば、検出しようとするアクセスのアドレスを予め設定
し、この設定したアドレスとメモリアクセスのアドレス
の比較結果によってデバッグ対象装置のメモリアクセス
を検出するようにしたので、デバッグ対象装置の読出し
及び書込みの両アクセスを確実に検出することが可能と
なり、これに対する処理をデバッグ装置側で行なうこと
ができる。また、デバッグ対象装置とデバッグ装置との
メモリエミュレータへのアクセスはそれぞれ独立して行
なうことができるので，デバッグ装置における様々なデ
バッグ処理を、デバッグ対象装置のメモリエミュレータ
を使用したプログラムの実行に影響されることなく行な
うことが可能となる。
ば、検出しようとするアクセスのアドレスを予め設定
し、この設定したアドレスとメモリアクセスのアドレス
の比較結果によってデバッグ対象装置のメモリアクセス
を検出するようにしたので、デバッグ対象装置の読出し
及び書込みの両アクセスを確実に検出することが可能と
なり、これに対する処理をデバッグ装置側で行なうこと
ができる。また、デバッグ対象装置とデバッグ装置との
メモリエミュレータへのアクセスはそれぞれ独立して行
なうことができるので，デバッグ装置における様々なデ
バッグ処理を、デバッグ対象装置のメモリエミュレータ
を使用したプログラムの実行に影響されることなく行な
うことが可能となる。
【００５７】さらに、検出しようとするメモリアクセス
のアドレスの一部をマスクすることにより、検出しよう
とするアドレスに所定の領域を持たせることが可能とな
る。
のアドレスの一部をマスクすることにより、検出しよう
とするアドレスに所定の領域を持たせることが可能とな
る。
【００５８】また、デバッグ対象装置からメモリエミュ
レータへの書込みを制御することによって、メモリエミ
ュレータ内のＲＡＭに書込まれた情報を保護することが
可能となる。
レータへの書込みを制御することによって、メモリエミ
ュレータ内のＲＡＭに書込まれた情報を保護することが
可能となる。
【００５９】したがって、これらのことから、この発明
のメモリエミュレータにあっては、デバッグ装置におけ
る基本的な機能を十分に実現させることができ、デバッ
グ処理を十分に行なわしめることができるようになる。
のメモリエミュレータにあっては、デバッグ装置におけ
る基本的な機能を十分に実現させることができ、デバッ
グ処理を十分に行なわしめることができるようになる。
【図１】この発明の一実施例に係るメモリエミュレータ
の構成を示す図である。
の構成を示す図である。
【図２】図１に示すメモリエミュレータを使用してデバ
ッグを行なうユーザシステムの構成を示す図である。
ッグを行なうユーザシステムの構成を示す図である。
【図３】図１に示すメモリエミュレータのメモリマップ
を示す図である。
を示す図である。
【図４】図２に示すユーザシステムにおけるデバッグの
アドレス検出に関するタイミングを示すタイミングチャ
ートである。
アドレス検出に関するタイミングを示すタイミングチャ
ートである。
１ デバッガ ２ ＭＰＵ ３0 〜３3 ＲＡＭ ５ デコーダ ６ ２ポートのＲＡＭ ７，８，９ レジスタ １０ 比較器 １１ 書込み制御回路 １２ マスク回路
Claims (3)
- 【請求項１】 デバッグ対象装置との間でアクセス可能
な第１のポートと、第１のポートと独立してデバッグ装
置との間でアクセス可能な第２のポートとを備えたラン
ダム・アクセス・メモリ（ＲＡＭ）と、 デバッグ対象装置の検出しようとするアクセスにおける
アドレスがデバッグ装置によりセットされる第１の設定
手段と、 デバッグ対象装置からＲＡＭの第１ポートに与えられる
アドレスと第１の設定手段にセットされるアドレスを比
較して、比較結果をデバッグ装置に出力する比較手段と
を有することを特徴とするメモリエミュレータ。 - 【請求項２】 デバッグ対象装置から与えられるアドレ
スをマスクするマスク情報がデバッグ装置によりセット
される第２の設定手段と、 第２の設定手段にセットされたマスク情報にしたがっ
て、デバッグ対象装置から与えられるアドレスの一部を
マスクするマスク手段とを備えたことを特徴とする請求
項１記載のメモリエミュレータ。 - 【請求項３】 デバッグ対象装置からＲＡＭへの書込み
アクセスに対する処理を指定する書込み制御情報がデバ
ッグ装置によりセットされる第３の設定手段と第３の設
定手段にセットされた書込み制御情報及び比較手段の比
較結果にしたがってデバッグ対象装置からＲＡＭへの書
込みを制御する書込み制御手段とを備えたことを特徴と
する請求項１又は２記載のメモリエミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4147579A JPH05342038A (ja) | 1992-06-08 | 1992-06-08 | メモリエミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4147579A JPH05342038A (ja) | 1992-06-08 | 1992-06-08 | メモリエミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05342038A true JPH05342038A (ja) | 1993-12-24 |
Family
ID=15433551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4147579A Pending JPH05342038A (ja) | 1992-06-08 | 1992-06-08 | メモリエミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05342038A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064301A (ja) * | 2010-08-19 | 2012-03-29 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の検査方法および半導体装置の駆動方法 |
-
1992
- 1992-06-08 JP JP4147579A patent/JPH05342038A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064301A (ja) * | 2010-08-19 | 2012-03-29 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の検査方法および半導体装置の駆動方法 |
| US9013937B2 (en) | 2010-08-19 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for inspecting the same, and method for driving the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640542A (en) | On-chip in-circuit-emulator memory mapping and breakpoint register modules | |
| EP0391173B1 (en) | Debug peripheral for microcomputers, microprocessors and core processor integrated circuits and system using the same | |
| US6094730A (en) | Hardware-assisted firmware tracing method and apparatus | |
| US5717851A (en) | Breakpoint detection circuit in a data processor and method therefor | |
| JPH011039A (ja) | インサーキット・エミュレータ | |
| KR100440655B1 (ko) | 데이타프로세서동작방법및집적회로 | |
| US5813043A (en) | Method and system including memory patching utilizing a transmission control signal and circuit | |
| US5784611A (en) | Device and process for in-system programming electrically erasable and programmable non-volatile memory | |
| JPH02133834A (ja) | インサートキットエミュレータ | |
| US5566303A (en) | Microcomputer with multiple CPU'S on a single chip with provision for testing and emulation of sub CPU's | |
| JPH10283274A (ja) | メモリをテストするための方法および装置 | |
| JPH05342038A (ja) | メモリエミュレータ | |
| US6915247B1 (en) | Computer system | |
| KR100223096B1 (ko) | 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 | |
| US5036516A (en) | Process and means for selftest of RAMs in an electronic device | |
| US20040107388A1 (en) | Microcomputer | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JP3404354B2 (ja) | インサーキットエミュレータ及び不正アクセス検出方法 | |
| JP3590289B2 (ja) | イベント検出回路 | |
| JP3087282B2 (ja) | ソフトウェア開発支援装置 | |
| JP2772982B2 (ja) | ２バイト命令注入回路 | |
| CN111651381A (zh) | 半导体装置与数据保护方法 | |
| JPS648381B2 (ja) | ||
| JPS6237748A (ja) | フア−ムウエアによるトリガ信号発生方式 | |
| JPH03255539A (ja) | エミュレーション支援機能を備えたプロセッサ |