JPH0533913B2 - - Google Patents

Info

Publication number
JPH0533913B2
JPH0533913B2 JP62057774A JP5777487A JPH0533913B2 JP H0533913 B2 JPH0533913 B2 JP H0533913B2 JP 62057774 A JP62057774 A JP 62057774A JP 5777487 A JP5777487 A JP 5777487A JP H0533913 B2 JPH0533913 B2 JP H0533913B2
Authority
JP
Japan
Prior art keywords
memory
page
read
write
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62057774A
Other languages
Japanese (ja)
Other versions
JPS63222864A (en
Inventor
Masahisa Narita
Tetsuki Tsucha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62057774A priority Critical patent/JPS63222864A/en
Publication of JPS63222864A publication Critical patent/JPS63222864A/en
Publication of JPH0533913B2 publication Critical patent/JPH0533913B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔目次〕 概 要 産業上の利用分野 従来の技術(第3図、第4図) 発明が解決しようとする問題点 問題点を解決するための手段(第1図) 作 用 実施例 (a) 一実施例の説明(第2図) (b) 他の実施例の説明 発明の効果 〔概要〕 ビツトマツプメモリとして数分の1ページ分の
バンドビツトマツプ方式のページプリンタにおい
て、スループツトの低下を防止するため、1ペー
ジ分のコードメモリを一対設け、ビツトマツプメ
モリへの読出し残量が一定値以上なら、一のコー
ドメモリの内容のビツトマツプメモリへの書込み
を中止し、他のコードメモリに印刷データを書込
むようにして、連続印刷を高速化するもの。
[Detailed description of the invention] [Table of contents] Overview Industrial field of application Prior art (Figures 3 and 4) Problems to be solved by the invention Means for solving the problems (Figure 1) Functional Embodiment (a) Description of one embodiment (Fig. 2) (b) Explanation of another embodiment Effects of the invention [Summary] Banded bitmap type page printer for a fraction of a page as a bitmap memory In order to prevent a drop in throughput, a pair of code memories for one page is provided, and if the remaining amount of data to be read to the bitmap memory exceeds a certain value, writing of the contents of one code memory to the bitmap memory is stopped. , which speeds up continuous printing by writing print data to other code memories.

〔産業上の利用分野〕[Industrial application field]

本発明は、レーザプリンタ、LEDプリンタ等
のページプリンタにおいて、ビツトマツプメモリ
にバンドビツトマツプメモリを用いた場合のスル
ープツトを向上せしめるページプリンタ制御装置
に関する。
The present invention relates to a page printer control device that improves throughput when a band bitmap memory is used as the bitmap memory in a page printer such as a laser printer or an LED printer.

近年レーザプリンタ、LEDプリンタ、液晶プ
リンタ等のページプリンタの低価格化は著しい。
In recent years, the prices of page printers such as laser printers, LED printers, and liquid crystal printers have decreased significantly.

これらのプリンタでは、1ページ分の印刷ビツ
トパターンを予めビツトマツプメモリに格納して
おく必要があるが、この方法としてフルページビ
ツトマツプ方式と、バンドビツトマツプ方式があ
る。
In these printers, it is necessary to store one page's worth of print bit patterns in a bitmap memory in advance, and there are two methods for this: a full-page bitmap method and a band bitmap method.

フルページビツトマツプ方式は1ページ分の容
量のビツトマツプメモリを持つものであり、一
方、バンドビツトマツプ方式ば数分の1ページ分
の容量とビツトマツプメモリを持つものである。
The full page bitmap method has a bitmap memory with a capacity of one page, while the band bitmap method has a bitmap memory with a capacity of a fraction of a page.

従つて、バンドビツトマツプ方式は、メモリ容
量を小にでき、低価格化が可能となるが、スルー
プツトが低下する場合があり、この改善が要請さ
れていた。
Therefore, although the band bit map method can reduce the memory capacity and reduce the cost, it may reduce the throughput, and there has been a demand for improvements in this area.

〔従来の技術〕[Conventional technology]

第3図は係るバンドビツトマツプ方式の従来の
ページプリンタ制御ユニツトの構成図である。
FIG. 3 is a block diagram of a conventional page printer control unit using the band bitmap method.

図中、1はコードメモリであり、1ページ分の
印刷データを格納するもの、2はパターン変換メ
モリ(手段)であり、コードメモリ1の印刷デー
タを対応する印刷ビツトパターンに変換するも
の、3はビツトマツプメモリであり、数分の1ペ
ージ分のビツトパターンを格納するもの、4は制
御部であり、マイクロプロセツサで構成され、コ
ードメモリ1のリード/ライト制御、ビツトマツ
プメモリのリード/ライト制御等を行うものであ
り、コードメモリ1のライトアドレスレジスタ4
0、リードアドレスレジスタ41、ビツトマツプ
メモリのライト垂直(Y)アドレスレジスタ42
等を有するもの、5はデータ転送回路であり、印
字機構制御部9からの周期的な同期信号に応じて
ビツトマツプメモリ3の1ライン分のビツトパタ
ーンを読出し、パラ・シリ変換して1ライン分の
シリアルデータを印字機構制御部9へ転送するも
の、6はアドレス切替回路であり、制御部(以下
MPUという)4のバス切替信号によつてライト
アドレス側a、リードアドレス側bに切替わるも
の、7はデータ切替回路であり、前述のバス切替
信号によつて、ライトデータバスB2側a、リー
ドデータバスB5側bに切替わるもの、8はリー
ドアドレス部であり、リード水平アドレスレジス
タとリード垂直アドレスレジスタを有するもの、
9は印字機構制御部であり、印字送りに同期し
て、1ライン分づつ記録(印字)を行うものであ
り、同期信号によりデータ転送回路5から1ライ
ン分のシリアルデータをえるものである。
In the figure, 1 is a code memory that stores print data for one page, 2 is a pattern conversion memory (means) that converts the print data in the code memory 1 into a corresponding print bit pattern, 3 4 is a bit map memory that stores bit patterns for a fraction of a page, and 4 is a control unit that is composed of a microprocessor and controls read/write of the code memory 1 and read/write of the bit map memory. It performs write control, etc., and is the write address register 4 of the code memory 1.
0, read address register 41, bitmap memory write vertical (Y) address register 42
5 is a data transfer circuit which reads one line of bit pattern from the bit map memory 3 in response to a periodic synchronization signal from the printing mechanism control section 9, converts it from parallel to serial, and converts it into one line. 6 is an address switching circuit that transfers the serial data of 1 to the printing mechanism control unit 9, and
7 is a data switching circuit that switches between the write data bus B2 side a and the read address side B2 by the bus switching signal 4 (referred to as MPU). 8 is a read address section, which has a read horizontal address register and a read vertical address register;
Reference numeral 9 denotes a printing mechanism control section, which performs recording (printing) one line at a time in synchronization with print feeding, and obtains one line of serial data from the data transfer circuit 5 in response to a synchronization signal.

第4図は従来技術の説明図である。 FIG. 4 is an explanatory diagram of the prior art.

バンドビツトマツプメモリを用いる場合には、
1ページ分の容量がないため、リングバツフア制
御を用いる。即ち、第4図A,B,Cに示す如
く、リード側とライト側の垂直アドレスポインタ
R、Wを持ち、リード側、ライト側とも、メモリ
3の終点に達すると、先頭に戻るという制御を用
いる。
When using band bitmap memory,
Since there is not enough capacity for one page, ring buffer control is used. That is, as shown in FIGS. 4A, B, and C, it has vertical address pointers R and W on the read side and write side, and controls to return to the beginning when the end point of the memory 3 is reached on both the read side and write side. use

一方、コードメモリ1には、印字データ各行毎
にソートされて第4図Dの如く、格納されてお
り、垂直Y1行目の印字データは、水平位置Xと
その文字コード(パターン変換メモリのアドレ
ス)であり、各行のデータ量は印字すべき文字数
によつて異なる。
On the other hand, in the code memory 1, the print data is sorted for each line and stored as shown in FIG. ), and the amount of data for each line varies depending on the number of characters to be printed.

このビツトマツプメモリ3にリードとライトを
行うには、第4図Eに示す如く、先づバス切替信
号で切替回路6,7をb側に切替、垂直アドレス
Yr水平アドレスXrをレジスタ部8からバスB4
を介し、ビツトマツプメモリ3へ与え、読出しデ
ータはバスB5を介しデータ転送回路5へ与えら
れる。水平アドレスXrを歩進させて、1ライン
分のデータを読出した後、データ転送回路5は、
読出したデータをパラ・シリ変換してシリアルデ
ータとして転送する。
To read and write to this bitmap memory 3, as shown in FIG.
Yr horizontal address Xr from register section 8 to bus B4
The read data is applied to the bitmap memory 3 via the bus B5, and the read data is applied to the data transfer circuit 5 via the bus B5. After incrementing the horizontal address Xr and reading one line of data, the data transfer circuit 5:
The read data is converted from parallel to serial and transferred as serial data.

この読出し後の転送期間は、ビツトマツプメモ
リ3のパターン書込みに用いられ、メモリ3のリ
ード動作終了後、MPU4はバス切替信号によつ
て切替回路6,7をa側に切替、垂直アドレス
Ywをレジスタ42からバスB3を介し、水平ア
ドレスXwをコードメモリ1より、ビツトパター
ンはコードメモリ1の文字コードをパターン変換
メモリ2でビツトパターンに変換し、バスB2を
介し、それぞれビツトマツプメモリ3へ与えるこ
とによつて実行される。
This transfer period after reading is used to write the pattern in the bit map memory 3. After the read operation of the memory 3 is completed, the MPU 4 switches the switching circuits 6 and 7 to the a side by the bus switching signal, and then switches the vertical address
Yw is sent from the register 42 via bus B3, the horizontal address This is done by giving

このようにして、ビツトマツプメモリ3へは印
字上読出し(リード)優先で、リードとライトが
交互に実行され、第4図A,B,Cのリングバツ
フア制御で1ページ分のビツトパターンが出力さ
れる。
In this way, reading and writing are performed alternately to the bit map memory 3, giving priority to reading over printing, and one page's worth of bit patterns is output under the ring buffer control shown in Fig. 4 A, B, and C. Ru.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このような従来技術においては、コードメモリ
1に1ページ分の印刷データが格納されて始め
て、印字開始となる。
In such conventional technology, printing starts only after one page of print data is stored in the code memory 1.

従つて、第4図Fに示す如く、コードメモリ1
への印刷データの書込み終了後、ビツトマツプメ
モリ3へのビツトパターン書込みと、ビツトマツ
プメモリ3からのビツトパターン読出しが実行さ
れ、ビツトマツプメモリ3から1ページ分のビツ
トパターンの読出しによつて1ページ分の印字の
終了後、再びコードメモリ1へ1ページ分の印刷
データを書込む動作を行つていた。
Therefore, as shown in FIG. 4F, the code memory 1
After writing the print data to the bit map memory 3, writing of the bit pattern to the bit map memory 3 and reading of the bit pattern from the bit map memory 3 are executed. After the printing of one page is completed, the operation of writing one page of print data into the code memory 1 is performed again.

このため、従来技術では、1ページ印字終了
後、このコードメモリ1の書込みが終了するまで
印字開始ができず、1ページ終了後次の用紙をロ
ードするなどの間にコードメモリ1の書込みが終
了していないと連続印字を行わせることができ
ず、スループツトが低下するという問題が生じ、
係るバンドビツトマツプ方式のプリンタの高速化
の阻害となつていた。
For this reason, in the conventional technology, after printing one page, printing cannot be started until writing to code memory 1 is finished, and writing to code memory 1 ends while loading the next sheet after finishing one page. If not, continuous printing will not be possible and throughput will be reduced.
This has been an obstacle to increasing the speed of such band bit map printers.

本発明は、上記問題点に鑑み、1ページの印刷
中に次ページのデータの準備をして、連続印刷を
可能とするページプリンタ制御装置を提供するこ
とを目的とする。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, an object of the present invention is to provide a page printer control device that prepares data for the next page while printing one page and enables continuous printing.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の原理説明図である。 FIG. 1 is a diagram explaining the principle of the present invention.

第1図A中、第3図で示したものと同一のもの
は同一の記号で示してあり、1a,1bは各々コ
ードメモリであり、各々1ページ分の印刷データ
を格納しうるもの、10は判定手段であり、ビツ
トマツプメモリ3の書込みアドレス(垂直アドレ
スYw)と、読出しアドレス(垂直アドレスYr)
を比較し、ビツトマツプメモリ3への書込みに余
裕があるかを判定するものである。
In FIG. 1A, the same parts as those shown in FIG. is a determination means, which uses the write address (vertical address Yw) and read address (vertical address Yr) of the bit map memory 3.
This is to determine whether there is enough room for writing to the bitmap memory 3.

そして、書込みに余裕があるときは、書込みサ
イクルに空いているコードメモリに次ページの印
刷データを書込むものである。
Then, when there is room for writing, print data for the next page is written in the code memory that is available during the write cycle.

〔作用〕[Effect]

ビツトマツプメモリ3への読出し時間は1ライ
ン分読むため一定であるのに対し、書込み時間は
1行の文字数等によつて差が生じる。
The reading time to the bit map memory 3 is constant because one line is read, whereas the writing time varies depending on the number of characters in one line, etc.

従つて、ビツトマツプメモリ3上で、第1図B
に示す如く、未読出しビツトパターンを示す読出
し残量がd1,d2の如く変わる場合がある。
Therefore, on the bitmap memory 3, FIG.
As shown in FIG. 2, the remaining read amount indicating the unread bit pattern may change as d 1 and d 2 .

この読出し残量はビツトマツプメモリ3の読出
しアドレスと書込みアドレスの差からわかり、こ
れによつて書込みに余裕がある(書込み残量が
大)時は、第1図Bの如く、ビツトマツプメモリ
3へのビツトパターンの書込みを止めて、空いて
いるコードメモリ1a又は1bに次ページの印刷
データの書込みを行うようにしている。
The remaining read capacity can be determined from the difference between the read address and the write address of the bit map memory 3, and when there is a margin for writing (the remaining write capacity is large), the bit map memory 3 The writing of the bit pattern to the code memory 1a or 1b is stopped, and the print data of the next page is written to the vacant code memory 1a or 1b.

従つて、1ページの印刷動作中に次ページの印
刷データの準備ができるので、1ページの印刷終
了後のコードメモリ1への印刷データ格納に要す
る時間を短縮でき、連続印刷が可能となり、スル
ープツトが向上する。
Therefore, since the print data for the next page can be prepared while printing one page, the time required to store the print data in the code memory 1 after printing one page can be shortened, making continuous printing possible and reducing throughput. will improve.

〔実施例〕〔Example〕

(a) 一実施例の説明 第2図は本発明の一実施例構成図である。 (a) Description of one embodiment FIG. 2 is a configuration diagram of an embodiment of the present invention.

図中、第1図及び第3図で示したものと同一の
ものは同一の記号で示してあり、10aは偏差回
路であり、ライト垂直アドレスYwとリード垂直
アドレスYrとの偏差(絶対値)をとるもの、1
0bは比較回路であり、偏差回路10aの偏差と
所定値nとを比較し、偏差が所定値n以上なら余
裕信号をMPU4へ発するもの、40a,40b
は各々書込(ライト)アドレスレジスタであり、
各々コードメモリ1a,1bへ書込アドレスを与
えるもの、41a,41bは各々読出(リード)
アドレスレジスタであり、各々コードメモリ1
a,1bへ読出アドレスを与えるもの、43は所
定値レジスタであり、制限値である所定値nを格
納しておくものであり、11はメモリ切替回路で
あり、パターン変換メモリ2とコードメモリ1
a,1bとの接続をMPU4からのメモリ切替信
号によつて切替えるものである。
In the figure, the same parts as those shown in FIGS. 1 and 3 are indicated by the same symbols, and 10a is a deviation circuit, which is the deviation (absolute value) between the write vertical address Yw and the read vertical address Yr. Those who take 1
0b is a comparison circuit that compares the deviation of the deviation circuit 10a with a predetermined value n, and issues a margin signal to the MPU 4 if the deviation is greater than or equal to the predetermined value n; 40a, 40b;
are each write address registers,
41a and 41b respectively give write addresses to code memories 1a and 1b, and read (read)
address registers, each code memory 1
43 is a predetermined value register that stores a predetermined value n, which is a limit value; 11 is a memory switching circuit that connects pattern conversion memory 2 and code memory 1;
The connection with a and 1b is switched by a memory switching signal from the MPU 4.

次に第2図構成の動作について説明する。 Next, the operation of the configuration shown in FIG. 2 will be explained.

先づ、コードメモリ1aに書込アドレスをレジ
スタ40aより、書込データ(印刷データ)をバ
スB1に与えて、1ページ分の印刷データを格納
する。
First, a write address is given to the code memory 1a from the register 40a, write data (print data) is given to the bus B1, and print data for one page is stored.

1ページ分の印刷データを格納し終つたら、メ
モリ切替信号によつてメモリ切替回路11をd側
にし、コードメモリ1aとパターン変換メモリ2
を接続し、印刷開始とする。
When one page of print data has been stored, the memory switching circuit 11 is set to the d side by the memory switching signal, and the code memory 1a and pattern conversion memory 2 are switched to the d side.
Connect and start printing.

即ち、前述の如く、データ転送終了信号によつ
てMPU4はバス切替信号により、切替回路6,
7をb側に切替え、リードアドレスの示すビツト
パターンをビツトマツプメモリ3よりデータ転送
回路5に読出す。データ転送回路5のシリアルデ
ータの印字機構制御部9への転送中は、バス切替
信号によつて切替回路6,7をa側に切替え、コ
ードメモリ1aの内容をパターン変換メモリ2で
ビツトパターンに変換し、バスB2を介し、ライ
ト垂直アドレスYw、水平アドレスXwの示すビ
ツトマツプメモリ3上の位置に書込む。
That is, as described above, in response to the data transfer end signal, the MPU 4 switches between the switching circuits 6, 6, and 6 in response to the bus switching signal.
7 to the b side, and the bit pattern indicated by the read address is read from the bit map memory 3 to the data transfer circuit 5. During the transfer of serial data from the data transfer circuit 5 to the printing mechanism control section 9, the switching circuits 6 and 7 are switched to the a side by the bus switching signal, and the contents of the code memory 1a are converted into a bit pattern by the pattern conversion memory 2. It is converted and written to the location on the bitmap memory 3 indicated by the write vertical address Yw and horizontal address Xw via the bus B2.

このようにして、ビツトマツプメモリ3へのビ
ツトパターンのリード/ライトをリード優先で交
互に繰返す。尚、リード垂直アドレスYrはデー
タ転送終了信号の到来毎に歩進する。
In this way, bit pattern reading/writing to the bit map memory 3 is alternately repeated with read priority. Note that the read vertical address Yr increments every time a data transfer end signal arrives.

一方、判定手段10では、偏差回路10aはラ
イト垂直アドレスYwとリード垂直アドレスYrと
の偏差をとり、比較回路10bは偏差とレジスタ
43の所定値nを比較する。
On the other hand, in the determining means 10, the deviation circuit 10a calculates the deviation between the write vertical address Yw and the read vertical address Yr, and the comparison circuit 10b compares the deviation with a predetermined value n of the register 43.

もし、ビツトマツプメモリ3への書込みが、デ
ータ転送回路5へ読出しより早い場合には、ビツ
トマツプメモリ3への書込み済データ量と読出し
済データ量との差(読出し量)が大となり、偏差
が大きくなる。
If writing to the bit map memory 3 is faster than reading to the data transfer circuit 5, the difference between the amount of data written to the bit map memory 3 and the amount of data read out (read amount) becomes large, and the deviation becomes larger.

この偏差が所定値nを越えると比較回路10b
は、余裕信号をMPU4へ発する。
If this deviation exceeds a predetermined value n, the comparison circuit 10b
issues a margin signal to MPU4.

MPU4はこれによつてメモリ切替信号を発し、
メモ切替回路11は第2図の如くc側に接続し、
コードメモリ1aとパターン変換メモリ2との接
続を断つ。
MPU4 issues a memory switching signal in response to this,
The memo switching circuit 11 is connected to the c side as shown in FIG.
The connection between the code memory 1a and the pattern conversion memory 2 is cut off.

このため、ビツトマツプメモリ3へのビツトパ
ターンの書込みは中断される。
Therefore, writing of the bit pattern to the bit map memory 3 is interrupted.

この間、MPU4はライトアドレスレジスタ4
0bにより書込アドレスをバスB1より印刷デー
タを与え、コードメモリ1bに次ページの印刷デ
ータを格納する。
During this time, MPU4 writes write address register 4.
0b, a write address is given to the print data from the bus B1, and the print data of the next page is stored in the code memory 1b.

この間切替回路6,7は、パス切替信号によつ
てb側にしておき、いつでもビツトマツプメモリ
3へのデータ転送回路5へのリードを可能とす
る。
During this time, the switching circuits 6 and 7 are set to the b side by the path switching signal, so that data can be read from the bitmap memory 3 to the data transfer circuit 5 at any time.

MPU4は判定手段10の余裕信号を監視し、
偏差回路10aの偏差(読出し残量)が小となり
所定値n以下となつて比較回路10bから余裕信
号が発せられなくなると、MPU4はメモリ切替
信号によつてメモリ切替回路11をd側に切替
え、再びコードメモリ1aとパターン変換メモリ
2を接続する。従つて、書込みサイクルでは、ビ
ツトマツプメモリ3にコードメモリ1aの印刷デ
ータ対応のビツトパターンが書込まれる。
The MPU 4 monitors the margin signal of the determination means 10,
When the deviation (read remaining amount) of the deviation circuit 10a becomes small and becomes less than the predetermined value n, and no margin signal is emitted from the comparison circuit 10b, the MPU 4 switches the memory switching circuit 11 to the d side using the memory switching signal. The code memory 1a and pattern conversion memory 2 are connected again. Therefore, in the write cycle, a bit pattern corresponding to the print data in the code memory 1a is written into the bitmap memory 3.

このようにして、1ページ分の印刷動作が終了
すると、MPU4は、コードメモリ1bに次ペー
ジの残量の印刷データを書込んで、印刷開始す
る。この時は、ビツトマツプメモリ3への書込み
のため、メモリ切替回路11はc側に切替わり、
コードメモリ1bとパターン変換メモリ2が接続
される。
When the printing operation for one page is thus completed, the MPU 4 writes the remaining amount of print data for the next page into the code memory 1b and starts printing. At this time, in order to write to the bitmap memory 3, the memory switching circuit 11 switches to the c side.
Code memory 1b and pattern conversion memory 2 are connected.

このようにして、1ページの印刷動作中に次ペ
ージの印刷データの準備ができ、1ページの印刷
終了後次ページの印刷開始までの時間を短時間に
できる。
In this way, the print data for the next page can be prepared during the printing operation of one page, and the time from the end of printing one page to the start of printing the next page can be shortened.

(b) 他の実施例の説明 上述の実施例において、ビツトマツプメモリ3
の読出し残量が大となると、コードメモリ1bへ
の印刷データの書込みを、予め定めた書込みサイ
クルのみならず読出しサイクルにも行つている
が、MPUの能力に応じて、これを書込みサイク
ルのみ行つてもよい。
(b) Description of other embodiments In the above embodiment, the bitmap memory 3
When the remaining amount of read data becomes large, the print data is written to the code memory 1b not only in the predetermined write cycle but also in the read cycle. It's good to wear.

又、読出し残量を垂直アドレスの比較、即ちラ
イン数の比較によつているが、バイト数の比較に
よつて行つてもよい。
Further, although the remaining read amount is determined by comparing vertical addresses, that is, by comparing the number of lines, it may also be determined by comparing the number of bytes.

更に、ビツトマツプメモリ3の読出しを1ラス
タ分のバイト数毎に行つているが、例えば2バイ
ト読出して、2バイトの転送中に書込みを行うよ
うにサイクルを定めてもよい。
Furthermore, although the bit map memory 3 is read every byte of one raster, the cycle may be determined such that, for example, 2 bytes are read and writing is performed while 2 bytes are being transferred.

以上本発明を実施例により説明したが、本発明
は本発明の主旨に従い種々の変形が可能であり、
本発明からこれらを排除するものではない。
Although the present invention has been described above with reference to examples, the present invention can be modified in various ways according to the gist of the present invention.
These are not excluded from the present invention.

〔発明の効果〕〔Effect of the invention〕

以上説明した様に、本発明によれば、次の効果
を奏する。
As explained above, according to the present invention, the following effects are achieved.

書き込みと読み出しを交互に行うバンドビツ
トマツプメモリの1頁のデータの書き込み中で
あつても、書き込みに余裕がある時は、書き込
みを中断し、次ページの印刷データをコードメ
モリに準備するため、安価なバンドビツトマツ
プメモリを用いても、連続印刷時のスループツ
トを向上できる。
Even if one page of data is being written to the band bitmap memory, which alternately writes and reads data, if there is enough room to write, the writing is interrupted and the next page of print data is prepared in the code memory. Even if an inexpensive band bitmap memory is used, the throughput during continuous printing can be improved.

バンドビツトマツプメモリの書込みアドレス
と読出しアドレスの比較で、書込み余裕を判定
するので、簡易に且つ正確に書込み余裕を判定
できる。
Since the write margin is determined by comparing the write address and the read address of the band bit map memory, the write margin can be easily and accurately determined.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理説明図、第2図は本発明
の一実施例構成図、第3図は従来技術の構成図、
第4図は従来技術の説明図である。 図中、1,1a,1b……コードメモリ、2…
…パターン変換メモリ、3……ビツトマツプメモ
リ、4……制御部、10……判定手段。
FIG. 1 is a diagram explaining the principle of the present invention, FIG. 2 is a configuration diagram of an embodiment of the present invention, and FIG. 3 is a configuration diagram of a prior art.
FIG. 4 is an explanatory diagram of the prior art. In the figure, 1, 1a, 1b...code memory, 2...
. . . pattern conversion memory, 3 . . . bitmap memory, 4 . . . control section, 10 . . . determination means.

Claims (1)

【特許請求の範囲】 1 1ページ分の印刷データを格納するコードメ
モリ1と、 該コードメモリ1の内容を印刷すべきビツトパ
ターンに変換するパターン変換手段2と、 数分の1ページ分のビツトパターンを格納しう
るビツトマツプメモリ3とを有し、 書込みアドレスに従い該ビツトパターンを該ビ
ツトマツプメモリ3に書込む書込みサイクルと、
読出しアドレスに従い該ビツトマツプメモリ3か
ら該ビツトパターンを読出す読出しサイクルを交
互に実行して、1ページ分の印刷すべきビツトパ
ターンを出力するページプリンタ制御装置におい
て、 該コードメモリを一対1a,1b設けるととも
に、 該書込みアドレスと該読出しアドレスを比較
し、該ビツトマツプメモリ3への書込みに余裕が
あるかを判定する判定手段10を備え、該書込み
に余裕がある時には、該書込みを中断し、該書込
みサイクル中に該一対のコードメモリ1a,1b
の内空いているコードメモリに次のページの印刷
データを書込むようにしたことを 特徴とするページプリンタ制御装置。
[Scope of Claims] 1. A code memory 1 that stores print data for one page, a pattern converting means 2 that converts the contents of the code memory 1 into a bit pattern to be printed, and a bit pattern for a fraction of a page. a bit map memory 3 capable of storing a pattern; a write cycle for writing the bit pattern into the bit map memory 3 according to a write address;
In a page printer control device that outputs bit patterns to be printed for one page by alternately executing a read cycle of reading out the bit pattern from the bit map memory 3 according to the read address, the code memories are arranged in a pair 1a and 1b. and determining means 10 for comparing the write address and the read address to determine whether there is enough room for writing into the bit map memory 3, and interrupting the writing when there is enough room for writing to the bitmap memory 3. During the write cycle, the pair of code memories 1a, 1b
A page printer control device characterized in that print data for the next page is written into a vacant code memory.
JP62057774A 1987-03-12 1987-03-12 Page printer control Granted JPS63222864A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62057774A JPS63222864A (en) 1987-03-12 1987-03-12 Page printer control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62057774A JPS63222864A (en) 1987-03-12 1987-03-12 Page printer control

Publications (2)

Publication Number Publication Date
JPS63222864A JPS63222864A (en) 1988-09-16
JPH0533913B2 true JPH0533913B2 (en) 1993-05-20

Family

ID=13065214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62057774A Granted JPS63222864A (en) 1987-03-12 1987-03-12 Page printer control

Country Status (1)

Country Link
JP (1) JPS63222864A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2501355B2 (en) * 1989-09-07 1996-05-29 株式会社テック Printer
JPH0435966A (en) * 1990-05-31 1992-02-06 Seikosha Co Ltd Printing data writing method
JPH04187463A (en) * 1990-11-21 1992-07-06 Matsushita Graphic Commun Syst Inc Picture print processing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58110277A (en) * 1981-12-25 1983-06-30 Fujitsu Ltd Monitor system of discharge cycle of paper for printer
JPS6121528A (en) * 1984-03-16 1986-01-30 Nec Corp Code converting system
JPS6136869A (en) * 1984-07-06 1986-02-21 テクトロニツクス・インコーポレイテツド Raster information generation
JPS6149871A (en) * 1984-08-18 1986-03-11 Hitachi Koki Co Ltd Printing-controlling method for page printer
JPS61212890A (en) * 1985-03-18 1986-09-20 日本電気株式会社 Crt display indication circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58110277A (en) * 1981-12-25 1983-06-30 Fujitsu Ltd Monitor system of discharge cycle of paper for printer
JPS6121528A (en) * 1984-03-16 1986-01-30 Nec Corp Code converting system
JPS6136869A (en) * 1984-07-06 1986-02-21 テクトロニツクス・インコーポレイテツド Raster information generation
JPS6149871A (en) * 1984-08-18 1986-03-11 Hitachi Koki Co Ltd Printing-controlling method for page printer
JPS61212890A (en) * 1985-03-18 1986-09-20 日本電気株式会社 Crt display indication circuit

Also Published As

Publication number Publication date
JPS63222864A (en) 1988-09-16

Similar Documents

Publication Publication Date Title
JPH0533913B2 (en)
JPS58117036A (en) Print controller
JPS63182150A (en) Laser printer controller
JPS60141573A (en) Page printer
JPS61131119A (en) Page memory managing system
JPS6372556A (en) Scaled-up printing system
JP2523213B2 (en) Page printer print control method
KR100200690B1 (en) Blank data processing method in printer
JP2630114B2 (en) High-speed two-printer controller
JPS61131033A (en) Control system of ring buffer
JP3143118B2 (en) Printer and print image pattern development method
JPS61100472A (en) Printer-controlling system
KR200146385Y1 (en) Inkjet printer system of dual bus structure for bus switch
JPS6349437A (en) Printing data control system
JPH0937000A (en) Printer
JPS6349824A (en) Printer control system
JP2712414B2 (en) Image storage circuit
JPH0483674A (en) Data output device
JPS63216772A (en) Printing-controlling system
JPS6255167B2 (en)
JPS60136824A (en) Printer control device
JPH0516452A (en) Printer
JPH0520178A (en) Data transfer controller
JPH07248965A (en) Controller for image forming device
JPH0520254A (en) Printer

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term