JPH05315586A - Manufacture of charge-transfer device - Google Patents

Manufacture of charge-transfer device

Info

Publication number
JPH05315586A
JPH05315586A JP4146598A JP14659892A JPH05315586A JP H05315586 A JPH05315586 A JP H05315586A JP 4146598 A JP4146598 A JP 4146598A JP 14659892 A JP14659892 A JP 14659892A JP H05315586 A JPH05315586 A JP H05315586A
Authority
JP
Japan
Prior art keywords
charge transfer
region
conductivity type
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4146598A
Other languages
Japanese (ja)
Inventor
Shigeto Maekawa
Naofumi Murata
Hidekazu Yamamoto
繁登 前川
秀和 山本
直文 村田
Original Assignee
Mitsubishi Electric Corp
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, 三菱電機株式会社 filed Critical Mitsubishi Electric Corp
Priority to JP4146598A priority Critical patent/JPH05315586A/en
Publication of JPH05315586A publication Critical patent/JPH05315586A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE:To prevent uneven potential levels which act as an obstacle to the transfer of electrical charge from being produced in a charge-transfer device possessed of two different potential levels (dopant level) under each electrode. CONSTITUTION:A first transfer electrode 3 is formed, then a photoresist 4 is provided spreading over a part of the electrode 3 and an N-type semiconductor layer 2 as a part of a second transfer electrode forming region, P-type element 20 is injected at such an energy level that it forms n<-> layer 6a just under the first transfer electrode penetrating through it, the resist 4 is removed, and P-type element 22 is injected at such an energy level that it forms an n<-> layer 6b just under a second transfer electrode without penetrating through the first transfer electrode 3.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】この発明は、電荷転送素子(CC FIELD OF THE INVENTION This invention relates to a charge transfer device (CC
D)の製造方法に関し、特に1つの電極に2つの異なる電位レベルを有するタイプの電荷転送素子の製造方法に関するものである。 Relates to a process for the preparation of D), a method for producing a type of charge transfer device particularly with two different potential levels to one electrode.

【0002】 [0002]

【従来の技術】図8は、個々の電荷転送用ポリシリコン電極に2つの異なる電位レベル(ドーパントレベル)をもつ従来の電荷転送素子の各製造過程における断面図である。 BACKGROUND ART FIG. 8 is a cross-sectional view of each manufacturing process of the conventional charge transfer device with two different potential levels to the individual charge transfer polysilicon electrode (dopant level). すなわち図8において、2はp型基板1に形成された埋込チャネル形成用n型半導体層であり、該n型半導体層2表面の所定部分には各転送電極の第2の電位レベルとなるn -領域6が形成されている。 That is, in FIG. 8, 2 is an n-type semiconductor layer for buried channel formation are formed in the p-type substrate 1, a second potential level of each transfer electrode in a predetermined portion of the n-type semiconductor layer 2 surface n - region 6 is formed. さらに上記n Furthermore, the above-mentioned n
型半導体層2上にはシリコン酸化膜16を介して第1の電荷転送電極3と第2の電荷転送電極8とが交互に、それぞれ上記n -領域6が下方に位置するようにして形成されている。 -Type semiconductor layer on 2 the first charge transfer electrodes 3 through the silicon oxide film 16 and the second charge transfer electrodes 8 is alternately each of the above n - it is formed so as to region 6 is positioned below ing. また、上記第1の電荷転送電極3と第2の電荷転送電極8との間はシリコン酸化膜19によって絶縁されている。 Further, between the first charge transfer electrodes 3 and the second charge transfer electrodes 8 are insulated by the silicon oxide film 19.

【0003】次に製造方法について説明する。 [0003] Next, the manufacturing method will be described. まず、図8(a) に示すように、p型半導体基板1上に埋込チャネル形成用n型半導体層2を形成し、その表面に酸化膜1 First, as shown in FIG. 8 (a), a buried channel forming n-type semiconductor layer 2 is formed on the p-type semiconductor substrate 1, oxide film 1 on the surface
6を形成する。 6 to the formation. 次に図8(b) に示すように、基板全面にCVD法により窒化膜を設け、これを写真製版技術によりパターニングして所定形状の窒化膜10を形成し、これをマスクとしてボロン等のp型不純物20を注入して第1及び第2の転送電極の第2の電位レベルとなるn - Next, as shown in FIG. 8 (b), a nitride film provided by the CVD method on the entire surface of the substrate, and patterned by photolithography to form a nitride film 10 having a predetermined shape, p boron or the like as a mask n which is a second potential level of the first and second transfer electrodes by injecting impurity 20 -
領域6を形成する。 Forming a region 6.

【0004】次いで図8(c) に示すように、上記窒化膜10を除去した後、全面にポリシリコン層を形成し、これを写真製版技術を用いてパターニングして所定形状の第1の電荷転送電極3を得る。 [0004] Then, as shown in FIG. 8 (c), after removing the nitride film 10, formed on the entire surface of the polysilicon layer, a first charge of a predetermined shape by patterning using the photolithographic technique obtaining transfer electrodes 3. 次に上記第1の電荷転送電極3を覆うように全面にシリコン酸化膜19を形成した後、さらに全面にポリシリコン層を形成し、これを写真製版技術を用いてパターニングして所定形状の第2の電荷転送電極8を得る(図8(d) )。 Then after forming a silicon oxide film 19 on the entire surface to cover the first charge transfer electrodes 3, further polysilicon layer is formed on the entire surface, a predetermined shape by patterning using the photolithographic technique obtaining a second charge transfer electrode 8 (FIG. 8 (d)).

【0005】次に動作について説明する。 [0005] Next, the operation will be described. 図9に示すように、電荷の転送は2相駆動で実施する。 As shown in FIG. 9, transfer of charge is carried out in two-phase drive. すなわち第1 That is, the first
の電荷転送電極3と第2の電荷転送電極8とにそれぞれ異なる相のクロックφ1 ,φ2 を印加し適当なクロック電位を与えることで、電荷を紙面右方から左方に転送していくことができる。 Clock φ1 charge transfer electrodes 3 and the second different phases and the charge transfer electrodes 8 of, by giving an appropriate clock potential applied to .phi.2, is to continue to transfer to the left charge from the paper right it can.

【0006】 [0006]

【発明が解決しようとする課題】従来の電荷転送素子の製造方法は以上のように構成されており、第2の電位レベルとなる低濃度(n - )領域に対し、第1及び第2の電荷転送電極がそれぞれ別々に形成されており、各電極形成時のパターニング時の写真製版技術の精度限界のために各電極の端部の上記低濃度(n - )領域端部に対するずれが生じ、転送時の電位レベルに余計な凸凹が発生し、電荷転送の妨げになってしまうという問題点があった。 Conventional method of manufacturing a charge transfer device which [0005] is constituted as described above, a low concentration as a second potential level (n -) with respect to regions, the first and second charge transfer electrodes are separately formed, the low density end of each electrode to the accuracy limitations of photolithography of patterning during the electrode formation - deviation occurs with respect to area end portion, (n) unnecessary irregularities occur to the potential level at the time of transfer, there is a problem that hinders charge transfer.

【0007】この発明は上記のような問題点を解消するためになされたもので、第2の電位レベルとなる低濃度領域と第1及び第2の電荷転送電極とのエッジを高精度に一致させることのできる電荷転送素子の製造方法を提供することを目的とする。 [0007] The present invention has been made to solve the above problems, matching low concentration region becomes the second potential level and the edges of the first and second charge transfer electrodes with high precision and to provide a manufacturing method of a charge transfer device which can be.

【0008】 [0008]

【課題を解決するための手段】この発明に係る電荷転送素子の製造方法は、第1導電型の電荷転送用半導体層上に第1の電荷転送電極を形成した後、該電極をマスクの一部として用いて第1導電型の不純物注入を行い、電荷転送領域の低濃度領域を形成するようにしたものである。 Means for Solving the Problems A method of manufacturing a charge transfer device according to the present invention, after forming the first charge transfer electrode on the first conductivity type of the charge transfer semiconductor layer, the electrode of the mask one perform impurity implantation of the first conductivity type is used as part, but which is adapted to form a low concentration region of the charge transfer region.

【0009】 [0009]

【作用】この発明においては、マスクの一部に第1の転送電極を用いて第2導電型の不純物を注入して電荷転送領域の低濃度領域を形成するようにしたから、低濃度領域が上記第1の転送電極に対してセルフアラインで形成され、低濃度領域と転送電極両者のエッジずれが起こらず、従って電位レベルの余分な凸凹が発生せずスムーズな電荷の転送が可能となる。 [Action] In this invention, it is so arranged to form a low concentration region of the part to the first impurity injected to the charge transfer region of the second conductivity type using the transfer electrodes of the mask, a low concentration region is formed in self-alignment with respect to the first transfer electrodes, it does not occur edge shift of the transfer electrodes both a low density region, thus it is possible to transfer smoothly charge does not occur extra uneven potential levels.

【0010】 [0010]

【実施例】以下、この発明の一実施例による電荷転送素子の製造方法を図について説明する。 EXAMPLES A description is given of a method of manufacturing the charge transfer device according to an embodiment of the present invention. 図1はこの発明の一実施例による電荷転送素子の各製造工程における断面図であり、図において、図8と同一符号は同一または相当部分を示し、4は第1の転送電極3の中央部から第2 Figure 1 is a cross-sectional view in each process of manufacturing the charge transfer device according to an embodiment of the present invention. In the figure, the same reference numerals as in FIG. 8 denote the same or corresponding parts, four central portion of the first transfer electrodes 3 from the second
の転送電極が形成されるn型半導体層2の中央部にかけて形成されたフォトレジストである。 A photoresist formed to the center portion of the transfer n-type semiconductor layer 2 in which the electrode is formed of.

【0011】次に製造方法について説明する。 [0011] Next, the manufacturing method will be described. まず、図1(a) に示すように、従来と同様にして、p型半導体基板1上に形成されたn型半導体層2上にシリコン酸化膜16を介してポリシリコン層を形成し、これを写真製版技術を用いてパターニングして所定形状の第1の電荷転送電極3を得る。 First, as shown in FIG. 1 (a), conventional in the same way, through the silicon oxide film 16 and a polysilicon layer is formed on the n-type semiconductor layer 2 formed on the p-type semiconductor substrate 1, which obtaining a first charge transfer electrode 3 of a predetermined shape is patterned by photolithography to.

【0012】次いで図1(b) に示すように、写真製版技術により、第1の転送電極3と、後に第2の転送電極が設けられる、隣接するn型半導体層2のそれぞれの中間にそのエッジがくるようにフォトレジスト4を形成する。 [0012] Then, as shown in FIG. 1 (b), by photolithography, the first transfer electrodes 3, second transfer electrodes are provided later, its respective adjacent n-type semiconductor layer 2 intermediate edge to form a photoresist 4 to come. 続いて、第1の転送電極3を通過するが、フォトレジスト4は通過しない程度のエネルギーでp型物質20 Subsequently, while passing through the first transfer electrode 3, p-type material 20 with a degree of energy photoresist 4 does not pass through
をイオン注入し、第1の転送電極3の下に第2の電位レベルとなるn -領域6aを形成する。 The ions are implanted, n becomes the second potential level below the first transfer electrodes 3 - to form a region 6a. この時同時にフォトレジスト4に覆われていないn型半導体層2表面にn n At this time not at the same time covered by the photoresist 4 n-type semiconductor layer 2 surface
--領域5が形成される。 - region 5 is formed.

【0013】次に上記第1の転送電極3を通過しない程度のエネルギーでn型物質21をイオン注入し、上記n [0013] Then an n-type material 21 with the energy of a degree that does not pass through the first transfer electrodes 3 and the ion implantation, the n
--領域5をn +領域7に反転させる(図1(c) )。 - reversing the region 5 to the n + region 7 (Fig. 1 (c)). さらに図1(d) に示すように、フォトレジスト4を除去した後、上記第1の転送電極3を通過しない程度のエネルギーでp型物質22を注入し、フォトレジスト4で覆われていた領域のn型半導体層2に、第2の転送電極の下方に位置するn -領域6bを形成し、同時に上記n +領域7を埋込チャネル形成用n型半導体層2と同一な電位レベルに戻す。 As further shown in FIG. 1 (d), after removing the photoresist 4, implanting p-type material 22 with the energy of a degree that does not pass through the first transfer electrodes 3, it was covered by the photoresist 4 region to the n-type semiconductor layer 2, n is positioned below the second transfer electrodes - the area 6b is formed, returning to the same potential level to the n + region 7 and the buried channel forming n-type semiconductor layer 2 at the same time .

【0014】最後に図1(e) に示すように、上記第1の電荷転送電極3を覆うように全面にシリコン酸化膜19 [0014] Finally, as shown in FIG. 1 (e), the first silicon oxide film on the entire surface to cover the charge transfer electrodes 3 19
を形成した後、さらに全面にポリシリコン層を形成し、 After forming the further polysilicon layer is formed on the entire surface,
これを写真製版技術を用いてパターニングして所定形状の第2の電荷転送電極8を得る。 Obtaining a second charge transfer electrodes 8 of a predetermined shape by patterning using the photolithographic technique.

【0015】このように本実施例によれば、第1の転送電極3形成後、該電極3と隣接するn型半導体層2との境界部に跨がるフォトレジスト4を設けてp型物質20 According to the present embodiment, after the first transfer electrodes 3 formed, p-type is provided extending over the photoresist 4 at the boundary portion between the n-type semiconductor layer 2 adjacent to the electrode 3 material 20
を注入し、第1の転送電極3の第2の電位レベルとなるn -領域6aを形成し、次いでフォトレジスト4除去後にp型物質22を注入して第2の転送電極8の第2の電位レベルとなるn -領域6bを形成するようにしたので、第1の転送電極3のエッジを中心として自己整合的に第1及び第2の転送電極3,8の第2の電位レベルとなるn -領域6a,6bが形成され、両者のエッジが一致したものとなり、その結果、各電極下での電位レベルに余分な凸凹が発生せず、スムーズな電荷の転送が可能となる。 Injected, n the first second potential level of the transfer electrodes 3 - a region 6a is formed, and then the photoresist 4 is removed after the p-type material 22 by injecting the second transfer electrodes 8 second n becomes the potential level - because so as to form a region 6b, the self-aligning manner a first and second second potential level of the transfer electrodes 3 and 8 about the first edge of the transfer electrodes 3 n - region 6a, 6b is formed, it is assumed that both edges match, as a result, does not occur extra irregularities to the potential level under each electrode, it is possible to transfer smoothly charge.

【0016】なお上記実施例では、p型不純物20を注入する際に、転送電極3パターニング時のレジストを除去して新たにフォトレジスト4を設けるようにしたが、 [0016] Note that in the above embodiment, when injecting a p-type impurity 20, has been to newly provide a photoresist 4 is removed the resist at the time of the transfer electrodes 3 is patterned,
図10に示すように、第1の転送電極3を形成する時のフォトレジストを除去しないでフォトレジスト4を形成したり、第1の転送電極3形成時に同時にその上部にC As shown in FIG. 10, or a photoresist 4 without removing the photoresist at the time of forming the first transfer electrodes 3, at the same time on top during the first transfer electrodes 3 formed C
VD酸化膜を形成したりすることで(図10(a) 参照)、図10(b) の工程においてp型物質20をイオン注入する場合の注入エネルギーや注入量を制御して、領域6と領域5のドーパントレベルをうまく調整することができる。 By or forming the VD oxide film (see FIG. 10 (a)), by controlling the implantation energy and implantation amount when the p-type material 20 is ion-implanted in the step of FIG. 10 (b), a region 6 it can be adjusted well dopant level of the region 5. 図10において、9は転送電極3形成時のフォトレジストまたはCVD酸化膜を示す。 10, 9 denotes a photoresist or CVD oxide film during the transfer electrodes 3 formed.

【0017】次に本発明の第2の実施例による電荷転送素子の製造方法を図2に基づいて説明する。 [0017] Next a method of manufacturing the charge transfer device according to a second embodiment of the present invention will be described with reference to FIG. この実施例では、第1及び第2の転送電極3,8下の第2の電位レベルとなるn -領域6a,6bをそれぞれ個別のフォトレジストをマスクとして形成するようにしたものである。 In this embodiment, n the first and second transfer electrodes 3 and 8 second potential level below - is obtained so as to form regions 6a, respectively a separate photoresist 6b as a mask.

【0018】以下、製造方法について説明する。 [0018] In the following, a manufacturing method will be described. まず、 First of all,
図2(a) に示すように、従来と同様にn型半導体層2上に、全面にポリシリコン30,CVD窒化膜を順次形成し、CVD窒化膜を所定形状にパターニングして、ポリシリコン30をパターニングする際のマスクとなるCV As shown in FIG. 2 (a), on the conventional as well as n-type semiconductor layer 2, the entire surface sequentially forming a polysilicon 30, CVD nitride film, and patterning the CVD nitride film in a predetermined shape, the polysilicon 30 CV to be a mask for patterning the
D窒化膜10とする。 And D nitride film 10.

【0019】次いで、図2(b) に示すように、写真製版技術により、後に第1の転送電極下の第2の電位レベルとなる領域のポリシリコン30が露呈するようにフォトレジスト4aを形成し、この状態で窒化膜10及びフォトレジスト4aを通過しないようなエネルギーでp型物質23をイオン注入し、第1の転送電極下の第2の電位レベルとなるn -領域6aを形成する。 [0019] Then, a photoresist 4a as shown in FIG. 2 (b), by photolithography, the first second under the transfer electrodes of the polysilicon 30 in the region a potential level after the exposed and the p-type material 23 is ion implanted at an energy that does not pass through the nitride film 10 and photoresist 4a in this state, n becomes the second potential level under the first transfer electrode - to form a region 6a.

【0020】次いで、上記フォトレジスト4aを除去した後、平坦性の良いCVD酸化膜11を基板全面に形成し(図2(c) 参照)、続いてこれをエッチバックして層厚を減少させたもの(11a)とし、上記窒化膜10を露出させる(図2(d) )。 [0020] Next, after removing the photoresist 4a, (see FIG. 2 (c)) to form a CVD oxide film 11 with good flatness of the substrate whole surface, followed by which to reduce the layer thickness by etching back the ones and (11a), exposing the nitride film 10 (Figure 2 (d)). 次いで窒化膜10を選択的に除去し、残った酸化膜11aをマスクにして、ポリシリコン30をエッチングし、第1の電荷転送電極3を形成し(図2(e) 参照)、その後、残った酸化膜11aを除去する(図2(f) )。 Then selectively removing the nitride film 10, and the remaining oxide film 11a as a mask, the polysilicon 30 is etched, the first charge transfer electrodes 3 is formed (see FIG. 2 (e)), thereafter, the remaining oxide film 11a is removed (FIG. 2 (f)).

【0021】次に図2(g) に示すように、写真製版技術により第2の転送電極下の第2の電位レベルとなる領域のn領域2が露呈するようにフォトレジスト4bを形成し、第1の転送電極3を通過しないようなエネルギーでp型物質24をイオン注入し、第2の転送電極下の第2 [0021] Next, as shown in FIG. 2 (g), n region 2 region to be the second potential level under the second transfer electrodes by photolithography to form a photoresist 4b so as to be exposed, the p-type material 24 with an energy that does not pass through the first transfer electrodes 3 and the ion implantation, the under the second transfer electrodes 2
の電位レベルのn -領域6bを形成する。 The potential level to form an n - region 6b.

【0022】そしてフォトレジスト4bを除去した後(図2(h) 参照)、上記第1の電荷転送電極3を覆うように全面にシリコン酸化膜19を形成した後、さらに全面にポリシリコン層を形成し、これを写真製版技術を用いてパターニングして所定形状の第2の電荷転送電極8 [0022] Then, after removing the photoresist 4b (see FIG. 2 (h)), after forming a silicon oxide film 19 on the entire surface to cover the first charge transfer electrode 3, the entire surface polysilicon layer formed, the second charge transfer electrodes 8 of a predetermined shape by patterning using the photolithographic technique
を得る(図2(i) )。 The obtained (FIG. 2 (i)).

【0023】以上のように、2種類のフォトレジスト4 [0023] As described above, two types of photoresist 4
a,4bを用いて第1及び第2の転送電極3,8の第2 a, the second first and second transfer electrodes 3,8 with 4b
の電位レベルとなるn -領域6a,6bをそれぞれ形成するようにしたので、第1の実施例のようにn - -領域5の不純物の濃度を調整しつつ第2の転送電極8下のn Since regions 6a, 6b were to form, respectively, n as in the first embodiment - - of a potential level n - while adjusting the concentration of the impurity region 5 below the second transfer electrodes 8 n
-領域6bを形成する必要がなく、第1の実施例に比べて不純物注入時のドーズ量の制御を容易に行うことができる。 - it is not necessary to form a region 6b, the control of the dose during the impurity implantation may be performed easily as compared with the first embodiment.

【0024】なお上記第2の実施例では、CVD酸化膜11をエッチバックするようにしたが、酸化膜11に代えてCVDタングステン膜を用い、窒化膜10に代えてCVD酸化膜を用いるようにしてもよい。 It should be noted in the above second embodiment, although the CVD oxide film 11 as etched back, using the CVD tungsten film instead of the oxide film 11, to use a CVD oxide film in place of the nitride film 10 it may be.

【0025】次に本発明の第3の実施例による電荷転送素子の製造方法を図3に基づいて説明する。 [0025] Next a third manufacturing method of a charge transfer device according to an embodiment of the present invention will be described with reference to FIG. この実施例では、CVDタングステン膜を選択形成して第1の転送電極のパターニング時のマスクとして用いるようにしたものである。 In this embodiment, in which as adapted to use as a mask during the patterning of the first transfer electrodes and selectively forming a CVD tungsten layer. 図3(a) に示すように、従来と同様にn型半導体層2上に、全面にポリシリコン30,CVD窒化膜を順次形成し、CVD酸化膜を所定形状にパターニングして第1の転送電極形成のためのマスクとなるCVD As shown in FIG. 3 (a), on the n-type semiconductor layer 2 in a conventional manner over the entire surface sequentially forming a polysilicon 30, CVD nitride film, a first transfer to pattern the CVD oxide film into a predetermined shape CVD as a mask for forming electrodes
酸化膜12とする。 The oxide film 12.

【0026】次いで図3(b) に示すように、写真製版技術により、第1の転送電極下の第2の電位レベルとなる領域のポリシリコン30が露呈するようにフォトレジスト4aを形成し、この状態でCVD酸化膜12及びフォトレジスト4aを通過しないようなエネルギーでp型物質23をイオン注入し、第1転送電極下の第2の電位レベルとなるn -領域6aを形成する。 [0026] Then, as shown in FIG. 3 (b), by photolithography, the polysilicon 30 in the region serving as the second potential level under the first transfer electrode to form a photoresist 4a so as to be exposed, the p-type material 23 is ion implanted at an energy that does not pass through the CVD oxide film 12 and the photoresist 4a in this state, n becomes the second potential level under the first transfer electrode - to form a region 6a.

【0027】次いで図3(c) に示すように、フォトレジスト4aを除去した後、タングステンの選択CVD技術により、第1転送電極用のポリシリコン30が露出している部分にのみタングステン膜13を成長させる。 [0027] Then, as shown in FIG. 3 (c), after removing the photoresist 4a, the tungsten selective CVD technique, a tungsten film 13 only in the portion where the polysilicon 30 for the first transfer electrode is exposed to grow. 次いで図3(d) に示すように、CVD酸化膜10を選択的に除去した後、完全異方性エッチング技術により、上記C Next, as shown in FIG. 3 (d), after selectively removing the CVD oxide film 10, the fully anisotropic etching technique, the C
VDタングステン膜13をマスクとしてポリシリコン3 Polysilicon 3 VD tungsten film 13 as a mask
0を所定の形状に加工して第1の電荷転送電極3とする(図3(e))。 Processing the 0 into a predetermined shape to the first charge transfer electrode 3 (FIG. 3 (e)).

【0028】以後は上記第2の実施例と同様にして、図3(f) に示すように、フォトレジスト4bを用いて第1 [0028] Thereafter in the same manner as in the second embodiment, as shown in FIG. 3 (f), first using a photoresist 4b
の転送電極3を通過しないようなエネルギーでp型物質24をイオン注入し、第2の転送電極下の第2の電位レベルのn -領域6bを形成し、その後フォトレジスト4 The p-type material 24 with an energy that does not pass through the transfer electrodes 3 and the ion implantation, the second second potential level under the transfer electrodes of the n of - forming a region 6b, then the photoresist 4
bを除去し(図3(g) 参照)、上記第1の電荷転送電極3を覆うように全面にシリコン酸化膜19を形成した後、さらに全面にポリシリコン層を形成し、これを写真製版技術を用いてパターニングして所定形状の第2の電荷転送電極8を得る(図3(h) )。 b is removed (FIG. 3 (g) refer), after forming a silicon oxide film 19 on the entire surface to cover the first charge transfer electrodes 3, further polysilicon layer is formed on the entire surface, this photolithographic obtaining a second charge transfer electrodes 8 of a predetermined shape by patterning using a technique (Fig. 3 (h)).

【0029】このような方法を用いることで、ポリシリコン膜30パターニングのためのマスクを形成する際のエッチバック工程を省略することができプロセスフローが簡略化される。 [0029] By using such a method, a process flow can be omitted an etch-back process for forming the mask for the polysilicon film 30 is patterned is simplified.

【0030】次に本発明の第4の実施例による電荷転送素子の製造方法を図4に基づいて説明する。 [0030] Next a fourth manufacturing method of a charge transfer device according to an embodiment of the present invention will be described with reference to FIG. この実施例では、第1の実施例と同様にして、第2の電位レベルとなるn -領域6aを形成した後、続いて第1の実施例よりも低濃度のn型の不純物を注入して、n - -領域をn In this embodiment, as in the first embodiment, n becomes the second potential level - after the formation of the region 6a, subsequently also injected low concentration n-type impurity than the first embodiment Te, n - - the area n
型とし、さらに第2の転送電極の第2の電位レベルとなる領域を開口するレジストを設けてp型の不純物を注入するようにしたものである。 And the mold, in which further the second region to be a potential level of the second transfer electrodes are provided a resist having an opening so as to inject a p-type impurity.

【0031】次に製造方法について説明する。 [0031] Next, the manufacturing method will be described. 図4(b) Figure 4 (b)
までは第1の実施例と同様にして形成し、続いてこの状態で、同一のフォトレジスト4と第1の電荷転送電極3 Until then formed in the same manner as the first embodiment, followed by in this state, the same photoresist 4 and the first charge transfer electrode 3
をマスクにして、n - -領域5がn型半導体層2と同程度の不純物濃度になるようにn型物質25をイオン注入する(図4(c) 参照)。 As a mask, n - - the n-type material 25 as region 5 is approximately the same impurity concentration and the n-type semiconductor layer 2 is ion-implanted (see FIG. 4 (c) refer).

【0032】その後、フォトレジスト4を除去して、図4(d) に示すように、第1の転送電極3の中間にエッジがくるようにフォトレジスト14をパターニングする。 [0032] Then, the photoresist is removed 4, as shown in FIG. 4 (d), intermediate the edges of the first transfer electrodes 3 are patterned photoresist 14 as come.
そして、第1の転送電極3を通過しないエネルギーでp Then, p in the energy does not pass through the first transfer electrodes 3
型不純物26を注入して第2の転送電極下部の第2の電位レベルとなるn -領域6bを形成する。 By implanting impurity 26 a second transfer electrode lower portion of the second potential level to form an n - region 6b. 次いでフォトレジスト14を除去し、図4(e) に示すように第2の転送電極8を形成する工程を経て素子を完成させる。 Then removing the photoresist 14, and after the step of forming a second transfer electrodes 8 as shown in FIG. 4 (e) to complete the element.

【0033】このように第1の転送電極直下のn -領域6a形成時にできたn - -領域5を予めn型に戻しておくことで、第1の実施例に比べ、第2の電位レベルとなるn -領域6b形成時のドーピングの制御を容易にすることができる。 N it was at region 6a formed - - [0033] Thus n directly under the first transfer electrode - by leaving back to advance the n-type region 5, compared with the first embodiment, the second potential level become the n - control of doping during region 6b formed can be facilitated.

【0034】次に本発明の第5の実施例による電荷転送素子の製造方法を図5に基づいて説明する。 [0034] Next a fifth manufacturing method of a charge transfer device according to an embodiment of the present invention will be described with reference to FIG. この実施例では、第2の電位レベルとなるn -領域6a,6bを形成する際のマスクとしてレジストに代えて所定の膜厚を有する酸化膜を用いるようにしたものである。 In this embodiment, n becomes the second potential level - in which areas 6a, instead of the resist as a mask for forming a 6b as an oxide film having a predetermined thickness. このような方法を用いることで、1回のイオン注入によって、各転送電極の第2の電位レベルとなるn -領域6a,6b By using such a method, by ion implantation of one, a second potential level of each transfer electrode n - region 6a, 6b
を同時に形成することができ、工程の簡略化が計れる。 Can be formed at the same time, simplification of the process can be achieved.

【0035】以下、製造方法について説明する。 [0035] In the following, the manufacturing method will be described. 図5 Figure 5
(a) に示すように、第1の実施例と同様にしてn型半導体層2上に第1の転送電極3を形成し、続いてこの表面全体にCVD法で所定の膜厚のシリコン酸化膜15を堆積する(図5(b) 参照)。 (A), the manner similar to the first embodiment of the first transfer electrodes 3 is formed on the n-type semiconductor layer 2, followed by a silicon oxide having a predetermined thickness by the CVD method on the entire the surface depositing a film 15 (see Figure 5 (b)).

【0036】次に写真製版技術を用いた酸化膜エッチングにより、図5(c) に示すように、ポリシリコン電極3 [0036] The oxide film etching using photolithography and then, as shown in FIG. 5 (c), the polysilicon electrode 3
の一部を覆うようなシリコン酸化膜パターン15aを形成し、該パターン15aをマスクとして、上方から、所定の注入エネルギーでボロン等のp型物質17のイオン注入を行うことで、第1及び第2の転送電極の第2の電位レベルとなるn -領域6a,6bを同時に形成する。 The silicon oxide film pattern 15a as a portion covering formed of, the pattern 15a as a mask, from above, by performing ion implantation of a p-type material 17, such as boron, at a given implantation energy, the first and second a second potential level of the second transfer electrode n - regions 6a, 6b are simultaneously formed.
その後、図5(d) に示すように、上記酸化膜パターン1 Thereafter, as shown in FIG. 5 (d), the oxide film pattern 1
5aを除去し、第2の転送電極8を配置してプロセスを完了する。 5a is removed, to complete the process by placing a second transfer electrodes 8.

【0037】ここで、上記ボロン等のp型物質17の注入エネルギーの設定方法について説明する。 [0037] Here, the procedure for setting the implantation energy of the p-type material 17 such as the boron. 図6(a) は図5(c) の一部拡大図である。 6 (a) is a partially enlarged view of FIG. 5 (c). 上記p型不純物17の注入エネルギーは、注入時のマスクとなる転送電極3及び酸化膜パターン15aの膜厚t1 ,t2 との関係から、 Implantation energy of the p-type impurity 17, the relationship between the thickness t1, t2 of the transfer electrodes 3 and the oxide film pattern 15a becomes a injection time of the mask,
注入される場所によって17a〜17bのような注入深さとなるように設定する必要がある。 The location to be injected such that the implantation depth, such as 17a~17b must be set.

【0038】すなわち、注入ボロン17bは酸化膜パターン15aとポリシリコン電極3が重なっているところに注入されるため、n型層2には達せず、また逆に注入ボロン17dはシリコン酸化膜16しか通過しないため、n型層2を通過してp型半導体基板1中の深いところに入るため、これら2つの場所ではn型層2のチャネルポテンシャルは変化しない。 [0038] That is, since the injection boron 17b is injected at overlapping the oxide film pattern 15a and the polysilicon electrode 3, not reach the n-type layer 2, also injected conversely boron 17d is only the silicon oxide film 16 because that does not pass, because through the n-type layer 2 into the deep in the p-type semiconductor substrate 1, these two places the channel potential of the n-type layer 2 is not changed. これに対し、注入ボロン17aは第1の転送電極であるポリシリコン電極3のみを通過し、また注入ボロン17cはシリコン酸化膜パターン15aのみを通過するので、n型層2中に停止し、 In contrast, injection of boron 17a passes only the polysilicon electrode 3 is a first transfer electrodes, also implanted boron 17c because only pass through the silicon oxide film pattern 15a, stopped during n-type layer 2,
当該領域6a,6bのチャネルポテンシャルを浅くする。 The regions 6a, the channel potential of 6b shallow. 結果として、図6(b) に示すように、シリコン酸化膜パターン15aによって、φ 0とφ 1の2つの異なるチャネルポテンシャルの組合せが1つのポリシリコン電極ごとに同時に形成される。 As a result, as shown in FIG. 6 (b), the silicon oxide film pattern 15a, a combination of two different channel potential of phi 0 and phi 1 is simultaneously formed for each one polysilicon electrode.

【0039】このように注入ボロン17の停止位置を決めるためには、n型半導体層2の深さによって、マスクとなるポリシリコン電極3とシリコン酸化膜パターン1 [0039] To determine the stop position of the thus injected boron 17, by the depth of the n-type semiconductor layer 2, the polysilicon electrode 3 as a mask and the silicon oxide film pattern 1
5aの膜厚t1と、注入ボロン17の飛程(注入深さ)R 5a and the thickness t1 of the projected range of the implanted boron 17 (implantation depth) R
p を次のように選べばよい。 p a may be selected in the following manner. ここでボロンが入ってもn n even here it contains boron
型半導体層2のチャネルポテンシャルには影響を与えないようなp型基板1中の深さをXd (n型半導体層2の深さに依存)とすると、 When the channel potential of the type semiconductor layer 2 to the depth in the p-type substrate 1 so as not to affect the Xd (n-type depending on the depth of the semiconductor layer 2),

【0040】 [0040]

【数1】 [Number 1]

【0041】が成りたてば、注入ボロン17b、17d If Naritate is [0041], injection boron 17b, 17d
の条件は満たされる。 The conditions are met. 一方、注入ボロン17a,17c On the other hand, injection boron 17a, 17c
を仮にn型半導体層2の中央付近の深さに入れるとすると、 When the assumed as put in depth near the center of the n-type semiconductor layer 2,

【0042】 [0042]

【数2】 [Number 2]

【0043】となるようにすればよい。 [0043] may be set in such a way that. (ただし、シリコン酸化膜16は薄いため無視している。また、ポリシリコン電極3とシリコン酸化膜パターン15aは注入飛程が異なるが、ポリシリコン電極に換算して膜厚をt1 (However, the silicon oxide film 16 is ignored because thin. Further, the polysilicon electrode 3 and the silicon oxide film pattern 15a is implantation range is different, the thickness in terms of the polysilicon electrode t1
としている。 It is set to. )数1,数2より、 ) Number 1, than the number 2,

【0044】 [0044]

【数3】 [Number 3]

【0045】が得られる。 [0045] is obtained. ゆえに、ポリシリコン電極3 Thus, the polysilicon electrode 3
の厚さt1 をp型基板1中の深さXdの1/2以上にし、注入ボロン17の飛程Rp を上記数2のように選べばよい。 A thickness t1 and a half or more of the depth Xd of the p-type substrate 1, the range Rp of the implanted boron 17 may be selected as shown in Formula 2. これらは、p型基板1中の深さXd に対しては何ら制限を与えるものでないので、n型半導体層2の深さは、転送効率や最大転送電荷量などの電荷転送素子の基本特性さえ考慮すればよく、本発明による制限は受けない。 Since these for the p-type deep Xd in the substrate 1 is not in any way provide a limited depth of the n-type semiconductor layer 2, even basic characteristics of the charge transfer device such as transfer efficiency and maximum transfer charge amount may be considered, limited by the present invention is not subject.

【0046】ここでは注入ボロン17a,17cをn型半導体層2の中央付近に入れるとしたが、その注入深さは、n型半導体層2のチャネルポテンシャルを浅くするような場所であれば、該層の中央付近でなくてもよい。 The implantation of boron 17a here, although 17c was used as put near the center of the n-type semiconductor layer 2, the implantation depth, if a place like a shallow channel potential of the n-type semiconductor layer 2, the it may not be near the center of the layer.
この場合の中央付近からのずれをαとすると、上記数2 If the deviation from the vicinity of the center of this case and alpha, the number 2
式は、 ceremony,

【0047】 [0047]

【数4】 [Number 4]

【0048】となり、また数3式は、 [0048] next, also equation (3) is,

【0049】 [0049]

【数5】 [Number 5]

【0050】と書き直され、中央付近からのずれαだけ酸化膜パターン15aの膜厚t1 と注入ボロン17の飛程Rp を大きくすればよい。 [0050] rewritten as, may be increased deviation α only the projected range of the thickness t1 of the oxide film pattern 15a implanted boron 17 Rp from near the center.

【0051】なお上記説明では、ポリシリコン電極3, [0051] Note that the above description, the polysilicon electrode 3,
シリコン酸化膜パターン15aの厚さt1,t2 をボロン注入の飛程Rp に対して同じにし、注入ボロン17aと17cがn型半導体層2中の同じ深さになるように設定したが、次の理由で必ずしも同じである必要はない。 Silicon oxide film pattern 15a having a thickness of t1, t2 same west against Rp the projected range of the boron implant, while injecting boron 17a and 17c is set to be the same depth in the n-type semiconductor layer 2, the following It does not necessarily have to be the same in reason. すなわち図7は、注入ボロンの飛程Rp とn型半導体層2 That 7, the projected range of the implanted boron Rp and n-type semiconductor layer 2
のチャネルポテンシャルの変化の関係を示した図であり、この曲線は下に凸の極小値を持つ型を示しており、 Is a diagram showing the relationship between the change in the channel potential, the curve shows the type with a minimum value of the downwardly convex,
それぞれ異なる飛程距離x1 ,x2 での深さで、同じチャネルポテンシャルφ0 ′が得られる。 At a depth of respectively about different distance x1, x2, same channel potential .phi.0 'is obtained. これは、注入ボロン17aと17cのn型半導体層2中の飛程が異なっても同じチャネルポテンシャルにできることを示している。 This is the projected range of the implanted boron 17a and 17c n-type semiconductor layer 2 is also different show that it is possible in the same channel potential. 従って上記ポリシリコン電極3,シリコン酸化膜パターン15aの厚さt1 ,t2 がそれぞれ異なっても、 Therefore be different the polysilicon electrode 3, the thickness t1, t2 of the silicon oxide film pattern 15a, respectively,
その下のチャネルポテンシャルを同一にすることができる。 It can be the channel potential under the same. なお図中xj はn型半導体層2の膜厚を示す。 Note figure xj denotes a thickness of the n-type semiconductor layer 2.

【0052】なお上記説明では注入イオンとしてp型不純物のボロンを用いて説明したが、n型不純物のリンであってもよい。 [0052] Although described with reference to boron of the p-type impurity as implanted ions in the above description, it may be a phosphorus n-type impurity. この場合はチャネルポテンシャルは逆に深くなる。 The channel potential in the case is deeper reversed. また、マスクとしてシリコン酸化膜パターン15aを用いたが、酸化膜以外のイオンの阻止能を有する膜であってもよい。 Although using a silicon oxide film pattern 15a as a mask, it may be a film having a stopping power of ions other than oxide film.

【0053】 [0053]

【発明の効果】以上のように、この発明に係る電荷転送素子の製造方法によれば、各転送電極下の第2の電位レベルとなる低濃度領域を転送電極に対して自己整合的に形成するようにしたので、低濃度領域と転送電極とのエッジが一致したものとなり、その結果、余分な電位レベルの凸凹の発生を防ぐことができ、スムーズな電荷転送を行うことができるという効果がある。 As it is evident from the foregoing description, according to the method of manufacturing the charge transfer device according to the present invention, a self-aligned manner a low concentration region which is a second potential level under each transfer electrode to the transfer electrodes since the as, the effect that it is assumed that the edges of the transfer electrodes and the low concentration region is matched, as a result, it is possible to prevent the occurrence of unnecessary potential level of irregularities, it is possible to perform a smooth charge transfer is there.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明の第1の実施例による電荷転送素子の製造方法を示す工程図。 [1] a process diagram showing a manufacturing method of a charge transfer device according to a first embodiment of the present invention.

【図2】この発明の第2の実施例による電荷転送素子の製造方法を示す工程図。 [2] a process diagram showing a manufacturing method of a charge transfer device according to a second embodiment of the present invention.

【図3】この発明の第3の実施例による電荷転送素子の製造方法を示す工程図。 [3] a process diagram showing the method of manufacturing the charge transfer device according to a third embodiment of the present invention.

【図4】この発明の第4の実施例による電荷転送素子の製造方法を示す工程図。 [4] a process diagram showing the method of manufacturing the charge transfer device according to a fourth embodiment of the present invention.

【図5】この発明の第5の実施例による電荷転送素子の製造方法を示す工程図。 [5] a process diagram showing the method of manufacturing the charge transfer device according to a fifth embodiment of the present invention.

【図6】上記電荷転送素子の製造方法による注入ボロンの注入位置とチャネルポテンシャルの関係を示す図。 6 shows a relationship between the injection location and the channel potential of implantation boron by the manufacturing method of the charge transfer device.

【図7】上記電荷転送素子の製造方法による注入ボロンの基板中の飛程とチャネルポテンシャルの関係を示す図。 7 is a diagram showing the relationship between flying about the channel potential in the substrate of the implant boron by the manufacturing method of the charge transfer device.

【図8】従来の電荷転送素子の製造方法を示す工程図。 [8] a process diagram showing a manufacturing method of the conventional charge transfer device.

【図9】従来の電荷転送素子の動作を説明するための図。 Figure 9 is a diagram for explaining the operation of the conventional charge transfer device.

【図10】上記第1の実施例において、電荷転送用ポリシリコン電極形成時のフォトレジストを残したまま、あるいは電荷転送用ポリシリコン電極上にCVD酸化膜を形成して不純物注入を行う場合の製造工程図。 [10] In the first embodiment, in the case of forming the CVD oxide film an impurity injected into leaving the photoresist during charge transfer polysilicon electrode formation, or charge transfer polysilicon electrode on manufacturing process diagram.

【符号の説明】 1 p型半導体基板 2 埋込みチャネル形成用n型半導体層 3 電荷転送用ポリシリコン電極(第1) 4 イオン注入ストッパ用フォトレジスト 5 p型物質注入領域(n --領域) 6 p型物質注入領域(n -領域) 7 p型物質注入領域(n +領域) 8 電荷転送用ポリシリコン電極(第2) 9 フォトレジスト又はCVD酸化膜 10 CVD窒化膜 11 平坦性の良いCVD酸化膜 12 CVD酸化膜 13 CVDタングステン膜 14 フォトレジスト 15 CVD酸化膜 16 シリコン酸化膜 17a〜17d 注入ボロン 18a,18b n -型層 20 p型物質 21 n型物質 22 p型物質 23 p型物質 24 p型物質 25 n型物質 [EXPLANATION OF SYMBOLS] 1 p-type semiconductor substrate 2 buried channel forming n-type semiconductor layer 3 charge transfer polysilicon electrode (first) 4 ion implantation stopper photoresist 5 p-type material implanted region (n - region) 6 p-type material implanted region (n - region) 7 p-type material implanted region (n + region) 8 charge transfer polysilicon electrode (second) 9 photoresist or CVD oxide film 10 CVD nitride film 11 flatness good CVD oxide film 12 CVD oxide film 13 CVD tungsten film 14 a photoresist 15 CVD oxide film 16 a silicon oxide film 17a~17d injection boron 18a, 18b n - -type layer 20 p-type material 21 n-type material 22 p-type material 23 p-type material 24 p type material 25 n-type material

───────────────────────────────────────────────────── ────────────────────────────────────────────────── ───

【手続補正書】 [Procedure amendment]

【提出日】平成4年9月4日 [Filing date] 1992 September 4

【手続補正1】 [Amendment 1]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0005 [Correction target item name] 0005

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0005】次に動作について説明する。 [0005] Next, the operation will be described. 図9に示すように、電荷の転送は2相駆動で実施する。 As shown in FIG. 9, transfer of charge is carried out in two-phase drive. すなわち第1 That is, the first
の電荷転送電極3と第2の電荷転送電極8とにそれぞれ異なる相のクロックφ1 ,φ2 を印加し適当なクロック電位を与えることで、電荷を紙面方から方に転送していくことができる。 Clock φ1 charge transfer electrodes 3 and the second different phases and the charge transfer electrodes 8 of, by giving an appropriate clock potential applied to .phi.2, is to continue to transfer the right to charge the paper left it can.

【手続補正2】 [Amendment 2]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0024 [Correction target item name] 0024

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0024】なお上記第2の実施例では、CVD酸化膜11をエッチバックするようにしたが、酸化膜11に代えてCVDタングステン膜を用い、窒化膜10に代えてCVD酸化膜を用いるようにしてもよい。 It should be noted in the above second embodiment, although the CVD oxide film 11 as etched back, using the CVD tungsten film instead of the oxide film 11, to use a CVD oxide film in place of the nitride film 10 it may be. 又、11にレ In addition, Les to 11
ジストを使っても良い。 It may be used to resist.

【手続補正3】 [Amendment 3]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】符号の説明 [Correction target item name description of the sign

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【符号の説明】 1 p型半導体基板 2 埋込みチャネル形成用n型半導体層 3 電荷転送用ポリシリコン電極(第1) 4 イオン注入ストッパ用フォトレジスト 5 p型物質注入領域(n --領域) 6 p型物質注入領域(n -領域) 7 p型物質注入領域(n +領域) 8 電荷転送用ポリシリコン電極(第2) 9 フォトレジスト又はCVD酸化膜 10 CVD窒化膜 11 平坦性の良いCVD酸化膜 12 CVD酸化膜 13 CVDタングステン膜 14 フォトレジスト 15 CVD酸化膜 16 シリコン酸化膜 17a〜17d 注入ボロン 18a,18b n -型層19 シリコン酸化膜 20 p型物質 21 n型物質 22 p型物質 23 p型物質 24 p型物質 25 n型物質 [EXPLANATION OF SYMBOLS] 1 p-type semiconductor substrate 2 buried channel forming n-type semiconductor layer 3 charge transfer polysilicon electrode (first) 4 ion implantation stopper photoresist 5 p-type material implanted region (n - region) 6 p-type material implanted region (n - region) 7 p-type material implanted region (n + region) 8 charge transfer polysilicon electrode (second) 9 photoresist or CVD oxide film 10 CVD nitride film 11 flatness good CVD oxide film 12 CVD oxide film 13 CVD tungsten film 14 a photoresist 15 CVD oxide film 16 a silicon oxide film 17a~17d injection boron 18a, 18b n - -type layer 19 the silicon oxide film 20 p-type material 21 n-type material 22 p-type material 23 p type material 24 p-type material 25 n-type material

【手続補正4】 [Amendment 4]

【補正対象書類名】図面 [Correction target document name] drawings

【補正対象項目名】図1 [Correction target item name] FIG. 1

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【図1】 [Figure 1]

【手続補正5】 [Amendment 5]

【補正対象書類名】図面 [Correction target document name] drawings

【補正対象項目名】図4 [Correction target item name] FIG. 4

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【図4】 [Figure 4]

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 第2導電型の半導体基板上に形成された第1導電型の所定濃度の電荷転送領域用半導体層表面に低濃度の第1導電型領域を有する複数の電荷転送領域を形成し、該電荷転送領域上に第1及び第2の電荷転送電極を交互に配置して電荷転送素子を製造する方法において、 上記電荷転送領域上に1つおきに第1の電荷転送電極を形成し、その後該第1の電荷転送電極の片側に上記隣接する両電荷転送領域に跨がるよう選択的にレジストを形成する工程と、 上記レジストをマスクとして第2導電型の不純物注入を行い、上記第1の電荷転送電極の直下に低濃度の第1導電型領域を、上記電荷転送領域の露出部分にさらに低濃度の第1導電型領域を形成する工程と、 続いて上記第1の転送電極及びレジストをマスクとして第1導電型の 1. A forming a plurality of charge transfer region having a first conductivity type region of low concentration in the charge transfer region for the semiconductor layer surface of a predetermined concentration of the first conductivity type formed on the second conductive type semiconductor substrate and, formed in the first and second methods for producing a charge transfer device of the charge transfer electrodes disposed alternately in the electric charge transferring region, the first charge transfer electrodes alternately one on the charge transfer region was carried out thereafter forming a astride selectively resist both charge transfer region said adjacent one side of the first charge transfer electrode, the impurity implantation of the second conductivity type using the resist as a mask, the low concentration first conductivity type region right under the first charge transfer electrode, forming a first conductivity type region of the further low concentration on the exposed portion of the charge transfer region, followed by transfer to the first of the first conductivity type electrodes and the resist as a mask 不純物注入を行い、上記電荷転送領域の露出部分を高濃度の第1導電型領域にする工程と、 上記レジストを除去した後、上記第1の電荷転送電極をマスクとして第2導電型の不純物注入を行い、上記高濃度の第1導電型領域の濃度を上記電荷転送領域用半導体層の濃度まで下げるとともに、上記レジストを除去した部分に低濃度の第1導電型領域を形成する工程とを含むことを特徴とする電荷転送素子の製造方法。 Perform impurity implantation, a step of a first conductivity type region of the exposed part high concentration of the charge transfer region, after removing the resist, impurity implantation of the second conductivity type the first charge transfer electrode as a mask It was carried out, the concentration of the first conductivity type region of the high concentration with lowered to a concentration of the semiconductor layer for the charge transfer region, and forming a first conductivity type region of low concentration portion removing the resist method for producing a charge transfer device, characterized in that.
  2. 【請求項2】 第2導電型の半導体基板上に形成された第1導電型の所定濃度の電荷転送領域用半導体層表面に低濃度の第1導電型領域を有する複数の電荷転送領域を形成し、該電荷転送領域上に第1及び第2の電荷転送電極を交互に配置して電荷転送素子を製造する方法において、 第1導電型の電荷転送用半導体層上に層間絶縁膜を介して導電層を形成し、該導電層上に、上記電荷転送領域1 Wherein forming a plurality of charge transfer region having a first conductivity type region of low concentration in the charge transfer region for the semiconductor layer surface of a predetermined concentration of the first conductivity type formed on the second conductive type semiconductor substrate and a method for producing a charge transfer device by disposing the first and second charge transfer electrodes alternately charge transfer region through an interlayer insulating film on the first conductivity type of the charge transfer semiconductor layer conductive layer is formed, on the conductive layer, the charge transfer region 1
    つおきに所定間隔あけて第1の絶縁膜を形成する工程と、 その後、上記第1の絶縁膜の片側に、上記隣接する両電荷転送領域に跨がるよう選択的に第2の絶縁膜を形成する工程と、 上記第1及び第2の絶縁膜をマスクとして第2導電型の不純物注入を行い、露出する上記導電層下方の上記電荷転送領域に低濃度の第1導電型領域を形成する工程と、 上記第2の絶縁膜を除去した後、上記第1の絶縁膜を覆うように第3の絶縁膜を形成し、その後、上記第1の絶縁膜が露出するまで上記第3の絶縁膜をエッチバックする工程と、 続いて上記露出した第1の絶縁膜を選択的に除去した後、残存した第3の絶縁膜を用いて上記導電層をパターニングして第1の転送電極を形成する工程と、 上記残存した第3の絶縁膜を除去した後、上記低濃度の One place forming a first insulating film apart a predetermined interval, then the one side of the first insulating film, said adjacent to astride selectively to both charge transfer region second insulating film forming a perform impurity implantation of the second conductivity type the first and second insulating film as a mask, a first conductivity type region of low concentration in the charge transfer region under the conductive layer exposed forming a step of, after removing the second insulating film, said to cover the first insulating film to form a third insulating film, then, the third to the first insulating film is exposed a step of etching back the insulating film, followed after selectively removing the first insulating film exposed above, the first transfer electrode by patterning the conductive layer using the third insulating film remaining forming, after removing the third insulating film as described above remains, the low concentration of 1導電型領域が形成された側の上記第1の転送電極の片側に、上記隣接する両電荷転送領域に跨がるように第4の絶縁膜を形成する工程と、 上記第4の絶縁膜及び第1の電荷転送電極をマスクとして第2導電型の不純物注入を行い、上記電荷転送領域の露出部分に低濃度の第1導電型領域を形成する工程とを含むことを特徴とする電荷転送素子の製造方法。 On one side of the first conductivity type region is formed side said first transfer electrodes, and forming a fourth insulating film so straddling both charge transfer region said adjacent, the fourth insulating film and a first charge transfer electrodes perform impurity implantation of the second conductivity type as a mask, a charge transfer, which comprises a step of forming a first conductivity type region of low concentration in the exposed portion of the charge transfer region manufacturing method for the device.
  3. 【請求項3】 請求項2記載の電荷転送素子の製造方法において、 上記第2導電型の不純物注入を行い、上記導電層下方の上記電荷転送領域に低濃度の第1導電型領域を形成した後、 上記第1の転送電極を形成する工程として、 上記第2の絶縁膜を選択的に除去し、各第1の絶縁膜の間に選択的に第5の絶縁膜を形成した後、上記第2の絶縁膜を選択的に除去する工程と、 該第5の絶縁膜を用いて上記導電層をパターニングして上記第1の転送電極を形成する工程とを用いることを特徴とする電荷転送素子の製造方法。 3. A manufacturing method of a charge transfer device according to claim 2, an impurity is implanted the second conductivity type, thereby forming a first conductivity type region of low concentration in the charge transfer region under the conductive layer after, the step of forming the first transfer electrodes, after the second insulating film is selectively removed to selectively form a fifth insulating film between each first insulating film, the selectively removing the second insulating film, a charge transfer by patterning the conductive layer using an insulating film of said 5 characterized by using a step of forming the first transfer electrodes manufacturing method for the device.
  4. 【請求項4】 第2導電型の半導体基板上に形成された第1導電型の所定濃度の電荷転送領域用半導体層表面に低濃度の第1導電型領域を有する複数の電荷転送領域を形成し、該電荷転送領域上に第1及び第2の電荷転送電極を交互に配置して電荷転送素子を製造する方法において、 上記電荷転送領域上に1つおきに第1の電荷転送電極を形成し、その後該第1の電荷転送電極の片側に上記隣接する両電荷転送領域に跨がるよう選択的にレジストを形成する工程と、 上記レジストをマスクとして第2導電型の不純物注入を行い、上記第1の電荷転送電極の直下に低濃度の第1導電型領域を、上記電荷転送領域の露出部分にさらに低濃度の第1導電型領域を形成する工程と、 続いて上記第1の電荷転送電極及びレジストをマスクとして第1導電 4. forming a plurality of charge transfer region having a first conductivity type region of low concentration in the charge transfer region for the semiconductor layer surface of a predetermined concentration of the first conductivity type formed on the second conductive type semiconductor substrate and, formed in the first and second methods for producing a charge transfer device of the charge transfer electrodes disposed alternately in the electric charge transferring region, the first charge transfer electrodes alternately one on the charge transfer region was carried out thereafter forming a astride selectively resist both charge transfer region said adjacent one side of the first charge transfer electrode, the impurity implantation of the second conductivity type using the resist as a mask, the low concentration first conductivity type region right under the first charge transfer electrode, forming a first conductivity type region of the further low concentration on the exposed portion of the charge transfer region, followed by the first charge first conductive transfer electrodes and the resist as a mask 型の不純物注入を行い、上記電荷転送領域の露出部分を上記電荷転送領域用半導体層の濃度まで下げる工程と、 上記レジストを除去した後、上記低濃度の第1導電型領域が形成された側の上記第1の転送電極の片側に、上記隣接する両電荷転送領域に跨がるように第2のレジストを形成する工程と、 上記第1の転送電極及び第2のレジストをマスクとして第2導電型の不純物注入を行い、上記電荷転送領域の露出部分に低濃度の第1導電型領域を形成する工程とを含むことを特徴とする電荷転送素子の製造方法。 An impurity is implanted type, the step of decreasing the exposed portion of said charge transfer region to a concentration of the semiconductor layer for the charge transfer region, after removing the resist, a first conductivity type region of the low concentration is formed side of one side of the first transfer electrodes, said forming a second resist adjacent to both charge transfer region astride the second to the first transfer electrodes and the second resist as a mask an impurity is implanted conductivity type, production method of a charge transfer device which comprises a step of forming a first conductivity type region of low concentration in the exposed portion of the charge transfer region.
  5. 【請求項5】 第2導電型の半導体基板上に形成された第1導電型の所定濃度の電荷転送領域用半導体層表面に低濃度の第1導電型領域を有する複数の電荷転送領域を形成し、該電荷転送領域上に第1及び第2の電荷転送電極を交互に配置して電荷転送素子を製造する方法において、 上記電荷転送領域上に1つおきに第1の電荷転送電極を形成し、その後、所定の膜厚を有し、イオン注入に対する阻止能力を備えたイオン阻止膜を、上記第1の電荷転送電極の片側に上記隣接する両電荷転送領域に跨がるよう選択的に形成する工程と、 上記イオン阻止膜及び第1の電荷転送電極との重なり部分を通過せず、かつ上記第1の転送電極及びイオン阻止膜を通過して隣接する両電荷転送領域にそれぞれ低濃度の第1導電型半導体層を形成し、さらに 5. forming a plurality of charge transfer region having a first conductivity type region of low concentration in the charge transfer region for the semiconductor layer surface of a predetermined concentration of the first conductivity type formed on the second conductive type semiconductor substrate and, formed in the first and second methods for producing a charge transfer device of the charge transfer electrodes disposed alternately in the electric charge transferring region, the first charge transfer electrodes alternately one on the charge transfer region and, then, it has a predetermined thickness, the ion-inhibiting layer having a blocking ability for ion implantation, both the charge transfer region said adjacent one side of said first charge transfer electrodes astride selectively forming, overlap does not pass through the portion, and each of the low concentration on both the charge transfer region adjacent through said first transfer electrodes and the ion-inhibiting layer between the ion-inhibiting layer and the first charge transfer electrodes the first conductivity type semiconductor layer is formed, further 記電荷転送領域が露出する部分では該領域を通過して下方の第2導電型半導体基板に達するようなエネルギーを有する第2導電型の不純物注入を行う工程とを含むことを特徴とする電荷転送素子の製造方法。 Charge transfer serial charge transfer region, characterized in that in the part exposed and a step of performing impurity implantation of the second conductivity type having an energy that passes through the region reaches a second conductivity type semiconductor substrate below manufacturing method for the device.
JP4146598A 1992-05-11 1992-05-11 Manufacture of charge-transfer device Pending JPH05315586A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4146598A JPH05315586A (en) 1992-05-11 1992-05-11 Manufacture of charge-transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4146598A JPH05315586A (en) 1992-05-11 1992-05-11 Manufacture of charge-transfer device

Publications (1)

Publication Number Publication Date
JPH05315586A true JPH05315586A (en) 1993-11-26

Family

ID=15411351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4146598A Pending JPH05315586A (en) 1992-05-11 1992-05-11 Manufacture of charge-transfer device

Country Status (1)

Country Link
JP (1) JPH05315586A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858525B2 (en) 2000-11-09 2005-02-22 Micron Technology, Inc. Stacked local interconnect structure and method of fabricating same
JP2009535811A (en) * 2006-04-26 2009-10-01 イーストマン コダック カンパニー Improved charge transfer charge coupled device (CCD)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858525B2 (en) 2000-11-09 2005-02-22 Micron Technology, Inc. Stacked local interconnect structure and method of fabricating same
JP2009535811A (en) * 2006-04-26 2009-10-01 イーストマン コダック カンパニー Improved charge transfer charge coupled device (CCD)

Similar Documents

Publication Publication Date Title
JP3636345B2 (en) The method of manufacturing a semiconductor device and a semiconductor device
JP2537936B2 (en) Semiconductor device fabrication process of
US7511339B2 (en) Field effect transistor and method of its manufacture
CN1272855C (en) Double-gate transistor and method of manufacturing the same
DE60132994T2 (en) Method for producing a power mosfet
KR101603353B1 (en) Devices including fin transistors robust to gate shorts and methods of making the same
JP3371708B2 (en) Method of manufacturing a vertical field effect transistor
US5306652A (en) Lateral double diffused insulated gate field effect transistor fabrication process
JP2964925B2 (en) Method of manufacturing a complementary type mis-type fet
JP3847810B2 (en) Method for manufacturing mesa-isolated SOI transistor
US5888880A (en) Trench transistor with localized source/drain regions implanted through selectively grown oxide layer
US4795716A (en) Method of making a power IC structure with enhancement and/or CMOS logic
CN1228816C (en) Integration of high voltage self-aligned MOS components
KR940002400B1 (en) Manufacturing method of semiconductor device with recess gate
US5559357A (en) Poly LDD self-aligned channel transistors
JP2774952B2 (en) The method of manufacturing a semiconductor device
CN1311526C (en) Production of MOS gated device with reduced mask count
US6127699A (en) Method for fabricating MOSFET having increased effective gate length
US5962894A (en) Trench transistor with metal spacers
US4035906A (en) Silicon gate CCD structure
US5877041A (en) Self-aligned power field effect transistor in silicon carbide
US5641698A (en) Method of fabricating FET device with double spacer
KR0169275B1 (en) Semiconductor device having trench structure for element isolating regions and fabricating method therefor
JP2007515079A (en) Manufacturing method of super-junction device with conventional terminal
US6770529B2 (en) EDMOS device having a lattice type drift region and method of manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040303