JPH05299998A - 半導体リレー回路 - Google Patents

Abstract

(57)【要約】 【目的】 応答性に優れ、しかもチップ面積を小さくで
き、安価に構成できる半導体リレー回路を提供する。 【構成】 発光素子（３１）がオフになり、フォトダイ
オードアレイ（３２）の受光がなくなると、ＮＰＮトラ
ンジスタ（３６）はオフになり、これによりＮＰＮトラ
ンジスタ（３７）はオンになるので、出力トランジスタ
（３３）のゲート−ソース間容量（３３ａ）はこのＮＰ
Ｎトランジスタ（３７）を介して急激に放電され、これ
によりこの半導体リレー回路（３０）がオンからオフに
変化するときの出力トランジスタ（３３）のゲート−ソ
ース間容量（３３ａ）に起因するスイッチング遅延を改
善する。またこの半導体リレー回路（３０）がオフから
オンになるときはＮＰＮトランジスタ（３６）はオンに
なり、ＮＰＮトランジスタ（３７）はオフになっている
ので、フォトダイオードアレイ（３２）の受光面積を小
さくできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、光信号によって動作
する半導体リレー回路に関し、特に出力トランジスタの
ゲート−ソース間容量に起因するスイッチング遅延を改
善した半導体リレー回路に関する。

【０００２】

【従来の技術】従来、光信号によって動作する半導体リ
レー回路としては図７に示す回路が知られている。この
半導体リレー回路１０は、スイッチ２３をオンすること
により発光素子駆動用の電源２１からのスイッチング信
号を抵抗２２、入力端子Ｔ11、Ｔ12を介して発光ダイオ
ードからなる発光素子１１に加え、この発光素子１１か
ら発光される光信号を複数のフォトダイードを直列接続
して構成されるフォトダイオードアレイ１２より受光
し、これによりフォトダイオードアレイ１２に発生され
る起電力を電界効果トランジススタからなる出力トラン
ジスタ１３に加えることにより出力トランジスタ１３を
オンにして、負荷駆動用の電源２４の出力を出力トラン
ジスタ１３、出力端子Ｔ21、Ｔ22を介して負荷２５に供
給するものである。

【０００３】しかし、この半導体リレー回路１０は、出
力トランジスタ１３のゲート−ソース間容量１３ａのた
めに、この半導体リレー回路１０がオンからオフに変化
するときにスイッチング遅延が生じる。

【０００４】そこで、この問題を解決するために、例え
ば特公昭６１−９７７５号公報に見られるような回路が
提案されている。この特公昭６１−９７７５号公報の回
路は図８に示すように、出力トランジスタ１３のゲート
−ソース間にゲート−ソース間容量１３ａを放電するた
めの抵抗１５を接続したもので、この回路によれば、半
導体リレー回路１０がオンからオフに変化するとき出力
トランジスタ１３のゲート−ソース間容量１３ａはこの
抵抗１５を介して放電されるため、出力トランジスタ１
３のゲート−ソース間容量１３ａに起因するスイッチン
グ遅延を改善することができる。

【０００５】

【発明が解決しようとする課題】しかし、図８に示す従
来の半導体リレー回路１０は半導体リレー回路１０のオ
ン時、すなわち、フォトダイオードアレイ１２が発光素
子１１からの光信号の受光時において、フォトダイオー
ドアレイ１２に発生される起電力はこの抵抗１５にも電
流を流すため、フォトダイオードアレイ１２の受光面積
を大きくしなければならず、このために半導体リレー回
路１０構成のためのチップ面積が大きくなり、コストア
ップになるという不都合がある。

【０００６】そこで、この発明は、応答性に優れ、しか
もチップ面積を小さくでき、安価に構成できる半導体リ
レー回路を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、第１の発明においては、スイッチング信号により駆
動される発光素子と、前記発光素子に対向して配設され
るフォトダイオードアレイと、前記フォトダイオードア
レイのアノード側がゲートに接続され、前記フォトダイ
オードアレイのカソード側がソースに接続され、ドレイ
ン−ソース間に出力信号を発生する出力トランジスタ
と、を具備したスイッチ回路において、コレクタが前記
出力トランジスタのゲートに接続され、エミッタが前記
出力トランジスタのソースに接続される第１のトランジ
スタと、コレクタが第１の抵抗を介して前記出力トラン
ジスタのゲートに接続されるとともに前記第１のトラン
ジスタのベースに接続され、ベースが第２の抵抗を介し
て前記フォトダイオードアレイの中間接続点に接続さ
れ、エミッタが前記出力トランジスタのソースに接続さ
れる第２のトランジスタと、を具備したことを特徴とす
る。

【０００８】また、第２の発明においては、スイッチン
グ信号により駆動される発光素子と、前記発光素子に対
向して配設される第１のフォトダイオードアレイと、前
記第１のフォトダイオードアレイのアノード側がゲート
に接続され、前記第１のフォトダイオードアレイのカソ
ード側がソースに接続され、ドレイン−ソース間に出力
信号を発生する出力トランジスタと、を具備したスイッ
チ回路において、前記発光素子に対向して配設される第
２のフォトダイオードアレイと、コレクタが前記出力ト
ランジスタのゲートに接続され、エミッタが前記出力ト
ランジスタのソースに接続される第１のトランジスタ
と、ベースが共通接続された第２のトランジスタおよび
第３のトランジスタを有し、前記第２のトランジスタの
コレクタは前記第２のフォトダイオードアレイのアノー
ド側に接続されるとともに前記第２のトランジスタおよ
び第３のトランジスタの共通ベースに接続され、前記第
２のトランジスタのエミッタは前記第２のフォトダイオ
ードアレイのカソード側に接続されるとともに前記出力
トランジスタのソースに接続され、前記第３のトランジ
スタのコレクタは抵抗を介して前記出力トランジスタの
ゲートに接続されるとともに前記第１のトランジスタの
ベースに接続され、前記第３のトランジスタのエミッタ
は前記出力トランジスタのソースに接続されるカレント
ミラー回路と、を具備したことを特徴とする。

【０００９】また、第３の発明においては、スイッチン
グ信号により駆動される発光素子と、前記発光素子に対
向して配設される第１のフォトダイオードアレイと、前
記発光素子に対向して配設される第２のフォトダイオー
ドアレイと、ベースが前記第１のフォトダイオードアレ
イのアノード側に接続され、エミッタが前記第２のフォ
トダイオードアレイのアノード側に接続され、コレクタ
が前記第１のフォトダイオードアレイのカソード側に接
続されるトランジスタと、前記トランジスタのベース−
コレクタ間に接続される抵抗と、前記第２のフォトダイ
オードアレイのアノード側がゲートに接続され、前記第
１および第２のフォトダイオードアレイのカソード側が
ソースに接続され、ドレイン−ソース間に出力信号を発
生する出力トランジスタと、を具備したことを特徴とす
る。

【００１０】また、第４の発明においては、スイッチン
グ信号により駆動される第１の発光素子と、前記第１の
発光素子に対向して配設されるフォトダイオードアレイ
と、前記スイッチング信号を反転した信号により駆動さ
れる第２の発光素子と、前記第２の発光素子に対向して
配設され、コレクタが前記フォトダイオードアレイのカ
ソード側に接続されるフォトトランジスタと、前記フォ
トダイオードアレイのアノード側がゲートに接続され、
前記フォトトランジスタのエミッタがソースに接続さ
れ、ドレイン−ソース間に出力信号を発生する出力トラ
ンジスタと、を具備したことを特徴とする。

【００１１】

【作用】第１の発明においては、発光素子がオフにな
り、フォトダイオードアレイの受光がなくなると、第２
のトランジスタはオフになり、これにより第１のトラン
ジスタはオンになるので、出力トランジスタのゲート−
ソース間容量はこの第１のトランジスタを介して急激に
放電され、これによりこの半導体リレー回路がオンから
オフに変化するときの出力トランジスタのゲート−ソー
ス間容量に起因するスイッチング遅延を改善することが
できる。またこの半導体リレー回路がオフからオンにな
るときは第２のトランジスタはオンになり、第１のトラ
ンジスタはオフになっているので、フォトダイオードア
レイの受光面積を大きくする必要はない。

【００１２】また、第２の発明においては、発光素子が
オフになり、第１および第２のフォトダイオードアレイ
の受光がなくなると、カレントミラー回路を構成する第
２および第３のトランジスタはオフになり、第１のトラ
ンジスタはオンになるので、出力トランジスタのゲート
−ソース間容量はこの第１のトランジスタを介して急激
に放電され、これによりこの半導体リレー回路がオンか
らオフに変化するときの出力トランジスタのゲート−ソ
ース間容量に起因するスイッチング遅延を改善すること
ができる。またこの半導体リレー回路がオフからオンに
なるときはカレントミラー回路を構成する第２および第
３のトランジスタはオンになり、第１のトランジスタは
オフになっているので、フォトダイオードアレイの受光
面積を大きくする必要はない。

【００１３】また、第３の発明においては、発光素子が
オフになり、第１および第２のフォトダイオードアレイ
の受光がなくなると、トランジスタはオンになるので、
出力トランジスタのゲート−ソース間容量はこのトラン
ジスタを介して急激に放電され、これによりこの半導体
リレー回路がオンからオフに変化するときの出力トラン
ジスタのゲート−ソース間容量に起因するスイッチング
遅延を改善することができる。またこの半導体リレー回
路がオフからオンになるときはトランジスタはオフにな
り、出力トランジスタは第２のフォトダイオードアレイ
に発生される起電力によりオンにされる。ここで、第２
のフォトダイオードアレイは出力トランジスタをオンに
するだけなので、その受光面積を大きくする必要はな
い。

【００１４】また、第４の発明においては、第１の発光
素子がオフになり、フォトダイオードアレイの受光がな
くなると、第２の発光素子がオンになり、これによりフ
ォトトランジスタはオンになる。そして出力トランジス
タのゲート−ソース間容量はこのフォトトランジスタを
介して急激に放電される。これによりこの半導体リレー
回路がオンからオフに変化するときの出力トランジスタ
のゲート−ソース間容量に起因するスイッチング遅延を
改善することができる。またこの半導体リレー回路がオ
フからオンになるときはフォトトランジスタはオフにな
っているので、フォトダイオードアレイの受光面積を大
きくする必要はない。

【００１５】

【実施例】以下、図面を参照してこの発明に係わる半導
体リレー回路の実施例を詳細に説明する。

【００１６】図１は、この発明に係わる半導体リレー回
路の第１の実施例を示したものである。なお、図１にお
いて、図７に示した従来回路と共通する部分には説明の
便宜上同一の符号を付する。

【００１７】図１において、この第１の実施例の半導体
回路３０は、入力端子Ｔ11、Ｔ12を介して加えられるス
イッチング信号により駆動される発光ダイオードからな
る発光素子３１、この発光素子３１に対向して配設され
る複数のフォトダイードを直列接続して構成されるフォ
トダイオードアレイ３２、フォトダイオードアレイ３２
のアノード側がゲートに接続され、フォトダイオードア
レイのカソード側がソースに接続され、ドレイン−ソー
ス間、すなわち出力端子Ｔ21、Ｔ22間に出力信号を発生
するＭＯＳ型電界効果トランジスタから構成される出力
トランジスタ３３、コレクタが出力トランジスタ３３の
ゲートに接続され、エミッタが出力トランジスタ３３の
ソースに接続されるＮＰＮトランジスタ（第１のトラン
ジスタ）３７、コレクタが抵抗（第１の抵抗）３５を介
して出力トランジスタ３３のゲートに接続されるととも
に、ＮＰＮトランジスタ３７のベースに接続され、ベー
スが抵抗（第２の抵抗）３４を介してフォトダイオード
アレイ３２の中間接続点３２ａに接続され、エミッタが
出力トランジスタ３３のソースに接続されるＮＰＮトラ
ンジスタ（第２のトランジスタ）３６、抵抗３４、３５
から構成される。

【００１８】次に、この第１の実施例の動作を説明する
と、まず、スイッチ２３をオンすると、発光素子駆動用
の電源２１からのスイッチング信号が抵抗２２、入力端
子Ｔ11、Ｔ12を介して発光素子３１に加えられ、これに
より、発光素子３１が発光し、発光素子３１から光信号
が発生される。この光信号はフォトダイオードアレイ３
２により受光され、これによりフォトダイオードアレイ
３２に所定の起電力が発生する。この起電力は出力トラ
ンジスタ３３のゲートに加えられる。これにより出力ト
ランジスタ３３のゲート−ソース間容量３３ａが充電さ
れ、所定の電圧に達すると出力トランジスタ３３はオン
になる。ここで、ＮＰＮトランジスタ３６は、フォトダ
イオードアレイ３２に発生される起電力によりオンにな
り、ＮＰＮトランジスタ３７はオフになっているので、
出力トランジスタ３３のゲート−ソース間容量３３ａは
急激に充電され、これによりオン遅延時間は小さなもの
となる。なお、ここで抵抗３５を介してＮＰＮトランジ
スタ３６に電流が流れるが、抵抗３５の抵抗値を適当に
設定することによりこの電流は小さな値にすることがで
き、この電流によるオン遅延時間に対する影響は小さ
い。

【００１９】出力トランジスタ３３がオンになると、負
荷駆動用の電源２４の出力はこの出力トランジスタ３
３、出力端子Ｔ21、Ｔ22を介して負荷２５に供給され
る。

【００２０】この状態において、スイッチ２３をオフす
ると、発光素子駆動用の電源２１から抵抗２２、入力端
子Ｔ11、Ｔ12を介して発光素子３１に加えられていたス
イッチング信号はなくなり、発光素子３１は発光を停止
する。これにより、フォトダイオードアレイ３２により
受光していた発光素子３１から光信号はなくなり、フォ
トダイオードアレイ３２に発生していた起電力もなくな
る。

【００２１】これにより、まず、ＮＰＮトランジスタ３
６はオフになり、ＮＰＮトランジスタ３７はオンにな
る。ＮＰＮトランジスタ３７がオンになると、出力トラ
ンジスタ３３のゲート−ソース間容量３３ａはこのＮＰ
Ｎトランジスタ３７を介して急激に放電され、出力トラ
ンジスタ３３はオフになる。ここで、出力トランジスタ
３３のゲート−ソース間容量３３ａはこのＮＰＮトラン
ジスタ３７を介して急激に放電されので、オフ遅延時間
も小さなものとなる。

【００２２】出力トランジスタ３３がオフになると、負
荷２５に対する負荷駆動用の電源２４からの給電は停止
される。

【００２３】このようにこの第１の実施例においては、
フォトダイオードアレイ３２の受光がなくなると、ＮＰ
Ｎトランジスタ３４はオフになり、これによりＮＰＮト
ランジスタはオンになるので、出力トランジスタ３３の
ゲート−ソース間容量３３ａはこのＮＰＮトランジスタ
３７を介して急激に放電される。したがって、この半導
体リレー回路３０がオンからオフに変化するときの出力
トランジスタ３３のゲート−ソース間容量３３ａに起因
するスイッチング遅延を大幅に改善することができる。

【００２４】また、この半導体リレー回路３０がオフか
らオンになるときはＮＰＮトランジスタ３６はオンにな
り、ＮＰＮトランジスタ３７はオフになっているので、
フォトダイオードアレイ３２に発生された起電力による
電流はそのほとんどが出力トランジスタ３３のゲート−
ソース間容量３３ａに流れ、これによりフォトダイオー
ドアレイ３２の受光面積を小さくすることができる。

【００２５】図２は、この発明の第２の実施例を示した
ものである。

【００２６】図２において、この第２の実施例の半導体
回路４０は、入力端子Ｔ11、Ｔ12を介して加えられるス
イッチング信号により駆動される発光ダイオードからな
る発光素子４１、この発光素子４１に対向して配設さ
れ、それぞれ複数のフォトダイードを直列接続して構成
されるフォトダイオードアレイ（第１のフォトダイオー
ドアレイおよび第２のフォトダイオードアレイ）４２お
よび４４、フォトダイオードアレイ４２のアノード側が
ゲートに接続され、フォトダイオードアレイ４２のカソ
ード側がソースに接続され、ドレイン−ソース間、すな
わち出力端子Ｔ21、Ｔ22間に出力信号を発生するＭＯＳ
型電界効果トランジスタから構成される出力トランジス
タ４３、コレクタが出力トランジスタ４３のゲートに接
続され、エミッタが出力トランジスタ４３のソースに接
続されるＮＰＮトランジスタ（第１のトランジスタ）４
９、ベースが共通接続されたＮＰＮトランジスタ（第２
および第３のトランジスタ）４５および４６からなるカ
レントミラー回路４７、抵抗４８から構成される。

【００２７】ここで、カレントミラー回路４７を構成す
るＮＰＮトランジスタ４５のコレクタはフォトダイオー
ドアレイ４４のアノード側に接続されるとともにＮＰＮ
トランジスタ４５，４６の共通ベースに接続され、エミ
ッタはフォトダイオードアレイ４４のカソード側に接続
されるとともに出力トランジスタ４３のソースに接続さ
れる。

【００２８】また、ＮＰＮトランジスタ４６のコレクタ
は抵抗４８を介して出力トランジスタ４３のゲートに接
続されるとともにＮＰＮトランジスタ４９のベースに接
続され、エミッタは出力トランジスタ４３のソースに接
続される。

【００２９】次に、この第２の実施例の動作を説明する
と、まず、入力端子Ｔ11、Ｔ12を介してスイッチング信
号が発光素子４１に加えられると、これにより、発光素
子４１が発光し、発光素子４１から光信号が発生され
る。この光信号はフォトダイオードアレイ４２、４４に
より受光され、これによりフォトダイオードアレイ４
２、４４に所定の起電力が発生する。フォトダイオード
アレイ４２に発生された起電力は出力トランジスタ４３
のゲートに加えられる。これにより出力トランジスタ４
３のゲート−ソース間容量４３ａが充電され、所定の電
圧に達すると出力トランジスタ４３はオンになる。ここ
で、カレントミラー回路４７を構成するＮＰＮトランジ
スタ４５は、フォトダイオードアレイ４４に発生される
起電力によりオンになり、ＮＰＮトランジスタ４６もオ
ンになり、ＮＰＮトランジスタ４９はオフになってい
る。したがって、出力トランジスタ４３のゲート−ソー
ス間容量４３ａは急激に充電され、これによりオン遅延
時間は小さなものとなる。なお、ここで抵抗４８を介し
てカレントミラー回路４７を構成するＮＰＮトランジス
タ４６に電流が流れるが、抵抗４８の抵抗値を適当に設
定することによりこの電流は小さな値にすることがで
き、この電流によるオン遅延時間に対する影響は小さ
い。

【００３０】この状態において、入力端子Ｔ11、Ｔ12を
介して発光素子４１に加えられていたスイッチング信号
はなくなり、発光素子４１が発光を停止すると、フォト
ダイオードアレイ４２、４４により受光していた発光素
子４１から光信号はなくなり、フォトダイオードアレイ
４２、４４に発生していた起電力もなくなる。

【００３１】フォトダイオードアレイ４４に発生してい
た起電力がなくなると、まず、カレントミラー回路４７
を構成するＮＰＮトランジスタ４５、４６はオフにな
り、ＮＰＮトランジスタ４９はオンになる。ＮＰＮトラ
ンジスタ４９がオンになると、出力トランジスタ４３の
ゲート−ソース間容量４３ａはこのＮＰＮトランジスタ
４９を介して急激に放電され、出力トランジスタ４３は
オフになる。ここで、出力トランジスタ４３のゲート−
ソース間容量４３ａはこのＮＰＮトランジスタ４９を介
して急激に放電されので、オフ遅延時間も小さなものと
なる。

【００３２】このように、この第２の実施例において
は、発光素子４１がオフになり、フォトダイオードアレ
イ４２、４４の受光がなくなると、カレントミラー回路
４７を構成するＮＰＮトランジスタ４５，４６はオフに
なり、ＮＰＮトランジスタ４９はオンになるので、出力
トランジスタ４３のゲート−ソース間容量４３ａはこの
ＮＰＮトランジスタ４９を介して急激に放電され、これ
によりこの半導体リレー回路４０がオンからオフに変化
するときの出力トランジスタ４３のゲート−ソース間容
量４３ａに起因するスイッチング遅延を大幅に改善する
ことができる。

【００３３】また、この半導体リレー回路４０がオフか
らオンになるときは、カレントミラー回路４７を構成す
るＮＰＮトランジスタ４５，４６はオンになり、ＮＰＮ
トランジスタ４９はオフになっているので、フォトダイ
オードアレイ４２に発生された起電力による電流はその
ほとんどが出力トランジスタ４３のゲート−ソース間容
量４３ａに流れ、これによりフォトダイオードアレイ４
３の受光面積を小さくできる。

【００３４】図３は、この発明の第３の実施例を示した
ものである。

【００３５】図３において、この第３の実施例の半導体
回路５０は、入力端子Ｔ11、Ｔ12を介して加えられるス
イッチング信号により駆動される発光ダイオードからな
る発光素子５１、この発光素子５１に対向して配設さ
れ、それぞれ複数のフォトダイードを直列接続して構成
されるフォトダイオードアレイ（第１のフォトダイオー
ドアレイおよび第２のフォトダイオードアレイ）５２お
よび５６、ベースがフォトダイオードアレイ５２のアノ
ード側に接続され、エミッタがフォトダイオードアレイ
５６のアノード側に接続され、コレクタがフォトダイオ
ードアレイ５２のカソード側に接続されるＰＮＰトラン
ジスタ５５、ＰＮＰトランジスタのベース−コレクタ間
に接続される抵抗５４、フォトダイオードアレイ５６の
アノード側がゲートに接続され、フォトダイオードアレ
イ５２および５６のカソード側がソースに接続され、ド
レイン−ソース間、すなわち出力端子Ｔ21、Ｔ22間に出
力信号を発生するＭＯＳ型電界効果トランジスタから構
成される出力トランジスタ５３から構成される。

【００３６】次に、この第３の実施例の動作を説明する
と、まず、入力端子Ｔ11、Ｔ12を介してスイッチング信
号が発光素子５１に加えられると、これにより、発光素
子５１が発光し、発光素子５１から光信号が発生され
る。この光信号はフォトダイオードアレイ５２、５６に
より受光され、これによりフォトダイオードアレイ５
２、５６に所定の起電力が発生する。フォトダイオード
アレイ５６に発生された起電力は出力トランジスタ５３
のゲートに加えられる。これにより出力トランジスタ５
３のゲート−ソース間容量５３ａが充電され、所定の電
圧に達すると出力トランジスタ５３はオンになる。ここ
で、ＰＮＰトランジスタ５５は、フォトダイオードアレ
イ５２に発生される起電力によりオフになっており、し
たがって、出力トランジスタ４３のゲート−ソース間容
量４３ａはフォトダイオードアレイ５６に発生された起
電力により急激に充電され、これによりオン遅延時間は
小さなものとなる。

【００３７】この状態において、入力端子Ｔ11、Ｔ12を
介して発光素子５１に加えられていたスイッチング信号
はなくなり、発光素子５１が発光を停止すると、フォト
ダイオードアレイ５２、５６により受光していた発光素
子５１から光信号はなくなり、フォトダイオードアレイ
５２、５６に発生していた起電力もなくなる。

【００３８】フォトダイオードアレイ５２に発生してい
た起電力がなくなると、まず、ＰＮＰトランジスタ５５
はオンになり、出力トランジスタ５３のゲート−ソース
間容量５３ａはこのＰＮＰトランジスタ５５を介して急
激に放電され、出力トランジスタ５３はオフになる。こ
こで、出力トランジスタ５３のゲート−ソース間容量５
３ａはこのＰＮＰトランジスタ５５を介して急激に放電
されので、オフ遅延時間も小さなものとなる。

【００３９】このようにこの第３の実施例においては、
発光素子５２がオフになり、フォトダイオードアレイ５
２、５６の受光がなくなると、ＰＮＰトランジスタ５５
はオンになるので、出力トランジスタ５３のゲート−ソ
ース間容量５３ａはこのＰＮＰトランジスタ５５を介し
て急激に放電され、これによりこの半導体リレー回路５
０がオンからオフに変化するときの出力トランジスタ５
３のゲート−ソース間容量５３ａに起因するスイッチン
グ遅延を大幅に改善することができる。

【００４０】また、この半導体リレー回路５０がオフか
らオンになるときは、ＰＮＰトランジスタ５５はオフに
なり、出力トランジスタ５３はフォトダイオードアレイ
５６に発生される起電力によりオンにされる。ここで、
フォトダイオードアレイ５６は出力トランジスタ５３を
オンにするだけなので、その受光面積を大きくする必要
はない。

【００４１】図４は、この発明の第４の実施例を示した
ものである。

【００４２】図４において、この第４の実施例の半導体
回路６０は、入力端子Ｔ11、Ｔ12を介して加えられるス
イッチング信号はインバータ回路６４、６５を介して発
光ダイオードからなる発光素子（第１の発光素子）６１
に加えられ、また、入力端子Ｔ11、Ｔ12を介して加えら
れるスイッチング信号はインバータ回路６４を介して反
転されて発光ダイオードからなる発光素子（第２の発光
素子）６６に加えられる。発光素子６１には、これに対
向して複数のフォトダイードを直列接続して構成される
フォトダイオードアレイ６２が配設され、発光素子６６
には、これに対向してフォトトランジスタ６７が配設さ
れる。フォトダイオードアレイ６２のアノード側はＭＯ
Ｓ型電界効果トランジスタから構成される出力トランジ
スタ６３のゲートに接続され、カソード側は出力トラン
ジスタ６３のソースに接続されるとともに出力端子Ｔ22
に接続され、出力トランジスタ６３のドレインは出力端
子Ｔ21に接続される。

【００４３】また、フォトトランジスタ６７のコレクタ
は出力トランジスタ６３のゲートに接続され、エミッタ
は出力端子Ｔ22に接続されるとともに出力トランジスタ
６３のソースに接続される。

【００４４】次に、この第４の実施例の動作を図５に示
すタイミングチャートを参照して説明する。まず、入力
端子Ｔ11、Ｔ12を介してスイッチング信号が発光素子５
１に加えられると、このスイッチング信号はインバータ
回路６４、６５を介して発光素子６１に加えられ、また
インバータ回路６４を介して発光素子６６に加えられる
ので、発光素子６１には図５（ａ）に示すような信号が
加えられ、発光素子６６には図５（ｂ）に示すように、
図５（ａ）に示した信号を反転した信号が加えられる。
すなわち、発光素子６１が発光している間は発光素子６
６は発光を停止し、発光素子６１が発光を停止している
間は発光素子６６は発光することになる。今、入力端子
Ｔ11、Ｔ12を介して加えられるスイッチング信号によ
り、発光素子６１が発光したとすると、発光素子６１か
ら発生される光信号はフォトダイオードアレイ６２によ
り受光され、これによりフォトダイオードアレイ６２に
所定の起電力が発生する。フォトダイオードアレイ６２
に発生された起電力は出力トランジスタ６３のゲートに
加えられ、これにより出力トランジスタ６３のゲート−
ソース間容量６３ａが充電され、所定の電圧に達すると
出力トランジスタ６３はオンになる。ここで、発光素子
６６は発光を停止しており、これによりフォトトランジ
スタ６７は、図５（ｃ）に示すように、オフになってい
る。したがって、出力トランジスタ６３のゲート−ソー
ス間容量６３ａはフォトダイオードアレイ６２に発生さ
れた起電力により急激に充電され、これによりオン遅延
時間は小さなものとなる。

【００４５】この状態において、入力端子Ｔ11、Ｔ12を
介して加えられていたスイッチング信号がローレベルに
なると、発光素子６１は発光を停止する。これによりフ
ォトダイオードアレイ６２により受光していた発光素子
６１から光信号はなくなり、フォトダイオードアレイ６
２に発生していた起電力もなくなる。

【００４６】このとき、発光素子６６は発光し、これに
よりフォトトランジスタ６７はオンになり、出力トラン
ジスタ６３のゲート−ソース間容量６３ａはこのフォト
トランジスタ６７を介して急激に放電され、出力トラン
ジスタ６３はオフになる。ここで、出力トランジスタ６
３のゲート−ソース間容量６３ａはこのフォトトランジ
スタ６７を介して急激に放電されので、オフ遅延時間も
小さなものとなる。

【００４７】このようにこの第４の実施例においては、
発光素子６１がオフになり、フォトダイオードアレイ６
２の受光がなくなると、発光素子６６がオンになり、こ
れによりフォトトランジスタ６７はオンになる。そして
出力トランジスタ６３のゲート−ソース間容量６３ａは
このフォトトランジスタ６７を介して急激に放電され
る。これによりこの半導体リレー回路６０がオンからオ
フに変化するときの出力トランジスタ６３のゲート−ソ
ース間容量６３ａに起因するスイッチング遅延を大幅に
改善することができる。

【００４８】またこの半導体リレー回路６０がオフから
オンになるときはフォトトランジスタ６７はオフになっ
ているので、フォトダイオードアレイ６２は出力トラン
ジスタ６３をオンにするだけでよく、フォトダイオード
アレイ６２の受光面積を大きくする必要はない。

【００４９】図６は、図４に示したこの発明の第４の実
施例の変形例を示したものである。この変形例の半導体
リレー回路６０は、フォトトランジスタ６７を出力トラ
ンジスタ６３のゲート−ソース間に直接接続する代わり
にＰＮＰトランジスタ６８を介して接続して構成したも
のである。すなわち、この変形例において、フォトトラ
ンジスタ６７のコレクタはＰＮＰトランジスタ６８のベ
ースに接続され、ＰＮＰトランジスタ６８のエミッタは
出力トランジスタ６３のゲートに接続され、ＰＮＰトラ
ンジスタ６８のコレクタはフォトトランジスタ６７のエ
ミッタに接続される。他の構成は図４に示した第４に実
施例と同様であり、その動作も基本的には図４に示した
第４に実施例と同様である。

【００５０】

【発明の効果】以上説明したようにこの発明によれば、 １）出力トランジスタのゲート−ソース間容量に起因す
るスイッチング遅延を大幅に改善することができる。

【００５１】２）受光側のフォトダイオードアレイの受
光面積を小さくすることができる。 ３）集積回路化する場合のチップ面積を小さくすること
ができる。

【００５２】４）安価かつ小形化することができる。

【００５３】等の効果を奏する。

【図面の簡単な説明】

【図１】この発明に係わる半導体リレー回路の第１の実
施例を示す回路図。

【図２】この発明に係わる半導体リレー回路の第２の実
施例を示す回路図。

【図３】この発明に係わる半導体リレー回路の第３の実
施例を示す回路図。

【図４】この発明に係わる半導体リレー回路の第４の実
施例を示す回路図。

【図５】図４に示した半導体リレー回路の動作を説明す
るタイミングチャート。

【図６】図４に示した半導体リレー回路の変形例を示す
回路図。

【図７】半導体リレー回路の従来例を示す回路図。

【図８】半導体リレー回路の他の従来例を示す回路図。

【符号の説明】

１０、３０、４０、５０、６０、６１ 半導体リレー回
路 １１、３１、４１、５１、６１、６６ 発光素子 １２、３２、４２、４４、５２、５６、６２ フォトダ
イオードアレイ １３、３３、４３、５３、６３ 出力トランジスタ １３ａ、３３ａ、４３ａ、５３ａ、６３ａ ゲート−ソ
ース間容量 Ｔ11、Ｔ12 入力端子 Ｔ21、Ｔ22 出力端子 ２１ 発光素子駆動用の電源 ２２ 抵抗 ２３ スイッチ ２４ 負荷駆動用の電源 ２５ 負荷 ３６、３７、４６、４９、 ＮＰＮトランジスタ ５５、６８ ＰＮＰトランジスタ ６７ フォトトランジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 一夫 京都市右京区花園土堂町10番地 オムロン 株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 スイッチング信号により駆動される発光
   素子と、 前記発光素子に対向して配設されるフォトダイオードア
   レイと、 前記フォトダイオードアレイのアノード側がゲートに接
   続され、前記フォトダイオードアレイのカソード側がソ
   ースに接続され、ドレイン−ソース間に出力信号を発生
   する出力トランジスタと、 を具備したスイッチ回路において、 コレクタが前記出力トランジスタのゲートに接続され、
   エミッタが前記出力トランジスタのソースに接続される
   第１のトランジスタと、 コレクタが第１の抵抗を介して前記出力トランジスタの
   ゲートに接続されるとともに前記第１のトランジスタの
   ベースに接続され、ベースが第２の抵抗を介して前記フ
   ォトダイオードアレイの中間接続点に接続され、エミッ
   タが前記出力トランジスタのソースに接続される第２の
   トランジスタと、 を具備したことを特徴とする半導体リレー回路。
2. 【請求項２】 スイッチング信号により駆動される発光
   素子と、 前記発光素子に対向して配設される第１のフォトダイオ
   ードアレイと、 前記第１のフォトダイオードアレイのアノード側がゲー
   トに接続され、前記第１のフォトダイオードアレイのカ
   ソード側がソースに接続され、ドレイン−ソース間に出
   力信号を発生する出力トランジスタと、 を具備したスイッチ回路において、 前記発光素子に対向して配設される第２のフォトダイオ
   ードアレイと、 コレクタが前記出力トランジスタのゲートに接続され、
   エミッタが前記出力トランジスタのソースに接続される
   第１のトランジスタと、 ベースが共通接続された第２のトランジスタおよび第３
   のトランジスタを有し、前記第２のトランジスタのコレ
   クタは前記第２のフォトダイオードアレイのアノード側
   に接続されるとともに前記第２のトランジスタおよび第
   ３のトランジスタの共通ベースに接続され、前記第２の
   トランジスタのエミッタは前記第２のフォトダイオード
   アレイのカソード側に接続されるとともに前記出力トラ
   ンジスタのソースに接続され、前記第３のトランジスタ
   のコレクタは抵抗を介して前記出力トランジスタのゲー
   トに接続されるとともに前記第１のトランジスタのベー
   スに接続され、前記第３のトランジスタのエミッタは前
   記出力トランジスタのソースに接続されるカレントミラ
   ー回路と、 を具備したことを特徴とする半導体リレー回路。
3. 【請求項３】 スイッチング信号により駆動される発光
   素子と、 前記発光素子に対向して配設される第１のフォトダイオ
   ードアレイと、 前記発光素子に対向して配設される第２のフォトダイオ
   ードアレイと、 ベースが前記第１のフォトダイオードアレイのアノード
   側に接続され、エミッタが前記第２のフォトダイオード
   アレイのアノード側に接続され、コレクタが前記第１の
   フォトダイオードアレイのカソード側に接続されるトラ
   ンジスタと、 前記トランジスタのベース−コレクタ間に接続される抵
   抗と、 前記第２のフォトダイオードアレイのアノード側がゲー
   トに接続され、前記第１および第２のフォトダイオード
   アレイのカソード側がソースに接続され、ドレイン−ソ
   ース間に出力信号を発生する出力トランジスタと、 を具備したことを特徴とする半導体リレー回路。
4. 【請求項４】 スイッチング信号により駆動される第１
   の発光素子と、 前記第１の発光素子に対向して配設されるフォトダイオ
   ードアレイと、 前記スイッチング信号を反転した信号により駆動される
   第２の発光素子と、 前記第２の発光素子に対向して配設され、コレクタが前
   記フォトダイオードアレイのカソード側に接続されるフ
   ォトトランジスタと、 前記フォトダイオードアレイのアノード側がゲートに接
   続され、前記フォトトランジスタのエミッタがソースに
   接続され、ドレイン−ソース間に出力信号を発生する出
   力トランジスタと、 を具備したことを特徴とする半導体リレー回路。