JPH05299656A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05299656A
JPH05299656A JP12536392A JP12536392A JPH05299656A JP H05299656 A JPH05299656 A JP H05299656A JP 12536392 A JP12536392 A JP 12536392A JP 12536392 A JP12536392 A JP 12536392A JP H05299656 A JPH05299656 A JP H05299656A
Authority
JP
Japan
Prior art keywords
silicon oxide
semiconductor layer
film
layer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12536392A
Other languages
Japanese (ja)
Inventor
Masanori Hirota
匡紀 広田
Mario Fuse
マリオ 布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP12536392A priority Critical patent/JPH05299656A/en
Publication of JPH05299656A publication Critical patent/JPH05299656A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To use a glass substrate as an insulating substrate by oxidizing a semiconductor layer by irradiating it with an oxide plasma due to resonance of an electron cyclotron, and forming a silicon oxide layer on a boundary between a silicon oxide film formed by depositing and the semiconductor layer. CONSTITUTION:Amorphous silicon is deposited on a glass substrate 1 to form a polysilicon film, which is insularly patterned to form a semiconductor layer 2. Then, a silicon oxide film 31 is deposited on the layer 2 by a chemical vapor growing method, then the film 31 is irradiated with oxide plasma due to resonance of an electron cyclotron, a semiconductor part of a boundary between the silicon oxide film and the semiconductor layer is oxydized to form a stoichiometric silicon oxide layer 32. Then, a polysilicon film is formed, patterned to form a gate electrode 4, and with the electrode 4 as a mask a source region 2b and a drain region 2c are formed on the layer 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
係り、例えば、液晶ディスプレイや密着型イメージセン
サの駆動回路等に用いられる薄膜トランジスタの製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, for example, a method of manufacturing a thin film transistor used in a drive circuit of a liquid crystal display or a contact image sensor.

【0002】[0002]

【従来の技術】従来、アクテイブ型の液晶ディスプレイ
やマトリックス駆動型の密着型イメージセンサの駆動回
路のスイッチング素子としては、薄膜積層構造の薄膜ト
ランジスタ(TFT)が用いられている。薄膜トランジ
スタは、例えば図2に示すように、絶縁性基板11上に
堆積された半導体膜をパターニングして島状の半導体層
12を形成し、該半導体層12上にゲート絶縁膜13及
び島状のゲート電極14を形成し、ゲート電極14の下
方に位置する半導体層12をトランジスタのチャネルと
なる活性層領域12aとし、ゲート電極14をマスクと
してイオン注入を行なうことにより、前記活性層領域1
2aを挟むようにソース領域12b及びドレイン領域1
2cを形成し、ソース領域12b及びドレイン領域12
cは前記ゲート絶縁膜13及び層間絶縁膜15に穿孔さ
れたコンタクト孔16を介して配線電極17,17に接
続して成る電界効果型のトランジスタから構成されてい
る。前記薄膜トランジスタの活性層としては、非晶質シ
リコン(a−Si)や多結晶シリコン(Poly-Si)が用い
られるが、駆動回路を一体化する場合、動作速度の速い
多結晶シリコン膜で形成する必要がある。
2. Description of the Related Art Conventionally, a thin film transistor (TFT) having a thin film laminated structure has been used as a switching element of a drive circuit of an active type liquid crystal display or a matrix drive type contact image sensor. For example, as shown in FIG. 2, the thin film transistor is formed by patterning a semiconductor film deposited on an insulating substrate 11 to form an island-shaped semiconductor layer 12, and on the semiconductor layer 12, the gate insulating film 13 and the island-shaped semiconductor layer 12 are formed. The active layer region 1 is formed by forming the gate electrode 14 and using the semiconductor layer 12 located below the gate electrode 14 as an active layer region 12a which becomes a channel of the transistor, and performing ion implantation using the gate electrode 14 as a mask.
Source region 12b and drain region 1 so as to sandwich 2a
2c to form the source region 12b and the drain region 12
Reference numeral c is a field effect transistor which is connected to the wiring electrodes 17 through a contact hole 16 formed in the gate insulating film 13 and the interlayer insulating film 15. Amorphous silicon (a-Si) or polycrystalline silicon (Poly-Si) is used as the active layer of the thin film transistor, but when a drive circuit is integrated, it is formed of a polycrystalline silicon film having a high operating speed. There is a need.

【0004】前記ゲート絶縁膜13は、1000℃前後
の酸素雰囲気による熱酸化により半導体層12の表面に
熱酸化膜を成長させて形成される。従って、処理温度が
高いために前記絶縁性基板11としてガラス基板を使用
することができず、溶解石英で形成された絶縁性基板を
用いるため薄膜トランジスタのコストの上昇を招くとい
う欠点があった。
The gate insulating film 13 is formed by growing a thermal oxide film on the surface of the semiconductor layer 12 by thermal oxidation in an oxygen atmosphere at about 1000.degree. Therefore, since the processing temperature is high, a glass substrate cannot be used as the insulating substrate 11, and an insulating substrate made of fused silica is used, which causes a cost increase of the thin film transistor.

【0005】安価なガラス基板を用いるためには、その
歪点温度が600℃前後であるため、少なくとも600
℃以下、熱収縮を考慮すると更に低い温度で製造プロセ
スを行なわなければならない(「OPTRONICS」,1991,No.
8,P53〜P56)。
In order to use an inexpensive glass substrate, the strain point temperature is around 600 ° C., so that at least 600
In consideration of heat shrinkage, the manufacturing process must be performed at a lower temperature below ℃ (“OPTRONICS”, 1991, No.
8, P53 ~ P56).

【0006】低温でゲート絶縁膜13が形成できる技術
としては、減圧CVD法,常圧CVD法,プラズマCV
D法等の化学的気相成長法により、半導体層12上にゲ
ート絶縁膜13を堆積する方法が存在する。
Techniques for forming the gate insulating film 13 at a low temperature include a low pressure CVD method, a normal pressure CVD method, and a plasma CV.
There is a method of depositing the gate insulating film 13 on the semiconductor layer 12 by a chemical vapor deposition method such as the D method.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、前記各
CVD法でゲート絶縁膜13を堆積した場合、ゲート絶
縁膜13と半導体層12との間の界面におけて欠陥準位
が増加することにより、前記した熱酸化膜に比較して界
面特性が劣化し、薄膜トランジスタとして充分なトラン
ジスタ特性を得ることができないという問題点があっ
た。そこで、前記各CVD法でゲート絶縁膜を成膜した
後、600℃前後の窒素雰囲気中で熱処理を施す方法
や、ゲート絶縁膜を成膜前に、600℃前後の窒素雰囲
気中にて活性層領域となる半導体層(多結晶シリコン
膜)の表面を僅かに酸化した後、前記CVD法によるゲ
ート絶縁膜を成膜する方法が提案されているが、前記ト
ランジスタ特性を改善するに充分でなかった。また、6
00℃前後の熱処理工程はガラス基板の熱収縮をもたら
すので、ガラス基板上に形成された薄膜トランジスタに
上記処理を行なうことは適当でない。
However, when the gate insulating film 13 is deposited by each of the above-mentioned CVD methods, the defect level increases at the interface between the gate insulating film 13 and the semiconductor layer 12, There is a problem that the interface characteristics are deteriorated as compared with the above-mentioned thermal oxide film, and sufficient transistor characteristics cannot be obtained as a thin film transistor. Therefore, a method of performing a heat treatment in a nitrogen atmosphere at about 600 ° C. after forming a gate insulating film by each of the above-mentioned CVD methods, or an active layer in a nitrogen atmosphere at about 600 ° C. before forming a gate insulating film. A method of forming a gate insulating film by the CVD method after slightly oxidizing the surface of a semiconductor layer (polycrystalline silicon film) to be a region has been proposed, but it was not sufficient to improve the transistor characteristics. .. Also, 6
Since the heat treatment process at about 00 ° C. causes the glass substrate to be thermally shrunk, it is not appropriate to perform the above treatment on the thin film transistor formed on the glass substrate.

【0008】更に、多結晶シリコンで形成された半導体
層の表面を、グロー放電によるRSプラズマにより低温
で酸化させる方法(プラズマ酸化法)が提案されている
(例えば、J.Elec. Soc. 110 (1963) 1240)。しかし、
この方法では、(1)成膜速度が遅い、(2)プラズマによる
半導体層の損傷が生じる、(3)プロセス制御が困難であ
る、との欠点があり実用化に問題がある。
Further, there has been proposed a method (plasma oxidation method) of oxidizing the surface of a semiconductor layer formed of polycrystalline silicon at a low temperature by RS plasma by glow discharge (for example, J. Elec. Soc. 110 ( 1963) 1240). But,
This method has the drawbacks that (1) the film formation rate is slow, (2) the semiconductor layer is damaged by plasma, and (3) the process control is difficult, and there is a problem in practical use.

【0009】本発明は上記実情に鑑みてなされたもの
で、ガラス基板上にトランジスタ特性が良好な薄膜トラ
ンジスタを形成でき、且つガラス基板を劣化させない半
導体装置の製造方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of forming a thin film transistor having excellent transistor characteristics on a glass substrate and preventing deterioration of the glass substrate.

【0010】[0010]

【課題を解決するための手段】本発明方法は、半導体装
置の製造方法において、次の各工程を具備することを特
徴としている。第1の工程として、絶縁性基板上にシリ
コンを主体とした半導体層を形成する。第2の工程とし
て、該半導体層上に化学的気相成長法によりシリコン酸
化膜を堆積する。第3の工程として、該第1の酸化シリ
コン膜上から電子サイクロトロンの共鳴による酸化プラ
ズマを照射し、前記シリコン酸化膜と前記半導体層との
界面部分の半導体部分を酸化してストイキオメトリック
な酸化シリコン層を形成する。
The method of the present invention is characterized by including the following steps in a method of manufacturing a semiconductor device. As the first step, a semiconductor layer mainly containing silicon is formed on an insulating substrate. As the second step, a silicon oxide film is deposited on the semiconductor layer by chemical vapor deposition. As a third step, a stoichiometric oxidation is performed by irradiating an oxidation plasma by resonance of an electron cyclotron from above the first silicon oxide film to oxidize a semiconductor portion at an interface portion between the silicon oxide film and the semiconductor layer. Form a silicon layer.

【0011】[0011]

【作用】本発明によれば、電子サイクロトロンの共鳴に
よる酸化プラズマを照射することにより半導体層を酸化
させ、堆積により成膜したシリコン酸化膜と半導体層と
の界面に酸化シリコン層を形成したので、シリコン酸化
膜及び酸化シリコン層の形成を低温で行なうことがで
き、絶縁性基板としてガラス基板を使用してもこれを劣
化させることがない。また、半導体層とシリコン酸化膜
との間に酸化シリコン層を介在させることにより、界面
特性を良好とすることができる。
According to the present invention, the semiconductor layer is oxidized by irradiating the oxidation plasma due to the resonance of the electron cyclotron, and the silicon oxide layer is formed at the interface between the silicon oxide film formed by deposition and the semiconductor layer. The silicon oxide film and the silicon oxide layer can be formed at a low temperature, and even if a glass substrate is used as an insulating substrate, it does not deteriorate. Further, by interposing the silicon oxide layer between the semiconductor layer and the silicon oxide film, the interface characteristics can be improved.

【0012】[0012]

【実施例】本発明に係る半導体装置の製造方法の一実施
例について、図面を参照しながら説明する。図1(a)
〜図1(f)は、本発明方法を適用した薄膜トランジス
タの製造方法の各工程における断面説明図である。ガラ
ス基板1上に、LPCVD法やプラズマCVD法により
アモルファスシリコンを300〜1000オングストロ
ームの膜厚に堆積し、600℃以下の低温アニールによ
る固相成長法やKrFエキシマレーザ光(λ=248n
m)を300〜400mJ/cm2の密度で照射するレ
ーザ結晶化法によりポリシリコン膜を形成する。次い
で、フォトリソグラフィー及びエッチング法により前記
ポリシリコン膜を島状にパターニングして半導体層2を
形成する(図1(a))。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a method of manufacturing a semiconductor device according to the present invention will be described with reference to the drawings. Figure 1 (a)
1F is a cross-sectional explanatory diagram in each step of the method of manufacturing a thin film transistor to which the method of the present invention is applied. Amorphous silicon is deposited on the glass substrate 1 by LPCVD or plasma CVD to a film thickness of 300 to 1000 angstroms, and a solid phase growth method by low temperature annealing at 600 ° C. or lower or KrF excimer laser light (λ = 248n).
m) is irradiated at a density of 300 to 400 mJ / cm 2 to form a polysilicon film by a laser crystallization method. Next, the polysilicon film is patterned into an island shape by photolithography and etching to form a semiconductor layer 2 (FIG. 1A).

【0012】続いて、LPCVD法により430℃でS
iO2 膜を堆積し、膜厚1000オングストロームのシ
リコン酸化膜31を化学的気相成長法により形成する。
その後、ガラス基板1の温度を500℃として電子サイ
クロトロンの共鳴による酸化プラズマの照射を行なう。
すなわち、有磁場に於けるμ波により励磁されたO2
発散磁界により引き出し、ガラス基板1上を2〜4時間
照射する。照射された活性酸素は、堆積されたシリコン
酸化膜31中を通過し、シリコン酸化膜31と半導体層
2との界面に於いて酸化種として作用し、界面近傍のポ
リシリコンが酸化されることにより酸化シリコン膜を成
長させ、半導体層2のシリコン酸化膜31側に酸化シリ
コン層32を形成し、シリコン酸化膜31及び酸化シリ
コン層32から成るゲート酸化膜3を形成する(図1
(b))。本実施例による酸化プラズマの照射は、有磁
場に於けるμ波により励磁されたO2を発散磁界により
引き出すことにより行なわれるので、半導体層2に損傷
を与えることなく、最も組成的に安定な結合状態である
ストイキオメトリックな酸化シリコン膜32を成長させ
易い。
Then, S at 430 ° C. by the LPCVD method.
An iO 2 film is deposited, and a silicon oxide film 31 having a film thickness of 1000 angstrom is formed by a chemical vapor deposition method.
After that, the temperature of the glass substrate 1 is set to 500 ° C., and the oxidation plasma is irradiated by the resonance of the electron cyclotron.
That is, O 2 excited by μ waves in a magnetic field is extracted by a divergent magnetic field, and the glass substrate 1 is irradiated for 2 to 4 hours. The irradiated active oxygen passes through the deposited silicon oxide film 31, acts as an oxidizing species at the interface between the silicon oxide film 31 and the semiconductor layer 2, and the polysilicon in the vicinity of the interface is oxidized. A silicon oxide film is grown, a silicon oxide layer 32 is formed on the silicon oxide film 31 side of the semiconductor layer 2, and a gate oxide film 3 composed of the silicon oxide film 31 and the silicon oxide layer 32 is formed (FIG. 1).
(B)). The irradiation of the oxidative plasma according to the present embodiment is performed by extracting O 2 excited by μ waves in a magnetic field by a divergent magnetic field, so that the semiconductor layer 2 is not damaged and is most compositionally stable. It is easy to grow the stoichiometric silicon oxide film 32 in the bonded state.

【0013】前記シリコン酸化膜31は化学的気相成長
法により成膜されているので、5%フッ酸溶液に対する
エッチングレートは50オングストローム/sec以上の
値であるのに対して、前記酸化シリコン層32は活性な
酸化種によりポリシリコン膜が酸化されて形成されるの
で、非常に緻密な膜となり酸化シリコン膜31と半導体
層2との界面に於ける欠陥準位を低減させるとともに、
そのエッチングレートは20オングストローム/sec以
下の値となる。
Since the silicon oxide film 31 is formed by the chemical vapor deposition method, the etching rate for the 5% hydrofluoric acid solution is 50 angstroms / sec or more, while the silicon oxide layer is formed. Since the polysilicon film 32 is formed by oxidizing the polysilicon film by the active oxidizing species, it becomes a very dense film and reduces the defect level at the interface between the silicon oxide film 31 and the semiconductor layer 2, and
The etching rate is 20 angstroms / sec or less.

【0014】次いで、LPCVD法によりポリシリコン
膜を成膜し、このポリシリコン膜をフォトリソ法により
パターニングしてゲート電極4を形成する(図1
(c))。続いて、ゲート電極4をマスクとして前記シ
リコン酸化膜31及び酸化シリコン膜32をパターニン
グする(図1(d))。
Next, a polysilicon film is formed by the LPCVD method, and the polysilicon film is patterned by the photolithography method to form the gate electrode 4 (FIG. 1).
(C)). Then, the silicon oxide film 31 and the silicon oxide film 32 are patterned using the gate electrode 4 as a mask (FIG. 1D).

【0015】ゲート電極4をマスクとして前記半導体層
2にイオンシャワー法により不純物のドーピングを行な
い、ゲート電極を挟んで対峙する半導体層2にソース領
域2b及びドレイン領域2cを形成し、基板温度500
℃で2時間の熱処理を行なってソース領域2b・ドレイ
ン領域2cに導入されたドーパントを活性化する。ソー
ス領域2bとドレイン領域2cとの間の半導体層2部分
は、薄膜トランジスタのチャネル部分となる活性領域2
aが形成されている(図1(e))。
Using the gate electrode 4 as a mask, the semiconductor layer 2 is doped with impurities by an ion shower method to form the source region 2b and the drain region 2c in the semiconductor layer 2 facing each other with the gate electrode interposed therebetween, and the substrate temperature 500.
The dopant introduced into the source region 2b and the drain region 2c is activated by performing a heat treatment at 2 ° C. for 2 hours. A portion of the semiconductor layer 2 between the source region 2b and the drain region 2c is an active region 2 that becomes a channel portion of the thin film transistor.
a is formed (FIG. 1E).

【0016】ポリシリコン膜を用いた薄膜トランジスタ
の場合、粒界のシリコン・ダングリングボンド(シリコ
ンの未結合手)に水素を結合させることにより不活性化
させ、電気的に中性化してトラップ密度を低減させる水
素化処理を、基板温度350℃の水素プラズマ雰囲気中
で行なう。PECVD法によりシリコン酸化膜を堆積し
て層間絶縁膜5を形成する。そして、ソース領域2b及
びドレイン領域2c上に位置する層間絶縁膜5にコンタ
クト孔6を穿孔し、アルミニウム等の金属膜を着膜及び
パターニングして配線電極7を形成する(図1
(f))。
In the case of a thin film transistor using a polysilicon film, hydrogen is bonded to a silicon dangling bond (silicon dangling bond) at a grain boundary to inactivate it, and it is electrically neutralized so that trap density is increased. The hydrogenation treatment for reducing is performed in a hydrogen plasma atmosphere at a substrate temperature of 350 ° C. A silicon oxide film is deposited by the PECVD method to form an interlayer insulating film 5. Then, contact holes 6 are formed in the interlayer insulating film 5 located on the source region 2b and the drain region 2c, and a metal film such as aluminum is deposited and patterned to form a wiring electrode 7 (FIG. 1).
(F)).

【0017】上記した実施例の製造方法によれば、薄膜
積層プロセスを500℃以下の低温処理で行なうことが
できるので、熱によるガラス基板1の劣化を防止するこ
とができる。また、上記製造方法による薄膜トランジス
タによれば、電子サイクロトロンの共鳴による酸化プラ
ズマを照射することにより半導体層2を酸化させ、堆積
により成膜したシリコン酸化膜31と半導体層2との界
面に酸化シリコン層32を成長させて形成したので、化
学的気相成長法によるシリコン酸化膜31を成膜した場
合に於いても、酸化シリコン層32を介在させて界面特
性を良好にするので、欠陥準位を低減させることにより
移動度及びしきい値電圧のトランジスタ特性を向上する
ことができる。また、酸化シリコン層32のエッチング
レートは、前記したように、20オングストローム/se
c以下の値となるので、緻密性が向上することによりリ
ーク電流を減少させることがでいる。
According to the manufacturing method of the above-described embodiment, the thin film laminating process can be performed at a low temperature of 500 ° C. or less, so that the glass substrate 1 can be prevented from being deteriorated by heat. Further, according to the thin film transistor of the above manufacturing method, the semiconductor layer 2 is oxidized by irradiating the oxidation plasma due to the resonance of the electron cyclotron, and the silicon oxide layer is formed at the interface between the silicon oxide film 31 formed by deposition and the semiconductor layer 2. Since 32 is grown and formed, even when the silicon oxide film 31 is formed by the chemical vapor deposition method, the interfacial characteristics are improved by interposing the silicon oxide layer 32. By reducing the mobility, the transistor characteristics such as mobility and threshold voltage can be improved. Further, the etching rate of the silicon oxide layer 32 is, as described above, 20 angstrom / se.
Since the value is less than or equal to c, the leak current can be reduced by improving the compactness.

【0018】前記実施例における半導体層2は、ポリシ
リコン膜に限らずアモルファスシリコン膜や単結晶シリ
コン膜で形成してもよい。また、ゲート電極4はポリシ
リコン膜の他に、アルミニウム(Al),モリブデン
(Mo),クロム(Cr),チタン(Ti)等の金属
膜、或いは、PtSi,TiSi,MoSi等のシリサ
イド膜で形成してもよい。
The semiconductor layer 2 in the above embodiment is not limited to the polysilicon film and may be formed of an amorphous silicon film or a single crystal silicon film. In addition to the polysilicon film, the gate electrode 4 is formed of a metal film of aluminum (Al), molybdenum (Mo), chromium (Cr), titanium (Ti), or a silicide film of PtSi, TiSi, MoSi, or the like. You may.

【0019】次に、具体的な数値を示してトランジスタ
特性の向上について説明する。表1は、単結晶シリコン
上でのMOSキャパシタ評価を行なったもので、n型シ
リコンウエハ上にLPCVD法により430℃の温度で
酸化シリコン膜31を堆積後、有磁場に於けるμ波で励
磁された酸化プラズマによる照射処理の有無での固定電
荷密度Qss(cm-2)と界面準位Nss(cm-2eV-1)を比較
したものである。表1から明らかなように、固定電荷密
度Qss及び界面準位Nssとも酸化プラズナ処理を行なう
ことで特性の向上がみられる。
Next, the improvement of transistor characteristics will be described by showing specific numerical values. Table 1 shows an evaluation of a MOS capacitor on single crystal silicon. After depositing a silicon oxide film 31 at a temperature of 430 ° C. on an n-type silicon wafer by LPCVD, it is excited by μ waves in a magnetic field. The comparison is made between the fixed charge density Qss (cm -2 ) and the interface state Nss (cm -2 eV -1 ) in the presence or absence of irradiation treatment by the oxidized plasma. As is clear from Table 1, the characteristics of both the fixed charge density Qss and the interface state Nss are improved by the oxide plasma treatment.

【0020】[0020]

【表1】 酸化プラズマ処理の有無 有 無 固定電荷密度Qss (cm-2) 9.0×1010 3.5×1011 界面準位Nss (cm-2eV-1) 7.9×1010 3.0×1011 [Table 1] Presence or absence of oxidative plasma treatment Yes No Fixed charge density Qss (cm -2 ) 9.0 x 10 10 3.5 x 10 11 Interface state Nss (cm -2 eV -1 ) 7.9 x 10 10 3.0 x 10 11

【0021】表2は、前記実施例の製造方法で製造され
た薄膜トランジスタのトランジスタ特性について、有磁
場に於けるμ波で励磁された酸化プラズマによる照射処
理の有無での比較を示したものである。尚、薄膜トラン
ジスタのサイズは、ゲート幅W/Lが50/10として
形成した。表2によれば、移動度,しきい値電圧,最小
リーク電流のいずれについても酸化プラズマ処理を行な
うことで特性の向上がみられる。
Table 2 shows a comparison of the transistor characteristics of the thin film transistor manufactured by the manufacturing method of the above-described embodiment with and without irradiation treatment by the oxidation plasma excited by μ waves in a magnetic field. .. The thin film transistor was formed such that the gate width W / L was 50/10. According to Table 2, the characteristics are improved by subjecting the mobility, the threshold voltage, and the minimum leak current to the oxidizing plasma treatment.

【0022】[0022]

【表2】 酸化プラズマ処理の有無 有 無 移動度μ(cm2/VS) 50.6 45.0 しきい値電圧Vth(V) 0.78 2.8 最小リーク電流Imin(pA) 280 340[Table 2] Presence or absence of oxidative plasma treatment Yes No Mobility μ (cm 2 / VS) 50.6 45.0 Threshold voltage Vth (V) 0.78 2.8 Minimum leakage current Imin (pA) 280 340

【0023】[0023]

【発明の効果】本発明方法によれば、電子サイクロトロ
ンの共鳴による酸化プラズマを照射することにより半導
体層を酸化させ、堆積により成膜したシリコン酸化膜と
半導体層との界面に酸化シリコン層を形成したので、シ
リコン酸化膜及び酸化シリコン層の形成を低温処理で行
なうことができるので、絶縁性基板としてガラス基板を
使用してすることができる。また、電子サイクロトロン
の共鳴による酸化プラズマを照射することにより半導体
層を酸化させて酸化シリコン層を形成するので、半導体
層と酸化シリコン膜との間の界面特性を良好とすること
ができ、薄膜トランジスタを製造する場合のトランジス
タ特性を向上させることができる。
According to the method of the present invention, the semiconductor layer is oxidized by irradiating the oxidative plasma due to the resonance of the electron cyclotron, and the silicon oxide layer is formed at the interface between the silicon oxide film formed by deposition and the semiconductor layer. Therefore, since the silicon oxide film and the silicon oxide layer can be formed by the low temperature treatment, the glass substrate can be used as the insulating substrate. In addition, since the semiconductor layer is oxidized by irradiation with oxidation plasma due to resonance of an electron cyclotron to form a silicon oxide layer, favorable interface characteristics between the semiconductor layer and the silicon oxide film can be obtained, and a thin film transistor can be formed. The transistor characteristics in the case of manufacturing can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 (a)ないし(f)は、本発明の一実施例に
よる薄膜トランジスタの製造方法を示す製造工程図であ
る。
1A to 1F are manufacturing process diagrams showing a method of manufacturing a thin film transistor according to an embodiment of the present invention.

【図2】 従来の薄膜トランジスタの断面説明図であ
る。
FIG. 2 is a cross-sectional explanatory diagram of a conventional thin film transistor.

【符号の説明】[Explanation of symbols]

1…ガラス基板、 2…半導体層、 2a…活性領域、
2b…ソース領域、2c…ドレイン領域、 3…ゲー
ト絶縁膜、 31…シリコン酸化膜、 32…酸化シリ
コン層、 4…ゲート電極、 5…層間絶縁膜、 6…
コンタクト孔、 7…配線電極
1 ... Glass substrate, 2 ... Semiconductor layer, 2a ... Active region,
2b ... Source region, 2c ... Drain region, 3 ... Gate insulating film, 31 ... Silicon oxide film, 32 ... Silicon oxide layer, 4 ... Gate electrode, 5 ... Interlayer insulating film, 6 ...
Contact hole, 7 ... Wiring electrode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上にシリコンを主体とする半
導体層を形成する第1の工程と、該半導体層上に化学的
気相成長法によりシリコン酸化膜を堆積する第2の工程
と、該シリコン酸化膜上から電子サイクロトロンの共鳴
による酸化プラズマを照射し前記シリコン酸化膜と前記
半導体層との界面部分の半導体部分を酸化してストイキ
オメトリックな酸化シリコン層を形成する第3の工程
と、を具備することを特徴とする半導体装置の製造方
法。
1. A first step of forming a semiconductor layer containing silicon as a main component on an insulating substrate, and a second step of depositing a silicon oxide film on the semiconductor layer by chemical vapor deposition. A third step of forming a stoichiometric silicon oxide layer by irradiating an oxidation plasma by resonance of an electron cyclotron from above the silicon oxide film to oxidize a semiconductor portion at an interface portion between the silicon oxide film and the semiconductor layer. A method of manufacturing a semiconductor device, comprising:
JP12536392A 1992-04-20 1992-04-20 Manufacture of semiconductor device Pending JPH05299656A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12536392A JPH05299656A (en) 1992-04-20 1992-04-20 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12536392A JPH05299656A (en) 1992-04-20 1992-04-20 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05299656A true JPH05299656A (en) 1993-11-12

Family

ID=14908284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12536392A Pending JPH05299656A (en) 1992-04-20 1992-04-20 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05299656A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004929A (en) * 2006-05-26 2008-01-10 Semiconductor Energy Lab Co Ltd Non-volatile semiconductor storage device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and method for manufacturing insulating film
US9231070B2 (en) 2006-05-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004929A (en) * 2006-05-26 2008-01-10 Semiconductor Energy Lab Co Ltd Non-volatile semiconductor storage device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and method for manufacturing insulating film
US9231070B2 (en) 2006-05-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film

Similar Documents

Publication Publication Date Title
US6259120B1 (en) Semiconductor device and method for fabricating the same
JPH05102483A (en) Film transistor and its manufacturing method
US20050085020A1 (en) Semiconductor device and method for fabricating the same
JPH0563196A (en) Thin film semiconductor device, manufacture thereof and liquid crystal display device
JPS62205664A (en) Manufacture of thin film transistor
JP3494304B2 (en) Method for manufacturing thin film semiconductor device
US6482682B2 (en) Manufacturing method for improving reliability of polysilicon thin film transistors
JP3374455B2 (en) Method for manufacturing thin film transistor
JPH05299656A (en) Manufacture of semiconductor device
JPH11340474A (en) Fabrication of thin film transistor
JP2002016017A (en) Silicon carbide semiconductor device and method of manufacturing the same
JP2000068518A (en) Manufacture of thin-film transistor
JP3358284B2 (en) Method for manufacturing thin film transistor
JPH0590589A (en) Thin film transistor and manufacture thereof
JPH06112223A (en) Manufacture of thin-film transistor
JPH05206166A (en) Thin film transistor
JPH07193252A (en) Thin film transistor and its manufacture
JP2939819B2 (en) Method for manufacturing thin film transistor
JPH0563195A (en) Ultrathin film transistor and manufacture thereof
JPH04328872A (en) Manufacture of polycrystalline thin film transistor and polycrystalline thin film transistor
JP4211085B2 (en) Thin film transistor manufacturing method
JP3181901B2 (en) Thin film transistor
JPH09213962A (en) Thin film transistor and its manufacture
JPH05259457A (en) Thin film transistor
JPH06260498A (en) Thin-film transistor and manufacture thereof