JPH0529609A - Manufacture of diamond fet - Google Patents
Manufacture of diamond fetInfo
- Publication number
- JPH0529609A JPH0529609A JP18089891A JP18089891A JPH0529609A JP H0529609 A JPH0529609 A JP H0529609A JP 18089891 A JP18089891 A JP 18089891A JP 18089891 A JP18089891 A JP 18089891A JP H0529609 A JPH0529609 A JP H0529609A
- Authority
- JP
- Japan
- Prior art keywords
- diamond layer
- diamond
- electrode
- growth
- mask material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ダイヤモンドを用いた
ＦＥＴ（電界効果トランジスタ）であるダイヤモンドＦ
ＥＴの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to diamond F, which is an FET (field effect transistor) using diamond.
The present invention relates to a method for manufacturing ET.
【０００２】[0002]
【従来の技術】ダイヤモンドは高温下、放射線下などの
環境下で安定に動作するデバイスとしておよび高出力で
の動作にも耐え得るデバイスとして応用が注目されてい
る。高速素子や高出力用の優れた特性のデバイスを形成
するためには膜を積層するエピタキシャル技術の他に、
段差を形成したり、余分なところを削ったりするための
エッチング技術が必要である。2. Description of the Related Art Diamond has attracted attention for its application as a device that stably operates under high temperature and radiation conditions and as a device that can withstand high-power operation. In order to form high-speed devices and devices with excellent characteristics for high output, in addition to the epitaxial technology of stacking films,
An etching technique for forming a step or removing an extra part is required.
【０００３】所望のデバイスを作製するためには、エピ
タキシャル技術とエッチング技術を相互に利用する方法
が使用されている。この時のデバイスの製造工程はかな
り複雑なものとなる。例えば、図５に示されている構造
を形成する際の工程は次のようなものになる。In order to produce a desired device, a method of mutually utilizing an epitaxial technique and an etching technique is used. At this time, the device manufacturing process becomes quite complicated. For example, the steps in forming the structure shown in FIG. 5 are as follows.
【０００４】１．基板１０１の上に半導体である第１ダ
イヤンモンド層１０２、例えば、ボロンドープダイヤン
モンド層を形成する。 ２．第１ダイヤンモンド層１０２の上に第２ダイヤモン
ド層１０３を形成する。第２ダイヤモンド層は、絶縁性
ダイヤンモンド層（例えば、ノンドープダイヤモンド
層）または半導体ダイヤンモンド層（例えば、リンドー
プダイヤモンド層）である。 ３．エッチングマスク材料(例えば、Ａl)を全面に蒸着
する。 ４．エッチングマスク材料のソース・ドレインに対応す
る部分を除去するようにパターニングする。 ５．ソース・ドレインの部分の第２ダイヤンモンド層を
エッチングする。この時、エッチングは、第２ダイヤモ
ンド層のみがエッチングされるようエッチング時間を精
密に制御しなければならない。 ６．マスク材料を除去する。 ７．ソース、ドレイン、ゲート電極材料を全面に蒸着す
る。 ８．ソース、ドレイン、ゲート電極形状にパターニング
し、ソース電極１０４、ドレイン１０５電極およびゲー
ト電極１０６を形成する。 この中で、５の工程、８の工程は精度を要する工程であ
る。1. A first diamond layer 102, which is a semiconductor, such as a boron-doped diamond layer, is formed on the substrate 101. 2. A second diamond layer 103 is formed on the first diamond layer 102. The second diamond layer is an insulating diamond layer (eg, non-doped diamond layer) or a semiconductor diamond layer (eg, phosphorus-doped diamond layer). 3. An etching mask material (for example, Al) is vapor-deposited on the entire surface. 4. Patterning is performed so as to remove portions corresponding to the source / drain of the etching mask material. 5. The second diamond layer in the source / drain portion is etched. At this time, the etching time must be precisely controlled so that only the second diamond layer is etched. 6. Remove the mask material. 7. Source, drain, and gate electrode materials are deposited on the entire surface. 8. The source, drain and gate electrodes are patterned to form a source electrode 104, a drain 105 electrode and a gate electrode 106. Among these, steps 5 and 8 are steps that require accuracy.
【０００５】[0005]
【発明が解決しようとする課題】本発明の目的は、高温
での動作や高出力・高周波での動作の可能な耐環境性に
も優れたダイヤモンドＦＥＴを簡便にかつ確実に製造す
る方法を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a method for easily and surely manufacturing a diamond FET which is capable of operating at high temperature and operating at high output and high frequency and which is also excellent in environment resistance. To do.
【０００６】[0006]
【課題を解決するための手段】本発明の目的は、第１ダ
イヤモンド層、第１ダイヤモンド層の上の第２ダイヤモ
ンド層を有し、ソース電極およびドレイン電極が第１ダ
イヤモンド層上にあり、ゲート電極が第２ダイヤモンド
層上にあるダイヤモンドＦＥＴの製造方法であって、ソ
ース電極、ドレイン電極およびゲート電極を形成する工
程において、ソース電極およびドレイン電極の形状に選
択成長用マスク材料層を第１ダイヤモンド層上に形成
し、第２ダイヤモンド層を成長初期よりも成長終期にお
いて幅が太くなるように形成した後に、マスク材料層を
除去し、ソース電極、ドレイン電極およびゲート電極を
形成することを特徴とするダイヤモンドＦＥＴの製造方
法によって達成される。It is an object of the present invention to have a first diamond layer, a second diamond layer above the first diamond layer, the source and drain electrodes being on the first diamond layer, and the gate A method of manufacturing a diamond FET having an electrode on a second diamond layer, wherein in a step of forming a source electrode, a drain electrode and a gate electrode, a mask material layer for selective growth is formed into a shape of the source electrode and the drain electrode with a first diamond. A source electrode, a drain electrode, and a gate electrode are formed by removing the mask material layer after forming the second diamond layer so that the width of the second diamond layer becomes larger at the end of growth than at the beginning of growth. This is achieved by the method for manufacturing a diamond FET.
【０００７】本発明においては、選択成長の技術を使用
する。本発明において、ＦＥＴとしては、ＭＩＳ型ＦＥ
ＴおよびＪ−ＦＥＴが包含される。本発明の方法は、エ
ピタキシャル工程とエッチングによるパターニング工程
を同時に行ったのと同等な効果を有する選択成長の工程
を含んでいる。In the present invention, a selective growth technique is used. In the present invention, the MIS type FE is used as the FET.
T and J-FETs are included. The method of the present invention includes a selective growth step having the same effect as that of performing the epitaxial step and the patterning step by etching at the same time.
【０００８】本発明の製造方法の一例を示せば、図１に
示す次のような工程となる。 (ａ) 基板２１の上に、第１ダイヤンモンド層２２、例
えば、ボロンドープダイヤンモンド層を形成する。基板
は、通常、絶縁性であり、例えば、単結晶ダイヤモン
ド、多結晶ダイヤモンド、ボロンナイトライド、Ｓｉ
Ｃ、Ｓｉなどからできている。第１ダイヤモンド層は半
導体である。第１ダイヤモンド層の厚さは、例えば、
０．０１〜１μｍである。 (ｂ) 選択成長用マスク材料２７を全面に蒸着する。次
いで、マスク材料をソース・ドレインの形状にパターニ
ングする。マスク材料は、例えば、酸化ケイ素（Ｓi
Ｏ2）、タングステン（Ｗ）、モリブデン（Ｍo）および
タンタル（Ｔa）などである。パターニングは、フォト
リソグラフィー、メタルマスクを通して直接蒸着法によ
って行う。マスク材料の厚さは、例えば、０．０５〜１
μｍである。If an example of the manufacturing method of the present invention is shown, the following steps shown in FIG. (a) A first diamond layer 22, for example, a boron-doped diamond layer is formed on the substrate 21. The substrate is usually insulating, such as single crystal diamond, polycrystalline diamond, boron nitride, Si.
It is made of C, Si, etc. The first diamond layer is a semiconductor. The thickness of the first diamond layer is, for example,
It is 0.01 to 1 μm. (b) A mask material 27 for selective growth is deposited on the entire surface. Next, the mask material is patterned into the shape of the source / drain. The mask material is, for example, silicon oxide (Si
O 2 ), tungsten (W), molybdenum (Mo) and tantalum (Ta). Patterning is performed by photolithography and a direct vapor deposition method through a metal mask. The thickness of the mask material is, for example, 0.05 to 1
μm.
【０００９】(ｃ) 選択成長用マスク材料２７をマスク
として、第２ダイヤモンド層２３を選択的に成長させ
る。マスク材料の上には第２ダイヤモンド層は形成され
ない。第２ダイヤモンド層２３は、絶縁性ダイヤンモン
ド層、例えばノンドープダイヤンモンド層、または半導
体ダイヤンモンド層、例えば、リンドープダイヤモンド
層である。成長初期に比べ、成長終期において幅が広く
なるように成長させる。第２ダイヤモンド層の幅は、成
長終期において成長初期の１．００１〜２倍である（例
えば、幅が成長初期よりも０．０５μｍ〜１．０μｍの
長さで大きくなる）ことが好ましい。第２ダイヤモンド
層の膜厚は、マスク材料層の膜厚の１．１〜２倍である
ことが好ましく、例えば、０．０６μｍ〜２μｍであ
る。第２ダイヤモンド層を成長させるためには、図２
(a)、(b)、(c)に示すような態様を用いることができ
る。２１ａ，２１ｂ，２１ｃは基板を示し、２２ａ，２
２ｂ，２２ｃは第１ダイヤモンド層を示し、２７ａ，２
７ｂ，２７ｃはマスク材料を示し、２３ａ，２３ｂ、２
３ｃは第２ダイヤモンド層を示し、２８ｂは別のマスク
材料を示す。特に図３(a)の方法は最も簡便で好まし
い。(C) The second diamond layer 23 is selectively grown using the selective growth mask material 27 as a mask. No second diamond layer is formed on the mask material. The second diamond layer 23 is an insulating diamond layer, such as a non-doped diamond layer, or a semiconductor diamond layer, such as a phosphorus-doped diamond layer. The growth is made wider at the end of growth than at the beginning of growth. The width of the second diamond layer is preferably 1.001 to 2 times as large as that at the initial stage of growth at the final stage of growth (for example, the width becomes larger by 0.05 μm to 1.0 μm than that at the initial stage of growth). The film thickness of the second diamond layer is preferably 1.1 to 2 times the film thickness of the mask material layer, and is, for example, 0.06 μm to 2 μm. To grow the second diamond layer, the process shown in FIG.
The modes as shown in (a), (b) and (c) can be used. Reference numerals 21a, 21b, 21c denote substrates, and 22a, 2
2b and 22c represent the first diamond layer, and 27a and 2c.
7b and 27c represent mask materials, and 23a, 23b and 2
3c indicates the second diamond layer and 28b indicates another mask material. In particular, the method of FIG. 3 (a) is the most simple and preferable.
【００１０】(ｄ) マスク材料２７を除去する。マスク
材料の除去は、例えば、フッ酸によって行える。 (ｅ) 金属を蒸着し、ソース電極２４、ドレイン電極２
５およびゲート電極２６を同時に形成する。蒸着後にお
いては、電極をパターニングする必要はない。電極の材
料としては、例えば、Ｔｉ、Ｗ、Ｍｏ、Ａｕ、Ｎｉある
いはそのうちの２種類以上の積層材料などが挙げられ
る。電極の厚さは、第２ダイヤモンド層の厚さの０．１
〜０．８倍であることが好ましく、例えば、０．０５μ
ｍ〜０．８μｍである。(D) The mask material 27 is removed. The mask material can be removed by using, for example, hydrofluoric acid. (e) A source electrode 24 and a drain electrode 2 are formed by evaporating a metal.
5 and the gate electrode 26 are formed simultaneously. It is not necessary to pattern the electrode after vapor deposition. Examples of the material of the electrode include Ti, W, Mo, Au, Ni, or a laminated material of two or more of them. The thickness of the electrode is 0.1 times that of the second diamond layer.
Is preferably 0.8 times, for example, 0.05 μ
m to 0.8 μm.
【００１１】本発明の方法において、単に工程が簡便化
され、短くなったと言うだけでなく、精度を要する工程
はない。第１ダイヤンモンド層を除去し過ぎることを制
御する必要はなく、ソース電極、ドレイン電極およびゲ
ート電極の微妙なずれは自動的に防止されている。In the method of the present invention, not only is the process simplified and shortened, but there is no process requiring precision. It is not necessary to control the removal of the first diamond layer too much, and a slight deviation of the source electrode, the drain electrode and the gate electrode is automatically prevented.
【００１２】ダイヤモンドは、バンドギャップが５.５e
Ｖと大きいため、真性領域に相当する温度領域は、ダイ
ヤモンドが熱的に安定な１４００℃以下には存在しな
い。また化学的にも非常に安定である。また、ダイヤモ
ンドの熱伝導率は２０(Ｗ／cm・Ｋ)とＳiの１０倍以上
であり、放熱性にも優れている。さらに、ダイヤモンド
は、キャリアの移動度が大きい(電子移動度:２０００(c
m2／Ｖ・秒)、ホール移動度:２１００(cm2／Ｖ・秒)、
３００Ｋ)、誘電率が小さい(Ｋ＝５.５)、破壊電界が大
きい(Ｅ＝５×１０6Ｖ／cm)などの特徴を有しており、
高周波で大電力用のデバイスを作製することができる。Diamond has a bandgap of 5.5e
Since V is large, the temperature region corresponding to the intrinsic region does not exist below 1400 ° C. at which diamond is thermally stable. It is also chemically stable. Further, the thermal conductivity of diamond is 20 (W / cm · K), which is more than 10 times that of Si, and is excellent in heat dissipation. Furthermore, diamond has a high carrier mobility (electron mobility: 2000 (c
m 2 / V ・ sec), Hall mobility: 2100 (cm 2 / V ・ sec),
300K), small dielectric constant (K = 5.5), large breakdown electric field (E = 5 × 10 6 V / cm), etc.
A device for high power at high frequency can be manufactured.
【００１３】本発明によれば、ダイヤモンドＦＥＴを簡
便にかつ確実に製造することができる。簡便化という点
では、第２ダイヤンモンド層のエッチング工程と、ソー
ス、ドレイン、ゲート電極のパターニング工程が省かれ
ている。レジストをコーティングし、プリベーク、露
光、現像、ポストベーク、エッチング、レジストの除去
という長いパターニング工程を省略していることが大き
な利点である。さらに、これに加えて、次の確実性をも
伴っている。According to the present invention, a diamond FET can be manufactured simply and reliably. In terms of simplification, the etching step of the second diamond layer and the patterning steps of the source, drain and gate electrodes are omitted. It is a great advantage that the resist is coated and the long patterning steps of pre-baking, exposure, development, post-baking, etching and resist removal are omitted. In addition to this, the following certainty is also involved.
【００１４】確実性という点については、電極のパター
ニング工程を考えると、従来の方法では、エッチングし
た第２ダイヤンモンド層のパターニングにソース・ドレ
イン・ゲート電極のパターニングを合わせることが必要
であり、ソース、ゲート、ドレインの電極が互いに接触
しないように間隔を開ける必要があった。これはさらに
細線を引く工程が必要である場合には非常に困難とな
る。しかし、本方法では、パターニング合わせの手間が
なくて、電極を全面に蒸着しただけで、ゲートをソー
ス、ドレインの電極に接触しないように形成することが
できる。In terms of reliability, in consideration of the electrode patterning process, in the conventional method, it is necessary to match the patterning of the source / drain / gate electrode with the patterning of the etched second diamond layer. , It was necessary to provide a gap so that the gate and drain electrodes would not contact each other. This becomes very difficult when a process of drawing a fine line is required. However, according to this method, it is possible to form the gate without contacting the source and drain electrodes only by vapor-depositing the electrode on the entire surface without the trouble of patterning.
【００１５】エッチング工程を考えると、従来の方法で
はエッチングの速度と時間を精密に制御することが要求
され、とくに動作層が数百Åである場合は非常に困難を
極める。成膜の膜内での均一性とエッチングの均一性を
要求することはいうまでもない。本方法ではこのエッチ
ング工程がなく、精密な制御の必要がない。Considering the etching process, the conventional method requires precise control of the etching rate and time, which is extremely difficult especially when the operating layer is several hundred liters. It goes without saying that the uniformity of the formed film and the uniformity of etching are required. This method does not have this etching step and does not require precise control.
【００１６】第１ダイヤモンド層を形成する半導体ダイ
ヤモンドは、天然あるいは人工(高圧合成)のバルク単結
晶であっても、気相合成による薄膜多結晶あるいは薄膜
単結晶(エピタキシャル膜)であってもその効果は変わら
ない。第２ダイヤモンド層は、気相合成などによって形
成することができる。The semiconductor diamond forming the first diamond layer may be a natural or artificial (high pressure synthetic) bulk single crystal, or a thin film polycrystal or a thin film single crystal (epitaxial film) obtained by vapor phase synthesis. The effect does not change. The second diamond layer can be formed by vapor phase synthesis or the like.
【００１７】気相合成ダイヤモンド膜を形成する方法と
しては、 (１)直流または交流電界により放電を起こし、原料ガス
を活性化する方法、 (２)熱電子放射材を加熱し、原料ガスを活性化する方
法、 (３)ダイヤモンドを成長させる表面をイオンで衝撃する
方法、 (４)レーザーや紫外線などの光で原料ガスを励起する方
法、および (５)原料ガスを燃焼させる方法 等各種の方法があるが、いずれの方法も本発明に用いる
ことができ、発明の効果は変わらない。As a method of forming a vapor-phase synthetic diamond film, (1) a method of activating a raw material gas by causing a discharge by a direct current or an alternating electric field, (2) heating a thermoelectron emitting material to activate the raw material gas , (3) a method of bombarding the surface on which diamond is grown with ions, (4) a method of exciting a raw material gas with light such as laser or ultraviolet rays, and (5) a method of burning the raw material gas However, any method can be used in the present invention, and the effect of the invention is not changed.
【００１８】[0018]
【実施例】以下に実施例を示し、本発明を具体的に説明
する。EXAMPLES The present invention will be specifically described with reference to the following examples.
【００１９】実施例１ 図１にしたがって、ＦＥＴを作製した。 (a) まず、人工の単結晶ダイヤモンド基板(Ｉb)２１上
にマイクロ波プラズマＣＶＤ法によって厚さ２５００Å
のボロンドープダイヤモンド層２２を次のような条件で
形成した。 Ｈ2流量:１００ＳＣＣＭ、ＣＨ4流量:６ＳＣＣＭ、Ｂ2
Ｈ6(１０ppm)流量:１ＳＣＣＭ、圧力:４０Ｔorr、パワ
ー:３００Ｗ、基板温度：約８３０℃、成長時間：２０
分。 (b) 選択成長用マスク２７としてＳiＯ2を全面に厚さ
１５００Åで蒸着し、フォトリソグラフィによってソー
ス・ドレインの形状にパターニングした。Example 1 An FET was produced according to FIG. (a) First, on an artificial single crystal diamond substrate (Ib) 21, a thickness of 2500 Å is formed by a microwave plasma CVD method
The boron-doped diamond layer 22 was formed under the following conditions. H 2 flow rate: 100 SCCM, CH 4 flow rate: 6 SCCM, B 2
H 6 (10 ppm) Flow rate: 1 SCCM, Pressure: 40 Torr, Power: 300 W, Substrate temperature: 830 ° C., Growth time: 20
Minutes. (b) As a selective growth mask 27, SiO 2 was vapor-deposited on the entire surface to a thickness of 1500 Å, and patterned into a source / drain shape by photolithography.
【００２０】(c) 上記材料をマスクとして厚さ２５０
０Åのリンドープダイヤモンド層２３をソース・ドレイ
ン電極以外の部分に選択的に成長させた。リンドープダ
イヤモンド層の幅は、成長初期において２０．０μｍ、
成長終期において２０．１μｍであった。選択的に成長
した部分は単結晶が成長しており、マスクの電極の上に
はダイヤモンドは形成されなかった。リンドープダイヤ
モンド層は次のような条件で形成した。 Ｈ2流量:１００ＳＣＣＭ、ＣＨ4流量:６ＳＣＣＭ、ＰＨ
3流量(１００ppm)：１ＳＣＣＭ、圧力:４０Ｔorr、パワ
ー:３００Ｗ、基板温度:約８３０℃、成長時間:２０
分。 (d) マスク材料をフッ酸で除去した。 (e) Ｔi金属を蒸着して、ソース電極、ドレイン電極お
よびゲート電極を形成した。 得られたＦＥＴのゲート長は２０μmであった。その特
性を図３に示す。このＦＥＴは６００℃の高温で安定に
動作した。相互コンダクタンス（ｇｍ）は、約０.２ｍ
Ｓ／ｍｍであった。(C) A thickness of 250 using the above material as a mask
A 0Å phosphorus-doped diamond layer 23 was selectively grown on a portion other than the source / drain electrodes. The width of the phosphorus-doped diamond layer is 20.0 μm at the initial stage of growth,
It was 20.1 μm at the end of growth. A single crystal was grown in the selectively grown portion, and no diamond was formed on the electrode of the mask. The phosphorus-doped diamond layer was formed under the following conditions. H 2 flow rate: 100 SCCM, CH 4 flow rate: 6 SCCM, PH
3 Flow rate (100 ppm): 1 SCCM, pressure: 40 Torr, power: 300 W, substrate temperature: about 830 ° C., growth time: 20
Minutes. (d) The mask material was removed with hydrofluoric acid. (e) A Ti metal was vapor-deposited to form a source electrode, a drain electrode and a gate electrode. The obtained FET had a gate length of 20 μm. The characteristics are shown in FIG. This FET operated stably at a high temperature of 600 ° C. Mutual conductance (gm) is about 0.2m
It was S / mm.
【００２１】実施例２ ゲート長を２μmにする以外は実施例１と同様の手順
で、ＦＥＴを作製した。ＦＥＴの特性を図４に示す。６
００℃の高温で安定に動作した。相互コンダクタンス
は、約２ｍＳ／ｍｍであり、実施例１のＦＥＴに比較し
て相互コンダクタンスの向上がみられた。Example 2 An FET was produced by the same procedure as in Example 1 except that the gate length was 2 μm. The characteristics of the FET are shown in FIG. 6
It operated stably at a high temperature of 00 ° C. The transconductance was about 2 mS / mm, and the transconductance was improved as compared with the FET of Example 1.
【００２２】[0022]
【発明の効果】本発明の方法によれば、耐熱性、耐環境
性に優れたダイヤモンドを用いたＦＥＴを簡単にかつ確
実に製造できる。容易に相互コンダクタンスの向上が図
れ、高周波素子の作製が容易である。According to the method of the present invention, an FET using diamond having excellent heat resistance and environment resistance can be easily and reliably manufactured. The mutual conductance can be easily improved, and the high frequency element can be easily manufactured.
【図１】 本発明の方法の工程の一例を示す断面図であ
る。FIG. 1 is a cross-sectional view showing an example of steps of the method of the present invention.
【図２】 第２ダイヤモンド層を形成する種々の態様を
示す断面図である。FIG. 2 is a cross-sectional view showing various aspects of forming a second diamond layer.
【図３】 実施例１のＦＥＴの特性を示すグラフであ
る。FIG. 3 is a graph showing the characteristics of the FET of Example 1.
【図４】 実施例２のＦＥＴの特性を示すグラフであ
る。FIG. 4 is a graph showing the characteristics of the FET of Example 2.
【図５】 従来の方法により製造したダイヤモンドＦＥ
Ｔの断面図である。FIG. 5: Diamond FE manufactured by a conventional method
It is a sectional view of T.
２１，１０１…基板、 ２２，１０２…第
１ダイヤモンド層、 ２３，１０３…第２ダイヤモンド層、２４，１０４…ソ
ース電極、 ２５，１０５…ドレイン電極、 ２６，１０６…ゲ
ート電極、 ２７…マスク材料。21, 101 ... Substrate, 22, 102 ... First diamond layer, 23, 103 ... Second diamond layer, 24, 104 ... Source electrode, 25, 105 ... Drain electrode, 26, 106 ... Gate electrode, 27 ... Mask material.
Claims (1)
層の上の第２ダイヤモンド層を有し、ソース電極および
ドレイン電極が第１ダイヤモンド層上にあり、ゲート電
極が第２ダイヤモンド層上にあるダイヤモンドＦＥＴの
製造方法であって、ソース電極、ドレイン電極およびゲ
ート電極を形成する工程において、ソース電極およびド
レイン電極の形状に選択成長用マスク材料層を第１ダイ
ヤモンド層上に形成し、第２ダイヤモンド層を成長初期
よりも成長終期において幅が太くなるように形成した後
に、マスク材料層を除去し、ソース電極、ドレイン電極
およびゲート電極を形成することを特徴とするダイヤモ
ンドＦＥＴの製造方法。Claim: What is claimed is: 1. A first diamond layer, a second diamond layer on the first diamond layer, a source electrode and a drain electrode on the first diamond layer, and a gate electrode on the second diamond layer. A method of manufacturing a diamond FET on a diamond layer, wherein a mask material layer for selective growth is formed on the first diamond layer in the shape of the source electrode and the drain electrode in the step of forming the source electrode, the drain electrode and the gate electrode. Then, the mask material layer is removed after the second diamond layer is formed so as to have a larger width at the end of growth than at the beginning of growth, and the source electrode, the drain electrode and the gate electrode are formed. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18089891A JPH0529609A (en) | 1991-07-22 | 1991-07-22 | Manufacture of diamond fet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18089891A JPH0529609A (en) | 1991-07-22 | 1991-07-22 | Manufacture of diamond fet |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529609A true JPH0529609A (en) | 1993-02-05 |
Family
ID=16091249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18089891A Pending JPH0529609A (en) | 1991-07-22 | 1991-07-22 | Manufacture of diamond fet |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529609A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274115A (en) * | 1995-03-31 | 1996-10-18 | Nec Corp | Junction field-effect transistor and its manufacture |
| US5903015A (en) * | 1994-09-16 | 1999-05-11 | Sumitomo Electric Industries, Ltd. | Field effect transistor using diamond |
-
1991
- 1991-07-22 JP JP18089891A patent/JPH0529609A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5903015A (en) * | 1994-09-16 | 1999-05-11 | Sumitomo Electric Industries, Ltd. | Field effect transistor using diamond |
| JPH08274115A (en) * | 1995-03-31 | 1996-10-18 | Nec Corp | Junction field-effect transistor and its manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100387122B1 (en) | Fabrication Method of Poly-Si Thin Film Transistor Having Back Bias Effects | |
| JPS6049669A (en) | Thin-film transistor and manufacture thereof | |
| KR20070069584A (en) | Method of manufacturing nano-wire | |
| JPH02192127A (en) | Manufacture of self-alignment mesfet having t type gate shape | |
| JP2002057167A (en) | Semiconductor element and manufacturing method thereof | |
| JPH0529609A (en) | Manufacture of diamond fet | |
| JPH0529608A (en) | Manufacture of diamond fet with mis structure | |
| JPH01165172A (en) | Manufacture of thin film transistor | |
| JPS59222965A (en) | Manufacture of schottky barrier gate type field-effect transistor | |
| JPS60152018A (en) | Manufacture of semiconductor thin film crystal layer | |
| JP3123127B2 (en) | Field-effect transistor | |
| CN112635565A (en) | Two-dimensional semiconductor transistor structure with controllable performance and preparation method thereof | |
| JP3019468B2 (en) | Diamond transistor and method for manufacturing the same | |
| JP2004327844A (en) | Silicon nitride film, its producing process, and functional device | |
| KR100249813B1 (en) | Method for forming silicon quantum dot | |
| JPH0198229A (en) | Manufacture of semiconductor device | |
| JPH07183485A (en) | Quantum fine line device and manufacture | |
| CN108364863B (en) | Method for forming good ohmic contact of metal-two-dimensional transition group metal compound material | |
| CN115602526A (en) | Controllable doping method of two-dimensional semiconductor molybdenum telluride film | |
| JP2003188191A (en) | Hydrogen end diamond depression mesfet and its manufacturing method | |
| KR100189583B1 (en) | Method of manufacturing cathode used in the field emission device | |
| JPH02191319A (en) | Method of forming soi structure | |
| KR100266560B1 (en) | Fabrication method of thin-film transistor | |
| JPH0447970B2 (en) | ||
| JPS61154177A (en) | Manufacture of semiconductor device |