JPH05282886A - Nonvolatile semiconductor memory - Google Patents

Nonvolatile semiconductor memory

Info

Publication number
JPH05282886A
JPH05282886A JP7643492A JP7643492A JPH05282886A JP H05282886 A JPH05282886 A JP H05282886A JP 7643492 A JP7643492 A JP 7643492A JP 7643492 A JP7643492 A JP 7643492A JP H05282886 A JPH05282886 A JP H05282886A
Authority
JP
Japan
Prior art keywords
data
selected page
page
writing
selected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7643492A
Other languages
Japanese (ja)
Inventor
Yutaka Okamoto
Yoshiyuki Tanaka
豊 岡本
義幸 田中
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP7643492A priority Critical patent/JPH05282886A/en
Publication of JPH05282886A publication Critical patent/JPH05282886A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE: To prevent the loss of data already written even if destruction occurs in the case of additional writing.
CONSTITUTION: The nonvolatile semiconductor memory comprises memory means 1 having a memory cell array divided into blocks formed of a plurality of pages, reading means for reading data of a non-selected page in the block including a selected page before writing data of the selected page, and holding means 10 for holding the read data of the non-selected page until writing of data on the selected page is completed.
COPYRIGHT: (C)1993,JPO&Japio

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、フラッシュEEPRO BACKGROUND OF THE INVENTION This invention is, flash EEPRO
M(特にNAND型EEPROM)を用いた不揮発性半導体メモリ装置に関する。 A nonvolatile semiconductor memory device using the M (especially NAND-type EEPROM).

【0002】 [0002]

【従来の技術】従来コンピュータシステムの記憶装置として磁気ディスク装置が広く用いられてきた。 Magnetic disk apparatus has been widely used as a storage device of a conventional computer system. しかし磁気ディスク装置は高度に精密な機械的駆動機構を有するため衝撃に弱く重量もあるため可搬性に乏しく、消費電力が大きく電池駆動が容易でない、高速アクセスができない等の欠点があった。 But the magnetic disk device is poor in portability since the weak weight impact also because of its highly precise mechanical drive mechanism, the power consumption is not easy to increase battery driving, there is a disadvantage of such can not be high-speed access.

【0003】そこで近年EEPROMを用いた半導体メモリ装置の開発が進められている。 [0003] Therefore, the development of a semiconductor memory device using the recent years EEPROM has been promoted. 半導体メモリ装置は機械的駆動部分を有しないため衝撃に強く、軽量のため可搬性に富み、消費電力も小さいため電池駆動が容易であり、高速アクセスが可能であるという長所を有している。 The semiconductor memory device is strong shock because it does not have a mechanical driving portion is rich in portability for lightweight, easy battery drive for power consumption is small, and has the advantage that it enables high-speed access.

【0004】しかしEEPROMは書き込み/消去回数において有限の寿命を有しており、その信頼性の確保には磁気ディスク装置には必要のなかったシステム制御が必要となる。 However EEPROM has a finite lifetime in the number of write / erase cycles, there is a need for a system control did required in the magnetic disk device to ensure its reliability.

【0005】EEPROMのひとつとして、高集積化が可能なNAND型EEPROMが知られている。 [0005] One of the EEPROM, high integration can NAND type EEPROM is known. これは、図6に示すように複数のメモリセルM 1 〜M 8をそれらのソース、ドレインを隣接するもの同士で共有する形で直列接続して一単位とし、ビット線BLに接続するものである。 This is as one unit by a plurality of memory cells connected in series M 1 ~M 8 in the form of shared adjacent ones their source, the drain, as shown in FIG. 6, intended to be connected to the bit line BL is there. メモリセルM 1 〜M 8は通常、電荷蓄積層と制御ゲートが積層されたFETMOS構造を有する。 The memory cells M 1 ~M 8 generally has a FETMOS structure in which the control gate are laminated with the charge storage layer.
メモリセルアレイは、p型基板、又はn型基板に形成されたp型ウェル内に集積形成される。 Memory cell array, a p-type substrate, or is integrally formed on the n-type substrate which is formed on the p-type well. NAND型EEP NAND-type EEP
ROMのドレイン側は選択ゲートS 1を介してビット線BLに接続され、ソース側はやはり選択ゲートS 2を介して、ソース線(基準電位配線)に接続される。 The drain side of the ROM is connected via a selection gate S 1 to a bit line BL, and the source side again via a select gate S 2, it is connected to a source line (reference potential line). 図7に示すように、各メモリセルM 1 〜M 8の制御ゲートCG 7, the control gate CG of the memory cells M 1 ~M 8
1 〜CG 8は、行方向に連続的に接続されてワード線となる。 1 ~CG 8 is a word line is continuously connected to the row direction. 通常同一ワード線につながるメモリセルの集合を1ページと呼び、一組のドレイン側及びソース側の選択ゲートに挟まれたページの集合を1NANDブロック又は単に1ブロックと呼ぶ。 A set of memory cells connected to the normal same word line is called one page, it referred to as 1NAND block or simply one block a set of pages sandwiched between one pair of the drain side and the source side select gates. 通常1ブロックは独立に消去可能な最小単位となる。 Usually one block is minimized erasable independently units.

【0006】NAND型EEPROMの動作は次の通りである。 [0006] The operation of the NAND type EEPROM is as follows. データの消去は1NANDブロック内のメモリセルに対して同時に行われる。 Data is erased simultaneously on the memory cells in the 1NAND block. 即ち選択されたNAND That is selected NAND
ブロックの全ての制御ゲートを基準電位V SSとし、p型ウェル及びn型基板に高電圧V PP (例えば20V)を印可する。 All of the control gates of the block as a reference potential V SS, applies a high voltage V PP (e.g. 20V) to the p-type well and n-type substrate. これにより、全てのメモリセルにおいて浮遊ゲートから基板に電子が放出され、しきい値は負の方向にシフトする。 Thus, electrons are emitted to the substrate from the floating gate in all the memory cells, the threshold is shifted in the negative direction. 通常この状態を”1”状態と定義する。 Normal is defined as "1" state of this state. またチップ消去は全NANDブロックを選択状態にすることによりなされる。 The chip erase is done by the selected state all NAND blocks.

【0007】データの書き込み動作は、ビット線BLから最も離れた位置のモリセルから順に行われる。 [0007] Data write operation is performed from Moriseru farthest from the bit line BL in this order. NAN NAN
Dブロック内の選択された制御ゲートには高電圧V The selected control gate of the D blocks the high voltage V
PP (例えば20V)を印可し、他の非選択ゲートには中間電位V M (例えば10V)を与える。 And applying PP (e.g. 20V), the other unselected gates provide an intermediate potential V M (e.g., 10V). またビット線B The bit line B
Lにはデータに応じて、V SS又はV Mを与える。 The L in response to the data, give the V SS or V M. ビット線にV SSが与えられたとき(”0”書き込み)、その電位は選択メモリセルに伝達され、浮遊ゲートに電子注入が生ずる。 When the V SS is applied to the bit line ( "0" write), the potential is transmitted to the selected memory cell, the electron injection occurs in the floating gate. これによりその選択メモリセルのしきい値は正方向にシフトする。 Thus the threshold of the selected memory cell is shifted in the positive direction. 通常この状態を”0”状態と定義する。 Normal is defined as a "0" state of this state. ビット線にV Mが与えられた(”1”書き込み) V M is applied to the bit line ( "1" write)
メモリセルには電子注入は起らず、従ってしきい値は変化せず負に留まる。 Electron injection is not Okoshira the memory cell, thus the threshold remains negative unchanged.

【0008】データの読み出し動作はNANDブロック内の選択されたメモリセルの制御ゲートをV SSとして、 [0008] The control gates of the selected memory cell in the data read operation in the NAND block as V SS,
それ以外の制御ゲート及び選択ゲートをV CCとし選択メモリセルで電流が流れるか否かを検出することにより行われる。 It is any other control gates and select gates by detecting whether a current flows in the selected memory cell is V CC.

【0009】ここでは4MビットNAND型EEPRO [0009] 4M-bit NAND type EEPRO here
Mを用いたメモリシステムを例にとって従来のデータ書き込みについて説明する。 The conventional data writing will be described as an example memory system using M. 4MビットNAND型EEP 4M-bit NAND type EEP
ROMは1ページが512バイト(1バイトは8ビット)で、1NANDブロックは8ページ(512×8= ROM is a one page of 512 bytes (1 byte 8 bits), NAND block 8 pages (512 × 8 =
4Kバイト)構成となっており、128ブロックを有する。 Has a 4K-byte) configuration, it has 128 blocks. NAND型EEPROMにおいてはデータの書き込みは最ソース側のページより順にページ単位でなされることは先に説明した。 In the NAND type EEPROM data writing it has been described earlier be made in units of pages in order from pages of the top source. またNAND型EEPROMではページ単位での消去はできないために、すでにデータが書き込まれたページのデータの書き換えにはブロックの消去が必要である。 In order to not be erased in a page unit in the NAND type EEPROM, the already rewriting data of the page data is written it is necessary erase blocks. しかし、NANDブロック内の一部のページにのみデータ書き込みがなされていた場合(例えば消去後にソース側から順に4ページのみデータ書き込みがなされた場合には、ドレイン側の4ページは消去されたままの状態である)、のちに残りのページへの追加書き込みに際しては、ブロック消去をすること無しに、書き込みを行うことが可能である。 However, in the case when the data write has been made (for example the data write only four pages from the source side in order after erasure was made only on a part of the pages in the NAND block, four pages of the drain side of the remains erased the state), later when the additional write to the remaining pages, without making the block erasure, it is possible to perform writing. このことはデータ書き込み速度の向上、書き込み/消去回数の削減という意味において有効な手段である。 This improvement in the data writing speed, is an effective means in the sense of reducing the number of write / erase cycles. ただしこの場合はデータの待避はなされていない。 However, in this case it saved the data has not been made.

【0010】ここでNAND型EEPROMにおいて、 [0010] Here, in the NAND-type EEPROM,
動作中の破壊モードについて考える。 Think about the destruction mode in operation. NAND型EEP NAND-type EEP
ROMでは書き込み動作中にメモリセルのトンネル酸化膜に高電界が印可されるため、破壊を生じるおそれがある。 Since a high electric field is applied to the tunnel oxide film of the memory cell during a write operation in ROM, which may cause a breakdown. 破壊が生じた場合には同時に浮遊ゲートと制御ゲート間の絶縁膜も破壊し、制御ゲートと基板間がショートし結果としてロウ(row)不良(1ページ不良)となるおそれがある。 Insulating film between simultaneously floating gate and a control gate when the fracture occurs even destroyed, there is a risk that between the control gate and the substrate becomes low (row) poor (1 page bad) as a result shorted. NAND型EEPROMにおいてロウ不良が発生すると、NANDブロック全体が正常に動作しなくなる。 The row defect occurs in the NAND EEPROM, the entire NAND block does not operate normally. なぜならワード線は非選択の時においてもトランスファーゲートとして正しく作用する必要があるため、1ページでも不良となるとNANDブロック全体のデータが破壊又は消去/書き込み不能となる。 The reason for the word lines that must act properly as a transfer gate even when the non-selected, when a failure in one page data of the entire NAND block is broken or erase / write impossible.

【0011】 [0011]

【発明が解決しようとする課題】上述のように従来のN THE INVENTION Problems to be Solved] conventional as described above N
AND型不揮発性半導体メモリ装置においては、すでに一部分データ書き込みがなされたNANDブロックに対し、残りのデータ書き込みがなされていないページに対してあとから追加書き込みを行う際に破壊が発生すると、すでに書き込まれていたデータが失われるおそれがあるという問題があった。 In AND-type nonvolatile semiconductor memory device is already to NAND block portion data write is performed, the destruction in performing additional writing later for pages that are remaining data write not been generated, already written and it had data there is a problem that is likely to be lost.

【0012】本発明は以上のような問題に鑑みてなされたもので、その目的とするところは、追加書き込みの際に破壊が発生しても、既に書き込まれていたデータが失われることがなく高い信頼性を保持することができる不揮発性半導体メモリ装置を提供することにある。 [0012] The present invention has been made in view of the above problems, it is an object even destruction during additional writing occurs, without the data has already been written are lost it is to provide a nonvolatile semiconductor memory device which can retain high reliability.

【0013】 [0013]

【課題を解決するための手段】上記課題を解決するために、本発明は、第1に、複数個のページから構成されるブロックに分割されたメモリセルアレイを備え、不揮発性メモリ機能を有するメモリ手段と、選択された前記ページへデータを書き込む前に当該選択されたページを含むブロックにおける非選択ページのデータを読み出す読出し手段と、前記読み出された非選択ページのデータを前記選択されたページへのデータ書き込みが完了するまで保持する保持手段とを有することを要旨とする。 In order to solve the above problems SUMMARY OF THE INVENTION The present invention is, firstly, provided with a memory cell array divided into blocks composed of a plurality of pages, a memory having a nonvolatile memory function means and a reading means for reading the data of the non-selected pages in the block containing the selected page before writing data to said selected page, page data of the unselected pages said read is the selected having a holding means for holding until the data writing is completed to the gist of the.

【0014】第2に、上記第1の構成において、前記メモリセルアレイはNAND型EEPROMで構成され、 [0014] Second, in the first configuration, the memory cell array is constituted by a NAND type EEPROM,
データを読み出すページは選択ページより当該NAND The NAND than page selection page to read the data
型EEPROMにおけるソース線側に位置する非選択ページであることを要旨とする。 And summarized in that a non-selected page located on the source line side of the mold EEPROM.

【0015】第3に、上記第1又は第2の構成において、前記選択ページへのデータ書き込みが正常に完了しなかった場合に、前記保持手段に保持していたデータを当該選択ページを含まない別のブロックに書き込む書込み手段を有することを要旨とする。 [0015] Thirdly, in the first or second configuration, when the data writing into the selected page is not completed successfully, the data held in the holding means does not contain the selected page and summarized in that a write means for writing in a different block.

【0016】第4に、上記第1、第2又は第3の構成において、前記読出し手段は、選択ページへデータを書き込む前に当該選択ページ自身に格納されていたデータを読み出し、前記保持手段は当該読み出された選択ページ自身のデータを選択ページへのデータ書き込みが完了するまで保持することを要旨とする。 [0016] Fourth, the first, the second or third configuration, the read means reads the data such has been stored in the selected page itself before writing data to the selected page, said retaining means and summarized in that hold up the data of the read select page itself writing of data into the selected page to complete.

【0017】第5に、上記第4の構成において、前記保持手段は、前記読み出された選択ページ自身のデータに修正が加えられた後に保持することを要旨とする。 [0017] Fifth, in the above fourth configuration, the retaining means and gist to hold after the read out selected page itself of data modification is applied.

【0018】 [0018]

【作用】上記構成において、第1に、選択ページへの追加書き込みの際、メモリセルに破壊が発生してブロック全体が不良になっても、そのブロックの非選択ページに既に書き込まれていたデータは保持手段にバックアップされているので失われることがない。 [Action] In the above structure, first, when the additional write to the selected page, even if the entire block destruction in the memory cell is generated becomes defective, the data has already been written to the non-selected pages of the block It never will be lost because it is backed up to the holding means.

【0019】第2に、NAND型EEPROMで構成されたメモリセルアレイでは、通常、書き込みはソース線側から順に行われるので、データを読み出すページは、 [0019] Second, in the memory cell array composed of NAND-type EEPROM, normally, the write is performed from the source line side in order, the page data is read,
選択ページよりソース線側に位置する非選択ページとなる。 A non-selected page located on the source line side of the selected page.

【0020】第3に、選択ページへのデータ書き込みが正常に完了せずブロック全体が不良になったときは、保持手段にバックアップされていたデータを他のブロックに書き込むことにより高信頼性を維持することが可能となる。 [0020] Third, when the entire block without data writing is completed normally to the selected page becomes bad, maintaining high reliability by writing the data backed up in the holding means to another block it is possible to become.

【0021】第4に、選択ページに既にデータが格納されているときには、そのデータに対しても保持手段へのバックアップが施されて一層の高信頼性の維持が可能となる。 [0021] Fourth, when the data already selected page is stored, it is possible to maintain a more reliable be subjected to backup to the holding means for the data.

【0022】第5に、読み出された選択ページ自身のデータに対し、追加書込みするデータ等の分を修正した後に保持手段に保持させることにより、データの幅広いバックアップ態勢の実現が可能となる。 [0022] Fifth, for the selected page own data read, by holding the holding means after correcting the amount of data to be additionally written, it is possible to realize a wide backup posture of data.

【0023】 [0023]

【実施例】以下、本発明の実施例を図面を参照して説明する。 EXAMPLES Hereinafter, an embodiment of the present invention with reference to the drawings.

【0024】図1は、不揮発性半導体メモリ装置の構成を示すブロック図である。 FIG. 1 is a block diagram showing a configuration of a nonvolatile semiconductor memory device. 同図において1はメモリ手段としてのNAND型EEPROMモジュールであり、複数個のページからなるブロックに分割されたメモリセルアレイで構成されている。 1 is a NAND type EEPROM module as a memory means, and a memory cell array divided into blocks comprising a plurality of pages in the drawing. EEPROMモジュール1はデータ線で結ばれたホストインターフェイス2を介して図示省略のホストシステムに接続されている。 EEPROM module 1 is connected to a host system (not shown) through the host interface 2 connected by data lines. データ線上には、マルチプレクサ9及び保持手段として機能するデータバッファ10が設けられている。 On the data lines, the data buffer 10 is provided which functions as a multiplexer 9 and the holding means. また、ホストインターフェイス2内には、データレジスタ3、アドレスレジスタ4、カウントレジスタ5、コマンドレジスタ6 Also within the host interface 2, the data register 3, the address register 4, count register 5, the command register 6
及びステータスレジスタ7が設けられている。 And status register 7 is provided. 11はコントロールロジック、12はECC(誤り訂正符号)ジェネレータ/チェッカ、13はアドレスジェネレータ、 11 control logic 12 is ECC (error correcting code) generator / checker, 13 address generator,
14は書き込み、読み出し等の制御プログラムを実行するCPU、15は作業用RAM、16は制御プログラムROMである。 14 writes, CPU, 15 to execute the control program read like the work RAM, 16 is a control program ROM. 作業用RAM15にはEEPROMモジュール1のユーザ領域に対する管理テーブル等が読み込まれ、制御プログラムROM16には、データ書き込み等のために一連の制御プログラムが格納されるようになっている。 The working RAM15 are read such management table to the user area of ​​the EEPROM module 1, the control program ROM 16, a series of control programs for such data writing is adapted to be stored.

【0025】次に、上述のように構成された不揮発性半導体メモリ装置の作用を説明する。 Next, the operation of the structure non-volatile semiconductor memory device as described above.

【0026】EEPROMモジュール1への書き込み動作から説明する。 [0026] will be explained from the write operation to the EEPROM module 1.

【0027】ホストシステムは、ホストインターフェイス2内のアドレスレジスタ4にアクセス開始アドレスを、カウントレジスタ5にアクセスしたいデータのセクタ長をセットし、最後にコマンドレジスタ6に書き込み命令をセットする。 The host system, an access start address in the address register 4 in the host interface 2 sets the sector length of the data to be accessed in the count register 5, and finally to set the write command to the command register 6. ホストインターフェイス2のコマンドレジスタ6にアクセス命令が書き込まれると、コントローラ内のCPU14は、コマンドレジスタ6内のアクセス命令を読み込み、制御プログラムROM16に納められたデータの書き込みのための以下に述べる一連の制御プログラムを実行する。 When access to the command register 6 of the host interface 2 instruction is written, CPU 14 in the controller reads the access instruction in the command register 6, a series of control as described below for the writing of data contained in the control program ROM16 to run the program. 作業用RAM15には、このメモリ装置が起動した時点で、EEPROMモジュール1から、同モジュールのユーザ・データ領域に対する管理テーブルが読み込まれている。 The work RAM 15, at this point the memory device is activated, the EEPROM module 1, the management table for the user data area of ​​the module is loaded.

【0028】図2は、既に一部分データ書き込みがなされたNANDブロックに対し、残りのデータ書き込みがなされていない選択ページに対して後から追加書き込みを行う場合の手順を示すフローチャートである。 [0028] Figure 2, with respect to already NAND block portion data writing is made, it is a flow chart showing the procedure for performing additional writing later for the selected page to the remaining data writing is not performed.

【0029】CPU14はホストインターフェイス2にセットされた開始アドレスと作業用RAM15に格納された管理テーブル内のアドレス変換テーブルを参照して、ホストシステムが書き込みを行おうとしているアドレスに割り振られているNAND型EEPROM1上のブロックを割り出す(ステップ101)。 The CPU14 refers to the address conversion table in the management table stored in the working RAM15 and start address set in the host interface 2, NAND the host system is allocated to the address that is attempting to write determine the block on the type EEPROM 1 (step 101). ホストシステムからの要求がこのブロックのデータの全てを書き換えるものでない場合は、ブロック内の非選択ページに既に書き込まれてあるデータをブロック破壊による喪失に備えてデータバッファ10に読み込む(ステップ102のno,103)。 If the request from the host system is not intended to rewrite all of the data in this block, a data that is already written in the non-selected pages in a block in the loss by the block breaking load in the data buffer 10 of (step 102 no , 103). 次いで、後に詳述するようなホストシステムからデータバッファ10へのデータ転送、この転送されたデータの書き込み処理及びエラー処理等を行ない乍ら、割り出されたブロック内の選択ページに対して追加書き込みを実行する(ステップ104〜108)。 Then, add the host system as described after a data transfer to the data buffer 10, notwithstanding et performs this write processing of transferred data and error handling, etc., for the selected page of indexed within block write the run (step 104 to 108).

【0030】図3は、EEPROMモジュールからデータバッファにデータを読み出す手順を示すフローチャートである。 FIG. 3 is a flowchart showing a procedure of reading data in the data buffer from the EEPROM module. まず、EEPROMモジュール1をマルチプレクサ9を通してアクセスし読み出しモードに設定し、 First accesses the EEPROM module 1 through the multiplexer 9 is set to the read mode,
さらにデータバッファ10を読み出しモードに設定する(ステップ201,202)。 And it sets the read mode data buffer 10 (step 201, 202). ブロック内に既に書き込まれてあるデータのEEPROMの物理的なアドレスを、アドレスジェネレータ13に設定し(ステップ20 The physical address of the EEPROM of the data that is already written in the block, set in the address generator 13 (step 20
3)、データバッファ10にも、このデータを蓄えるべき領域の先頭番地をデータバッファへの書き込みアドレスとして設定する(ステップ204)。 3), to a data buffer 10, it sets the start address of the area to store the data as a write address to the data buffer (step 204). この後、CPU After this, CPU
14は、コントロールロジック11に対してデータ読み出しのための定められたシーケンスを実行するように指令を送る。 14, sends a command to perform a defined sequence for data reading from the control logic 11. コントロールロジック11は、マルチプレクサ9をEEPROMモジュール1からの読み出しデータがデータバッファ10に流れるように設定し、アドレスジェネレータ13の内容をインクリメントしながら、所定のデータ1ページ分を読み出す(ステップ205)。 Control logic 11 reads data of the multiplexer 9 from EEPROM module 1 is set to flow in the data buffer 10, while incrementing the contents of the address generator 13 reads out the one page predetermined data (step 205).
また、ECCジェネレータ/チェッカ12をこれらのデータ及びこれに付随して読み出されるECCコードを使って誤りを検出するように制御する。 The controls to detect errors using the ECC code to be read the ECC generator / checker 12 in association with this and these data. 1ページ分のデータが読み出されると、CPU14は、ECCジェネレータ/チェッカ12をチェックしデータの誤りを検査する(ステップ206)。 When one page of data is read out, CPU 14 checks the ECC generator / checker 12 to check an error in the data (step 206). 誤りが検出され(ステップ207 Error is detected (step 207
のyes)、かつ、訂正可能な誤りの場合は、データバッファ10内のデータを訂正する(ステップ208のy Of yes), and, if correctable errors, to correct the data in the data buffer 10 (y in step 208
es,209)。 es, 209). 訂正不可能な誤りの場合は、検出された誤りに関する情報を後のエラー処理のために、作業用RAM15の所定の領域にセーブする(ステップ208 If uncorrectable errors are for error handling after the information about the detected error is saved in a predetermined area of ​​the work RAM 15 (step 208
のno,210)。 Of no, 210). ブロック内の重ね書きされない部分のデータが全てデータバッファ10に読み込まれるまで図3の処理が繰り返される。 Processing of FIG. 3 are repeated until the data of the portion which is not overwritten in the block are all read into the data buffer 10.

【0031】図4は、ホストシステムからデータバッファに書き込みデータを転送する手順を示すフローチャートである。 [0031] FIG. 4 is a flowchart showing a procedure for transferring the write data to the data buffer from the host system. CPU14は、データバッファ10を書き込みモードに設定し(ステップ301)、ホストシステムから転送されてくるデータが蓄えられるデータバッファ10上のアドレスを同データバッファ10への書き込みアドレスとして設定する(ステップ302)。 CPU14 sets the mode write data buffer 10 (step 301), it sets the address of the data buffer 10 to data transferred from the host system is stored as a write address to the data buffer 10 (step 302) . その後、 after that,
コントロールロジック11に対して、ホストシステムから1セクタ分のデータの転送を行うように指令する。 To the control logic 11, commands the transfers of data for one sector from the host system. コントロールロジック11は、データバッファ10とホストインターフェイス2を制御してホストシステムから1 Control logic 11 controls the data buffer 10 and the host interface 2 from the host system 1
セクタ分のデータを受け取り、これが終了するとCPU Receives a sector of data, this is done when the CPU
14に転送が終了したことを通知する(ステップ30 14 to transfer is notified of the termination (Step 30
3)。 3). 図4の処理は、ホストシステムから転送すべきデータが残っていて、かつ、データバッファ10にNAN Process of FIG. 4, though data remains to be transferred from the host system, and, NAN in the data buffer 10
D型EEPROM1の書き込みを行おうとしているブロックのためのデータが不足している限り続けられる。 Data for blocks that are attempting to write D type EEPROM1 is continued as long as the missing. ホストシステムからの転送が終了したら、このデータがN When the transfer from the host system is finished, the data is N
AND型EEPROM1上に書き込まれる。 It is written on the AND type EEPROM1.

【0032】図5は、データバッファ内のデータをNA [0032] Figure 5, data in the data buffer NA
ND型EEPROMに書き込む手順を示すフローチャートである。 Is a flow chart showing the procedure for writing to the ND-type EEPROM. CPU14は、EEPROMモジュール1とデータバッファ10に必要ならば初期設定を施した後(ステップ401,402)、書き込みを行うページの先頭アドレスをアドレスジェネレータ13に設定し(ステップ403)、データバッファ10には、書き込まれるデータの先頭アドレスを同データバッファ10の読み出しアドレスとして設定する(ステップ404)。 CPU14, after performing the initial setting if necessary EEPROM module 1 and the data buffer 10 (step 401, 402), the start address of the page for writing is set to the address generator 13 (step 403), the data buffer 10 sets the start address of the data to be written as a read address of the data buffer 10 (step 404). そして、コントロールロジック11に対してデータ書き込みのための定められたシーケンスを実行するように指令を送る。 Then, it sends a command to perform a defined sequence for data write to the control logic 11. コントロールロジック11は、マルチプレクサ9 Control logic 11, multiplexer 9
をデータバッファ10からのの書き込みデータがEEP EEP is writing data to the from the data buffer 10
ROMモジュール1に流れるように設定し、アドレスジェネレータ13の内容をインクリメントしながらデータを書き込む(ステップ405)。 Set to flow in ROM module 1 writes data while incrementing the contents of the address generator 13 (step 405). また、ECCジェネレータ/チェッカ12をこれらのデータからECCコードを生成するように制御し、データとともにこのコードも記憶する(ステップ406)。 Further, the ECC generator / checker 12 controls so as to generate an ECC code from these data, the code is also stored with the data (step 406). データの書き込みが正常に行えなかった場合は、エラー処理を行ったのちに、代替処理等の必要に応じてデータバッファ10内のデータをEEPROMモジュール1に書き込む。 If the writing of data is not performed normally, after performing the error processing, and writes the data in the data buffer 10 to the EEPROM module 1 according to the needs of the alternative treatment. 書き込みが正常に終了し、ホストシステムの要求するデータを全て記憶し終えるか、エラーからの回復が不可能で処理を中断した場合は(ステップ408)、CPU14は、ホストインターフェイス2内のステータスレジスタ7に所定のコードを設定し、ホストシステムに命令の実行が終了したことを通知する。 Writing is successful, or finishes storing all the data requested by the host system, if it suspends processing is impossible to recover from the error (step 408), CPU 14 is a status register 7 in the host interface 2 set the predetermined code, the execution of instructions in the host system to notify the completion.

【0033】以上のように、本実施例によれば、既に一部分データ書き込みがなされたNANDブロックに対し、残りのデータ書き込みがなされていないページに対して後から追加書き込みを行う際、既に書き込まれていたデータを読み出し、バッファメモリに待避させることによって、仮に書き込み動作中に破壊が生じてそのNA [0033] As described above, according to this embodiment, previously to NAND block portion data writing is made, when performing additional writing later for pages that are remaining data writing is not made, is already written It reads and had data, by retracting the buffer memory, the NA to occur if destroyed during a write operation
NDブロック全体が不良となっても、データが失われることはなくなり、システムとして高い信頼性を保持することが可能となる。 Even if the entire ND blocks as bad, no longer data is lost, it is possible to maintain high reliability as a system.

【0034】なお、本発明は上記実施例に限られない。 [0034] The present invention is not limited to the above embodiments.
例えば、既にデータの書き込まれたページに対して消去動作無しに追加書き込みを行うことを考える。 For example, consider carrying out the additional write without erase operation with respect to previously written page of data. 勿論この場合”0”が書き込まれたセル(電子注入がなされ、正のしきい値をもつもの)を”1”データ(消去状態)に戻すことは不可能である。 Of course in this case "0" (made electron injection, Tadashino those having the threshold value) written cell is not possible to return to the "1" data (erased state). ”1”データを保っていたセルを”0”データに書き換えることのみ可能である。 "1" cells were maintained data "0" is only possible to rewrite the data. この場合、これまで述べてきた考え方に従えば、その追加書き込みに際し、その選択ページのデータ自身を読み出し、書き込みが完了するまで保持しておかなければならないことは容易に想像がつく。 In this case, according to the way of thinking that has been described so far, when the additional writing, reading the data itself of the selected page, that that must be held until the writing is completed will arrive it is easy to imagine. このとき読出したデータに対し、追加書き込みをするデータの分を修正した後保持しても構わない。 For this case the read data, it may be held after correcting the amount of data to the additional write. また選択ページへのデータ書き込みが正常に完了しなかった場合には、データバッファに保持していたデータをその選択ページを含まない別のブロックに書き込む処理を行なってもよい。 Further, when writing data to a selected page is not successfully completed, may perform processing for writing the data held in the data buffer to another block that does not contain the selected page. 以上のように、 As described above,
本発明はその主旨を逸脱しない範囲で種々変形して用いることができる。 The present invention can be used in various modifications without departing from the gist thereof.

【0035】 [0035]

【発明の効果】以上説明したように、本発明によれば、 As described in the foregoing, according to the present invention,
第1に、選択ページへデータを書き込む前に、当該選択ページを含むブロックにおける非選択ページのデータを読み出し、これを選択ページへのデータ書き込みが完了するまで保持手段に保持させるようにしたため、選択ページへの書き込みの際、メモリセルに破壊が発生してブロック全体が不良になっても、そのブロックの非選択ページに既に書き込まれていたデータは失われることがない。 First, before writing data to the selected page, read the data of the non-selected pages in the block including the selected page, for which is adapted to be held in the holding means until this data write to the selected page complete, select when writing to the page, even if the entire block destruction in the memory cell is generated becomes defective, the data that has been written to the non-selected pages of the block is not lost.

【0036】第2に、NAND型EEPROMで構成されたメモリセルアレイでは、通常、書込みはソース線側から順に行われるので、データを読み出すページは、選択ページよりソース線側に位置する非選択ページとなって読み出しアドレスの設定が容易、かつ確実となる。 [0036] Second, in the memory cell array composed of NAND-type EEPROM, normally, the write is performed from the source line side in order, the page data is read, and the non-selected pages located on the source line side of the selected page is set in the read address is easy, and the reliably.

【0037】第3に、選択ページへのデータ書き込みが正常に完了しなかった場合は、保持手段に保持していたデータを選択ページを含まない他のブロックに書き込むようにしたため、データを確実に維持することができて高信頼性を得ることができる。 [0037] Thirdly, if a data write to the selected page was not successful, because you write to other blocks not including the selected page data held in the holding means, the data reliably it is possible to obtain high reliability and can be maintained.

【0038】第4に、選択ページ自身に既にデータが格納されているときには、そのデータに対しても選択ページへのデータ書込みが完了するまで保持手段に保持させるようにしたため、この点においても高信頼性を得ることができる。 [0038] Fourth, when the data already selected page itself is stored, for which is adapted to be held by the holding means to the well completion data writing to the selected page on the data, high also in this respect it is possible to obtain the reliability.

【0039】第5に、読み出された選択ページ自身のデータに対し、追加書込みするデータ等の分を修正した後に保持手段に保持させるようにしたため、一層の高信頼性を得ることができる。 [0039] Fifth, for the selected page own data read, due to so as to be held by the holding means after correcting the amount of data to be additionally written, it is possible to obtain a more reliable.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明に係る不揮発性半導体メモリ装置の実施例を示すブロック図である。 Is a block diagram illustrating an embodiment of a nonvolatile semiconductor memory device according to the invention; FIG.

【図2】本実施例において選択ページに対するデータの追加書き込み処理を説明するためのフローチャートである。 Is a flowchart illustrating an additional process of writing data to the selected page in FIG. 2 embodiment.

【図3】本実施例においてEEPROMモジュールからデータバッファへのデータの読み出し処理を説明するためのフローチャートである。 It is a flow chart for explaining a read process of data to the data buffer from the EEPROM module in FIG. 3 embodiment.

【図4】本実施例においてホストシステムからデータバッファへの書き込みデータの転送処理を説明するためのフローチャートである。 In Figure 4 embodiment is a flowchart for explaining the transfer processing of write data to the data buffer from the host system.

【図5】本実施例においてデータバッファ内のデータをEEPROMモジュールに書き込む処理を説明するためのフローチャートである。 [5] The data in the data buffer in the present embodiment is a flowchart for explaining the process of writing to the EEPROM module.

【図6】NAND型EEPROMのセル構成を示す等価回路図である。 6 is an equivalent circuit diagram showing a cell structure of a NAND type EEPROM.

【図7】NAND型EEPROMのメモリセルアレイを示す等価回路図である。 7 is an equivalent circuit diagram showing a memory cell array of the NAND type EEPROM.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 EEPROMモジュール(メモリ手段) 10 データバッファ(保持手段) 14 EEPROMモジュールに対するデータの読み出し及び書き込みを実行するCPU 1 EEPROM module (memory means) 10 data buffer (holding means) 14 CPU that executes the reading and writing of data to the EEPROM module

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 複数個のページから構成されるブロックに分割されたメモリセルアレイを備え、不揮発性メモリ機能を有するメモリ手段と、選択された前記ページへデータを書き込む前に当該選択されたページを含むブロックにおける非選択ページのデータを読み出す読出し手段と、前記読み出された非選択ページのデータを前記選択されたページへのデータ書き込みが完了するまで保持する保持手段とを有することを特徴とする不揮発性半導体メモリ装置。 [Claim 1, further comprising a memory cell array divided into blocks composed of a plurality of pages, and a memory unit having a non-volatile memory function, the selected page before writing data to said selected page and having a reading means for reading the data of the non-selected pages in the block containing the holding means for holding until the data writing of the data of the non-selected pages said read into the selected page is completed non-volatile semiconductor memory device.
  2. 【請求項2】 前記メモリセルアレイはNAND型EE Wherein said memory cell array is a NAND type EE
    PROMで構成され、データを読み出すページは選択ページより当該NAND型EEPROMにおけるソース線側に位置する非選択ページであることを特徴とする請求項1記載の不揮発性半導体メモリ装置。 It consists of PROM, non-volatile semiconductor memory device according to claim 1, wherein the page data is read, a non-selective pages located on the source line side of the NAND type EEPROM from the selected page.
  3. 【請求項3】 前記選択ページへのデータ書き込みが正常に完了しなかった場合に、前記保持手段に保持していたデータを当該選択ページを含まない別のブロックに書き込む書込み手段を有することを特徴とする請求項1又は2記載の不揮発性半導体メモリ装置。 If wherein writing data to the selected page is not completed successfully, characterized in that it has a write means for writing the data held in the holding means to another block containing no such selection page the nonvolatile semiconductor memory device according to claim 1 or 2 wherein the.
  4. 【請求項4】 前記読出し手段は、選択ページへデータを書き込む前に当該選択ページ自身に格納されていたデータを読み出し、前記保持手段は当該読み出された選択ページ自身のデータを選択ページへのデータ書き込みが完了するまで保持することを特徴とする請求項1,2又は3記載の不揮発性半導体メモリ装置。 Wherein said reading means reads the data such has been stored in the selected page itself before writing data to the selected page, said holding means of the data of the read select page itself to the selected page the nonvolatile semiconductor memory device according to claim 1, 2 or 3, wherein the holding until data write is completed.
  5. 【請求項5】 前記保持手段は、前記読み出された選択ページ自身のデータに修正が加えられた後に保持することを特徴とする請求項4記載の不揮発性半導体メモリ装置。 Wherein said holding means, said read nonvolatile semiconductor memory device according to claim 4, wherein the holding after the data in the correction of the selected page itself was added.
JP7643492A 1992-03-31 1992-03-31 Nonvolatile semiconductor memory Pending JPH05282886A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7643492A JPH05282886A (en) 1992-03-31 1992-03-31 Nonvolatile semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7643492A JPH05282886A (en) 1992-03-31 1992-03-31 Nonvolatile semiconductor memory

Publications (1)

Publication Number Publication Date
JPH05282886A true JPH05282886A (en) 1993-10-29

Family

ID=13605051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7643492A Pending JPH05282886A (en) 1992-03-31 1992-03-31 Nonvolatile semiconductor memory

Country Status (1)

Country Link
JP (1) JPH05282886A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110538A (en) * 1997-03-31 2009-05-21 Lexar Media Inc Movable sector in block of flash memory
JP2013101743A (en) * 2011-11-09 2013-05-23 Apple Inc Data protection from write failures in nonvolatile memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110538A (en) * 1997-03-31 2009-05-21 Lexar Media Inc Movable sector in block of flash memory
JP2012009034A (en) * 1997-03-31 2012-01-12 Lexar Media Inc Movable sector in block of flash memory
JP2013101743A (en) * 2011-11-09 2013-05-23 Apple Inc Data protection from write failures in nonvolatile memory
KR101439641B1 (en) * 2011-11-09 2014-09-11 애플 인크. Data protection from write failures in nonvolatile memory
US9053809B2 (en) 2011-11-09 2015-06-09 Apple Inc. Data protection from write failures in nonvolatile memory

Similar Documents

Publication Publication Date Title
EP0392895B1 (en) Flash EEprom system
US7490283B2 (en) Pipelined data relocation and improved chip architectures
US6871257B2 (en) Pipelined parallel programming operation in a non-volatile memory system
KR101368375B1 (en) Erased sector detection mechanisms
US7532511B2 (en) Flash EEPROM system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
EP2033195B1 (en) Apparatus and method for reduced peak power consumption during common operation of multi-nand flash memory devices
US7114117B2 (en) Memory card and memory controller
EP1617438B1 (en) Redundancy based NAND flash memory
CN1329924C (en) Novel method and structure for reliable data copy operation for non-volatile memories
US5875477A (en) Method and apparatus for error management in a solid state disk drive using primary and secondary logical sector numbers
US7227803B2 (en) Apparatus for reducing data corruption in a non-volatile memory
US7002853B2 (en) Memory card having a buffer memory for storing testing instruction
US7739472B2 (en) Memory system for legacy hosts
US20060156189A1 (en) Method for copying data in reprogrammable non-volatile memory
EP1918939B1 (en) Semiconductor memory system for flash memory
JP4034949B2 (en) Nonvolatile semiconductor memory device
JP4538034B2 (en) Semiconductor memory device, and control method thereof
KR100595909B1 (en) Moving sectors within a block in a flash memory
JP4256175B2 (en) Non-volatile semiconductor memory
US6601211B1 (en) Write reduction in flash memory systems through ECC usage
US7669004B2 (en) Flash storage system with write-erase abort detection mechanism
US8046528B2 (en) Data writing method for flash memory, and flash memory controller and storage device thereof
US8271515B2 (en) System and method for providing copyback data integrity in a non-volatile memory system
JP3695766B2 (en) Defect management method of memory
US6988175B2 (en) Flash memory management method that is resistant to data corruption by power loss