JPH05265605A - Method for estimating power consumption of moslsi - Google Patents

Method for estimating power consumption of moslsi

Info

Publication number
JPH05265605A
JPH05265605A JP4064207A JP6420792A JPH05265605A JP H05265605 A JPH05265605 A JP H05265605A JP 4064207 A JP4064207 A JP 4064207A JP 6420792 A JP6420792 A JP 6420792A JP H05265605 A JPH05265605 A JP H05265605A
Authority
JP
Japan
Prior art keywords
power consumption
mos
average
data
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4064207A
Other languages
Japanese (ja)
Inventor
Takahiro Kawakami
恭広 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP4064207A priority Critical patent/JPH05265605A/en
Publication of JPH05265605A publication Critical patent/JPH05265605A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06Power analysis or power optimisation

Abstract

PURPOSE:To find out average power consumption in the early stage of circuit design and to attain power saving, the shortening of a delivery date and cost reduction. CONSTITUTION:A data storing part 2 stores connection data 4, power consumption data 5 and operation data 6 for various logical blocks. A power consumption calculating part 3 calculates the average AC power consumption of each logical block based upon operation frequency, an operation rate and the average AC power consumption of a specific frequency band and calculates the average DC power consumption of each MOS buffer/non-MOS logical block based upon the power consumption data of each input or output level and signal rate data indicating the rate of a signal level to be inputted or outputted to each MOS buffer/non-MOS buffer logical block. Then, the calculating part 3 totalizes respective calculation results to calculate the average AC power consumption and average DC power consumption of the whole LSI and adds both the average values to calculate the average power consumption of the whole MOSLSI.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はMOSゲートを含むMO
SLSIの平均消費電力の概数を、より早い段階で知る
ためのMOSLSIの消費電力見積り方法に関するもの
である。
BACKGROUND OF THE INVENTION The present invention relates to an MO including a MOS gate.
The present invention relates to a method of estimating the power consumption of a MOS LSI for knowing the approximate average power consumption of the SLSI at an earlier stage.

【0002】近年、MOSLSI技術の高度化、納期の
短縮化に伴ってLSI設計の自動化が進められており、
MOSゲートを含むMOSLSIの消費電力見積りにつ
いても、より早い段階、それも、CAD装置等の設計ツ
ールを使用した回路設計の早期の段階で知るための方法
が要求されている。
In recent years, with the advancement of MOSLSI technology and the shortening of delivery time, automation of LSI design has been promoted.
There is a demand for a method for estimating the power consumption of a MOS LSI including a MOS gate at an earlier stage, that is, at an early stage of circuit design using a design tool such as a CAD device.

【0003】[0003]

【従来の技術】現在、MOSLSIの平均消費電力を設
計段階で求めるための方法としては、手計算による消費
電力概算方法と、論理シミュレータを用いる消費電力見
積り方法が用いられている。図6は従来のLSI回路設
計を示している。まず、ユーザ側から指示された最大消
費電力,クロック周波数の範囲等の機能仕様20を作成
し、この機能仕様20に基づいて論理設計21を行い、
論理設計データを論理設計ファイル22に格納する。こ
の論理設計ファイル22の論理設計データに基づいた概
算の消費電力計算23を手作業で行い、この算出結果が
機能仕様20で指示された値を越えているときにはこの
算出結果を論理設計21に反映する。この算出結果が機
能仕様20で指示された値を満たしているときには、次
に論理設計ファイル22の論理設計データに基づいてレ
イアウト設計24を行い、回路データを物理設計ファイ
ル25に格納する。そして、物理設計ファイル25の回
路データと別途作成された信号データファイル26の信
号データとに基づいてプログラムによる消費電力見積り
27を実行し、この算出結果が機能仕様20で指示され
た値を越えているときにはこの算出結果を論理設計21
又はレイアウト設計24に反映する。
2. Description of the Related Art At present, as a method for obtaining the average power consumption of a MOS LSI at the design stage, a power consumption rough estimation method by hand calculation and a power consumption estimation method using a logic simulator are used. FIG. 6 shows a conventional LSI circuit design. First, a functional specification 20 such as maximum power consumption and a range of clock frequency instructed by the user is created, and a logic design 21 is performed based on the functional specification 20,
The logical design data is stored in the logical design file 22. An approximate power consumption calculation 23 based on the logic design data of the logic design file 22 is manually performed, and when the calculation result exceeds the value designated by the functional specification 20, the calculation result is reflected in the logic design 21. To do. When the calculation result satisfies the value designated by the functional specification 20, the layout design 24 is performed based on the logic design data of the logic design file 22, and the circuit data is stored in the physical design file 25. Then, the power consumption estimation 27 by the program is executed based on the circuit data of the physical design file 25 and the signal data of the signal data file 26 created separately, and the calculation result exceeds the value instructed by the functional specification 20. If this is the case, this calculation result
Alternatively, it is reflected in the layout design 24.

【0004】手計算による消費電力概算方法では、この
平均消費電力を人手による手計算によって求めている。
また、論理シミュレータを用いる消費電力見積り方法で
は、MOSLSIの論理回路を論理シミュレータを用い
て模擬的に動作させ、その結果得られる全ての論理ブロ
ックの信号履歴を用いて平均消費電力を求めるようにし
ている。
In the power consumption estimation method by manual calculation, this average power consumption is calculated by manual calculation.
Further, in the power consumption estimation method using the logic simulator, the logic circuit of the MOSLSI is simulated and operated using the logic simulator, and the average power consumption is calculated using the signal history of all the logic blocks obtained as a result. There is.

【0005】[0005]

【発明が解決しようとする課題】ところが、手計算によ
る消費電力概算方法で平均消費電力を求めようとする
と、回路設計のどの段階においても平均消費電力を求め
ることは可能であるが、膨大な手間と、時間が必要にな
る。また、手計算のためにどうしても人為的ミスなどに
よる計算上の間違いが入り込む可能性がある。
However, if the average power consumption is to be obtained by the power consumption estimation method by hand calculation, it is possible to obtain the average power consumption at any stage of circuit design, but it is a huge labor. I need time. In addition, because of manual calculation, there is a possibility that a calculation error may be introduced due to human error.

【0006】また、論理シミュレータを用いる消費電力
見積り方法では、より実際の値に近い、正確な平均消費
電力を見積もることができるが、この方法が使えるの
は、見積りの対象となるMOSLSI回路が回路設計の
終了段階に近い時点となったとき、すなわち、論理シミ
ュレータ上で動作させることが可能になってからであ
る。しかし、もしこの段階で論理シミュレータを用いて
求められた平均消費電力の値が規格値を大幅に外れてい
たとすると、平均消費電力を規格値内に収めるために再
設計の作業が必要になる。すると、その再設計作業に要
する時間だけ製品の完成が遅れてしまい、時間、コスト
の点で多くのロスが発生するという問題がある。
Further, in the power consumption estimation method using the logic simulator, it is possible to accurately estimate the average power consumption that is closer to the actual value. However, this method can be used only when the MOSLSI circuit to be estimated is a circuit. This is when it comes to a time near the end of design, that is, after it becomes possible to operate on a logic simulator. However, if the average power consumption value obtained by using the logic simulator at this stage is significantly outside the standard value, redesign work is required to keep the average power consumption within the standard value. Then, the completion of the product is delayed by the time required for the redesign work, and there is a problem that many losses occur in terms of time and cost.

【0007】本発明は上記問題点を解決するためになさ
れたものであって、MOSLSIの回路設計のより早い
段階でそのMOSLSIの平均消費電力の概算値を求め
ることができ、これによって省略化、納期の短縮化およ
びコストの低減を図ることができるMOSLSIの消費
電力見積り方法を提供することを目的とする。
The present invention has been made in order to solve the above problems, and it is possible to obtain an approximate value of the average power consumption of a MOS LSI at an earlier stage of the circuit design of the MOS LSI. An object of the present invention is to provide a method for estimating the power consumption of a MOS LSI that can shorten the delivery time and reduce the cost.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、第1発明では、MOSLSIまたはBi−CMOS
LSI等のMOSゲートを含むLSIの回路を構成する
ゲートおよびバッファ等の各種論理ブロックの結線デー
タのうち、MOSゲートおよびMOSバッファ等のMO
S論理ブロックについて、その各種MOS論理ブロック
の特定周期における平均AC消費電力データと、前記各
種MOS論理ブロックの動作の速度を示す動作周波数デ
ータと、動作の割合を示す動作率データとを予め用意す
る。
To achieve the above object, in the first invention, a MOSLSI or a Bi-CMOS is used.
Among the connection data of various logic blocks such as gates and buffers that form a circuit of an LSI including MOS gates such as LSIs, MOs such as MOS gates and MOS buffers
For the S logic block, average AC power consumption data in a specific cycle of the various MOS logic blocks, operation frequency data indicating the operation speed of the various MOS logic blocks, and operation rate data indicating the operation ratio are prepared in advance. ..

【0009】そして、MOS論理ブロックの動作周波数
データおよび動作率データと、当該MOS論理ブロック
の特定周期における平均AC消費電力データとを乗算し
て動作時におけるMOS論理ブロック毎の平均AC消費
電力を算出し、全てのMOS論理ブロックの平均AC消
費電力を加算してMOSLSI全体の平均AC消費電力
を算出するようにした。
Then, the operating frequency data and the operating rate data of the MOS logic block are multiplied by the average AC power consumption data in the specific period of the MOS logic block to calculate the average AC power consumption of each MOS logic block during operation. Then, the average AC power consumption of all MOS logic blocks is added to calculate the average AC power consumption of the entire MOS LSI.

【0010】また、第2発明では、MOSLSIの回路
を構成する各種論理ブロックの結線データのうち、外部
と信号の受渡しを行う入力または出力のMOSバッフ
ァ、およびTTL・ECL等のMOS以外の非MOS論
理ブロックについて、入力または出力レベル毎のDC消
費電力データと、各MOSバッファ・非MOS論理ブロ
ックに入力または出力する信号レベルの割合を示す信号
比データとを予め用意する。
According to the second aspect of the invention, of the connection data of various logic blocks forming the circuit of the MOSLSI, an input or output MOS buffer for exchanging signals with the outside and a non-MOS other than MOS such as TTL / ECL. For the logic block, DC power consumption data for each input or output level and signal ratio data indicating the ratio of the signal level input or output to each MOS buffer / non-MOS logic block are prepared in advance.

【0011】そして、MOSバッファ・非MOS論理ブ
ロックの入力または出力信号の信号比データと、当該M
OSバッファ・非MOS論理ブロックの信号レベル毎の
消費電力データとを信号別に乗算してそれらを加算する
ことにより、各MOSバッファ・非MOS論理ブロック
毎の平均DC消費電力を算出し、全てのMOSバッファ
・非MOS論理ブロックの平均DC消費電力を加算して
MOSLSI全体の平均DC消費電力を算出するように
した。
The signal ratio data of the input or output signals of the MOS buffer / non-MOS logic block and the M
The average DC power consumption for each MOS buffer / non-MOS logical block is calculated by multiplying the power consumption data for each signal level of the OS buffer / non-MOS logical block for each signal and adding them, and all MOSs are calculated. The average DC power consumption of the buffer / non-MOS logic block is added to calculate the average DC power consumption of the entire MOS LSI.

【0012】さらに、第3発明では、第1発明で算出し
たMOSLSI全体の平均AC消費電力と、第2発明で
算出したMOSLSI全体の平均DC消費電力とを加算
して、MOSLSI全体の平均消費電力を算出するよう
にした。
Further, in the third invention, the average AC power consumption of the entire MOSLSI calculated in the first invention and the average DC power consumption of the entire MOSLSI calculated in the second invention are added to obtain the average power consumption of the entire MOSLSI. Was calculated.

【0013】[0013]

【作用】第1発明によれば、MOSLSIの回路設計の
より早い段階でそのMOSLSIの平均AC消費電力の
概算値を手作業に依らず、より速く、より正確に見積も
ることが可能となる。
According to the first aspect of the present invention, it is possible to estimate the estimated average AC power consumption of a MOS LSI at an earlier stage in the circuit design of the MOS LSI, faster and more accurately without resorting to manual work.

【0014】第2発明によれば、MOSLSIの回路設
計のより早い段階でそのMOSLSIの平均DC消費電
力の概算値を手作業に依らず、より速く、より正確に見
積もることが可能となる。
According to the second aspect of the present invention, it is possible to estimate the estimated average DC power consumption of a MOS LSI at an earlier stage of the circuit design of the MOS LSI faster and more accurately without resorting to manual work.

【0015】さらに、第3発明によれば、MOSLSI
の回路設計のより早い段階でそのMOSLSIの平均消
費電力の概算値を手作業に依らず、より速く、より正確
に見積もることができ、この結果、省力化、納期の短縮
化およびコストの低減を図ることが可能となる。
Further, according to the third invention, a MOSLSI
It is possible to estimate the average power consumption of the MOS LSI earlier and more accurately in the earlier stage of the circuit design without any manual work. As a result, it is possible to save labor, shorten the delivery time and reduce the cost. It is possible to plan.

【0016】[0016]

【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図1は本発明を実施するための装置の
概略構成図、図2は消費電力算出部の作用を説明するた
めのフローチャート、図3(a),(b)はAC電力算
出のための概念図、図4(a),(b)はDC電力算出
のための概念図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic configuration diagram of an apparatus for carrying out the present invention, FIG. 2 is a flow chart for explaining the operation of a power consumption calculation unit, and FIGS. 3A and 3B are conceptual diagrams for AC power calculation. 4A and 4B are conceptual diagrams for DC power calculation.

【0017】図1に示すように、本実施例における消費
電力見積り装置1はCAD装置からなり、データ格納部
2、消費電力算出部3等で構成されている。データ格納
部2にはゲートおよびバッファ等の各種論理ブロックの
結線データ4と、その各種論理ブロックの消費電力デー
タ5と、MOSゲートおよびMOSバッファ等の各種M
OS論理ブロックの動作周波数・動作率、入力または出
力のMOSバッファおよびTTL・ECL等のMOS以
外の非MOS論理ブロックの入力または出力毎の信号比
等の動作データ6とが格納されている。
As shown in FIG. 1, the power consumption estimating apparatus 1 in this embodiment is composed of a CAD device, and comprises a data storage unit 2, a power consumption calculating unit 3 and the like. In the data storage unit 2, connection data 4 of various logical blocks such as gates and buffers, power consumption data 5 of the various logical blocks, and various Ms such as MOS gates and MOS buffers.
It stores the operating frequency / operating rate of the OS logic block, operation buffer 6 for input or output, and operation data 6 such as signal ratio for each input or output of non-MOS logic block other than MOS such as TTL / ECL.

【0018】結線データ4はゲートまたはバッファの種
類、ファンイン数、配線容量等のデータ等を含んで構成
されている。消費電力データ5は、各MOS論理ブロッ
クの特定周波数における平均AC消費電力データP
i と、各MOSバッファ・非MOS論理ブロックの入力
または出力レベル毎の消費電力データPHj,PLj等で構
成されている。
The connection data 4 includes data such as the type of gate or buffer, the number of fan-ins, the wiring capacity, and the like. The power consumption data 5 is the average AC power consumption data P at the specific frequency of each MOS logic block.
i, and power consumption data P Hj , P Lj for each input or output level of each MOS buffer / non-MOS logic block.

【0019】また、動作データ6は、MOS論理ブロッ
クの動作の速度を示す動作周波数データ、動作の割合を
示す動作率データ、および各MOSバッファ・非MOS
論理ブロックに入力または出力する信号レベルの割合を
示す信号比データ等で構成されている。
The operation data 6 is operation frequency data indicating the operation speed of the MOS logic block, operation rate data indicating the operation ratio, and each MOS buffer / non-MOS.
It is composed of signal ratio data indicating the ratio of signal levels input to or output from the logic block.

【0020】そして、消費電力算出部3は、各MOS論
理ブロック毎の動作周波数、動作率、および特定周波数
における平均AC消費電力Pi に基づいて、各MOS論
理ブロック毎の平均AC消費電力を算出する。また、消
費電力算出部3は、各MOSバッファ・非MOS論理ブ
ロック毎の入力または出力レベル毎の消費電力データP
Hj・PLj、および各MOSバッファ・非MOS論理ブロ
ックに入力または出力する信号レベルの割合を示す信号
比データに基づいて各バッファ・非MOS論理ブロック
毎の平均DC消費電力を算出する。
Then, the power consumption calculation unit 3 calculates the average AC power consumption of each MOS logic block based on the operating frequency of each MOS logic block, the operating rate, and the average AC power consumption P i at a specific frequency. To do. Further, the power consumption calculation unit 3 uses the power consumption data P for each input or output level for each MOS buffer / non-MOS logic block.
The average DC power consumption of each buffer / non-MOS logical block is calculated based on Hj · P Lj and the signal ratio data indicating the ratio of the signal levels input to or output from each MOS buffer / non-MOS logical block.

【0021】そして、消費電力算出部3はこれらを集計
することによりMOSLSI全体の平均AC消費電力P
ACおよび平均DC消費電力PDCを算出し、この算出した
平均AC消費電力PACと平均DC消費電力PDCとを加算
することにより、MOSLSI全体の平均消費電力Pを
算出し、計算結果7として出力するようになっている。
Then, the power consumption calculating section 3 totals these values to calculate the average AC power consumption P of the MOSLSI as a whole.
AC and average DC power consumption P DC are calculated, and the calculated average AC power consumption P AC and average DC power consumption P DC are added to calculate the average power consumption P of the entire MOSLSI. It is designed to output.

【0022】次に、本実施例における平均AC消費電力
ACおよび平均DC消費電力PDCの算出原理について説
明する。まず、平均AC消費電力PACの算出原理を図3
に基づいて説明する。
Next, the principle of calculating the average AC power consumption P AC and the average DC power consumption P DC in this embodiment will be described. First, the principle of calculating the average AC power consumption P AC is shown in FIG.
It will be explained based on.

【0023】平均AC消費電力の算出は、MOS論理ブ
ロックでは信号の立ち上がりまたは立ち下がり時のわず
かな時間のみ電流が流れるため、この一瞬の電流がある
特定の時間の間に流れる回数の度合いをもとに平均化す
ることで算出することができる。
In the calculation of the average AC power consumption, the current flows in the MOS logic block only for a short time when the signal rises or falls. Therefore, the degree of the number of times that this instantaneous current flows during a certain specific time is also calculated. It can be calculated by averaging to and.

【0024】すなわち、あるMOS論理ブロックが所定
の周期の入力信号に基づいて図3(a)に示すように動
作している場合、出力レベルがL→H→Lと変化する1
周期(=TA /m)において、瞬間消費電力をp、消費
に費やされる時間をΔt、1スイッチング当たりの平均
AC消費電力をPA0(W)とすると、
That is, when a certain MOS logic block operates as shown in FIG. 3A based on an input signal of a predetermined cycle, the output level changes from L → H → L.
In the cycle (= T A / m), when the instantaneous power consumption is p, the time spent for consumption is Δt, and the average AC power consumption per switching is P A0 (W),

【0025】[0025]

【数1】 [Equation 1]

【0026】で表わされる。このMOS論理ブロックが
前記とは異なる周期の入力信号に基づいて、図3(b)
に示すように動作している場合、1周期(=TB /n)
における平均AC消費電力PB (W)は、
It is represented by This MOS logic block is based on an input signal having a cycle different from that described above, and is shown in FIG.
When operating as shown in, one cycle (= T B / n)
The average AC power consumption P B (W) in

【0027】[0027]

【数2】 [Equation 2]

【0028】で表わされる。従って、PB は式(1)と
(2)からpおよびΔtを消去することにより、
It is represented by Therefore, P B can be obtained by eliminating p and Δt from equations (1) and (2),

【0029】[0029]

【数3】 [Equation 3]

【0030】で表わすことができる。この式(3)は、Can be represented by This equation (3) is

【0031】[0031]

【数4】 [Equation 4]

【0032】と書き換えることができる。ここで、式
(4)の下線部(ア)及び下線部(イ)が、それぞれ前
記のデータ格納部2に記憶されたある特定周期での平均
AC消費電力データと、動作の速度を示す動作周波数デ
ータおよび動作の割合を示す動作率データとなり、これ
らをPA1(W/Hz)、fおよびreとすると、
It can be rewritten as Here, the underlined portion (a) and the underlined portion (a) in the equation (4) are the average AC power consumption data in a certain specific period stored in the data storage unit 2 and the operation indicating the operation speed. Frequency data and operation rate data indicating the operation rate are obtained. Let these be P A1 (W / Hz), f and re.

【0033】[0033]

【数5】 [Equation 5]

【0034】と表現することができる。すなわち、図3
(b)に示すように、このMOS論理ブロックを実際に
動作させたときを想定したとき、このMOS論理ブロッ
クが動作する最大周波数をfとすると、この時の電力消
費の様子は、実線で示すパルス数+破線で示すパルス数
で表される。この場合の平均AC消費電力がPB1で表さ
れる。
It can be expressed as That is, FIG.
As shown in (b), assuming that the MOS logic block is actually operated, assuming that the maximum frequency at which this MOS logic block operates is f, the power consumption at this time is indicated by a solid line. It is represented by the number of pulses + the number of pulses indicated by a broken line. The average AC power consumption in this case is represented by P B1 .

【0035】しかし、実際のMOSLSI回路で見る
と、あるMOS論理ブロックが常に動作しているわけで
はなく、ある程度の割合で動作と休止を繰り返してい
る。これを表現するための要素が動作率reであり、こ
れをfに乗算することにより、余分な動作周期(破線で
示すパルス)を間引きして、できるだけ実際の値に近づ
けている。この結果、得られる平均AC消費電力がPB
である。
However, in an actual MOS LSI circuit, a certain MOS logic block does not always operate, and the operation and the pause are repeated at a certain ratio. The factor for expressing this is the operating rate re, and by multiplying this by f, the extra operating cycle (pulses shown by the broken line) is thinned out to be as close as possible to the actual value. As a result, the average AC power consumption obtained is P B
Is.

【0036】すなわち、あるMOS論理ブロックの平均
AC消費電力は、予めある特定周期(TA /m)におけ
る平均AC消費電力PA1を消費電力Pi として求めてお
き、その値とこのMOS論理ブロックの動作周波数fi
と動作率reとで求めることができる。
That is, as the average AC power consumption of a certain MOS logic block, the average AC power consumption P A1 in a certain specific period (T A / m) is calculated in advance as the power consumption P i , and the value and this MOS logic block are calculated. Operating frequency f i
And the operating rate re.

【0037】次に、平均DC消費電力PDCの算出原理を
図4に基づいて説明する。MOSバッファ・非MOS論
理ブロックなどは、バッファによって外部から流れ込ん
だり、外部へ流れ出したりする信号に消費する電力や、
非MOS論理ブロック自体の動作によって消費する電力
がある。これらは、そのMOSバッファ・非MOS論理
ブロックの入力または出力信号によって一意的に決ま
る。これらをまとめてDC消費電力という。
Next, the principle of calculating the average DC power consumption P DC will be described with reference to FIG. MOS buffers, non-MOS logic blocks, etc. consume the power consumed by signals that flow in and out from the outside by buffers,
There is power consumed by the operation of the non-MOS logic block itself. These are uniquely determined by the input or output signals of the MOS buffer / non-MOS logic block. These are collectively called DC power consumption.

【0038】今、あるMOS出力バッファの出力レベル
が所定の周期の入力信号に基づいて図4(a)に示すよ
うに変化している状態において、出力レベルがHのとき
の消費電力値をPH 、出力レベルがHのときの時間
H1,TH2,・・・,THnとし、出力レベルがLのとき
の消費電力値をPL 、出力レベルがLのときの時間
L1,TL2,・・・,TLmとすると、このMOS出力バ
ッファの平均DC消費電力Pは、
Now, in a state where the output level of a certain MOS output buffer is changing as shown in FIG. 4A based on the input signal of a predetermined cycle, the power consumption value when the output level is H is P H , time T H1 , T H2 , ..., T Hn when the output level is H, the power consumption value P L when the output level is L, and the time T L1 and T when the output level is L When L2 , ..., TLm , the average DC power consumption P of this MOS output buffer is

【0039】[0039]

【数6】 [Equation 6]

【0040】で表わされる。これを、図4(b)に示す
ように出力レベルがHのときの時間TH (=ΣTHi)、
出力レベルがLのときの時間TL (=ΣTLi)について
まとめると、
It is represented by As shown in FIG. 4B, this is the time T H (= ΣT Hi ) when the output level is H,
To summarize the time T L (= ΣT Li ) when the output level is L,

【0041】[0041]

【数7】 [Equation 7]

【0042】と書き換えることができる。ここで、式
(7)の下線部(ウ)および(エ)が前記のデータ格納
部2に記憶された信号比rSH,rSLであり、これより、
It can be rewritten as Here, the underlined portions (c) and (d) of the equation (7) are the signal ratios r SH and r SL stored in the data storage unit 2, and from this,

【0043】[0043]

【数8】 [Equation 8]

【0044】と表現することができる。すなわち、ある
MOSバッファ・非MOS論理ブロックの平均DC消費
電力は、消費電力PHj,PLjと、このMOSバッファ・
非MOS論理ブロックの信号比rSH,rSLとで求めるこ
とができる。
It can be expressed as That is, the average DC power consumption of a certain MOS buffer / non-MOS logic block is the power consumption P Hj , P Lj
It can be determined by the signal ratios r SH and r SL of the non-MOS logic block.

【0045】次に、上記の平均消費電力の算出原理に基
づいてMOSLSI全体の平均AC消費電力、平均DC
消費電力および平均消費電力を算出する消費電力算出部
3の作用を図2に基づいて説明する。
Next, based on the above-described principle of calculating the average power consumption, the average AC power consumption and the average DC power consumption of the entire MOS LSI.
The operation of the power consumption calculation unit 3 that calculates the power consumption and the average power consumption will be described with reference to FIG.

【0046】まず、ステップ11で各論理ブロックの結
線データを入力してこれを展開する。続いて、ステップ
12にて消費電力データを入力して、各MOS論理ブロ
ックに特定周期における平均AC消費電力データPi
各MOSバッファ・非MOS論理ブロックに入力または
出力信号レベル毎の消費電力データPHj,PLjを割り当
てる。
First, in step 11, the connection data of each logic block is input and expanded. Then, in step 12, the power consumption data is input and the average AC power consumption data P i in a specific cycle is input to each MOS logic block.
Power consumption data P Hj , P Lj for each input or output signal level is assigned to each MOS buffer / non-MOS logic block.

【0047】次に、ステップ13で動作データを入力し
て、各論理ブロックに動作周波数f i および動作率re
を割り当てる。また、各MOSバッファ・非MOS論理
ブロックに信号比rSH,rSLを割り当てる。
Next, in step 13, the operation data is input.
The operating frequency f in each logic block. iAnd operating rate re
Assign In addition, each MOS buffer / non-MOS logic
Signal ratio r to blockSH, RSLAssign

【0048】そして、ステップ14では特定周期におけ
る平均AC消費電力データPi と動作周波数fi 、動作
率reを取り出して以下の式(9)に基づいてMOSL
SI全体の平均AC消費電力PACを求める。また、入力
バッファ・非MOS論理ブロック毎の入力または出力信
号レベル毎の消費電力データPHj,PLjおよび信号比r
SH,rSLを取り出して以下の式(10)に基づいてMO
SLSI全体の平均DC消費電力PDCを求める。尚、信
号比rSHと信号比rSLとの和は1未満である。
Then, in step 14, the average AC power consumption data P i , the operating frequency f i , and the operating rate re in the specific cycle are taken out and MOSL is calculated based on the following equation (9).
The average AC power consumption P AC of the entire SI is calculated. Also, power consumption data P Hj , P Lj and signal ratio r for each input or output signal level for each input buffer / non-MOS logic block
SH and r SL are taken out and MO is calculated based on the following equation (10).
The average DC power consumption P DC of the entire SLSI is obtained. The sum of the signal ratio r SH and the signal ratio r SL is less than 1.

【0049】さらに、以下の式(11)に基づき、平均
AC消費電力PACと平均DC消費電力PDCを加算するこ
とにより、MOSLSI全体の平均消費電力Pを求め
る。
Further, based on the following equation (11), the average AC power consumption P AC and the average DC power consumption P DC are added to obtain the average power consumption P of the entire MOS LSI.

【0050】[0050]

【数9】 [Equation 9]

【0051】そして、ステップ15でステップ14で算
出したMOSLSI全体の平均AC消費電力PACと平均
DC消費電力PDC、平均消費電力Pをプリンタ等により
出力して本ルーチンを終了する。
Then, in step 15, the average AC power consumption P AC , the average DC power consumption P DC , and the average power consumption P of the entire MOSLSI calculated in step 14 are output by a printer or the like, and this routine is ended.

【0052】このように、本実施例ではMOSLSIの
回路を構成するゲートおよびバッファ等の各種の論理ブ
ロックのうち、MOS論理ブロックについて、その各種
MOS論理ブロックの特定周期における平均AC消費電
力Pi と、前記各種MOS論理ブロックの動作の速度を
示す動作周波数fi と、動作の割合を示す動作率reと
に基づいて各MOS論理ブロック毎の平均AC消費電力
を求め、これらを集計することによりMOSLSI全体
の平均AC消費電力PACを算出する。一方、MOSバッ
ファ・非MOS論理ブロックについて、入力または出力
レベル毎のDC消費電力PHj,PLjと、各MOSバッフ
ァ・非MOS論理ブロックに入力または出力する信号レ
ベルの割合を示す信号比rSH,rSLとに基づいて各MO
Sバッファ・非MOS論理ブロック毎の平均DC消費電
力を求め、これらを集計することによりMOSLSI全
体の平均DC消費電力PDCを算出する。
As described above, in the present embodiment, among the various logic blocks such as gates and buffers forming the circuit of the MOSLSI, for the MOS logic block, the average AC power consumption P i in the specific period of the various MOS logic blocks and , The average AC power consumption for each MOS logic block is calculated based on the operating frequency f i indicating the operation speed of each of the various MOS logic blocks and the operating rate re indicating the operation ratio, and these are totaled to calculate the MOS LSI. The overall average AC power consumption P AC is calculated. On the other hand, regarding the MOS buffer / non-MOS logic block, a signal ratio r SH indicating the ratio of the DC power consumption P Hj , P Lj for each input or output level and the signal level input or output to each MOS buffer / non-MOS logic block. , R SL and each MO
The average DC power consumption of each S buffer / non-MOS logical block is calculated, and the average DC power consumption P DC of the entire MOS LSI is calculated by summing these.

【0053】さらに、MOSLSI全体の平均AC消費
電力PACと平均DC消費電力PDCとを加算することによ
り、MOSLSI全体の平均消費電力Pを算出するよう
にした。
Further, the average AC power consumption P AC of the entire MOSLSI and the average DC power consumption P DC are added to calculate the average power consumption P of the entire MOSLSI.

【0054】この結果、MOSLSIの回路設計のより
早い段階で、そのMOSLSIの平均消費電力の概算値
を手作業に依らず、より速く、より正確に求めることが
できる。即ち、本実施例では図5に示すように、論理設
計ファイル22の論理設計データに基づいてプログラム
による簡易消費電力見積り30を実行し、この算出結果
が機能仕様20で指示された値を越えているときにはこ
の算出結果を論理設計21に反映し、又、物理設計ファ
イル25の回路データに基づいてプログラムによる簡易
消費電力見積り31を実行し、この算出結果が機能仕様
20で指示された値を越えているときにはこの算出結果
をレイアウト設計21に反映している。このため、MO
SLSI製造の省力化、納期の短縮化およびコストの低
減を図ることができる。
As a result, the approximate value of the average power consumption of the MOS LSI can be obtained faster and more accurately without manual work at an earlier stage of the circuit design of the MOS LSI. That is, in this embodiment, as shown in FIG. 5, the simple power consumption estimation 30 by the program is executed based on the logic design data of the logic design file 22, and the calculation result exceeds the value instructed by the functional specification 20. If so, the calculation result is reflected in the logical design 21, and the simple power consumption estimation 31 by the program is executed based on the circuit data of the physical design file 25, and the calculation result exceeds the value instructed by the functional specification 20. In the meantime, this calculation result is reflected in the layout design 21. Therefore, MO
It is possible to save labor in SLSI manufacturing, shorten delivery time, and reduce cost.

【0055】なお、本実施例では消費電力算出部3をソ
フトウェアにより構成したが、これと同様の動作をし、
所定の結果が得られるものなら、消費電力算出部をハー
ドウェアによって構成してもよい。
In the present embodiment, the power consumption calculation unit 3 is composed of software, but the same operation as this is performed,
The power consumption calculation unit may be configured by hardware as long as a predetermined result can be obtained.

【0056】また、本実施例では平均AC消費電力Pi
の単位をW/Hzとしたが、この値が非常に小さい場合な
どでは、W/キロ Hz またはW/メガHzとしてもよい。
In this embodiment, the average AC power consumption P i
The unit of is W / Hz, but if this value is very small, W / km Hz or W / mega Hz may be used.

【0057】[0057]

【発明の効果】以上詳述したように、本発明によれば、
MOSLSIの回路設計のより早い段階でそのMOSL
SIの平均消費電力を求めることができ、これによって
省力化、納期の短縮化およびコストの低減を図ることが
できる優れた効果がある。
As described in detail above, according to the present invention,
MOSL at an earlier stage in the circuit design of MOS LSI
It is possible to obtain the average power consumption of SI, which has an excellent effect of saving labor, shortening the delivery time, and reducing the cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を実施するための装置の概略構成図であ
る。
FIG. 1 is a schematic configuration diagram of an apparatus for carrying out the present invention.

【図2】消費電力算出部の作用を説明するためのフロー
チャートである。
FIG. 2 is a flowchart for explaining the operation of a power consumption calculation unit.

【図3】(a),(b)はAC電力算出のための概念図
である。
3A and 3B are conceptual diagrams for calculating AC power.

【図4】(a),(b)はDC電力算出のための概念図
である。
4A and 4B are conceptual diagrams for calculating DC power.

【図5】一実施例の簡易消費電力見積り方法を付加した
LSI回路設計の概略を示すフローチャートである。
FIG. 5 is a flowchart showing an outline of an LSI circuit design to which the simple power consumption estimation method of one embodiment is added.

【図6】従来のLSI回路設計の概略を示すフローチャ
ートである。
FIG. 6 is a flowchart showing an outline of conventional LSI circuit design.

【符号の説明】[Explanation of symbols]

1 消費電力見積り装置 2 データ格納部 3 消費電力算出部 4 結線データ 5 消費電力データ 6 動作データ 7 計算結果 1 power consumption estimation device 2 data storage unit 3 power consumption calculation unit 4 connection data 5 power consumption data 6 operation data 7 calculation result

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 MOSLSIまたはBi−CMOSLS
I等のMOSゲートを含むLSIの回路を構成するゲー
トおよびバッファ等の各種論理ブロックの結線データの
うち、MOSゲートおよびMOSバッファ等のMOS論
理ブロックについて、その各種MOS論理ブロックの特
定周期における平均AC消費電力データと、前記各種M
OS論理ブロックの動作の速度を示す動作周波数データ
と、動作の割合を示す動作率データとを予め用意し、 MOS論理ブロックの動作周波数データおよび動作率デ
ータと、当該MOS論理ブロックの特定周期における平
均AC消費電力データとを乗算して動作時におけるMO
S論理ブロック毎の平均AC消費電力を算出し、全ての
MOS論理ブロックの平均AC消費電力を加算してMO
SLSI全体の平均AC消費電力を算出するようにした
ことを特徴とするMOSLSIの消費電力見積り方法。
1. A MOSLSI or Bi-CMOSLS
Among the connection data of various logic blocks such as gates and buffers that compose an LSI circuit including MOS gates such as I, for MOS logic blocks such as MOS gates and MOS buffers, the average AC in a specific cycle of the various MOS logic blocks. Power consumption data and various M
The operating frequency data indicating the operating speed of the OS logic block and the operating rate data indicating the operating rate are prepared in advance, and the operating frequency data and operating rate data of the MOS logical block and the average of the MOS logical block in a specific cycle are prepared. MO during operation by multiplying with AC power consumption data
The average AC power consumption of each S logic block is calculated, and the average AC power consumption of all MOS logic blocks is added to obtain MO.
A method for estimating the power consumption of a MOS LSI, wherein the average AC power consumption of the entire SLSI is calculated.
【請求項2】 MOSLSIの回路を構成する各種論理
ブロックの結線データのうち、外部と信号の受渡しを行
う入力または出力のMOSバッファ、およびTTL・E
CL等のMOS以外の非MOS論理ブロックについて、
入力または出力レベル毎のDC消費電力データと、各M
OSバッファ・非MOS論理ブロックに入力または出力
する信号レベルの割合を示す信号比データとを予め用意
し、 MOSバッファ・非MOS論理ブロックの入力または出
力信号の信号比データと、当該MOSバッファ・非MO
S論理ブロックの信号レベル毎の消費電力データとを信
号別に乗算してそれらを加算することにより、各MOS
バッファ・非MOS論理ブロック毎の平均DC消費電力
を算出し、全てのMOSバッファ・非MOS論理ブロッ
クの平均DC消費電力を加算してMOSLSI全体の平
均DC消費電力を算出するようにしたことを特徴とする
MOSLSIの消費電力見積り方法。
2. An input or output MOS buffer for exchanging signals with the outside of connection data of various logic blocks constituting a MOSLSI circuit, and a TTL / E.
Regarding non-MOS logic blocks other than MOS such as CL,
DC power consumption data for each input or output level and each M
The signal ratio data indicating the ratio of the signal level input or output to the OS buffer / non-MOS logic block is prepared in advance, and the signal ratio data of the input or output signal of the MOS buffer / non-MOS logic block and the MOS buffer / non-MOS logic block are prepared. MO
By multiplying the power consumption data for each signal level of the S logic block for each signal and adding them, each MOS
The average DC power consumption of each buffer / non-MOS logical block is calculated, and the average DC power consumption of all MOS buffers / non-MOS logical blocks is added to calculate the average DC power consumption of the entire MOS LSI. And a method for estimating the power consumption of a MOS LSI.
【請求項3】 請求項1で算出したMOSLSI全体の
平均AC消費電力と、請求項2で算出したMOSLSI
全体の平均DC消費電力とを加算して、MOSLSI全
体の平均消費電力を算出するようにしたことを特徴とす
るMOSLSIの消費電力見積り方法。
3. The average AC power consumption of the entire MOSLSI calculated in claim 1, and the MOSLSI calculated in claim 2.
A method of estimating the power consumption of a MOS LSI, wherein the average power consumption of the entire MOS LSI is calculated by adding the average DC power consumption of the entire MOS LSI.
JP4064207A 1992-03-19 1992-03-19 Method for estimating power consumption of moslsi Withdrawn JPH05265605A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4064207A JPH05265605A (en) 1992-03-19 1992-03-19 Method for estimating power consumption of moslsi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4064207A JPH05265605A (en) 1992-03-19 1992-03-19 Method for estimating power consumption of moslsi

Publications (1)

Publication Number Publication Date
JPH05265605A true JPH05265605A (en) 1993-10-15

Family

ID=13251405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4064207A Withdrawn JPH05265605A (en) 1992-03-19 1992-03-19 Method for estimating power consumption of moslsi

Country Status (1)

Country Link
JP (1) JPH05265605A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602753A (en) * 1994-04-19 1997-02-11 Matsushita Electric Industrial Co., Ltd. Method and apparatus for estimating power dissipation and method and apparatus of determining layout/routing
US5754435A (en) * 1994-05-24 1998-05-19 Kabushiki Kaisha Toshiba Method and apparatus for calculating power consumption of integrated circuit
US6330703B1 (en) 1997-03-13 2001-12-11 Hitachi, Ltd. Method and circuit for determining the power consumption requirements for a semiconductor logic circuit and designing the circuit accordingly
WO2007037017A1 (en) * 2005-09-29 2007-04-05 Fujitsu Limited Consumed power analyzing method, and consumed power analyzing device
US7301361B2 (en) 2005-10-11 2007-11-27 Mitsubishi Denki Kabushiki Kaisha Logic circuit for board power-supply evaluation and board power-supply evaluating method
JP2010225133A (en) * 2009-02-25 2010-10-07 Ntt Docomo Inc Power consumption evaluation device, power coefficient creation system, power consumption evaluation method, and power coefficient preparing method
CN103488269A (en) * 2012-06-12 2014-01-01 索尼公司 Electronic apparatus, calculation method, program, and information processing apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602753A (en) * 1994-04-19 1997-02-11 Matsushita Electric Industrial Co., Ltd. Method and apparatus for estimating power dissipation and method and apparatus of determining layout/routing
US5754435A (en) * 1994-05-24 1998-05-19 Kabushiki Kaisha Toshiba Method and apparatus for calculating power consumption of integrated circuit
US6330703B1 (en) 1997-03-13 2001-12-11 Hitachi, Ltd. Method and circuit for determining the power consumption requirements for a semiconductor logic circuit and designing the circuit accordingly
WO2007037017A1 (en) * 2005-09-29 2007-04-05 Fujitsu Limited Consumed power analyzing method, and consumed power analyzing device
US7900172B2 (en) 2005-09-29 2011-03-01 Fujitsu Limited Method and apparatus for analyzing power consumption
US7301361B2 (en) 2005-10-11 2007-11-27 Mitsubishi Denki Kabushiki Kaisha Logic circuit for board power-supply evaluation and board power-supply evaluating method
JP2010225133A (en) * 2009-02-25 2010-10-07 Ntt Docomo Inc Power consumption evaluation device, power coefficient creation system, power consumption evaluation method, and power coefficient preparing method
CN103488269A (en) * 2012-06-12 2014-01-01 索尼公司 Electronic apparatus, calculation method, program, and information processing apparatus
CN103488269B (en) * 2012-06-12 2017-03-01 索尼公司 Electronic equipment, computational methods and messaging device

Similar Documents

Publication Publication Date Title
US6318911B1 (en) Gated clock design supporting method, gated clock design supporting apparatus, and computer readable memory storing gated clock design supporting program
US6901565B2 (en) RTL power analysis using gate-level cell power models
US6505322B2 (en) Logic circuit design method and cell library for use therewith
US8266569B2 (en) Identification of critical enables using MEA and WAA metrics
Berkelaar et al. Computing the entire active area/power consumption versus delay tradeoff curve for gate sizing with a piecewise linear simulator
US6094527A (en) Method and apparatus for estimating IC power consumption
WO2005076166A1 (en) Arrangement and method for estimating and optimizing energy consumption of a system including i/o devices
JPH05265605A (en) Method for estimating power consumption of moslsi
Narayan et al. System clock estimation based on clock slack minimization.
JP2004054756A (en) Power consumption estimation device and method
JP3070571B2 (en) LSI power consumption estimation system
JP2013105492A (en) System and method for designing digital circuitry with activity sensor
US6086621A (en) Logic synthesis constraints allocation automating the concurrent engineering flows
US6457167B1 (en) Gated clock design supporting method, gated clock design supporting apparatus, and computer readable memory storing gated clock design supporting program
JP4029959B2 (en) Arithmetic unit allocation design apparatus and arithmetic unit allocation design method
US20050278664A1 (en) Predicting power consumption for a chip
JP4649356B2 (en) Power consumption calculation program, recording medium, power consumption calculation method, and power consumption calculation device
CN107862132B (en) Automatic node deletion method for circuit approximate calculation
US6701496B1 (en) Synthesis with automated placement information feedback
JPH06176097A (en) Logical simulation method
JPH0737957A (en) Estimating apparatus for condumed power
JPH05108753A (en) Logical simulation system
JP2007004356A (en) System verification tool
US6543033B2 (en) Circuit design apparatus, circuit design method, circuit design program and semiconductor integrated circuit fabrication method
JP2002157296A (en) Method for deciding wiring load model of integrated circuit

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990608