JPH05265045A - Active matrix type liquid crystal display device and its driving circuit - Google Patents

Active matrix type liquid crystal display device and its driving circuit

Info

Publication number
JPH05265045A
JPH05265045A JP6414892A JP6414892A JPH05265045A JP H05265045 A JPH05265045 A JP H05265045A JP 6414892 A JP6414892 A JP 6414892A JP 6414892 A JP6414892 A JP 6414892A JP H05265045 A JPH05265045 A JP H05265045A
Authority
JP
Japan
Prior art keywords
line
data
pixel electrode
liquid crystal
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6414892A
Other languages
Japanese (ja)
Other versions
JP3091300B2 (en
Inventor
Kazuhiro Takahara
和博 高原
Munehiro Haraguchi
宗広 原口
Tadahisa Yamaguchi
忠久 山口
Masami Oda
政美 小田
Takayuki Hoshiya
隆之 星屋
Hiroshi Murakami
浩 村上
Masashi Itokazu
昌史 糸数
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6414892A priority Critical patent/JP3091300B2/en
Publication of JPH05265045A publication Critical patent/JPH05265045A/en
Application granted granted Critical
Publication of JP3091300B2 publication Critical patent/JP3091300B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0814Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes

Abstract

PURPOSE:To provide an active matrix type liquid crystal display device reducing its production cost by reducing the number of data electrode side driving circuits, capable of easily connecting the driving circuit to a panel terminal electrode and improving the yield of connection by constituting the display device of a TFT array. CONSTITUTION:The active matrix type liquid crystal display device consisting of arraying MXN (M and N are optional positive integers) picture element electrodes like a matrix is constituted of 2N scanning lines 8-1 to 8-2N each of which allocates two lines to one scanning direction display line, M/2 data lines 6-1 to 6-M/2, the 1st TFT gates G1 each of which is connected to a optional data line and one scanning line in each display line, and the 2nd TFT gates G2 each of which is connected to the data line and the other scanning line.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はTFT(薄膜トランジス
タ)アレイからなるアクティブマトリクス型液晶表示装
置に係り、特に、データ電極側の駆動回路数を減少させ
ることにより低コストを図り、また回路とパネル端子電
極の接続が容易で、接続の歩留りを向上させたアクティ
ブマトリクス型液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device composed of a TFT (thin film transistor) array, and more particularly, by reducing the number of driving circuits on the data electrode side, the cost can be reduced and the circuit and panel terminals can be realized. The present invention relates to an active matrix liquid crystal display device in which electrodes can be easily connected and the connection yield is improved.

【0002】近年のコンピュータの普及に伴って、コン
ピュータシステムの小型化が進み、その表示装置に対し
ては省消費電力、薄型、軽量という要求が生じてきてお
り、これらの要求を満たすために、画質の優れたアクテ
ィブマトリクス型カラー液晶表示装置が製品化されてい
る。また今後は、高精細のカラー液晶表示装置が要求さ
れることが予想できる。
With the spread of computers in recent years, computer systems have become smaller and smaller, and there has been a demand for power consumption, thinness, and light weight of the display device. In order to meet these demands, An active matrix type color liquid crystal display device having excellent image quality has been commercialized. Further, it can be expected that a high-definition color liquid crystal display device will be required in the future.

【0003】[0003]

【従来の技術】従来のアクティブマトリクス型液晶表示
装置の構成図を図30に示す。従来のアクティブマトリ
クス型液晶表示装置では、例えば640×400ドット
の表示容量を実現するために、ドット数分の画素電極
(液晶セル)と、TFTゲートTとで表示パネル101
を構成し、走査ライン8の行数分の出力ドライバを備え
る走査電極ドライバ104と、データライン6の列数分
の出力ドライバを備えるデータ電極ドライバ102とを
具備している。
2. Description of the Related Art FIG. 30 shows a configuration diagram of a conventional active matrix type liquid crystal display device. In the conventional active matrix type liquid crystal display device, in order to realize a display capacity of, for example, 640 × 400 dots, the display panel 101 includes pixel electrodes (liquid crystal cells) for the number of dots and TFT gates T.
The scan electrode driver 104 includes output drivers corresponding to the number of rows of the scan lines 8 and the data electrode driver 102 includes output drivers corresponding to the number of columns of the data lines 6.

【0004】ある走査ライン8−iに選択電圧を印加す
ることにより、その行のTFTゲートTを導通状態にし
て、その行の画素電極にデータライン6によりそれぞれ
のデータ電極の電圧を印加して電圧に応じた表示を実現
する。
By applying a selection voltage to a certain scanning line 8-i, the TFT gate T of that row is made conductive, and the voltage of each data electrode is applied to the pixel electrode of that row by the data line 6. The display according to the voltage is realized.

【0005】この従来のアクティブマトリクス型液晶表
示装置で階調表示を実現する場合には、液晶セルに対し
て階調に対応した電圧レベルを印加するために、データ
電極ドライバ102は複数レベルの電圧を出力できる構
成である必要がある。このため、2レベルの電圧出力で
ある走査電極ドライバ104に比べてデータ電極ドライ
バ102は高価となり、表示可能な階調数に応じてコス
トが増すこととなる。
When gradation display is realized by this conventional active matrix type liquid crystal display device, the data electrode driver 102 applies a voltage of a plurality of levels in order to apply a voltage level corresponding to the gradation to the liquid crystal cell. Must be configured to output. Therefore, the data electrode driver 102 is more expensive than the scan electrode driver 104 that outputs two levels of voltage, and the cost is increased according to the number of gray scales that can be displayed.

【0006】また、この従来のアクティブマトリクス型
液晶表示装置を、カラー表示で高精細なアクティブマト
リクス型液晶表示装置として構成した場合には、表示ラ
インが、例えばデータ側で1120×3=3360本、
走査側で780本と、標準のデータ側:640×3=1
920本、走査側:780本に比べて非常に多くなり、
駆動回路数の増大に伴う回路コストが高くなること、並
びに、回路とパネル電極の接続ピッチが、特にデータ側
で標準:0.2mmに比べて高精細:0.1mmと小さ
くなり、接続の歩留りが低下すること等の問題がある。
Further, when the conventional active matrix type liquid crystal display device is configured as a high definition active matrix type liquid crystal display device for color display, the display line has, for example, 1120 × 3 = 3360 lines on the data side,
780 lines on scanning side, standard data side: 640 × 3 = 1
920 lines, scanning side: much more than 780 lines,
The circuit cost increases with the increase in the number of drive circuits, and the connection pitch between the circuit and the panel electrode is small, especially on the data side, with high definition: 0.1 mm compared to standard: 0.2 mm, and the connection yield There is a problem such as a decrease in

【0007】[0007]

【発明が解決しようとする課題】上述のように、従来の
アクティブマトリクス型液晶表示装置では、(1)階調
表示を実現する場合には、液晶セルに対して階調に対応
した電圧レベルを印加するために、走査電極ドライバに
比べてデータ電極ドライバは高価となり、表示可能な階
調数に応じてコストが増す、(2)カラー表示で高精細
なアクティブマトリクス型液晶表示装置として構成した
場合には、表示ラインが非常に多くなり、駆動回路数の
増大に伴う回路コストが高くなり、また、回路とパネル
電極の接続ピッチが小さくなり、接続の歩留りが低下す
る、という問題があった。
As described above, in the conventional active matrix type liquid crystal display device, in order to realize (1) gradation display, the voltage level corresponding to the gradation is applied to the liquid crystal cell. The data electrode driver is more expensive than the scan electrode driver due to the application, and the cost increases according to the number of gray scales that can be displayed. However, there is a problem in that the number of display lines becomes very large, the circuit cost increases with the increase in the number of driving circuits, and the connection pitch between the circuits and the panel electrodes becomes small, so that the connection yield decreases.

【0008】本発明は、上記問題点を解決するもので、
(1)データ電極側または走査電極側の駆動回路数を減
少させることにより低コストを図った、(2)駆動回路
とパネル電極の接続ピッチを大きくすることにより、回
路とパネル端子電極の接続を容易とし、接続の歩留りを
向上させた、アクティブマトリクス型液晶表示装置を提
供することを目的とする。
The present invention solves the above problems.
(1) The cost is reduced by reducing the number of drive circuits on the data electrode side or the scan electrode side. (2) The connection between the circuit and the panel terminal electrode is increased by increasing the connection pitch between the drive circuit and the panel electrode. It is an object of the present invention to provide an active matrix type liquid crystal display device which is easy and has improved connection yield.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
に、本発明の第1の特徴のアクティブマトリクス型液晶
表示装置は、図1に示す如く、画素電極をM×N(M,
Nは任意の正整数)のマトリクス状に配置して成るアク
ティブマトリクス型液晶表示装置であって、走査方向の
1表示ラインに対して2本ずつ割り当てられる2N本の
走査ライン8−1〜8−2Nと、M/2本のデータライ
ン6−1〜6−M/2と、各表示ラインにおいて、任意
のデータラインと一方の走査ラインに接続される第1の
TFTゲートG1と、前記データラインと他方の走査ラ
インに接続される第2のTFTゲートG2とを有して構
成する。
In order to solve the above-mentioned problems, the active matrix type liquid crystal display device of the first feature of the present invention has pixel electrodes M × N (M,
N is an active matrix type liquid crystal display device arranged in a matrix of (an arbitrary positive integer), and 2N scanning lines 8-1 to 8- 2N, M / 2 data lines 6-1 to 6-M / 2, an arbitrary data line in each display line, a first TFT gate G1 connected to one scanning line, and the data line And a second TFT gate G2 connected to the other scanning line.

【0010】本発明の第2の特徴のアクティブマトリク
ス型液晶表示装置は、請求項1に記載のアクティブマト
リクス型液晶表示装置において、任意の表示ラインに対
する2本の走査ライン8−i及び8−i+1(i=1〜
2N)は、それぞれ時分割で駆動される。
The active matrix type liquid crystal display device according to the second aspect of the present invention is the active matrix type liquid crystal display device according to claim 1, wherein two scanning lines 8-i and 8-i + 1 for an arbitrary display line are provided. (I = 1 to 1
2N) are driven in a time division manner.

【0011】本発明の第3の特徴のアクティブマトリク
ス型液晶表示装置は、請求項1または2に記載のアクテ
ィブマトリクス型液晶表示装置において、前記第1のT
FTゲートG1は走査方向に対して偶数または奇数番目
の画素電極に接続され、前記第2のTFTゲートG2は
走査方向に対して奇数または偶数番目の画素電極に接続
され、1走査ライン分の表示データは、奇数番目の画素
電極に対応した奇数ラインデータと、偶数番目の画素電
極に対応した偶数ラインデータとに分割され、任意の表
示ラインに対する2本の走査ライン8−i及び8−i+
1は、1水平走査期間内に時分割に駆動され、前記一方
の走査ライン8−iの駆動期間中は前記データライン6
−1〜6−M/2に奇数ラインデータまたは偶数ライン
データが、前記他方の走査ライン8−i+1の駆動期間
中は前記データライン6−1〜6−M/2に偶数ライン
データまたは奇数ラインデータが印加される。
An active matrix type liquid crystal display device according to a third aspect of the present invention is the active matrix type liquid crystal display device according to claim 1 or 2, wherein:
The FT gate G1 is connected to the even or odd pixel electrodes in the scanning direction, and the second TFT gate G2 is connected to the odd or even pixel electrodes in the scanning direction to display one scanning line. The data is divided into odd line data corresponding to odd-numbered pixel electrodes and even line data corresponding to even-numbered pixel electrodes, and two scan lines 8-i and 8-i + for an arbitrary display line.
1 is driven in a time division manner within one horizontal scanning period, and the data line 6 is driven during the driving period of the one scanning line 8-i.
-1 to 6-M / 2 has odd line data or even line data, and the data lines 6-1 to 6-M / 2 has even line data or odd line data during the driving period of the other scanning line 8-i + 1. Data is applied.

【0012】本発明の第4の特徴のアクティブマトリク
ス型液晶表示装置は、請求項1または2に記載のアクテ
ィブマトリクス型液晶表示装置において、前記第1のT
FTゲートG1は走査方向に対して偶数または奇数番目
の画素電極に接続され、前記第2のTFTゲートG2は
走査方向に対して奇数または偶数番目の画素電極に接続
され、1走査ライン分の表示データは、奇数番目の画素
電極に対応した奇数ラインデータと、偶数番目の画素電
極に対応した偶数ラインデータとに分割され、1垂直走
査期間を第1の期間及び第2の期間に分け、前記第1の
期間には、前記データライン6−1〜6−M/2に奇数
ラインデータまたは偶数ラインデータが印加され、各表
示ラインに対して一方の走査ライン8−iのみが順に駆
動され、前記第2の期間には、前記データライン6−1
〜6−M/2に偶数ラインデータまたは奇数ラインデー
タが印加され、各表示ラインに対して他方の走査ライン
8−i+1のみが順に駆動される。
An active matrix type liquid crystal display device according to a fourth aspect of the present invention is the active matrix type liquid crystal display device according to claim 1 or 2, wherein:
The FT gate G1 is connected to the even or odd pixel electrodes in the scanning direction, and the second TFT gate G2 is connected to the odd or even pixel electrodes in the scanning direction to display one scanning line. The data is divided into odd line data corresponding to odd-numbered pixel electrodes and even line data corresponding to even-numbered pixel electrodes, and one vertical scanning period is divided into a first period and a second period. In the first period, odd line data or even line data is applied to the data lines 6-1 to 6-M / 2, and only one scan line 8-i is sequentially driven for each display line. In the second period, the data line 6-1 is used.
Even-numbered line data or odd-numbered line data is applied to 6-M / 2, and only the other scan line 8-i + 1 is sequentially driven for each display line.

【0013】本発明の第5の特徴のアクティブマトリク
ス型液晶表示装置は、請求項1、2、3、または4に記
載のアクティブマトリクス型液晶表示装置において、前
記画素電極1(i,j)(i=1〜N,j=1〜M)
は、赤画素電極R、緑画素電極G、或いは青画素電極B
であって、横方向に赤画素電極R、緑画素電極G、及び
青画素電極Bを順に配列して1カラー画素を構成し、カ
ラー表示する。
An active matrix type liquid crystal display device according to a fifth feature of the present invention is the active matrix type liquid crystal display device according to claim 1, 2, 3 or 4, wherein the pixel electrodes 1 (i, j) ( i = 1 to N, j = 1 to M)
Is a red pixel electrode R, a green pixel electrode G, or a blue pixel electrode B
That is, the red pixel electrode R, the green pixel electrode G, and the blue pixel electrode B are sequentially arranged in the lateral direction to form one color pixel, and color display is performed.

【0014】また、本発明の第1の特徴のアクティブマ
トリクス型液晶表示装置の駆動回路は、請求項1、2、
3、または5に記載のアクティブマトリクス型液晶表示
装置を駆動するアクティブマトリクス型液晶表示装置の
駆動回路であって、図12に示す如く、1走査ライン分
の表示データを、奇数番目の画素電極に対応した奇数ラ
インデータと、偶数番目の画素電極に対応した偶数ライ
ンデータとに分割して出力するデータ処理回路15と、
2N本の走査ライン8−1〜8−2Nを駆動する走査電
極ドライバ4と、M/2本のデータライン6−1〜6−
M/2を駆動するデータ電極ドライバ2及び3と、任意
の表示ラインに対する2本の走査ライン8−i及び8−
i+1(i=1〜2N)を1水平走査期間内に時分割に
駆動するよう前記走査電極ドライバ4を制御し、前記一
方の走査ライン8−iの駆動期間中は前記データライン
6−1〜6−M/2に奇数ラインデータまたは偶数ライ
ンデータを、前記他方の走査ライン8−i+1の駆動期
間中は前記データライン6−1〜6−M/2に偶数ライ
ンデータまたは奇数ラインデータを印加するよう前記デ
ータ電極ドライバ2及び3を制御する制御手段16とを
有して構成する。
The drive circuit of the active matrix type liquid crystal display device according to the first aspect of the present invention is characterized in that
A drive circuit of an active matrix liquid crystal display device for driving the active matrix liquid crystal display device according to 3 or 5, wherein display data for one scanning line is applied to odd-numbered pixel electrodes as shown in FIG. A data processing circuit 15 for dividing and outputting the corresponding odd line data and even line data corresponding to the even-numbered pixel electrodes;
Scan electrode driver 4 that drives 2N scan lines 8-1 to 8-2N and M / 2 data lines 6-1 to 6-
Data electrode drivers 2 and 3 for driving M / 2 and two scan lines 8-i and 8-for arbitrary display lines
The scan electrode driver 4 is controlled to drive i + 1 (i = 1 to 2N) in a time-divisional manner within one horizontal scanning period, and the data lines 6-1 to 6-1 are driven during the driving period of the one scanning line 8-i. The odd line data or even line data is applied to 6-M / 2, and the even line data or odd line data is applied to the data lines 6-1 to 6-M / 2 during the driving period of the other scanning line 8-i + 1. So as to control the data electrode drivers 2 and 3.

【0015】本発明の第2の特徴のアクティブマトリク
ス型液晶表示装置の駆動回路は、請求項1、2、4、ま
たは5に記載のアクティブマトリクス型液晶表示装置を
駆動するアクティブマトリクス型液晶表示装置の駆動回
路であって、図12に示す如く、1走査ライン分の表示
データを、奇数番目の画素電極に対応した奇数ラインデ
ータと、偶数番目の画素電極に対応した偶数ラインデー
タとに分割して出力するデータ処理回路15と、2N本
の走査ライン8−1〜8−2Nを駆動する走査電極ドラ
イバ4と、M/2本のデータライン6−1〜6−M/2
を駆動するデータ電極ドライバ2及び3と、1垂直走査
期間を第1の期間及び第2の期間に分け、前記第1の期
間には、前記データライン6−1〜6−M/2に奇数ラ
インデータまたは偶数ラインデータを印加して、各表示
ラインに対して一方の走査ライン8−i(i=1〜N)
のみを順に駆動し、前記第2の期間には、前記データラ
イン6−1〜6−M/2に偶数ラインデータまたは奇数
ラインデータを印加して、各表示ラインに対して他方の
走査ライン8−i+1のみを順に駆動するよう前記デー
タ電極ドライバ2及び3及び走査電極ドライバ4を制御
する制御手段16とを有して構成する。
According to a second aspect of the present invention, a drive circuit for an active matrix type liquid crystal display device is an active matrix type liquid crystal display device for driving the active matrix type liquid crystal display device according to claim 1. 12, the display data for one scanning line is divided into odd line data corresponding to the odd-numbered pixel electrodes and even line data corresponding to the even-numbered pixel electrodes. Output data processing circuit 15, scan electrode driver 4 driving 2N scan lines 8-1 to 8-2N, and M / 2 data lines 6-1 to 6-M / 2.
The data electrode drivers 2 and 3 for driving the data lines and one vertical scanning period are divided into a first period and a second period. In the first period, the data lines 6-1 to 6-M / 2 are odd numbers. By applying line data or even line data, one scan line 8-i (i = 1 to N) for each display line
Only data are sequentially driven, and in the second period, even line data or odd line data is applied to the data lines 6-1 to 6-M / 2, and the other scan line 8 is applied to each display line. The control means 16 controls the data electrode drivers 2 and 3 and the scan electrode driver 4 so that only -i + 1 is sequentially driven.

【0016】また、本発明の第6の特徴のアクティブマ
トリクス型液晶表示装置は、図2に示す如く、画素電極
をM×N(M,Nは任意の正整数)のマトリクス状に配
置して成るアクティブマトリクス型液晶表示装置であっ
て、走査方向の1表示ラインに対して第1走査ライン8
−1〜8−N及び第2走査ライン9−1〜9−Nの2本
ずつが割り当てられる2N本の走査ラインと、M本のデ
ータライン6−1〜6−Mと、各表示ラインにおいて、
任意のデータラインと一方の走査ライン8−i(i=1
〜N)に接続される第1のTFTゲートT1と、前記第
1のTFTゲートT1と他方の走査ライン9−iに接続
される第2のTFTゲートT2とを有して構成する。
In the active matrix type liquid crystal display device of the sixth feature of the present invention, as shown in FIG. 2, the pixel electrodes are arranged in a matrix of M × N (M and N are arbitrary positive integers). In the active matrix type liquid crystal display device, the first scanning line 8 is provided for one display line in the scanning direction.
In each display line, 2N scanning lines to which 2 lines each of -1 to 8-N and the second scanning lines 9-1 to 9-N are allocated, M data lines 6-1 to 6-M, and each display line. ,
Any data line and one scan line 8-i (i = 1
To N), a first TFT gate T1 connected to the first TFT gate T1 and a second TFT gate T2 connected to the other scanning line 9-i.

【0017】本発明の第7の特徴のアクティブマトリク
ス型液晶表示装置は、請求項8に記載のアクティブマト
リクス型液晶表示装置において、前記N本の第1走査ラ
イン8−1〜8−N及び第2走査ライン9−1〜9−N
は、それぞれルートN本ずつのグループに分けられて、
各グループは共通接続される。
An active matrix type liquid crystal display device having a seventh characteristic of the present invention is the active matrix type liquid crystal display device according to claim 8, wherein the N first scanning lines 8-1 to 8-N and 2 scan lines 9-1 to 9-N
Are divided into groups of N roots each,
Each group is commonly connected.

【0018】本発明の第8の特徴のアクティブマトリク
ス型液晶表示装置は、請求項9に記載のアクティブマト
リクス型液晶表示装置において、前記第1走査ライン8
−1〜8−Nのグループの1つと前記第2走査ライン9
−1〜9−Nのグループの1つが時分割に選択され、前
記第1走査ライン8−i及び第2走査ライン9−iの双
方が同時に選択された表示ライン上の画素電極1(i,
j)(j=1〜M)に表示データを書き込み、線順次走
査して表示する。
An eighth aspect of the active matrix type liquid crystal display device according to the present invention is the active matrix type liquid crystal display device according to claim 9, wherein the first scanning line 8 is provided.
-1 to 8-N and the second scan line 9
One of the groups -1 to 9-N is selected in a time division manner, and both the first scan line 8-i and the second scan line 9-i are simultaneously selected.
j) (j = 1 to M) is written with display data and line-sequential scanning is performed for display.

【0019】本発明の第9の特徴のアクティブマトリク
ス型液晶表示装置は、請求項8、9、または10に記載
のアクティブマトリクス型液晶表示装置において、前記
画素電極1(i,j)(i=1〜N,j=1〜M)は、
赤画素電極R、緑画素電極G、或いは青画素電極Bであ
って、横方向に赤画素電極R、緑画素電極G、及び青画
素電極Bを順に配列して1カラー画素を構成し、カラー
表示する。
An active matrix liquid crystal display device according to a ninth feature of the present invention is the active matrix liquid crystal display device according to claim 8, 9 or 10, wherein the pixel electrodes 1 (i, j) (i = 1 to N, j = 1 to M),
The red pixel electrode R, the green pixel electrode G, or the blue pixel electrode B, and the red pixel electrode R, the green pixel electrode G, and the blue pixel electrode B are sequentially arranged in the lateral direction to form one color pixel. indicate.

【0020】また、本発明の第3の特徴のアクティブマ
トリクス型液晶表示装置の駆動回路は、図18に示す如
く、請求項8、9、10、または11に記載のアクティ
ブマトリクス型液晶表示装置を駆動するアクティブマト
リクス型液晶表示装置の駆動回路であって、前記第1走
査ライン8−1〜8−N或いは第1走査ラインの各グル
ープを駆動する第1走査電極ドライバ4と、前記第2走
査ライン9−1〜9−N或いは第2走査ラインの各グル
ープを駆動する第2走査電極ドライバ5と、M本のデー
タライン6−1〜6−Mを駆動するデータ電極ドライバ
2及び3と、前記第1走査ラインのグループの1つと前
記第2走査ラインのグループの1つが時分割に駆動する
よう前記第1走査電極ドライバ4及び第2走査電極ドラ
イバ5を制御し、前記第1走査ライン8−i及び第2走
査ライン9−iの双方が同時に選択された表示ライン上
の画素電極1(i,j)(j=1〜M)に表示データを
印加するよう前記データ電極ドライバ2及び3を制御す
る制御手段16とを有して構成する。
The drive circuit of the active matrix type liquid crystal display device of the third feature of the present invention is the active matrix type liquid crystal display device according to claim 8, 9, 10 or 11 as shown in FIG. A driving circuit of an active matrix type liquid crystal display device for driving, comprising a first scanning electrode driver 4 for driving the first scanning lines 8-1 to 8-N or each group of the first scanning lines, and the second scanning. A second scan electrode driver 5 for driving each group of the lines 9-1 to 9-N or the second scan line, and data electrode drivers 2 and 3 for driving M data lines 6-1 to 6-M, Controlling the first scan electrode driver 4 and the second scan electrode driver 5 so that one of the first scan line group and one of the second scan line groups are driven in a time division manner, Both the first scan line 8-i and the second scan line 9-i are applied at the same time to apply display data to the pixel electrodes 1 (i, j) (j = 1 to M) on the selected display line. The control means 16 for controlling the data electrode drivers 2 and 3 is provided.

【0021】また、本発明の第10の特徴のアクティブ
マトリクス型液晶表示装置、及び第4の特徴のアクティ
ブマトリクス型液晶表示装置の駆動回路は、請求項1
0、11、または12に記載のアクティブマトリクス型
液晶表示装置及びその駆動回路において、図21に示す
如く、前記共通接続される第1走査ライン8−1〜8−
N及び第2走査ライン9−1〜9−Nの各グループの配
線は、表示パネル基板上に施される。
The active matrix type liquid crystal display device having the tenth characteristic of the present invention and the drive circuit for the active matrix type liquid crystal display device having the fourth characteristic are defined by claim 1.
In the active matrix type liquid crystal display device and the driving circuit thereof described in 0, 11, or 12, as shown in FIG. 21, the commonly connected first scanning lines 8-1 to 8-
The wiring of each group of N and the second scanning lines 9-1 to 9-N is provided on the display panel substrate.

【0022】本発明の第11の特徴のアクティブマトリ
クス型液晶表示装置、及び第5の特徴のアクティブマト
リクス型液晶表示装置の駆動回路は、請求項10、1
1、または12に記載のアクティブマトリクス型液晶表
示装置及びその駆動回路において、図22に示す如く、
前記共通接続される第1走査ライン8−1〜8−N及び
第2走査ライン9−1〜9−Nの各グループの配線は、
駆動回路基板上に施される。
The active matrix type liquid crystal display device according to the eleventh aspect of the present invention and the drive circuit for the active matrix type liquid crystal display device according to the fifth aspect are the following.
In the active matrix type liquid crystal display device according to 1 or 12 and its drive circuit, as shown in FIG.
The wiring of each group of the first scan lines 8-1 to 8-N and the second scan lines 9-1 to 9-N, which are commonly connected,
It is applied on the drive circuit board.

【0023】また、本発明の第12の特徴のアクティブ
マトリクス型液晶表示装置は、図3に示す如く、画素電
極をM×N(M,Nは任意の正整数)のマトリクス状に
配置して成るアクティブマトリクス型液晶表示装置であ
って、N+1本の走査ライン8−1〜8−N+1と、M
本のデータライン6−1〜6−Mとを有し、走査方向の
第i番目(i=1〜N)の表示ライン上の各画素電極1
(i,j)(j=1〜M)において、制御端子を第i番
目の走査ライン8−iに、一方の端子をデータライン6
−jに接続した第1のTFTゲートQ1と、制御端子を
第i+1番目の走査ライン8−i+1に、一方の端子を
該画素電極1(i,j)に、他方の端子を前記第1のT
FTゲートQ1の他方の端子に接続した第2のTFTゲ
ートQ2とを有して構成する。
Further, in the active matrix type liquid crystal display device of the twelfth feature of the present invention, as shown in FIG. 3, pixel electrodes are arranged in a matrix of M × N (M and N are arbitrary positive integers). An active matrix type liquid crystal display device comprising: N + 1 scanning lines 8-1 to 8-N + 1;
Each of the pixel electrodes 1 on the i-th (i = 1 to N) display line in the scanning direction having a plurality of data lines 6-1 to 6-M.
In (i, j) (j = 1 to M), the control terminal is the i-th scanning line 8-i and one terminal is the data line 6
The first TFT gate Q1 connected to −j, the control terminal to the (i + 1) th scanning line 8-i + 1, one terminal to the pixel electrode 1 (i, j), and the other terminal to the first T
A second TFT gate Q2 connected to the other terminal of the FT gate Q1 is provided.

【0024】本発明の第13の特徴のアクティブマトリ
クス型液晶表示装置は、請求項15に記載のアクティブ
マトリクス型液晶表示装置において、前記画素電極1
(i,j)(i=1〜N,j=1〜M)は、赤画素電極
R、緑画素電極G、或いは青画素電極Bであって、横方
向に赤画素電極R、緑画素電極G、及び青画素電極Bを
順に配列して1カラー画素を構成し、カラー表示する。
An active matrix liquid crystal display device according to a thirteenth feature of the present invention is the active matrix liquid crystal display device according to claim 15, wherein the pixel electrode 1 is provided.
(I, j) (i = 1 to N, j = 1 to M) is the red pixel electrode R, the green pixel electrode G, or the blue pixel electrode B, and the red pixel electrode R and the green pixel electrode are arranged in the horizontal direction. G and blue pixel electrodes B are sequentially arranged to form one color pixel, and color display is performed.

【0025】また、本発明の第6の特徴のアクティブマ
トリクス型液晶表示装置の駆動回路は、図23または図
25に示す如く、請求項15または16に記載のアクテ
ィブマトリクス型液晶表示装置を駆動するアクティブマ
トリクス型液晶表示装置の駆動回路であって、K(K<
N+1)個のドライバ出力を備えて前記走査ライン8−
1〜8−N+1を駆動する走査電極ドライバ4と、M本
のデータライン6−1〜6−Mを駆動するデータ電極ド
ライバ2と、前記第i番目(i=1〜N)の走査ライン
8−i及び第i+1番目の走査ライン8−i+1の双方
により同時に選択された第i番目の表示ライン上の画素
電極1(i,j)(j=1〜M)に表示データを印加す
るよう前記データ電極ドライバ2を制御する制御手段1
6とを有して構成する。
The drive circuit of the active matrix type liquid crystal display device of the sixth feature of the present invention drives the active matrix type liquid crystal display device according to claim 15 or 16 as shown in FIG. 23 or 25. A driving circuit for an active matrix type liquid crystal display device, wherein K (K <
Scan line 8− with N + 1) driver outputs
Scan electrode driver 4 for driving 1 to 8-N + 1, data electrode driver 2 for driving M data lines 6-1 to 6-M, and the i-th (i = 1 to N) scan line 8 To apply display data to the pixel electrode 1 (i, j) (j = 1 to M) on the i-th display line simultaneously selected by both the -i and i + 1-th scanning line 8-i + 1. Control means 1 for controlling the data electrode driver 2
6 and are configured.

【0026】本発明の第7の特徴のアクティブマトリク
ス型液晶表示装置の駆動回路は、図23に示す如く、請
求項17に記載のアクティブマトリクス型液晶表示装置
の駆動回路において、前記走査電極ドライバ4は、2L
(2L=K<N+1)個のドライバ出力O1,E1,O
2,E2,…,OL,ELを備え、前記走査ライン8−
1〜8−N+1の奇数番目に対しては、前記ドライバ出
力の奇数番目の出力O1,O2,…,OLを順に接続
し、前記走査ライン8−1〜8−N+1の偶数番目に対
しては、前記ドライバ出力の偶数番目の出力E1,E
2,…,ELを1周期毎に2つずらしながら(E1,E
2,…,EL,E3,…,EL,E5,…)接続する。
The drive circuit of the active matrix type liquid crystal display device according to the seventh feature of the present invention is the drive circuit of the active matrix type liquid crystal display device according to claim 17, as shown in FIG. Is 2L
(2L = K <N + 1) driver outputs O1, E1, O
2, E2, ..., OL, EL, and the scanning line 8-
For odd numbers 1 to 8-N + 1, odd-numbered outputs O1, O2, ..., OL of the driver output are sequentially connected, and for even numbers of the scan lines 8-1 to 8-N + 1. , Even-numbered outputs E1 and E of the driver output
2, ..., While shifting EL by two for each cycle (E1, E
2, ..., EL, E3, ..., EL, E5 ,.

【0027】本発明の第8の特徴のアクティブマトリク
ス型液晶表示装置の駆動回路は、請求項17に記載のア
クティブマトリクス型液晶表示装置の駆動回路におい
て、図25に示す如く、前記走査電極ドライバ4は、2
L+1(2L+1=K<N+1)個のドライバ出力を備
え、前記走査ライン8−1〜8−N+1に対して、第i
番目(i=1〜N)の走査ライン8−i及び第i+1番
目の走査ライン8−i+1に2L+1個のドライバ出力
から異なる2出力の組み合わせ((2L+1)×2L/
2個)の内、1つずつが接続される。
According to an eighth aspect of the present invention, there is provided a drive circuit for an active matrix type liquid crystal display device according to the drive circuit for an active matrix type liquid crystal display device as set forth in claim 17, as shown in FIG. Is 2
L + 1 (2L + 1 = K <N + 1) driver outputs are provided, and the i-th scanning line corresponds to the scanning lines 8-1 to 8-N + 1.
A combination of two outputs different from (2L + 1) driver outputs for the (i = 1 to N) th scan line 8-i and the (i + 1) th scan line 8-i + 1 ((2L + 1) × 2L /
Two of them are connected one by one.

【0028】また、本発明の第14の特徴のアクティブ
マトリクス型液晶表示装置は、図4に示す如く、画素電
極をM×N(M,Nは任意の正整数)のマトリクス状に
配置して成るアクティブマトリクス型液晶表示装置であ
って、N+1本の走査ライン8−1〜8−N+1と、M
/2本のデータライン6−1〜6−M/2とを有し、走
査方向の第i番目(i=1〜N)の表示ライン上の奇数
番目の各画素電極1(i,k)(k=1〜Mの奇数)に
おいて、制御端子を第i番目の走査ライン8−iに、一
方の端子をデータライン6−j(jはk/2+1以下の
最大の整数)に接続した第1のTFTゲートP1と、制
御端子を第i+1番目の走査ライン8−i+1に、一方
の端子を該画素電極1(i,k)に、他方の端子を前記
第1のTFTゲートP1の他方の端子に接続した第2の
TFTゲートP2とを有し、走査方向の第i番目の表示
ライン上の偶数番目の各画素電極1(i,k+1)にお
いて、制御端子を第i番目の走査ライン8−iに、一方
の端子を該画素電極1(i,k+1)に、他方の端子を
データライン6−jに接続した第3のTFTゲートP3
を有して構成する。
In the active matrix type liquid crystal display device of the fourteenth feature of the present invention, as shown in FIG. 4, pixel electrodes are arranged in a matrix of M × N (M and N are arbitrary positive integers). An active matrix type liquid crystal display device comprising: N + 1 scanning lines 8-1 to 8-N + 1;
/ 2 data lines 6-1 to 6-M / 2, and odd-numbered pixel electrodes 1 (i, k) on the i-th (i = 1 to N) display line in the scanning direction. In (where k = 1 to M is an odd number), the control terminal is connected to the i-th scanning line 8-i and one terminal is connected to the data line 6-j (j is a maximum integer of k / 2 + 1 or less). 1 TFT gate P1 and the control terminal to the (i + 1) th scanning line 8-i + 1, one terminal to the pixel electrode 1 (i, k), and the other terminal to the other of the first TFT gate P1. A second TFT gate P2 connected to the terminal, and in each even-numbered pixel electrode 1 (i, k + 1) on the i-th display line in the scanning direction, the control terminal is connected to the i-th scanning line 8 -I, one terminal to the pixel electrode 1 (i, k + 1), and the other terminal to the data line 6- The connected to the third TFT gate P3
And is configured.

【0029】本発明の第15の特徴のアクティブマトリ
クス型液晶表示装置は、図4に示す如く、画素電極をM
×N(M,Nは任意の正整数)のマトリクス状に配置し
て成るアクティブマトリクス型液晶表示装置であって、
N+1本の走査ライン8−1〜8−N+1と、M/2+
1本のデータライン6−1〜6−M/2+1とを有し、
走査方向の第i番目(i=1〜N)の表示ライン上の偶
数番目の各画素電極1(i,h)(h=1〜Mの偶数)
において、制御端子を第i番目の走査ライン8−iに、
一方の端子をデータライン6−j(j=h/2+1)に
接続した第1のTFTゲートP1と、制御端子を第i+
1番目の走査ライン8−i+1に、一方の端子を該画素
電極1(i,h)に、他方の端子を前記第1のTFTゲ
ートP1の他方の端子に接続した第2のTFTゲートP
2とを有し、走査方向の第i番目の表示ライン上の奇数
番目の各画素電極1(i,h+1)において、制御端子
を第i番目の走査ライン8−iに、一方の端子を該画素
電極1(i,h+1)に、他方の端子をデータライン6
−jに接続した第3のTFTゲートP3を有して構成す
る。
In the active matrix type liquid crystal display device of the fifteenth feature of the present invention, as shown in FIG.
An active matrix type liquid crystal display device, which is arranged in a matrix of × N (M and N are arbitrary positive integers),
N + 1 scan lines 8-1 to 8-N + 1 and M / 2 +
Has one data line 6-1 to 6-M / 2 + 1,
Each even-numbered pixel electrode 1 (i, h) on the i-th (i = 1 to N) display line in the scanning direction (h = 1 to M-even)
, The control terminal is connected to the i-th scanning line 8-i,
A first TFT gate P1 having one terminal connected to the data line 6-j (j = h / 2 + 1) and a control terminal connected to the i + th
A second TFT gate P having one terminal connected to the pixel electrode 1 (i, h) and the other terminal connected to the other terminal of the first TFT gate P1 on the first scanning line 8-i + 1
2 and the odd-numbered pixel electrodes 1 (i, h + 1) on the i-th display line in the scanning direction, the control terminal is connected to the i-th scanning line 8-i, and one terminal is connected to the i-th scanning line 8-i. The other terminal is connected to the data line 6 on the pixel electrode 1 (i, h + 1).
It has a third TFT gate P3 connected to -j.

【0030】本発明の第16の特徴のアクティブマトリ
クス型液晶表示装置は、図5(1)に示す如く、画素電
極をM×N(M,Nは任意の正整数)のマトリクス状に
配置して成るアクティブマトリクス型液晶表示装置であ
って、N+1本の走査ライン8−1〜8−N+1と、M
/2本のデータライン6−1〜6−M/2とを有し、走
査方向の第i番目(i=1〜N)の表示ライン上の奇数
番目の各画素電極1(i,k)(k=1〜Mの奇数)に
おいて、制御端子を第i+1番目の走査ライン8−i+
1に、一方の端子を該画素電極1(i,k)に接続した
第2のTFTゲートP2と、制御端子を第i+2番目の
走査ライン8−i+2に、一方の端子をデータライン6
−j(jはk/2+1以下の最大の整数)に、他方の端
子を前記第2のTFTゲートP2の他方の端子に接続し
た第1のTFTゲートP1とを有し、走査方向の第i番
目の表示ライン上の偶数番目の各画素電極1(i,k+
1)において、制御端子を第i番目の走査ライン8−i
に、一方の端子を該画素電極1(i,k+1)に、他方
の端子をデータライン6−jに接続した第3のTFTゲ
ートP3を有して構成する。
In the active matrix type liquid crystal display device of the sixteenth feature of the present invention, as shown in FIG. 5A, pixel electrodes are arranged in a matrix of M × N (M and N are arbitrary positive integers). An active matrix type liquid crystal display device comprising: N + 1 scanning lines 8-1 to 8-N + 1;
/ 2 data lines 6-1 to 6-M / 2, and odd-numbered pixel electrodes 1 (i, k) on the i-th (i = 1 to N) display line in the scanning direction. (K = 1 to M is an odd number), the control terminal is connected to the (i + 1) th scanning line 8-i +.
1, a second TFT gate P2 having one terminal connected to the pixel electrode 1 (i, k), a control terminal for the (i + 2) th scanning line 8-i + 2, and one terminal for the data line 6
-J (j is a maximum integer not larger than k / 2 + 1) has a first TFT gate P1 having the other terminal connected to the other terminal of the second TFT gate P2, and the i-th pixel in the scanning direction. Even-numbered pixel electrodes 1 (i, k +) on the th display line
In 1), the control terminal is connected to the i-th scan line 8-i.
The third TFT gate P3 having one terminal connected to the pixel electrode 1 (i, k + 1) and the other terminal connected to the data line 6-j.

【0031】本発明の第17の特徴のアクティブマトリ
クス型液晶表示装置は、図5(1)に示す如く、画素電
極をM×N(M,Nは任意の正整数)のマトリクス状に
配置して成るアクティブマトリクス型液晶表示装置であ
って、N+1本の走査ライン8−1〜8−N+1と、M
/2+1本のデータライン6−1〜6−M/2+1とを
有し、走査方向の第i番目(i=1〜N)の表示ライン
上の偶数番目の各画素電極1(i,h)(h=1〜Mの
偶数)において、制御端子を第i+1番目の走査ライン
8−i+1に、一方の端子を該画素電極1(i,h)に
接続した第2のTFTゲートP2と、制御端子を第i+
2番目の走査ライン8−i+2に、一方の端子をデータ
ライン6−j(j=h/2+1)に、他方の端子を前記
第2のTFTゲートP2の他方の端子に接続した第1の
TFTゲートP1とを有し、走査方向の第i番目の表示
ライン上の偶数番目の各画素電極1(i,h+1)にお
いて、制御端子を第i番目の走査ライン8−iに、一方
の端子を該画素電極1(i,h+1)に、他方の端子を
データライン6−jに接続した第3のTFTゲートP3
を有して構成する。
In the active matrix type liquid crystal display device of the seventeenth feature of the present invention, as shown in FIG. 5A, the pixel electrodes are arranged in a matrix of M × N (M and N are arbitrary positive integers). An active matrix type liquid crystal display device comprising: N + 1 scanning lines 8-1 to 8-N + 1;
/ 2 + 1 data lines 6-1 to 6-M / 2 + 1 and even-numbered pixel electrodes 1 (i, h) on the i-th (i = 1 to N) display line in the scanning direction. (H = 1 to M is an even number), the control terminal is connected to the (i + 1) th scanning line 8-i + 1, and one terminal is connected to the second TFT gate P2 connected to the pixel electrode 1 (i, h); Terminal is i +
A first TFT having a second scanning line 8-i + 2, one terminal connected to a data line 6-j (j = h / 2 + 1) and the other terminal connected to the other terminal of the second TFT gate P2. A pixel P1 and an even-numbered pixel electrode 1 (i, h + 1) on the i-th display line in the scanning direction, the control terminal is connected to the i-th scanning line 8-i and one terminal is connected to the i-th scanning line 8-i. A third TFT gate P3 having the other terminal connected to the data line 6-j is connected to the pixel electrode 1 (i, h + 1).
And is configured.

【0032】本発明の第18の特徴のアクティブマトリ
クス型液晶表示装置は、請求項20、21、22、また
は23に記載のアクティブマトリクス型液晶表示装置に
おいて、図5(2)に示す如く、前記第1のTFTトラ
ンジスタP1または第2のTFTトランジスタP2は、
走査ライン8−i上に構成される。
An active matrix type liquid crystal display device according to an eighteenth aspect of the present invention is the active matrix type liquid crystal display device according to claim 20, 21, 22 or 23, wherein: The first TFT transistor P1 or the second TFT transistor P2 is
Configured on scan line 8-i.

【0033】本発明の第19の特徴のアクティブマトリ
クス型液晶表示装置は、請求項20、21、21、2
3、または24に記載のアクティブマトリクス型液晶表
示装置において、図5(3)に示す如く、前記第3のT
FTトランジスタP3と該画素電極1(i,k+1)ま
たは1(i,h+1)の間に、制御端子を第i番目の走
査ライン8−iに接続した第4のTFTゲートP4を有
して構成する。
An active matrix type liquid crystal display device according to a nineteenth aspect of the present invention is the liquid crystal display device according to any one of claims 20, 21, 21, and 2.
In the active matrix type liquid crystal display device described in 3 or 24, as shown in FIG.
Between the FT transistor P3 and the pixel electrode 1 (i, k + 1) or 1 (i, h + 1), there is provided a fourth TFT gate P4 having a control terminal connected to the i-th scanning line 8-i. To do.

【0034】本発明の第20の特徴のアクティブマトリ
クス型液晶表示装置は、請求項20、21、22、2
3、24、または25に記載のアクティブマトリクス型
液晶表示装置において、前記画素電極1(i,j)(i
=1〜N,j=1〜M)は、赤画素電極R、緑画素電極
G、或いは青画素電極Bであって、横方向に赤画素電極
R、緑画素電極G、及び青画素電極Bを順に配列して1
カラー画素を構成し、カラー表示する。
The active matrix type liquid crystal display device according to the twentieth feature of the present invention is defined by claims 20, 21, 22, and 2.
In the active matrix liquid crystal display device described in 3, 24, or 25, the pixel electrode 1 (i, j) (i
= 1 to N, j = 1 to M) is the red pixel electrode R, the green pixel electrode G, or the blue pixel electrode B, and the red pixel electrode R, the green pixel electrode G, and the blue pixel electrode B are arranged in the horizontal direction. 1 in sequence
Color pixels are configured and displayed in color.

【0035】また、本発明の第9の特徴のアクティブマ
トリクス型液晶表示装置の駆動回路は、図27に示す如
く、請求項20、21、22、23、24、25、また
は26に記載のアクティブマトリクス型液晶表示装置を
駆動するアクティブマトリクス型液晶表示装置の駆動回
路であって、前記走査ライン8−1〜8−N+1を駆動
する走査電極ドライバ4及び5と、前記M/2またはM
/2+1本のデータライン6−1〜6−M/2または6
−M/2+1を駆動するデータ電極ドライバ2と、所定
のタイミングで、前記第i番目の走査ライン8−i及び
第i+1番目の走査ライン8−i+1に選択電圧を印加
し、次のタイミングで、前記第i番目の走査ライン8−
iに選択電圧を、前記第i+1番目の走査ライン8−i
+1に非選択電圧をそれぞれ印加し、更に次のタイミン
グで、前記第i番目の走査ライン8−iに非選択電圧を
印加するという一連の動作を、iの昇順に繰り返すよう
前記走査電極ドライバ4及び5を制御する制御手段16
とを有して構成する。
The drive circuit of the active matrix type liquid crystal display device of the ninth feature of the present invention is, as shown in FIG. 27, an active circuit according to claim 20, 21, 22, 23, 24, 25 or 26. A driving circuit of an active matrix type liquid crystal display device for driving a matrix type liquid crystal display device, comprising: scan electrode drivers 4 and 5 for driving the scan lines 8-1 to 8-N + 1; and M / 2 or M.
/ 2 + 1 data lines 6-1 to 6-M / 2 or 6
A data electrode driver 2 that drives -M / 2 + 1, and at a predetermined timing, a selection voltage is applied to the i-th scanning line 8-i and the i + 1-th scanning line 8-i + 1, and at the next timing, The i-th scan line 8-
i is a selection voltage, and the (i + 1) th scan line 8-i
The scan electrode driver 4 is configured to repeat a series of operations of applying a non-selection voltage to +1 and then applying a non-selection voltage to the i-th scan line 8-i at the next timing in ascending order of i. Control means 16 for controlling 5 and 5
And is configured.

【0036】本発明の第10の特徴のアクティブマトリ
クス型液晶表示装置の駆動回路は、請求項27に記載の
アクティブマトリクス型液晶表示装置の駆動回路におい
て、図27に示す如く、前記走査電極ドライバ4及び5
は、前記制御手段16の制御の下、当該走査電極ドライ
バ4及び5の選択電圧入力の切り換え、またはイネーブ
ル制御により、前記偶数番目或いは奇数番目の走査ライ
ン8−iを強制的に非選択電圧にするシフトレジスタを
有して構成する。
A drive circuit for an active matrix type liquid crystal display device according to a tenth aspect of the present invention is the drive circuit for an active matrix type liquid crystal display device according to claim 27, wherein the scanning electrode driver 4 is provided as shown in FIG. And 5
Under the control of the control means 16, the even-numbered or odd-numbered scan lines 8-i are forcibly set to a non-selected voltage by switching the selection voltage input of the scan electrode drivers 4 and 5 or enabling control. It is configured by including a shift register that operates.

【0037】また、本発明の第21の特徴のアクティブ
マトリクス型液晶表示装置は、図7(1)に示す如く、
画素電極をM×2Nまたは2N+1(M,Nは任意の正
整数)のマトリクス状に配置して成るアクティブマトリ
クス型液晶表示装置であって、3Nまたは3N+2本の
走査ライン8−1〜8−3Nまたは3N+2と、M/2
またはM/2+1本のデータライン6−1〜6−M/2
またはM/2+1とを有し、走査方向の第i番目(i=
1〜2Nまたは2N+1の奇数)の表示ライン上の偶数
番目または奇数番目の各画素電極1(i,k+1)また
は1(i,h+1)(k=1〜Mの奇数、h=1〜Mの
偶数)において、制御端子を第x番目の走査ライン8−
x(xは3i/2以下の最大の整数)に、一方の端子を
該画素電極1(i,k+1)または1(i,h+1)
に、他方の端子をデータライン6−j(jはk/2+1
以下の最大の整数、またはj=h/2+1)に接続した
第1のTFTゲートF1と、走査方向の第i番目の表示
ライン上の奇数番目または偶数番目の各画素電極1
(i,k)または1(i,h)において、制御端子を第
x+1番目の走査ライン8−x+1に、一方の端子を該
画素電極1(i,k)または1(i,h)に、他方の端
子を前記第1のTFTゲートF1の一方の端子に接続し
た第2のTFTゲートF2と、走査方向の第i+1番目
の表示ライン上の偶数番目または奇数番目の各画素電極
1(i+1,k+1)または1(i+1,h+1)にお
いて、制御端子を第x+2番目の走査ライン8−x+2
に、一方の端子を該画素電極1(i+1,k+1)また
は1(i+1,h+1)に、他方の端子をデータライン
6−jに接続した第3のTFTゲートF3と、走査方向
の第i+1番目の表示ライン上の奇数番目または偶数番
目の各画素電極1(i+1,k)または1(i+1,
h)において、制御端子を第x+1番目の走査ライン8
−x+1に、一方の端子を該画素電極1(i+1,k)
または1(i+1,h)に、他方の端子を前記第3のT
FTゲートF3の一方の端子に接続した第4のTFTゲ
ートF4とを有して構成する。
The active matrix type liquid crystal display device of the 21st feature of the present invention is as shown in FIG. 7 (1).
An active matrix liquid crystal display device in which pixel electrodes are arranged in a matrix of M × 2N or 2N + 1 (M and N are arbitrary positive integers), and 3N or 3N + 2 scanning lines 8-1 to 8-3N are provided. Or 3N + 2 and M / 2
Or M / 2 + 1 data lines 6-1 to 6-M / 2
Or M / 2 + 1, and the i-th scanning direction (i =
1 to 2N or 2N + 1 odd-numbered even or odd-numbered pixel electrodes 1 (i, k + 1) or 1 (i, h + 1) (k = 1 to M odd, h = 1 to M odd) (Even number), the control terminal is connected to the x-th scan line 8-
x (where x is a maximum integer of 3i / 2 or less), one of the terminals is connected to the pixel electrode 1 (i, k + 1) or 1 (i, h + 1)
The other terminal to the data line 6-j (j is k / 2 + 1
The first TFT gate F1 connected to the following maximum integer or j = h / 2 + 1) and each odd-numbered or even-numbered pixel electrode 1 on the i-th display line in the scanning direction
In (i, k) or 1 (i, h), the control terminal is the x + 1-th scanning line 8-x + 1, and one terminal is the pixel electrode 1 (i, k) or 1 (i, h), A second TFT gate F2 having the other terminal connected to one terminal of the first TFT gate F1 and an even-numbered or odd-numbered pixel electrode 1 (i + 1, i + 1, i + 1, k + 1) or 1 (i + 1, h + 1), the control terminal is connected to the (x + 2) th scan line 8-x + 2.
The third TFT gate F3 having one terminal connected to the pixel electrode 1 (i + 1, k + 1) or 1 (i + 1, h + 1) and the other terminal connected to the data line 6-j, and the (i + 1) th pixel in the scanning direction. Odd-numbered or even-numbered pixel electrodes 1 (i + 1, k) or 1 (i + 1,
h), the control terminal is connected to the (x + 1) th scan line 8
-X + 1, one of the terminals is connected to the pixel electrode 1 (i + 1, k)
Or 1 (i + 1, h), and the other terminal to the third T
It has a fourth TFT gate F4 connected to one terminal of the FT gate F3.

【0038】また、本発明の第22の特徴のアクティブ
マトリクス型液晶表示装置は、図8(1)に示す如く、
画素電極をM×2Nまたは2N+1(M,Nは任意の正
整数)のマトリクス状に配置して成るアクティブマトリ
クス型液晶表示装置であって、3Nまたは3N+2本の
走査ライン8−1〜8−3Nまたは3N+2と、M/2
またはM/2+1本のデータライン6−1〜6−M/2
またはM/2+1とを有し、走査方向の第i番目(i=
1〜2Nまたは2N+1の奇数)の表示ライン上の偶数
番目または奇数番目の各画素電極1(i,k+1)また
は1(i,h+1)(k=1〜Mの奇数、h=1〜Mの
偶数)において、制御端子を第x番目の走査ライン8−
x(xは3i/2以下の最大の整数)に、一方の端子を
該画素電極1(i,k+1)または1(i,h+1)
に、他方の端子をデータライン6−j(jはk/2+1
以下の最大の整数、またはj=h/2+1)に接続した
第1のTFTゲートF1と、走査方向の第i番目の表示
ライン上の奇数番目または偶数番目の各画素電極1
(i,k)または1(i,h)において、制御端子を第
x+1番目の走査ライン8−x+1に、一方の端子を該
画素電極1(i,k)または1(i,h)に、他方の端
子を前記第1のTFTゲートF1の一方の端子に接続し
た第2のTFTゲートF2と、走査方向の第i+1番目
の表示ライン上の偶数番目または奇数番目の各画素電極
1(i+1,k+1)または1(i+1,h+1)にお
いて、制御端子を第x+1番目の走査ライン8−x+1
に、一方の端子を該画素電極1(i+1,k+1)また
は1(i+1,h+1)に、他方の端子をデータライン
6−jに接続した第3のTFTゲートF3と、走査方向
の第i+1番目の表示ライン上の奇数番目または偶数番
目の各画素電極1(i+1,k)または1(i+1,
h)に、他方の端子を前記第3のTFTゲートF3の一
方の端子に接続した第4のTFTゲートF4とを有して
構成する。
The active matrix type liquid crystal display device of the 22nd feature of the present invention is as shown in FIG. 8 (1).
An active matrix liquid crystal display device in which pixel electrodes are arranged in a matrix of M × 2N or 2N + 1 (M and N are arbitrary positive integers), and 3N or 3N + 2 scanning lines 8-1 to 8-3N are provided. Or 3N + 2 and M / 2
Or M / 2 + 1 data lines 6-1 to 6-M / 2
Or M / 2 + 1, and the i-th scanning direction (i =
1 to 2N or 2N + 1 odd-numbered even or odd-numbered pixel electrodes 1 (i, k + 1) or 1 (i, h + 1) (k = 1 to M odd, h = 1 to M odd) (Even number), the control terminal is connected to the x-th scan line 8-
x (where x is a maximum integer of 3i / 2 or less), one of the terminals is connected to the pixel electrode 1 (i, k + 1) or 1 (i, h + 1)
The other terminal to the data line 6-j (j is k / 2 + 1
The first TFT gate F1 connected to the following maximum integer or j = h / 2 + 1) and each odd-numbered or even-numbered pixel electrode 1 on the i-th display line in the scanning direction
In (i, k) or 1 (i, h), the control terminal is the x + 1-th scanning line 8-x + 1, and one terminal is the pixel electrode 1 (i, k) or 1 (i, h), A second TFT gate F2 having the other terminal connected to one terminal of the first TFT gate F1 and an even-numbered or odd-numbered pixel electrode 1 (i + 1, i + 1, i + 1, k + 1) or 1 (i + 1, h + 1), the control terminal is connected to the x + 1-th scanning line 8-x + 1.
The third TFT gate F3 having one terminal connected to the pixel electrode 1 (i + 1, k + 1) or 1 (i + 1, h + 1) and the other terminal connected to the data line 6-j, and the (i + 1) th pixel in the scanning direction. Odd-numbered or even-numbered pixel electrodes 1 (i + 1, k) or 1 (i + 1,
h), the other terminal is connected to one terminal of the third TFT gate F3, and the fourth TFT gate F4 is formed.

【0039】本発明の第23の特徴のアクティブマトリ
クス型液晶表示装置は、図9(1)に示す如く、画素電
極をM×2Nまたは2N+1(M,Nは任意の正整数)
のマトリクス状に配置して成るアクティブマトリクス型
液晶表示装置であって、3Nまたは3N+2本の走査ラ
イン8−1〜8−3N+3N+2と、M/2本のデータ
ライン6−1〜6−M/2とを有し、走査方向の第i番
目(i=1〜2Nまたは2N+1の奇数)の表示ライン
上の奇数番目の各画素電極1(i,k)(k=1〜Mの
偶数)において、制御端子を第x番目の走査ライン8−
xに、一方の端子を該画素電極1(i,k)に、他方の
端子をデータライン6−j(jはk/2+1以下の最大
の整数)に接続した第1のTFTゲートF1と、走査方
向の第i番目の表示ライン上の偶数番目の各画素電極1
(i,k+1)において、制御端子を第x+1番目の走
査ライン8−x+1に、一方の端子を該画素電極1
(i,k+1)に、他方の端子を前記奇数番目の画素電
極1(i,k)に接続した第2のTFTゲートF2と、
走査方向の第i+1番目の表示ライン上の奇数番目の各
画素電極1(i+1,k)において、制御端子を第x+
2番目の走査ライン8−x+2に、一方の端子を該画素
電極1(i+1,k)に、他方の端子をデータライン6
−jに接続した第3のTFTゲートF3と、走査方向の
第i+1番目の表示ライン上の偶数番目の各画素電極1
(i+1,k+1)において、制御端子を第x+1番目
の走査ライン8−x+1に、一方の端子を該画素電極1
(i+1,k+1)に、他方の端子を前記奇数番目の画
素電極1(i+1,k)に接続した第4のTFTゲート
F4とを有して構成する。
In the active matrix type liquid crystal display device having the 23rd feature of the present invention, as shown in FIG. 9A, the pixel electrodes are M × 2N or 2N + 1 (M and N are arbitrary positive integers).
An active matrix type liquid crystal display device arranged in a matrix form of 3N or 3N + 2 scanning lines 8-1 to 8-3N + 3N + 2 and M / 2 data lines 6-1 to 6-M / 2. And in the i-th (i = 1 to 2N or 2N + 1 odd number) display line in the scanning direction on each odd-numbered pixel electrode 1 (i, k) (k = 1 to M even number), The control terminal is connected to the x-th scanning line 8-
x, a first TFT gate F1 having one terminal connected to the pixel electrode 1 (i, k) and the other terminal connected to a data line 6-j (j is a maximum integer of k / 2 + 1 or less); Each even-numbered pixel electrode 1 on the i-th display line in the scanning direction
At (i, k + 1), the control terminal is connected to the (x + 1) th scanning line 8-x + 1 and one terminal is connected to the pixel electrode 1
A second TFT gate F2 having the other terminal connected to the odd-numbered pixel electrode 1 (i, k) at (i, k + 1),
In each odd-numbered pixel electrode 1 (i + 1, k) on the (i + 1) th display line in the scanning direction, the control terminal is connected to the (x +) th pixel.
The second scanning line 8-x + 2 has one terminal as the pixel electrode 1 (i + 1, k) and the other terminal as the data line 6
The third TFT gate F3 connected to −j and each of the even-numbered pixel electrodes 1 on the (i + 1) th display line in the scanning direction.
At (i + 1, k + 1), the control terminal is the x + 1-th scanning line 8-x + 1 and one terminal is the pixel electrode 1
(I + 1, k + 1) has a fourth TFT gate F4 having the other terminal connected to the odd-numbered pixel electrode 1 (i + 1, k).

【0040】本発明の第24の特徴のアクティブマトリ
クス型液晶表示装置は、図10(1)に示す如く、画素
電極をM×2Nまたは2N+1(M,Nは任意の正整
数)のマトリクス状に配置して成るアクティブマトリク
ス型液晶表示装置であって、3Nまたは3N+2本の走
査ライン8−1〜8−3Nまたは3N+2と、M/2本
のデータライン6−1〜6−M/2とを有し、走査方向
の第i番目(i=1〜2Nまたは2N+1の奇数)の表
示ライン上の奇数番目の各画素電極1(i,k)(k=
1〜Mの奇数)において、制御端子を第x番目の走査ラ
イン8−x(xとは3i/2以下の最大の整数)に、一
方の端子を該画素電極1(i,k)に、他方の端子をデ
ータライン6−j(jはk/2+1以下の最大の整数)
に接続した第1のTFTゲートF1と、走査方向の第i
番目の表示ライン上の偶数番目の各画素電極1(i,k
+1)において、制御端子を第x+1番目の走査ライン
8−x+1に、一方の端子を該画素電極1(i,k+
1)に、他方の端子を前記奇数番目の画素電極1(i,
k)に接続した第2のTFTゲートF2と、走査方向の
第i番目の表示ライン上の奇数番目の各画素電極1(i
+1,k)において、制御端子を第x+1番目の走査ラ
イン8−x+1に、一方の端子を該画素電極1(i+
1,k)に、他方の端子をデータライン6−jに接続し
た第3のTFTゲートF3と、走査方向の第i+1番目
の表示ライン上の偶数番目の各画素電極1(i+1,k
+1)において、制御端子を第x+2番目の走査ライン
8−x+2に、一方の端子を該画素電極1(i+1,k
+1)に、他方の端子を前記奇数番目の画素電極1(i
+1,k)に接続した第4のTFTゲートF4とを有し
て構成する。
In the active matrix type liquid crystal display device having the twenty-fourth characteristic of the present invention, as shown in FIG. 10A, the pixel electrodes are arranged in a matrix of M × 2N or 2N + 1 (M and N are arbitrary positive integers). An active matrix type liquid crystal display device arranged, wherein 3N or 3N + 2 scanning lines 8-1 to 8-3N or 3N + 2 and M / 2 data lines 6-1 to 6-M / 2 are provided. The odd-numbered pixel electrodes 1 (i, k) (k = k) on the i-th (i = 1 to 2N or 2N + 1 odd number) display line in the scanning direction.
1 to M), the control terminal is the x-th scanning line 8-x (x is a maximum integer of 3i / 2 or less), and one terminal is the pixel electrode 1 (i, k), Connect the other terminal to the data line 6-j (j is the maximum integer of k / 2 + 1 or less)
To the first TFT gate F1 connected to the
Even-numbered pixel electrodes 1 (i, k on the th display line
+1), the control terminal is connected to the (x + 1) th scanning line 8-x + 1 and one terminal is connected to the pixel electrode 1 (i, k +).
1), the other terminal is connected to the odd-numbered pixel electrode 1 (i,
k) and the second TFT gate F2 connected to the second TFT gate F2 and each odd-numbered pixel electrode 1 (i) on the i-th display line in the scanning direction.
+ 1, k), the control terminal is connected to the (x + 1) th scanning line 8-x + 1 and one terminal is connected to the pixel electrode 1 (i +).
, K), the third TFT gate F3 having the other terminal connected to the data line 6-j, and the even-numbered pixel electrodes 1 (i + 1, k) on the (i + 1) th display line in the scanning direction.
+1), the control terminal is connected to the (x + 2) th scanning line 8-x + 2 and one terminal is connected to the pixel electrode 1 (i + 1, k).
+1) and the other terminal to the odd-numbered pixel electrode 1 (i
And a fourth TFT gate F4 connected to (+1, k).

【0041】本発明の第25の特徴のアクティブマトリ
クス型液晶表示装置は、請求項29、30、31、また
は32に記載のアクティブマトリクス型液晶表示装置に
おいて、図11(1)に示す如く、前記第1、第2、第
3及びまたは第4のTFTゲートF1、F2、F3、及
びまたはF4は、複数個のTFTゲートを並列接続して
構成される。
An active matrix type liquid crystal display device according to the twenty-fifth feature of the present invention is the active matrix type liquid crystal display device according to claim 29, 30, 31, or 32, wherein as shown in FIG. The first, second, third and / or fourth TFT gates F1, F2, F3 and / or F4 are formed by connecting a plurality of TFT gates in parallel.

【0042】本発明の第26の特徴のアクティブマトリ
クス型液晶表示装置は、請求項29、30、31、3
2、または33に記載のアクティブマトリクス型液晶表
示装置において、前記画素電極1(i,j)(i=1〜
2Nまたは2N+1,j=1〜M)は、赤画素電極R、
緑画素電極G、或いは青画素電極Bであって、横方向に
赤画素電極R、緑画素電極G、及び青画素電極Bを順に
配列して1カラー画素を構成し、カラー表示する。
The active matrix type liquid crystal display device according to the twenty-sixth feature of the present invention is defined by claims 29, 30, 31, and 3.
2 or 33, the pixel electrode 1 (i, j) (i = 1 to 1)
2N or 2N + 1, j = 1 to M) is a red pixel electrode R,
The green pixel electrode G or the blue pixel electrode B, and the red pixel electrode R, the green pixel electrode G, and the blue pixel electrode B are sequentially arranged in the lateral direction to form one color pixel, and color display is performed.

【0043】更に、本発明の第11の特徴のアクティブ
マトリクス型液晶表示装置の駆動回路は、図29に示す
如く、請求項29、30、31、32、33、または3
4に記載のアクティブマトリクス型液晶表示装置を駆動
するアクティブマトリクス型液晶表示装置の駆動回路で
あって、前記走査ライン8−1〜8−3Nまたは3N+
2を駆動する走査電極ドライバ4と、前記データライン
6−1〜6−M/2またはM/2+1を駆動するデータ
電極ドライバ2と、前記第x番目(表示ラインを第i番
目とすれば;xは2i/2以下の最大の整数)の走査ラ
イン8−x及び第x+1番目の走査ライン8−x+1の
双方により同時に選択された第i番目の表示ライン上の
画素電極1(i,j)(j=1〜M)に表示データを印
加するよう前記データ電極ドライバ2を制御する制御手
段16とを有して構成する。
Further, the drive circuit of the active matrix type liquid crystal display device of the eleventh feature of the present invention is, as shown in FIG. 29, claim 29, 30, 31, 32, 33 or 3.
4. The drive circuit of the active matrix type liquid crystal display device for driving the active matrix type liquid crystal display device according to 4, wherein said scanning lines 8-1 to 8-3N or 3N +
2, the scan electrode driver 4 for driving the data electrode 6-1 and the data electrode driver 2 for driving the data line 6-1 to 6-M / 2 or M / 2 + 1, and the x-th (if the display line is the i-th; x is a maximum integer equal to or smaller than 2i / 2) and the pixel electrode 1 (i, j) on the i-th display line simultaneously selected by both the scan line 8-x and the x + 1-th scan line 8-x + 1. The control means 16 controls the data electrode driver 2 so as to apply display data to (j = 1 to M).

【0044】[0044]

【作用】第1、第2、第3、第4、及び第5の特徴のア
クティブマトリクス型液晶表示装置では、図1に示す如
く、アクティブマトリクス回路構成において、走査方向
の1表示ラインを2本の走査ラインで構成すると共に、
同一のデータラインに接続された2個のTFTゲートG
1及びG2を2本の走査ラインに独立に接続して、2個
の表示画素を構成し、カラー表示を行なう場合には、横
方向に赤画素電極R、緑画素電極G、及び青画素電極B
を順に配列して1カラー画素を構成し、2本の走査ライ
ン8−i及び8−i+1(i=1〜2N)を時分割で駆
動して表示を行なう。
In the active matrix type liquid crystal display device having the first, second, third, fourth and fifth characteristics, as shown in FIG. 1, in the active matrix circuit configuration, two display lines in the scanning direction are provided. It consists of scanning lines of
Two TFT gates G connected to the same data line
When 1 and G2 are independently connected to two scanning lines to form two display pixels and color display is performed, the red pixel electrode R, the green pixel electrode G, and the blue pixel electrode are arranged in the horizontal direction. B
Are sequentially arranged to form one color pixel, and two scanning lines 8-i and 8-i + 1 (i = 1 to 2N) are driven in a time division manner to perform display.

【0045】時分割な走査ラインの駆動表示方法として
は、1走査ライン分の表示データを、奇数番目の画素電
極に対応した奇数ラインデータと偶数番目の画素電極に
対応した偶数ラインデータとに分割し、任意の表示ライ
ンに対する2本の走査ライン8−i及び8−i+1を、
1水平走査期間内に時分割に駆動し、一方の走査ライン
8−iの駆動期間中はデータライン6−1〜6−M/2
に奇数ラインデータまたは偶数ラインデータを、他方の
走査ライン8−i+1の駆動期間中はデータライン6−
1〜6−M/2に偶数ラインデータまたは奇数ラインデ
ータを印加する方法と、1垂直走査期間を第1の期間及
び第2の期間に分け、第1の期間には、データライン6
−1〜6−M/2に奇数ラインデータまたは偶数ライン
データを印加し、各表示ラインに対して一方の走査ライ
ン8−iのみを順に駆動し、第2の期間には、データラ
イン6−1〜6−M/2に偶数ラインデータまたは奇数
ラインデータを印加し、各表示ラインに対して他方の走
査ライン8−i+1のみを順に駆動する方法とがある。
As a time-divisional scanning line driving display method, display data for one scanning line is divided into odd line data corresponding to odd-numbered pixel electrodes and even line data corresponding to even-numbered pixel electrodes. And two scan lines 8-i and 8-i + 1 for any display line,
The data lines 6-1 to 6-M / 2 are driven in a time division manner within one horizontal scanning period, and during the driving period of one scanning line 8-i.
The odd-numbered line data or the even-numbered line data, and the data line 6- during the driving period of the other scanning line 8-i + 1.
1 to 6-M / 2, a method of applying even line data or odd line data, and one vertical scanning period is divided into a first period and a second period.
-1 to 6-M / 2, odd-numbered line data or even-numbered line data is applied, only one scanning line 8-i is sequentially driven for each display line, and the data line 6- There is a method in which even line data or odd line data is applied to 1 to 6-M / 2 and only the other scan line 8-i + 1 is sequentially driven for each display line.

【0046】これにより、駆動回路数が走査電極側で2
倍になるものの、データ電極側で2分の1になり、全体
として約4分の3になる。回路コストは現状の技術では
データ電極側:走査電極側=3:1であるため、全体と
してコストの低減率は約5分の3となる。また、接続ピ
ッチは、走査電極側で2分の1になるものの、データ電
極側で2倍になる。従って、駆動回路数を低減でき、回
路とパネル端子電極の接続が容易になり、表示装置の低
コスト化が実現できる。
As a result, the number of drive circuits is 2 on the scanning electrode side.
Although it is doubled, it is halved on the data electrode side, which is about 3/4 as a whole. In the present technology, the circuit cost is data electrode side: scanning electrode side = 3: 1, so the overall cost reduction rate is about three fifths. Further, the connection pitch is halved on the scanning electrode side, but doubles on the data electrode side. Therefore, the number of driving circuits can be reduced, the circuits can be easily connected to the panel terminal electrodes, and the cost of the display device can be reduced.

【0047】また、本発明の第1の特徴のアクティブマ
トリクス型液晶表示装置の駆動回路では、図12に示す
如く、データ処理回路15で、1走査ライン分の表示デ
ータを奇数番目の画素電極に対応した奇数ラインデータ
と、偶数番目の画素電極に対応した偶数ラインデータと
に分割して出力し、制御手段16により、任意の表示ラ
インに対する2本の走査ライン8−i及び8−i+1
(i=1〜2N)を1水平走査期間内に時分割に駆動す
るよう走査電極ドライバ4を制御し、一方の走査ライン
8−iの駆動期間中はデータライン6−1〜6−M/2
に奇数ラインデータまたは偶数ラインデータを、他方の
走査ライン8−i+1の駆動期間中はデータライン6−
1〜6−M/2に偶数ラインデータまたは奇数ラインデ
ータを印加するようデータ電極ドライバ2及び3を制御
する。
Further, in the drive circuit of the active matrix type liquid crystal display device of the first feature of the present invention, as shown in FIG. 12, in the data processing circuit 15, the display data for one scanning line is applied to the odd-numbered pixel electrodes. The data is divided into the corresponding odd line data and the even line data corresponding to the even-numbered pixel electrodes, and the divided data is output. The control means 16 causes two scanning lines 8-i and 8-i + 1 for any display line.
The scan electrode driver 4 is controlled to drive (i = 1 to 2N) in a time-divisional manner within one horizontal scanning period, and the data lines 6-1 to 6-M / are operated during the driving period of one scanning line 8-i. Two
The odd-numbered line data or the even-numbered line data, and the data line 6- during the driving period of the other scanning line 8-i + 1.
The data electrode drivers 2 and 3 are controlled so that even line data or odd line data is applied to 1 to 6-M / 2.

【0048】本発明の第2の特徴のアクティブマトリク
ス型液晶表示装置の駆動回路では、図12に示す如く、
データ処理回路15で、1走査ライン分の表示データを
奇数番目の画素電極に対応した奇数ラインデータと、偶
数番目の画素電極に対応した偶数ラインデータとに分割
して出力し、制御手段16により、1垂直走査期間を第
1の期間及び第2の期間に分け、第1の期間には、デー
タライン6−1〜6−M/2に奇数ラインデータまたは
偶数ラインデータを印加して、各表示ラインに対して一
方の走査ライン8−i(i=1〜2N)のみを順に駆動
し、第2の期間には、データライン6−1〜6−M/2
に偶数ラインデータまたは奇数ラインデータを印加し
て、各表示ラインに対して他方の走査ライン8−i+1
のみを順に駆動するようデータ電極ドライバ2及び3及
び走査電極ドライバ4を制御する。
In the drive circuit of the active matrix type liquid crystal display device of the second feature of the present invention, as shown in FIG.
The data processing circuit 15 divides the display data of one scanning line into odd line data corresponding to the odd-numbered pixel electrodes and even line data corresponding to the even-numbered pixel electrodes, and outputs the divided display data. One vertical scanning period is divided into a first period and a second period. In the first period, odd line data or even line data is applied to the data lines 6-1 to 6-M / 2, respectively. Only one scanning line 8-i (i = 1 to 2N) is sequentially driven with respect to the display line, and the data lines 6-1 to 6-M / 2 are driven in the second period.
The even scan line data or the odd scan line data to the other scan line 8-i + 1 for each display line.
The data electrode drivers 2 and 3 and the scan electrode driver 4 are controlled so as to sequentially drive only those.

【0049】また、本発明の第6、第7、第8、及び第
9の特徴のアクティブマトリクス型液晶表示装置では、
図2に示す如く、画素電極をM×N(M,Nは任意の正
整数)のマトリクス状に配置して、2N本の走査ライン
の内、走査方向の1表示ラインに対して第1走査ライン
8−1〜8−N及び第2走査ライン9−1〜9−Nの2
本ずつ割り当て、各表示ラインにおいて、M本のデータ
ライン6−1〜6−Mの内、任意のデータライン6−j
に第1のTFTゲートT1及び第2のTFTゲートT2
を直列に接続すると共に、各TFTゲートT1及びT2
がそれぞれ第1走査ライン8−1〜8−N及び第2走査
ライン9−1〜9−Nに独立に接続して、1個の表示画
素を構成し、カラー表示を行なう場合には、画素電極1
(i,j)(i=1〜N,j=1〜M)として、横方向
に赤画素電極R、緑画素電極G、及び青画素電極Bを順
に配列して1カラー画素を構成する。
Further, in the active matrix type liquid crystal display device of the sixth, seventh, eighth and ninth features of the present invention,
As shown in FIG. 2, the pixel electrodes are arranged in a matrix of M × N (M and N are arbitrary positive integers), and the first scan is performed for one display line in the scan direction among the 2N scan lines. 2 of the lines 8-1 to 8-N and the second scanning lines 9-1 to 9-N
Data lines are allocated one by one, and in each display line, an arbitrary data line 6-j among M data lines 6-1 to 6-M
The first TFT gate T1 and the second TFT gate T2
Are connected in series and each TFT gate T1 and T2
Are independently connected to the first scan lines 8-1 to 8-N and the second scan lines 9-1 to 9-N to form one display pixel, and when performing color display, the pixel is Electrode 1
As (i, j) (i = 1 to N, j = 1 to M), the red pixel electrode R, the green pixel electrode G, and the blue pixel electrode B are sequentially arranged in the lateral direction to form one color pixel.

【0050】また、第1走査ライン8−1〜8−16及
び第2走査ライン9−1〜9−16を、それぞれルート
N本=L本ずつのグループ(10−L〜10−4及び1
1−1〜11−L)に分けて、各グループは共通接続す
る。このアクティブマトリクス型液晶表示装置において
は、第1走査ライン8−1〜8−Nのグループの1つと
第2走査ライン9−1〜9−Nのグループの1つが時分
割に選択され、第1走査ライン8−i及び第2走査ライ
ン9−iの双方が同時に選択された表示ライン上の画素
電極1(i,j)(i=1〜N,j=1〜M)に表示デ
ータを書き込み、線順次走査して表示する。
Further, the first scanning lines 8-1 to 8-16 and the second scanning lines 9-1 to 9-16 are respectively formed by a group (10-L to 10-4 and 1) of N routes = L lines.
1-1 to 11-L), and each group is commonly connected. In this active matrix type liquid crystal display device, one of the groups of the first scanning lines 8-1 to 8-N and one of the second scanning lines 9-1 to 9-N are selected in a time division manner, The display data is written to the pixel electrode 1 (i, j) (i = 1 to N, j = 1 to M) on the display line in which both the scanning line 8-i and the second scanning line 9-i are simultaneously selected. , Line-sequential scanning and display.

【0051】従って、ルートN個の出力ドライバを備え
る2個の走査電極ドライバ4及び5の構成により、出力
ドライバ数を大幅に低減でき、アクティブマトリクス型
液晶表示装置の低コスト化が実現できる。
Therefore, by the configuration of the two scan electrode drivers 4 and 5 provided with the root N output drivers, the number of output drivers can be greatly reduced, and the cost reduction of the active matrix type liquid crystal display device can be realized.

【0052】また、本発明の第3の特徴のアクティブマ
トリクス型液晶表示装置の駆動回路では、図18に示す
如く、制御手段16により、第1走査ラインのグループ
の1つと第2走査ラインのグループの1つが時分割に駆
動するよう第1走査電極ドライバ4及び第2走査電極ド
ライバ5を制御し、第1走査ライン8−i及び第2走査
ライン9−iの双方が同時に選択された表示ライン上の
画素電極1(i,j)(j=1〜M)に表示データを印
加するようデータ電極ドライバ2及び3を制御する。
Further, in the drive circuit of the active matrix type liquid crystal display device of the third feature of the present invention, as shown in FIG. 18, one of the groups of the first scanning lines and the group of the second scanning lines are controlled by the control means 16. Of the first scan electrode 8-i and the second scan electrode driver 5 are controlled so that one of them is driven in a time division manner, and both the first scan line 8-i and the second scan line 9-i are simultaneously selected display lines. The data electrode drivers 2 and 3 are controlled so that display data is applied to the upper pixel electrode 1 (i, j) (j = 1 to M).

【0053】本発明の第10の特徴のアクティブマトリ
クス型液晶表示装置、及び第4の特徴のアクティブマト
リクス型液晶表示装置の駆動回路では、図21に示す如
く、共通接続される第1走査ライン8−1〜8−N及び
第2走査ライン9−1〜9−Nの各グループの配線を、
表示パネル基板上に設ける。これにより、表示パネル基
板と駆動回路の接続点数を大幅に減らすことができる。
In the drive circuit of the active matrix type liquid crystal display device having the tenth feature of the present invention and the active matrix type liquid crystal display device of the fourth feature, as shown in FIG. The wiring of each group of -1 to 8-N and the second scanning lines 9-1 to 9-N is
It is provided on the display panel substrate. As a result, the number of connection points between the display panel substrate and the drive circuit can be significantly reduced.

【0054】本発明の第11の特徴のアクティブマトリ
クス型液晶表示装置、及び第5の特徴のアクティブマト
リクス型液晶表示装置の駆動回路では、図22に示す如
く、共通接続される第1走査ライン8−1〜8−N及び
第2走査ライン9−1〜9−Nの各グループの配線を、
駆動回路基板上に設ける。これにより、表示パネル基板
内部での配線クロスオーバーが無くなり、表示パネルの
歩留りが向上する。
In the drive circuit of the active matrix type liquid crystal display device having the eleventh feature of the present invention and the drive circuit of the active matrix type liquid crystal display device having the fifth feature, as shown in FIG. The wiring of each group of -1 to 8-N and the second scanning lines 9-1 to 9-N is
Provided on the drive circuit board. This eliminates wiring crossover inside the display panel substrate and improves the yield of the display panel.

【0055】また、本発明の第12及び第13の特徴の
アクティブマトリクス型液晶表示装置では、図3に示す
如く、画素電極をM×N(M,Nは任意の正整数)のマ
トリクス状に配置して、N+1本の走査ライン8−1〜
8−N+1の内、走査方向の1表示ラインに対して2本
ずつ割り当て、各表示ラインにおいて、M本のデータラ
イン6−1〜6−Mの内、任意のデータライン6−jに
第1のTFTゲートQ1及び第2のTFTゲートQ2を
直列に接続すると共に、各TFTゲートQ1及びQ2を
それぞれ1表示ラインに対して割り当てられた2本の走
査ライン8−i及び走査ライン8−i+1に独立に接続
して、1個の表示画素を構成し、カラー表示を行なう場
合には、画素電極1(i,j)(i=1〜N,j=1〜
M)として、横方向に赤画素電極R、緑画素電極G、及
び青画素電極Bを順に配列して1カラー画素を構成す
る。
In the active matrix type liquid crystal display device of the twelfth and thirteenth features of the present invention, as shown in FIG. 3, the pixel electrodes are arranged in a matrix of M × N (M and N are arbitrary positive integers). Arrangement and N + 1 scan lines 8-1 to
Of 8-N + 1, two lines are allocated to one display line in the scanning direction, and in each display line, the first data line 6-j is selected as a first data line among the M data lines 6-1 to 6-M. TFT gate Q1 and second TFT gate Q2 are connected in series, and each TFT gate Q1 and Q2 is connected to two scan lines 8-i and scan line 8-i + 1 assigned to one display line. In the case of independently connecting to form one display pixel and performing color display, the pixel electrode 1 (i, j) (i = 1 to N, j = 1 to 1).
As M), the red pixel electrode R, the green pixel electrode G, and the blue pixel electrode B are sequentially arranged in the lateral direction to form one color pixel.

【0056】本発明の第6及び第7の特徴のアクティブ
マトリクス型液晶表示装置の駆動回路では、図23に示
す如く、走査電極ドライバ4は、2L(2L=K<N+
1)個のドライバ出力O1,E1,O2,E2,…,O
L,ELを備え、走査ライン8−1〜8−N+1の奇数
番目に対しては、ドライバ出力の奇数番目の出力O1,
O2,…,OLを順に接続し、走査ライン8−1〜8−
N+1の偶数番目に対しては、ドライバ出力の偶数番目
の出力E1,E2,…,ELを1周期毎に2つずらしな
がら(E1,E2,…,EL,E3,…,EL,E5,
…)接続し、制御手段16により、第i番目(i=1〜
N)の走査ライン8−i及び第i+1番目の走査ライン
8−i+1の双方が同時に選択された第i番目の表示ラ
イン上の画素電極1(i,j)(j=1〜M)に表示デ
ータを印加するようデータ電極ドライバ2を制御する。
In the drive circuit of the active matrix type liquid crystal display device having the sixth and seventh characteristics of the present invention, as shown in FIG. 23, the scan electrode driver 4 has 2L (2L = K <N +).
1) driver outputs O1, E1, O2, E2, ..., O
L and EL are provided, and odd-numbered outputs O1 of the driver outputs are provided for odd-numbered scan lines 8-1 to 8-N + 1.
O2, ..., OL are sequentially connected, and scanning lines 8-1 to 8--
For even-numbered N + 1, the even-numbered driver outputs E1, E2, ..., EL are shifted by two for each cycle (E1, E2, ... EL, E3 ,.
...), and the control means 16 controls the i-th (i = 1 to 1)
N) scan line 8-i and i + 1-th scan line 8-i + 1 are both displayed on the pixel electrode 1 (i, j) (j = 1 to M) on the i-th display line selected at the same time. The data electrode driver 2 is controlled to apply the data.

【0057】従って、N本の表示ラインに対して2×
(ルートN)個のドライバ出力を備える走査電極ドライ
バ4を構成すればよく、ドライバ出力数を大幅に低減で
き、アクティブマトリクス型液晶表示装置の低コスト化
が実現できる。
Therefore, 2 × for N display lines
It suffices to configure the scan electrode driver 4 having (root N) driver outputs, the number of driver outputs can be significantly reduced, and the cost of the active matrix type liquid crystal display device can be reduced.

【0058】本発明の第6及び第8の特徴のアクティブ
マトリクス型液晶表示装置の駆動回路では、図25に示
す如く、走査電極ドライバ4は、2L+1(2L+1=
K<N+1)個のドライバ出力を備え、走査ライン8−
1〜8−N+1に対して、第i番目(i=1〜N)の走
査ライン8−i及び第i+1番目の走査ライン8−i+
1に2L+1個のドライバ出力から異なる2出力の組み
合わせ((2L+1)×2L/2個)の内、1つずつを
接続し、制御手段16により、第i番目(i=1〜N)
の走査ライン8−i及び第i+1番目の走査ライン8−
i+1の双方が同時に選択された第i番目の表示ライン
上の画素電極1(i,j)(j=1〜M)に表示データ
を印加するようデータ電極ドライバ2を制御する。
In the drive circuit of the active matrix type liquid crystal display device having the sixth and eighth characteristics of the present invention, as shown in FIG. 25, the scan electrode driver 4 is 2L + 1 (2L + 1 =).
K <N + 1) driver outputs, scan line 8-
1 to 8-N + 1, i-th (i = 1 to N) scan line 8-i and i + 1-th scan line 8-i +
One of the 2 output combinations ((2L + 1) × 2L / 2) different from 2L + 1 driver outputs is connected to 1 and the i-th (i = 1 to N) is controlled by the control means 16.
Scan line 8-i and the (i + 1) th scan line 8-
The data electrode driver 2 is controlled so as to apply the display data to the pixel electrode 1 (i, j) (j = 1 to M) on the i-th display line in which both i + 1 are simultaneously selected.

【0059】従って、2L+1個のドライバ出力を備え
る走査電極ドライバ4により、(2L+1)×L本の表
示ラインを駆動することができ、ドライバ出力数を大幅
に低減できるので、アクティブマトリクス型液晶表示装
置の低コスト化が実現できる。
Therefore, the scan electrode driver 4 having 2L + 1 driver outputs can drive (2L + 1) × L display lines, and the number of driver outputs can be significantly reduced. Therefore, the active matrix type liquid crystal display device is provided. The cost can be reduced.

【0060】また、本発明の第14及び第15の特徴の
アクティブマトリクス型液晶表示装置では、図4に示す
如く、画素電極をM×N(M,Nは任意の正整数)のマ
トリクス状に配置して、N+1本の走査ライン8−1〜
8−N+1の内、走査方向の1表示ラインに対して走査
ラインを2本ずつ割り当て、M/2本のデータライン6
−1〜6−M/2の内、任意のデータライン6−jに接
続される第1のTFTゲートP1及び第2のTFTゲー
トP2を、1表示ラインに対して割り当てられた2本の
走査ライン8−i及び8−i+1(i=1〜N)に独立
に接続し、またデータライン6−jに接続される第3の
TFTゲートP3を、走査ライン8−iに独立に接続し
て、2個の表示画素を構成する。
Further, in the active matrix type liquid crystal display device of the fourteenth and fifteenth features of the present invention, as shown in FIG. 4, pixel electrodes are arranged in a matrix of M × N (M and N are arbitrary positive integers). Arrangement and N + 1 scan lines 8-1 to
Of 8-N + 1, two scanning lines are assigned to one display line in the scanning direction, and M / 2 data lines 6 are provided.
Among the -1 to 6-M / 2, the first TFT gate P1 and the second TFT gate P2 connected to an arbitrary data line 6-j are assigned to one display line for two scans. The third TFT gate P3, which is independently connected to the lines 8-i and 8-i + 1 (i = 1 to N) and is also connected to the data line 6-j, is independently connected to the scan line 8-i. Two display pixels are formed.

【0061】本発明の第16及び第17の特徴のアクテ
ィブマトリクス型液晶表示装置では、図5(1)に示す
如く、第14及び第15の特徴のアクティブマトリクス
型液晶表示装置において、第2のTFTゲートP2を第
i番目の走査ライン8−iに、第1のTFTゲートP1
を第i+1番目の走査ライン8−i+1にそれぞれ接続
する。
In the active matrix type liquid crystal display device having the 16th and 17th features of the present invention, as shown in FIG. 5A, in the active matrix type liquid crystal display device having the 14th and 15th features, The TFT gate P2 is connected to the i-th scanning line 8-i and the first TFT gate P1 is connected.
Are respectively connected to the (i + 1) th scan line 8-i + 1.

【0062】本発明の第18の特徴のアクティブマトリ
クス型液晶表示装置では、図5(2)に示す如く、第1
4、第15、第16、または第17の特徴のアクティブ
マトリクス型液晶表示装置において、第1のTFTトラ
ンジスタP1または第2のTFTトランジスタP2を、
走査ライン8−i上に構成する。この構成でもデータラ
イン6−1〜6−M/2に印加する電圧のタイミングが
多少異なるのみで、同様の動作が行なえ、更にTFTゲ
ートを構成する面積を小さくすることができ、画素電極
を大きくとることができる。
In the active matrix type liquid crystal display device of the eighteenth feature of the present invention, as shown in FIG.
In the active matrix type liquid crystal display device having the fourth, fifteenth, sixteenth, or seventeenth feature, the first TFT transistor P1 or the second TFT transistor P2 is
Configured on scan line 8-i. Even with this configuration, the same operation can be performed with only a slight difference in the timing of the voltage applied to the data lines 6-1 to 6-M / 2, and the area of the TFT gate can be reduced, and the pixel electrode can be enlarged. Can be taken.

【0063】本発明の第19の特徴のアクティブマトリ
クス型液晶表示装置では、図5(3)に示す如く、第1
4、第15、第16、第17、または第18の特徴のア
クティブマトリクス型液晶表示装置において、第3のT
FTトランジスタP3と画素電極1(i,k+1)また
は1(i,h+1)の間に、制御端子を第i番目の走査
ライン8−iに接続した第4のTFTゲートP4を構成
する。これにより、全ての画素電極に対して2つのTF
Tゲートが接続されることになり、書き込みの特性を均
一にすることができる。
In the active matrix type liquid crystal display device of the nineteenth feature of the present invention, as shown in FIG.
In the active matrix liquid crystal display device having the fourth, fifteenth, sixteenth, seventeenth, or eighteenth characteristic, the third T
A fourth TFT gate P4 having a control terminal connected to the i-th scan line 8-i is formed between the FT transistor P3 and the pixel electrode 1 (i, k + 1) or 1 (i, h + 1). This allows two TFs for all pixel electrodes.
Since the T gate is connected, the writing characteristics can be made uniform.

【0064】第14、第15、第16、第17、第1
8、または第19の特徴のアクティブマトリクス型液晶
表示装置において、カラー表示を行なう場合には、画素
電極1(i,j)(i=1〜N,j=1〜M)として、
横方向に赤画素電極R、緑画素電極G、及び青画素電極
Bを順に配列して1カラー画素を構成する。
14th, 15th, 16th, 17th, 1st
In the case of performing color display in the active matrix type liquid crystal display device having the eighth or nineteenth feature, as the pixel electrode 1 (i, j) (i = 1 to N, j = 1 to M),
The red pixel electrode R, the green pixel electrode G, and the blue pixel electrode B are sequentially arranged in the lateral direction to form one color pixel.

【0065】また、本発明の第14、第15、第16、
第17、第18、第19、または第20の特徴のアクテ
ィブマトリクス型液晶表示装置、並びに第9及び第10
の特徴のアクティブマトリクス型液晶表示装置の駆動回
路では、図27に示す如く、制御手段16により、所定
のタイミングで、第i番目の走査ライン8−i及び第i
+1番目の走査ライン8−i+1に選択電圧を印加し、
次のタイミングで、第i番目の走査ライン8−iに選択
電圧を、第i+1番目の走査ライン8−i+1に非選択
電圧をそれぞれ印加し、更に次のタイミングで、第i番
目の走査ライン8−iに非選択電圧を印加するという一
連の動作を、iの昇順に繰り返すよう走査電極ドライバ
4及び5を制御する。尚、走査電極ドライバ4及び5は
シフトレジスタによって構成し、制御手段16の制御の
下、走査電極ドライバ4及び5の選択電圧入力の切り換
え、またはイネーブル制御により、偶数番目或いは奇数
番目の走査ライン8−iを強制的に非選択電圧にする。
The fourteenth, fifteenth, sixteenth, and thirteenth aspects of the present invention
Active matrix type liquid crystal display device having the seventeenth, eighteenth, nineteenth or twentieth characteristic, and ninth and tenth
In the drive circuit of the active matrix type liquid crystal display device having the above feature, as shown in FIG. 27, the control means 16 causes the i-th scanning line 8-i and the i-th scanning line at a predetermined timing.
The selection voltage is applied to the + 1st scan line 8-i + 1,
At the next timing, the selection voltage is applied to the i-th scanning line 8-i and the non-selection voltage is applied to the i + 1-th scanning line 8-i + 1, respectively, and at the next timing, the i-th scanning line 8-i. The scan electrode drivers 4 and 5 are controlled so that a series of operations of applying a non-selection voltage to -i are repeated in ascending order of i. The scan electrode drivers 4 and 5 are composed of shift registers, and even-numbered or odd-numbered scan lines 8 are controlled under the control of the control means 16 by switching the selection voltage input of the scan electrode drivers 4 and 5 or by enabling control. -I is forced to a non-selected voltage.

【0066】つまり、図6に示す如く、第i番目の走査
ライン8−i及び第i+1番目の走査ライン8−i+1
に選択電圧を印加することにより、第1〜第3のTFT
ゲートP1〜P3は全て導通状態となり、この時データ
ライン6−1〜6−M/2には、奇数番目の画素電極に
対応した奇数ラインデータが印加される。次に、第i番
目の走査ライン8−iに選択電圧を、第i+1番目の走
査ライン8−i+1に非選択電圧をそれぞれ印加するこ
とにより、第2のTFTゲートP2は非導通状態とな
り、これに接続された画素電極の電圧は液晶セルの容量
によって保持される。この時、第3のTFTゲートP3
は導通状態を保っており、ここでデータライン6−1〜
6−M/2には、偶数番目の画素電極に対応した偶数ラ
インデータが印加されているので、この電圧が新たに画
素電極に印加される。次に、第i番目の走査ライン8−
iに非選択電圧を印加することにより、第1及び第2の
TFTゲートP1及びP3は非導通状態となり、第3の
TFTゲートに接続された画素電極の電圧はその画素の
液晶セルの容量によりやはり保持され、次の書き込みま
で液晶セルの印加電圧が保たれる。
That is, as shown in FIG. 6, the i-th scanning line 8-i and the i + 1-th scanning line 8-i + 1.
By applying a selection voltage to the first to third TFTs
All the gates P1 to P3 are turned on, and at this time, the odd line data corresponding to the odd pixel electrodes are applied to the data lines 6-1 to 6-M / 2. Next, by applying a selection voltage to the i-th scanning line 8-i and a non-selection voltage to the i + 1-th scanning line 8-i + 1, the second TFT gate P2 becomes non-conducting. The voltage of the pixel electrode connected to is held by the capacitance of the liquid crystal cell. At this time, the third TFT gate P3
Are in a conductive state, and here, the data lines 6-1 to
Since the even-numbered line data corresponding to the even-numbered pixel electrodes is applied to 6-M / 2, this voltage is newly applied to the pixel electrodes. Next, the i-th scan line 8-
By applying a non-selection voltage to i, the first and second TFT gates P1 and P3 become non-conducting, and the voltage of the pixel electrode connected to the third TFT gate depends on the capacitance of the liquid crystal cell of the pixel. It is also held, and the applied voltage of the liquid crystal cell is held until the next writing.

【0067】以上のように、表示ライン上の2個の画素
電極がTFTゲートP1〜P3またはP1〜P4を介し
て1本のデータライン6−jに接続されており、データ
ラインを従来の半分とし、データ電極ドライバ2のドラ
イバ出力数も半分にすることができ、回路コストを低減
することができる。
As described above, the two pixel electrodes on the display line are connected to one data line 6-j via the TFT gates P1 to P3 or P1 to P4, and the data line is half the conventional one. Therefore, the number of driver outputs of the data electrode driver 2 can be halved, and the circuit cost can be reduced.

【0068】また、本発明の第21の特徴のアクティブ
マトリクス型液晶表示装置では、図7(1)に示す如
く、画素電極をM×2Nまたは2N+1(M,Nは任意
の正整数)のマトリクス状に配置して、3Nまたは3N
+2本の走査ライン8−1〜8−3Nまたは3N+2の
内、走査方向の第i番目(i=1〜2Nまたは2N+1
の奇数)の表示ラインに対して走査ライン8−x及び8
−x+1(xは3i/2以下の最大の整数)を割り当
て、M/2本のデータライン6−1〜6−M/2の内、
任意のデータライン6−jに接続される第1のTFTゲ
ートF1及び第2のTFTゲートF2を、それぞれ走査
ライン8−x及び8−x+1に独立に接続し、また、走
査方向の第i+1番目の表示ラインに対して走査ライン
8−x+1及び8−x+2を割り当て、任意のデータラ
イン6−jに接続される第3のTFTゲートF3及び第
4のTFTゲートF4を、それぞれ走査ライン8−x+
2及び8−x+1に独立に接続して、4個の表示画素を
構成する。
Further, in the active matrix type liquid crystal display device of the twenty-first feature of the present invention, as shown in FIG. 7A, the pixel electrode is a matrix of M × 2N or 2N + 1 (M and N are any positive integers). 3N or 3N
Of the +2 scanning lines 8-1 to 8-3N or 3N + 2, the i-th scanning direction (i = 1 to 2N or 2N + 1)
Scan lines 8-x and 8 for odd display lines
-X + 1 (x is a maximum integer equal to or smaller than 3i / 2) is allocated, and among M / 2 data lines 6-1 to 6-M / 2,
The first TFT gate F1 and the second TFT gate F2, which are connected to an arbitrary data line 6-j, are independently connected to the scan lines 8-x and 8-x + 1, respectively. The scan lines 8-x + 1 and 8-x + 2 are assigned to the display lines of the above, and the third TFT gate F3 and the fourth TFT gate F4 connected to an arbitrary data line 6-j are respectively connected to the scan line 8-x +.
2 and 8-x + 1 are independently connected to form four display pixels.

【0069】図7(2)に示す如く、先ず、走査ライン
8−x及び8−x+1を選択電圧とすると共に、データ
ライン6−1〜6−M/2に第i番目の表示ラインの奇
数ラインデータを印加し、第i番目の表示ラインの奇数
番目の画素電極1(i,k)に映像信号が印加される。
次に、走査ライン8−x+1及び8−x+2を選択電圧
とすると共に、データライン6−1〜6−M/2に第i
+1番目の表示ラインの奇数ラインデータを印加し、第
i+1番目の表示ラインの奇数番目の画素電極1(i+
1,k)に映像信号が印加される。次に、走査ライン8
−x+2を選択電圧とすると共に、データライン6−1
〜6−M/2に第i+1番目の表示ラインの偶数ライン
データを印加し、第i+1番目の表示ラインの偶数番目
の画素電極1(i+1,k+1)に映像信号が印加され
る。更に、走査ライン8−iを選択電圧とすると共に、
データライン6−1〜6−M/2に第i番目の表示ライ
ンの偶数ラインデータを印加し、第i番目の表示ライン
の偶数番目の画素電極1(i,k+1)に映像信号が印
加される。
As shown in FIG. 7B, first, the scan lines 8-x and 8-x + 1 are set to the selection voltage, and the data lines 6-1 to 6-M / 2 are odd-numbered to the i-th display line. Line data is applied, and a video signal is applied to the odd-numbered pixel electrode 1 (i, k) of the i-th display line.
Next, the scan lines 8-x + 1 and 8-x + 2 are set to the selection voltage, and the data lines 6-1 to 6-M / 2 are connected to the i-th line.
The odd-numbered line data of the + 1st display line is applied, and the odd-numbered pixel electrode 1 (i +
A video signal is applied to (1, k). Next, scan line 8
-X + 2 is used as the selection voltage, and the data line 6-1
The even-numbered line data of the (i + 1) th display line is applied to 6-M / 2, and the video signal is applied to the even-numbered pixel electrode 1 (i + 1, k + 1) of the (i + 1) th display line. Further, the scan line 8-i is set to a selection voltage, and
The even line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, and the video signal is applied to the even-numbered pixel electrode 1 (i, k + 1) of the i-th display line. It

【0070】従って、表示ライン上の4個の画素電極が
TFTゲートF1〜F4を介して1本のデータライン6
−jに接続されており、データラインを従来の半分と
し、データ電極ドライバ2のドライバ出力数も半分にす
ることができ、回路コストを低減することができる。
Therefore, four pixel electrodes on the display line are connected to one data line 6 via the TFT gates F1 to F4.
It is connected to -j, the number of data lines can be halved and the number of driver outputs of the data electrode driver 2 can be halved, and the circuit cost can be reduced.

【0071】本発明の第22の特徴のアクティブマトリ
クス型液晶表示装置では、図8(1)に示す如く、画素
電極をM×2Nまたは2N+1(M,Nは任意の正整
数)のマトリクス状に配置して、3Nまたは3N+2の
走査ライン8−1〜8−3Nまたは3N+2の内、走査
方向の第i番目(i=1〜2Nまたは2N+1の奇数)
の表示ラインに対して走査ライン8−x及び8−x+1
(xは3i/2以下の最大の整数)を割り当て、M/2
本のデータライン6−1〜6−M/2の内、任意のデー
タライン6−jに接続される第1のTFTゲートF1及
び第2のTFTゲートF2を、それぞれ走査ライン8−
x及び8−x+1に独立に接続して、また、走査方向の
第i+1番目の表示ラインに対して走査ライン8−x+
1及び8−x+2を割り当て、任意のデータライン6−
jに接続される第3のTFTゲートF3及び第4のTF
TゲートF4を、それぞれ走査ライン8−x+1及び8
−x+2に独立に接続し、4個の表示画素を構成する。
In the active matrix type liquid crystal display device of the 22nd characteristic of the present invention, as shown in FIG. 8A, the pixel electrodes are arranged in a matrix of M × 2N or 2N + 1 (M and N are arbitrary positive integers). The 3rd or 3N + 2 scan line 8-1 to 8-3N or 3N + 2, i-th in the scan direction (i = 1 to 2N or 2N + 1 odd number).
Scan lines 8-x and 8-x + 1 for the display lines of
(X is a maximum integer of 3i / 2 or less), and M / 2
Of the data lines 6-1 to 6-M / 2 of the book, the first TFT gate F1 and the second TFT gate F2 connected to an arbitrary data line 6-j are respectively connected to the scanning line 8-
x and 8-x + 1 are independently connected to each other, and the scan line 8-x + with respect to the (i + 1) th display line in the scan direction.
1 and 8-x + 2 assigned to any data line 6-
third TFT gate F3 and fourth TF connected to j
The T gate F4 is connected to scan lines 8-x + 1 and 8 respectively.
It is independently connected to -x + 2 to form four display pixels.

【0072】図8(2)に示す如く、先ず、走査ライン
8−x及び8−x+1を選択電圧とすると共に、データ
ライン6−1〜6−M/2に第i番目の表示ラインの奇
数ラインデータを印加し、第i番目の表示ラインの奇数
番目の画素電極1(i,k)に映像信号が印加される。
次に、走査ライン8−x+1及び8−x+2を選択電圧
とすると共に、データライン6−1〜6−M/2に第i
+1番目の表示ラインの奇数ラインデータを印加し、第
i+1番目の表示ラインの奇数番目の画素電極1(i+
1,k)に映像信号が印加される。次に、走査ライン8
−xを選択電圧とすると共に、データライン6−1〜6
−M/2に第i番目の表示ラインの偶数ラインデータを
印加し、第i番目の表示ラインの偶数番目の画素電極1
(i,k+1)に映像信号が印加される。更に、走査ラ
イン8−x+1を選択電圧とすると共に、データライン
6−1〜6−M/2に第i+1番目の表示ラインの偶数
ラインデータを印加し、第i+1番目の表示ラインの偶
数番目の画素電極1(i+1,k+1)に映像信号が印
加される。
As shown in FIG. 8B, first, the scan lines 8-x and 8-x + 1 are set to the selection voltage, and the data lines 6-1 to 6-M / 2 are odd-numbered to the i-th display line. Line data is applied, and a video signal is applied to the odd-numbered pixel electrode 1 (i, k) of the i-th display line.
Next, the scan lines 8-x + 1 and 8-x + 2 are set to the selection voltage, and the data lines 6-1 to 6-M / 2 are connected to the i-th line.
The odd-numbered line data of the + 1st display line is applied, and the odd-numbered pixel electrode 1 (i +
A video signal is applied to (1, k). Next, scan line 8
-X is used as a selection voltage and data lines 6-1 to 6
The even-numbered line data of the i-th display line is applied to M / 2, and the even-numbered pixel electrode 1 of the i-th display line is applied.
A video signal is applied to (i, k + 1). Further, the scan line 8-x + 1 is set to the selection voltage, and the even line data of the (i + 1) th display line is applied to the data lines 6-1 to 6-M / 2, and the even number of the (i + 1) th display line is applied. A video signal is applied to the pixel electrode 1 (i + 1, k + 1).

【0073】本発明の第23の特徴のアクティブマトリ
クス型液晶表示装置では、図9(1)に示す如く、画素
電極をM×2Nまたは2N+1(M,Nは任意の正整
数)のマトリクス状に配置して、3N+3N+2本の走
査ライン8−1〜8−3N+3N+2の内、走査方向の
第i番目(i=1〜2Nまたは2N+1の奇数)の表示
ラインに対して走査ライン8−x及び8−x+1(xは
3i/2以下の最大の整数)を割り当て、M/2本のデ
ータライン6−1〜6−M/2の内、任意のデータライ
ン6−j及び走査ライン8−xに第1のTFTゲートF
1を、奇数番目の画素電極1(i,k)と偶数番目の画
素電極1(i,k+1)間で走査ライン8−x+1に第
2のTFTゲートF2を、それぞれ独立に接続し、ま
た、走査方向の第i+1番目の表示ラインに対して走査
ライン8−x+1及び8−x+2を割り当て、任意のデ
ータライン6−j及び走査ライン8−x+2に第3のT
FTゲートF3を、奇数番目の画素電極1(i+1,
k)と偶数番目の画素電極1(i+1,k+1)間で走
査ライン8−x+1に第4のTFTゲートF4を、それ
ぞれ独立に接続して、4個の表示画素を構成する。
In the active matrix type liquid crystal display device having the 23rd characteristic of the present invention, as shown in FIG. 9A, the pixel electrodes are arranged in a matrix of M × 2N or 2N + 1 (M and N are arbitrary positive integers). After being arranged, the scan lines 8-x and 8-are provided for the i-th (i = 1 to 2N or 2N + 1 odd number) display line in the scan direction among the 3N + 3N + 2 scan lines 8-1 to 8-3N + 3N + 2. x + 1 (x is a maximum integer equal to or smaller than 3i / 2) is assigned to any data line 6-j and scan line 8-x of the M / 2 data lines 6-1 to 6-M / 2. 1 TFT gate F
1 is independently connected to the second TFT gate F2 to the scan line 8-x + 1 between the odd-numbered pixel electrode 1 (i, k) and the even-numbered pixel electrode 1 (i, k + 1), and The scan lines 8-x + 1 and 8-x + 2 are assigned to the (i + 1) th display line in the scan direction, and the third T is assigned to an arbitrary data line 6-j and the scan line 8-x + 2.
The FT gate F3 is connected to the odd-numbered pixel electrode 1 (i + 1,
k) and the even-numbered pixel electrode 1 (i + 1, k + 1), the fourth TFT gate F4 is independently connected to the scanning line 8-x + 1 to form four display pixels.

【0074】図9(2)に示す如く、先ず、走査ライン
8−x及び8−x+1を選択電圧とすると共に、データ
ライン6−1〜6−M/2に第i番目の表示ラインの偶
数ラインデータを印加し、第i番目の表示ラインの偶数
番目の画素電極1(i,k+1)に映像信号が印加され
る。次に、走査ライン8−x+1及び8−x+2を選択
電圧とすると共に、データライン6−1〜6−M/2に
第i+1番目の表示ラインの偶数ラインデータを印加
し、第i+1番目の表示ラインの偶数番目の画素電極1
(i+1,k+1)に映像信号が印加される。次に、走
査ライン8−xを選択電圧とすると共に、データライン
6−1〜6−M/2に第i番目の表示ラインの奇数ライ
ンデータを印加し、第i番目の表示ラインの奇数番目の
画素電極1(i,k)に映像信号が印加される。更に、
走査ライン8−x+2を選択電圧とすると共に、データ
ライン6−1〜6−M/2に第i+1番目の表示ライン
の奇数ラインデータを印加し、第i+1番目の表示ライ
ンの奇数番目の画素電極1(i+1,k)に映像信号が
印加される。
As shown in FIG. 9B, first, the scan lines 8-x and 8-x + 1 are set to the selection voltage, and the data lines 6-1 to 6-M / 2 are even numbers of the i-th display line. Line data is applied, and a video signal is applied to the even-numbered pixel electrode 1 (i, k + 1) of the i-th display line. Next, the scan lines 8-x + 1 and 8-x + 2 are set to selection voltages, and the even line data of the (i + 1) th display line is applied to the data lines 6-1 to 6-M / 2 to display the (i + 1) th display. Even-numbered pixel electrode 1 of the line
The video signal is applied to (i + 1, k + 1). Next, the scan line 8-x is set to a selection voltage, and the odd line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, and the odd-numbered data of the i-th display line is applied. An image signal is applied to the pixel electrode 1 (i, k) of the. Furthermore,
The scan line 8-x + 2 is set to a selection voltage, and the odd line data of the (i + 1) th display line is applied to the data lines 6-1 to 6-M / 2, and the odd number pixel electrode of the (i + 1) th display line is applied. The video signal is applied to 1 (i + 1, k).

【0075】本発明の第24の特徴のアクティブマトリ
クス型液晶表示装置では、図10(1)に示す如く、画
素電極をM×2Nまたは2N+1(M,Nは任意の正整
数)のマトリクス状に配置して、3Nまたは3N+2本
の走査ライン8−1〜8−3Nまたは3N+2の内、走
査方向の第i番目(i=1〜2Nまたは2N+1の奇
数)の表示ラインに対して走査ライン8−x及び8−x
+1(xは3i/2以下の最大の整数)を割り当て、M
/2本のデータライン6−1〜6−M/2の内、任意の
データライン6−j及び走査ライン8−xに第1のTF
TゲートF1を、奇数番目の画素電極1(i,k)と偶
数番目の画素電極1(i,k+1)間で走査ライン8−
x+1に第2のTFTゲートF2を、それぞれ独立に接
続し、また、走査方向の第i+1番目の表示ラインに対
して走査ライン8−x+1及び8−x+2を割り当て、
任意のデータライン6−j及び走査ライン8−x+1に
第3のTFTゲートF3を、奇数番目の画素電極1(i
+1,k)と偶数番目の画素電極1(i+1,k+1)
間で走査ライン8−x+2に第4のTFTゲートF4
を、それぞれ独立に接続して、4個の表示画素を構成す
る。
In the active matrix type liquid crystal display device of the twenty-fourth feature of the present invention, as shown in FIG. 10A, the pixel electrodes are arranged in a matrix of M × 2N or 2N + 1 (M and N are arbitrary positive integers). The scan line 8− is arranged with respect to the i-th (i = 1 to 2N or 2N + 1 odd number) display line in the scan direction among the 3N or 3N + 2 scan lines 8-1 to 8-3N or 3N + 2. x and 8-x
+1 (x is the largest integer not larger than 3i / 2) is assigned, and M
Of the two data lines 6-1 to 6-M / 2, the first TF is added to an arbitrary data line 6-j and a scan line 8-x.
The T gate F1 is connected to the scan line 8− between the odd-numbered pixel electrode 1 (i, k) and the even-numbered pixel electrode 1 (i, k + 1).
The second TFT gate F2 is independently connected to x + 1, and the scan lines 8-x + 1 and 8-x + 2 are assigned to the (i + 1) th display line in the scan direction.
A third TFT gate F3 is connected to an arbitrary data line 6-j and a scan line 8-x + 1 and an odd-numbered pixel electrode 1 (i
+ 1, k) and an even-numbered pixel electrode 1 (i + 1, k + 1)
The fourth TFT gate F4 on the scanning line 8-x + 2 between
Are independently connected to form four display pixels.

【0076】図10(2)に示す如く、先ず、走査ライ
ン8−x及び8−x+1を選択電圧とすると共に、デー
タライン6−1〜6−M/2に第i番目の表示ラインの
偶数ラインデータを印加し、第i番目の表示ラインの偶
数番目の画素電極1(i,k+1)に映像信号が印加さ
れる。次に、走査ライン8−x+1及び8−x+2を選
択電圧とすると共に、データライン6−1〜6−M/2
に第i+1番目の表示ラインの偶数ラインデータを印加
し、第i+1番目の表示ラインの偶数番目の画素電極1
(i+1,k+1)に映像信号が印加される。次に、走
査ライン8−x+1を選択電圧とすると共に、データラ
イン6−1〜6−M/2に第i+1番目の表示ラインの
奇数ラインデータを印加し、第i+1番目の表示ライン
の奇数番目の画素電極1(i+1,k)に映像信号が印
加される。更に、走査ライン8−xを選択電圧とすると
共に、データライン6−1〜6−M/2に第i番目の表
示ラインの奇数ラインデータを印加し、第i番目の表示
ラインの奇数番目の画素電極1(i,k)に映像信号が
印加される。
As shown in FIG. 10B, first, the scan lines 8-x and 8-x + 1 are set to the selection voltage, and the data lines 6-1 to 6-M / 2 are even numbers of the i-th display line. Line data is applied, and a video signal is applied to the even-numbered pixel electrode 1 (i, k + 1) of the i-th display line. Next, the scan lines 8-x + 1 and 8-x + 2 are set to selection voltages, and the data lines 6-1 to 6-M / 2 are set.
To the even pixel data of the (i + 1) th display line.
The video signal is applied to (i + 1, k + 1). Next, the scan line 8-x + 1 is set to a selection voltage, and the odd line data of the (i + 1) th display line is applied to the data lines 6-1 to 6-M / 2, and the odd number of the (i + 1) th display line is set. An image signal is applied to the pixel electrode 1 (i + 1, k) of the. Further, the scan line 8-x is set to a selection voltage, and the odd line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, and the odd-numbered data of the i-th display line is applied. A video signal is applied to the pixel electrode 1 (i, k).

【0077】本発明の第25の特徴のアクティブマトリ
クス型液晶表示装置では、第21、第22、第23、ま
たは第24の特徴のアクティブマトリクス型液晶表示装
置において、図11(1)に示す如く、第1、第2、第
3及びまたは第4のTFTゲートF1、F2、F3、及
びまたはF4を、2個のTFTゲートを並列接続して構
成する。
In the active matrix type liquid crystal display device of the 25th feature of the present invention, the active matrix type liquid crystal display device of the 21st, 22nd, 23rd or 24th feature is as shown in FIG. 11 (1). , The first, second, third and / or fourth TFT gates F1, F2, F3 and / or F4 are constructed by connecting two TFT gates in parallel.

【0078】図11(2)に示す如く、先ず、走査ライ
ン8−x及び8−x+1(xは表示ラインをiとする
と、3i/2以下の最大の整数)を選択電圧とすると共
に、データライン6−1〜6−M/2に第i番目の表示
ラインの偶数ラインデータを印加し、第i番目の表示ラ
インの偶数番目の画素電極1(i,k+1)に映像信号
が印加される。次に、走査ライン8−x+1及び8−x
+2を選択電圧とすると共に、データライン6−1〜6
−M/2に第i+1番目の表示ラインの偶数ラインデー
タを印加し、第i+1番目の表示ラインの偶数番目の画
素電極1(i+1,k+1)に映像信号が印加される。
次に、走査ライン8−x+1を選択電圧とすると共に、
データライン6−1〜6−M/2に第i番目の表示ライ
ンの奇数ラインデータを印加し、第i番目の表示ライン
の奇数番目の画素電極1(i,k)に映像信号が印加さ
れる。更に、走査ライン8−x+2を選択電圧とすると
共に、データライン6−1〜6−M/2に第i+1番目
の表示ラインの奇数ラインデータを印加し、第i+1番
目の表示ラインの奇数番目の画素電極1(i+1,k)
に映像信号が印加される。
As shown in FIG. 11 (2), first, the scanning lines 8-x and 8-x + 1 (where x is the maximum integer of 3i / 2 or less where i is the display line) are used as the selection voltage, and the data are stored. The even line data of the i-th display line is applied to the lines 6-1 to 6-M / 2, and the video signal is applied to the even-numbered pixel electrode 1 (i, k + 1) of the i-th display line. . Then scan lines 8-x + 1 and 8-x
+2 is used as a selection voltage, and the data lines 6-1 to 6
The even-numbered line data of the (i + 1) th display line is applied to −M / 2, and the video signal is applied to the even-numbered pixel electrode 1 (i + 1, k + 1) of the (i + 1) th display line.
Next, the scan line 8-x + 1 is set to a selection voltage, and
The odd line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, and the video signal is applied to the odd-numbered pixel electrode 1 (i, k) of the i-th display line. It Further, the scan line 8-x + 2 is set to the selection voltage, and the odd line data of the (i + 1) th display line is applied to the data lines 6-1 to 6-M / 2, and the odd number of the i + 1th display line is set. Pixel electrode 1 (i + 1, k)
A video signal is applied to.

【0079】これにより、TFTゲートの冗長構成にな
りながら、並列につながれたTFTゲートに欠陥が無い
場合には、より大きな電流を液晶セルに供給できるの
で、高速な駆動が可能となる。
As a result, when the TFT gates connected in parallel have no defects while the TFT gates are redundantly configured, a larger current can be supplied to the liquid crystal cell, which enables high speed driving.

【0080】本発明の第26の特徴のアクティブマトリ
クス型液晶表示装置では、第21、第22、第23、第
24、または第25の特徴のアクティブマトリクス型液
晶表示装置において、カラー表示を行なう場合には、画
素電極1(i,j)(i=1〜N,j=1〜M)とし
て、横方向に赤画素電極R、緑画素電極G、及び青画素
電極Bを順に配列して1カラー画素を構成する。
In the active matrix type liquid crystal display device having the twenty-sixth feature of the present invention, color display is performed in the active matrix type liquid crystal display device having the twenty-first, twenty-second, twenty-third, twenty-fourth or twenty-fifth feature. , A red pixel electrode R, a green pixel electrode G, and a blue pixel electrode B are sequentially arranged in the lateral direction as a pixel electrode 1 (i, j) (i = 1 to N, j = 1 to M). Configure color pixels.

【0081】更に、本発明の第27の特徴のアクティブ
マトリクス型液晶表示装置の駆動回路では、図29に示
す如く、制御手段16によって、第i番目(i=1〜2
Nまたは2N+2)の走査ライン8−x及び第x+1番
目の走査ライン8−x+1の双方が同時に選択された第
i番目の表示ライン上の画素電極1(i,j)(j=1
〜M)に表示データを印加するようデータ電極ドライバ
2を制御する。
Furthermore, in the drive circuit of the active matrix type liquid crystal display device of the twenty-seventh feature of the present invention, as shown in FIG. 29, the control circuit 16 controls the ith (i = 1 to 2).
N or 2N + 2) scan lines 8-x and x + 1-th scan line 8-x + 1 are simultaneously selected, and the pixel electrode 1 (i, j) (j = 1) on the i-th display line is selected.
To M), the data electrode driver 2 is controlled to apply the display data.

【0082】[0082]

【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。 第1実施例 図12に本発明の第1実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。
Embodiments of the present invention will now be described with reference to the drawings. First Embodiment FIG. 12 shows a configuration diagram of an active matrix type liquid crystal display device and a drive circuit thereof according to a first embodiment of the present invention.

【0083】本実施例のアクティブマトリクス型液晶表
示装置の駆動回路では、図1に示すような構成のアクテ
ィブマトリクス型液晶表示パネル1を駆動対象としてい
る。即ち、画素電極をM×N(M,Nは任意の正整数)
のマトリクス状に配置して、2N本の走査ライン8−1
〜8−2Nの内、走査方向の1表示ラインに対して走査
ラインを2本ずつ割り当て、M/2本のデータライン6
−1〜6−M/2の内、任意のデータライン6−jに接
続される第1のTFTゲートG1及び第2のTFTゲー
トG2を、1表示ラインに対して割り当てられた2本の
走査ライン8−i及び8−i+1(i=1〜2N)に独
立に接続して、2個の表示画素を構成し、カラー表示を
行なう場合には、画素電極1(i,j)(i=1〜N,
j=1〜M)として、横方向に赤画素電極R、緑画素電
極G、及び青画素電極Bを順に配列して1カラー画素を
構成するものである。
In the drive circuit of the active matrix type liquid crystal display device of this embodiment, the active matrix type liquid crystal display panel 1 having the structure as shown in FIG. 1 is driven. That is, the pixel electrode is M × N (M and N are arbitrary positive integers)
Arranged in a matrix of 2N scanning lines 8-1
Of 2 to 8-2N, two scanning lines are assigned to one display line in the scanning direction, and M / 2 data lines 6 are provided.
Among the -1 to 6-M / 2, the first TFT gate G1 and the second TFT gate G2 connected to an arbitrary data line 6-j are two scans assigned to one display line. When the lines 8-i and 8-i + 1 (i = 1 to 2N) are independently connected to form two display pixels and color display is performed, the pixel electrodes 1 (i, j) (i = 1-N,
j = 1 to M), the red pixel electrode R, the green pixel electrode G, and the blue pixel electrode B are sequentially arranged in the lateral direction to form one color pixel.

【0084】本実施例では、その一例として、1120
×780のカラー画素(画素数:1120×3×78
0)を備えるアクティブマトリクス型液晶表示パネル1
を駆動対象としている。
In the present embodiment, as an example, 1120
× 780 color pixels (Number of pixels: 1120 × 3 × 78
0) active matrix type liquid crystal display panel 1
Is to be driven.

【0085】このような構成のアクティブマトリクス型
液晶表示パネル1を駆動する駆動回路として、本実施例
では図12に示す構成を取る。即ち、駆動回路はデータ
電極ドライバ2及び3、走査電極ドライバ4、データ処
理回路15、並びにタイミング発生回路16から構成さ
れている。
As a drive circuit for driving the active matrix type liquid crystal display panel 1 having such a structure, the structure shown in FIG. 12 is used in this embodiment. That is, the drive circuit is composed of the data electrode drivers 2 and 3, the scan electrode driver 4, the data processing circuit 15, and the timing generation circuit 16.

【0086】データ電極ドライバ2及び3は、それぞれ
データライン6−1〜6−1680の奇数番目及び偶数
番目のデータラインを駆動し、それぞれ840出力を備
える。
The data electrode drivers 2 and 3 drive the odd-numbered and even-numbered data lines of the data lines 6-1 to 6-1680, respectively, and have 840 outputs, respectively.

【0087】走査電極ドライバ4は、走査ライン8−1
〜8−1560を駆動し、1560(=780×2)出
力を備える。データ処理回路15は、データ信号Rda
ta、Gdata、及びBdataをデータ電極ドライ
バ2及び3に必要なタイミングに変換する回路であり、
1走査ライン分の表示データを、奇数番目の画素電極に
対応した奇数ラインデータと、偶数番目の画素電極に対
応した偶数ラインデータとに分割して出力する。
The scan electrode driver 4 is connected to the scan line 8-1.
Drive ~ 8-1560 and have 1560 (= 780 x 2) outputs. The data processing circuit 15 uses the data signal Rda.
A circuit for converting ta, Gdata, and Bdata into timings required for the data electrode drivers 2 and 3,
Display data for one scanning line is divided into odd line data corresponding to odd-numbered pixel electrodes and even line data corresponding to even-numbered pixel electrodes and output.

【0088】タイミング発生回路16は、水平同期信号
Hsync及び垂直同期信号Vsyncから、走査ドラ
イバ制御信号Sconを出力して、任意の表示ラインに
対する2本の走査ライン8−i及び8−i+1(i=1
〜1559の奇数)を1水平走査期間内に時分割に駆動
するよう走査電極ドライバ4を制御し、また、データド
ライバ制御信号Dconを出力して、一方の走査ライン
8−iの駆動期間中はデータライン6−1〜6−167
9(奇数)に奇数ラインデータを、他方の走査ライン8
−i+1の駆動期間中はデータライン6−1〜6−16
80(偶数)に偶数ラインデータを印加するようデータ
電極ドライバ2及び3を制御する。
The timing generation circuit 16 outputs the scan driver control signal Scon from the horizontal sync signal Hsync and the vertical sync signal Vsync to output two scan lines 8-i and 8-i + 1 (i = 1
The scan electrode driver 4 is controlled to drive (an odd number of 1559 to 1559) in a time-divisional manner within one horizontal scanning period, and the data driver control signal Dcon is output to drive the scan line 8-i during the driving period. Data lines 6-1 to 6-167
9 (odd number) with odd line data and the other scanning line 8
During the driving period of -i + 1, the data lines 6-1 to 6-16
The data electrode drivers 2 and 3 are controlled to apply even line data to 80 (even number).

【0089】図13及び14に、本実施例の駆動回路の
動作を説明するタイミングチャートを示す。同図に示す
ように、本実施例では、1ライン分の表示データを奇数
ラインデータ及び偶数ラインデータに分割して、1水平
期間に時分割で書き込む。また、これに同期して走査電
極ドライバ4から走査電圧を出力する。つまり、1ライ
ン(奇数)データに対して1走査ライン目、1ライン
(偶数)データに対して2走査ライン目にそれぞれ走査
電圧を出力する。これを繰り返し行なって、1フレーム
期間(1垂直期間)で1560本の走査ラインを駆動す
る。 第2実施例 図12に本発明の第2実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。第
2実施例の構成は第1実施例の構成と同等である。
13 and 14 are timing charts for explaining the operation of the drive circuit of this embodiment. As shown in the figure, in this embodiment, the display data for one line is divided into odd line data and even line data, and is written in one horizontal period in a time division manner. Further, in synchronization with this, the scan electrode driver 4 outputs a scan voltage. That is, the scanning voltage is output to the first scanning line for 1-line (odd number) data and the second scanning line for 1-line (even number) data, respectively. By repeating this, 1560 scanning lines are driven in one frame period (one vertical period). Second Embodiment FIG. 12 shows a configuration diagram of an active matrix type liquid crystal display device and a driving circuit thereof according to a second embodiment of the present invention. The structure of the second embodiment is the same as that of the first embodiment.

【0090】即ち、図1の構成を有するアクティブマト
リクス型液晶表示パネル1を駆動する駆動回路として、
データ電極ドライバ2及び3、走査電極ドライバ4、デ
ータ処理回路15、並びにタイミング発生回路16から
構成されている。
That is, as a drive circuit for driving the active matrix type liquid crystal display panel 1 having the configuration of FIG.
The data electrode drivers 2 and 3, the scan electrode driver 4, the data processing circuit 15, and the timing generation circuit 16 are included.

【0091】データ電極ドライバ2及び3、走査電極ド
ライバ4、並びにデータ処理回路15の機能は、第1実
施例と同等である。タイミング発生回路16は、1垂直
走査期間を第1の期間(奇数フレーム)及び第2の期間
(偶数フレーム)に分け、奇数フレームでは、データラ
イン6−1〜6−1679(奇数)に奇数ラインデータ
を印加して、各表示ラインに対して一方の走査ライン8
−i(i=1〜1559の奇数)のみを順に駆動し、偶
数フレームでは、データライン6−1〜6−1680
(偶数)に偶数ラインデータを印加して、各表示ライン
に対して他方の走査ライン8−i+1のみを順に駆動す
るように、水平同期信号Hsync及び垂直同期信号V
syncから、走査ドライバ制御信号Scon及びデー
タドライバ制御信号Dconを出力して、データ電極ド
ライバ2及び3、並びに走査電極ドライバ4を制御す
る。
The functions of the data electrode drivers 2 and 3, the scan electrode driver 4, and the data processing circuit 15 are the same as those of the first embodiment. The timing generation circuit 16 divides one vertical scanning period into a first period (odd frame) and a second period (even frame). Applying data, one scan line 8 for each display line
-I (i = 1 to 1559 odd number) are sequentially driven, and in the even frame, the data lines 6-1 to 6-1680 are driven.
Even line data is applied to (even number) so that only the other scanning line 8-i + 1 is sequentially driven for each display line so that the horizontal synchronizing signal Hsync and the vertical synchronizing signal V
The sync driver outputs the scan driver control signal Scon and the data driver control signal Dcon to control the data electrode drivers 2 and 3 and the scan electrode driver 4.

【0092】図15及び16に、本実施例の駆動回路の
動作を説明するタイミングチャートを示す。同図に示す
ように、本実施例では、先ず奇数フレームでは、1ライ
ン分の表示データの内、奇数ラインデータのデータを1
水平期間に書き込み、これに同期して奇数ラインの走査
電極ドライバ4から走査電圧を出力する。そして次の偶
数フレームでは、1ライン分の表示データの内、偶数ラ
インデータを1水平期間に書き込み、これに同期して走
査電極ドライバ4から走査電圧を出力する。つまり、1
フレーム期間(奇数フレーム)で780本(奇数走査ラ
イン)、次のフレーム期間(偶数フレーム)で780本
(偶数走査ライン)の走査を行なう、所謂インタレース
走査を行なう。
15 and 16 are timing charts for explaining the operation of the drive circuit of this embodiment. As shown in the figure, in the present embodiment, first, in the odd-numbered frame, the data of the odd-numbered line data among the display data for one line is set to 1
Writing is performed in the horizontal period, and in synchronization with this, the scan voltage is output from the scan electrode driver 4 of the odd line. Then, in the next even frame, the even line data of the display data for one line is written in one horizontal period, and the scan voltage is output from the scan electrode driver 4 in synchronization with this. That is, 1
So-called interlaced scanning is performed in which 780 lines (odd scanning lines) are scanned during a frame period (odd frame) and 780 lines (even scanning lines) are scanned during a next frame period (even frame).

【0093】以上のように、第1及び第2の実施例で
は、アクティブマトリクス回路構成において、走査方向
の1表示ラインを2本の走査ライン(ゲートバス)で構
成すると共に、同一のデータラインに接続された2個の
TFTゲートG1及びG2を2本の走査ラインに独立に
接続して、2個の表示画素を構成し、カラー表示を行な
う場合には、横方向に赤画素電極R、緑画素電極G、及
び青画素電極Bを順に配列して1カラー画素を構成し、
2本の走査ラインを時分割で駆動して表示を行なう。
As described above, in the first and second embodiments, in the active matrix circuit configuration, one display line in the scanning direction is composed of two scanning lines (gate bus), and the same data line is used. When two connected TFT gates G1 and G2 are independently connected to two scanning lines to form two display pixels and color display is performed, the red pixel electrode R and the green pixel are arranged in the horizontal direction. The pixel electrode G and the blue pixel electrode B are arranged in order to form one color pixel,
Two scan lines are driven in a time division manner to display.

【0094】これにより、図17に示すように、駆動回
路数が走査電極側で2倍になるものの、データ電極側で
2分の1になり、全体として約4分の3になる。回路コ
ストは現状の技術ではデータ電極側:走査電極側=3:
1であるため、全体としてコストの低減率は約5分の3
となる。また、接続ピッチは、走査電極側で2分の1に
なるものの、データ電極側で2倍になる。OA用途の表
示パネルでは画素構成が縦ストライプであるため、画素
ピッチは例えばデータ電極側で0.1mm、走査電極側
で0.3mmとなり、走査側が2分の1となっても特に
接続の歩留りが低下することはない。 第3実施例 図18に本発明の第3実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。
As a result, as shown in FIG. 17, the number of drive circuits is doubled on the scan electrode side, but is halved on the data electrode side, which is about three quarters as a whole. In the current technology, the circuit cost is data electrode side: scan electrode side = 3:
Since it is 1, the overall cost reduction rate is about 3/5
Becomes Further, the connection pitch is halved on the scanning electrode side, but doubles on the data electrode side. Since the pixel configuration of the display panel for OA use is a vertical stripe, the pixel pitch is, for example, 0.1 mm on the data electrode side and 0.3 mm on the scanning electrode side, and even if the scanning side is halved, the connection yield is particularly high. Is never reduced. Third Embodiment FIG. 18 shows a configuration diagram of an active matrix type liquid crystal display device and a driving circuit thereof according to a third embodiment of the present invention.

【0095】本実施例のアクティブマトリクス型液晶表
示装置の駆動回路では、図2に示すような構成のアクテ
ィブマトリクス型液晶表示パネル1を駆動対象としてい
る。即ち、画素電極をM×N(M,Nは任意の正整数)
のマトリクス状に配置して、2N本の走査ラインの内、
走査方向の1表示ラインに対して第1走査ライン8−1
〜8−N及び第2走査ライン9−1〜9−Nの2本ずつ
割り当て、各表示ラインにおいて、M本のデータライン
6−1〜6−Mの内、任意のデータライン6−jに第1
のTFTゲートT1及び第2のTFTゲートT2を直列
に接続すると共に、各TFTゲートT1及びT2をそれ
ぞれ第1走査ライン8−1〜8−N及び第2走査ライン
9−1〜9−Nに独立に接続して、1個の表示画素を構
成し、カラー表示を行なう場合には、画素電極1(i,
j)(i=1〜N,j=1〜M)として、横方向に赤画
素電極R、緑画素電極G、及び青画素電極Bを順に配列
して1カラー画素を構成するものである。
In the drive circuit of the active matrix type liquid crystal display device of this embodiment, the active matrix type liquid crystal display panel 1 having the structure as shown in FIG. That is, the pixel electrode is M × N (M and N are arbitrary positive integers)
Of 2N scanning lines
The first scanning line 8-1 for one display line in the scanning direction
.. 8-N and second scanning lines 9-1 to 9-N are assigned to each two, and in each display line, to any data line 6-j among M data lines 6-1 to 6-M. First
Of the TFT gate T1 and the second TFT gate T2 are connected in series, and the TFT gates T1 and T2 are respectively connected to the first scanning lines 8-1 to 8-N and the second scanning lines 9-1 to 9-N. In the case of independently connecting to form one display pixel and performing color display, the pixel electrode 1 (i,
j) (i = 1 to N, j = 1 to M), the red pixel electrode R, the green pixel electrode G, and the blue pixel electrode B are sequentially arranged in the lateral direction to form one color pixel.

【0096】例えば、図19に示すように、走査方向に
N=16本の表示ラインを持つ表示パネルにおいては、
16×2本の走査ラインを第1走査ライン8−1〜8−
16及び第2走査ライン9−1〜9−16とし、それぞ
れルートN本=4本ずつのグループ(10−1〜10−
4及び11−1〜11−4)に分けられて、各グループ
は共通接続される。
For example, as shown in FIG. 19, in a display panel having N = 16 display lines in the scanning direction,
16 × 2 scan lines are used as the first scan lines 8-1 to 8-
16 and the second scanning lines 9-1 to 9-16, and groups (10-1 to 10-) each having N routes = 4 lines.
4 and 11-1 to 11-4), and each group is commonly connected.

【0097】このアクティブマトリクス型液晶表示装置
においては、第1走査ライン8−1〜8−Nのグループ
の1つと第2走査ライン9−1〜9−Nのグループの1
つが時分割に選択され、第1走査ライン8−i及び第2
走査ライン9−iの双方が同時に選択された表示ライン
上の画素電極1(i,j)(j=1〜M)に表示データ
を書き込み、線順次走査して表示する。
In this active matrix type liquid crystal display device, one of the groups of the first scanning lines 8-1 to 8-N and one of the groups of the second scanning lines 9-1 to 9-N are used.
One of them is selected in time division, and the first scan line 8-i and the second scan line 8-i are selected.
Display data is written to the pixel electrodes 1 (i, j) (j = 1 to M) on the display lines in which both the scanning lines 9-i are simultaneously selected, and line-sequential scanning is performed to display.

【0098】本実施例では、その一例として、640×
400のカラー画素(画素数6420×3×400)を
備えるアクティブマトリクス型液晶表示パネル1を駆動
対象としている。
In this embodiment, as an example, 640 ×
An active matrix type liquid crystal display panel 1 having 400 color pixels (the number of pixels is 6420 × 3 × 400) is a driving target.

【0099】このような構成のアクティブマトリクス型
液晶表示パネル1を駆動する駆動回路として、本実施例
では図18に示す構成を取る。即ち、駆動回路はデータ
電極ドライバ2及び3、走査電極ドライバ4及び5、デ
ータ処理回路15、並びにタイミング発生回路16から
構成されている。
As a drive circuit for driving the active matrix type liquid crystal display panel 1 having such a structure, the structure shown in FIG. 18 is used in this embodiment. That is, the drive circuit is composed of the data electrode drivers 2 and 3, the scan electrode drivers 4 and 5, the data processing circuit 15, and the timing generation circuit 16.

【0100】第1走査電極ドライバ4は、第1走査ライ
ン8−1〜8−400の各グループ10−1〜10−2
0を駆動し、第2走査電極ドライバ5は、第2走査ライ
ン9−1〜9−200の各グループ11−1〜11−2
0を駆動する。
The first scan electrode driver 4 includes groups 10-1 to 10-2 of the first scan lines 8-1 to 8-400.
0, and the second scan electrode driver 5 causes the groups 11-1 to 11-2 of the second scan lines 9-1 to 9-200 to operate.
Drive 0.

【0101】データ電極ドライバ2及び3は、それぞれ
データライン6−1〜6−1920の奇数番目及び偶数
番目のデータラインを駆動し、それぞれ960出力を備
える。
The data electrode drivers 2 and 3 drive the odd-numbered and even-numbered data lines of the data lines 6-1 to 6-1920, respectively, and have 960 outputs, respectively.

【0102】データ処理回路15は、データ信号Rda
ta、Gdata、及びBdataをデータ電極ドライ
バ2及び3に必要なタイミングに変換する回路であり、
1走査ライン分の表示データを、奇数番目の画素電極に
対応した奇数ラインデータと、偶数番目の画素電極に対
応した偶数ラインデータとに分割して出力する。
The data processing circuit 15 outputs the data signal Rda.
A circuit for converting ta, Gdata, and Bdata into timings required for the data electrode drivers 2 and 3,
Display data for one scanning line is divided into odd line data corresponding to odd-numbered pixel electrodes and even line data corresponding to even-numbered pixel electrodes and output.

【0103】タイミング発生回路16は、水平同期信号
Hsync及び垂直同期信号Vsyncから、走査ドラ
イバ制御信号Scon及びデータドライバ制御信号Dc
onを出力して、第1走査ラインのグループ10−1〜
10−20の1つと第2走査ラインのグループ11−1
〜11−20の1つが時分割に駆動するよう第1走査電
極ドライバ4及び第2走査電極ドライバ5を制御し、第
1走査ライン8−i及び第2走査ライン9−iの双方が
同時に選択された表示ライン上の画素電極1(i,j)
(j=1〜1920)に表示データを印加するようデー
タ電極ドライバ2及び3を制御する。
The timing generation circuit 16 receives the scan driver control signal Scon and the data driver control signal Dc from the horizontal sync signal Hsync and the vertical sync signal Vsync.
on to output the first scan line group 10-1.
10-20 and the second scan line group 11-1
1 to 11-20 control the first scan electrode driver 4 and the second scan electrode driver 5 so that they are driven in a time division manner, and both the first scan line 8-i and the second scan line 9-i are simultaneously selected. Pixel electrode 1 (i, j) on the displayed display line
The data electrode drivers 2 and 3 are controlled so that display data is applied to (j = 1 to 1920).

【0104】本実施例の動作原理を、表示ラインが16
本の場合(図19)を例に説明する。例えば走査電極ド
ライバ4の出力ドライバDa1と走査電極ドライバ5の
出力ドライバDb1から駆動電圧を出力することによ
り、走査ライングループ10−1及び11−1に駆動電
圧が印加される。その結果、1ライン目の表示ラインで
は、上下2個のTFTゲートT1及びT2が共にオンに
なり画素電極にデータ信号が書き込まれるが、2、3、
4ライン目の表示ラインではTFTゲートT1のみがオ
ン、5、9、13ライン目の表示ラインではTFTゲー
トT2のみがオンになるため、その他の表示ラインの画
素電極にはデータ信号は書き込まれない。つまり、2個
のTFTゲートT1及びT2が同時にオンになる時のみ
書き込みが行なわれる。
The operation principle of this embodiment is as follows:
The case of a book (FIG. 19) will be described as an example. For example, by outputting the drive voltage from the output driver Da1 of the scan electrode driver 4 and the output driver Db1 of the scan electrode driver 5, the drive voltage is applied to the scan line groups 10-1 and 11-1. As a result, in the first display line, the upper and lower two TFT gates T1 and T2 are both turned on, and the data signal is written in the pixel electrode.
Only the TFT gate T1 is turned on in the fourth display line, and only the TFT gate T2 is turned on in the fifth, ninth, and thirteenth display lines, so that no data signal is written to the pixel electrodes of the other display lines. . That is, writing is performed only when the two TFT gates T1 and T2 are simultaneously turned on.

【0105】図20に、表示ラインが16本の場合の動
作を説明するタイミングチャートを示す。同図に示すよ
うに、走査電極ドライバ4の出力ドライバDa1〜Da
4と走査電極ドライバ5の出力ドライバDb1〜Db4
から駆動電圧出力が同時にオンになるタイミングで1本
の表示ラインが選択されて、1〜16ラインまで線順次
で走査される。
FIG. 20 shows a timing chart for explaining the operation when there are 16 display lines. As shown in the figure, the output drivers Da1 to Da of the scan electrode driver 4 are shown.
4 and scan electrode driver 5 output drivers Db1 to Db4
From the above, one display line is selected at the timing when the drive voltage outputs are simultaneously turned on, and line-sequential scanning is performed from 1 to 16 lines.

【0106】以上のように、本実施例の走査側の表示ラ
イン数が400本の場合には、20個の出力ドライバを
備える2個の走査電極ドライバ4及び5を構成すればよ
く、出力ドライバ数を大幅に低減できる。
As described above, in the case where the number of display lines on the scanning side in this embodiment is 400, it suffices to construct two scan electrode drivers 4 and 5 having 20 output drivers. The number can be greatly reduced.

【0107】また、図21に示すように、本実施例の実
装として、共通接続する第1走査ライン8−1〜8−N
及び第2走査ライン9−1〜9−Nの配線を、表示パネ
ル1の基板上に設けた場合には、表示パネル基板と駆動
回路(例えばTAB−IC)の接続点数を大幅に減らす
ことができる。
Further, as shown in FIG. 21, as a mounting of this embodiment, the first scan lines 8-1 to 8-N which are commonly connected are connected.
When the wirings of the second scanning lines 9-1 to 9-N are provided on the substrate of the display panel 1, the number of connection points between the display panel substrate and the driving circuit (for example, TAB-IC) can be significantly reduced. it can.

【0108】更に、図22に示すように、本実施例の実
装として、共通接続する第1走査ライン8−1〜8−N
及び第2走査ライン9−1〜9−Nの配線を、駆動回路
基板上(例えばFPC:フレキシブルプリント回路基
板)に設けた場合には、表示パネル基板内部での配線ク
ロスオーバーが無くなり、表示パネルの歩留りが向上す
る。 第4実施例 図23に本発明の第4実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。
Further, as shown in FIG. 22, as the implementation of this embodiment, the first scan lines 8-1 to 8-N commonly connected are connected.
When the wirings of the second scanning lines 9-1 to 9-N are provided on the drive circuit board (for example, FPC: flexible printed circuit board), the wiring crossover inside the display panel board is eliminated, and the display panel Yield is improved. Fourth Embodiment FIG. 23 shows a configuration diagram of an active matrix type liquid crystal display device and a driving circuit thereof according to a fourth embodiment of the present invention.

【0109】本実施例のアクティブマトリクス型液晶表
示装置の駆動回路では、図3に示すような構成のアクテ
ィブマトリクス型液晶表示パネル1を駆動対象としてい
る。即ち、画素電極をM×N(M,Nは任意の正整数)
のマトリクス状に配置して、N+1本の走査ライン8−
1〜8−N+1の内、走査方向の1表示ラインに対して
2本ずつ割り当て、各表示ラインにおいて、M本のデー
タライン6−1〜6−Mの内、任意のデータライン6−
jに第1のTFTゲートQ1及び第2のTFTゲートQ
2を直列に接続すると共に、各TFTゲートQ1及びQ
2をそれぞれ1表示ラインに対して割り当てられた2本
の走査ライン8−i及び走査ライン8−i+1に独立に
接続して、1個の表示画素を構成し、カラー表示を行な
う場合には、画素電極1(i,j)(i=1〜N,j=
1〜M)として、横方向に赤画素電極R、緑画素電極
G、及び青画素電極Bを順に配列して1カラー画素を構
成するものである。
In the drive circuit of the active matrix type liquid crystal display device of this embodiment, the active matrix type liquid crystal display panel 1 having the structure as shown in FIG. 3 is driven. That is, the pixel electrode is M × N (M and N are arbitrary positive integers)
Arranged in a matrix of N + 1 scanning lines 8-
1 to 8-N + 1, two lines are assigned to one display line in the scanning direction, and in each display line, an arbitrary data line 6- is selected from M data lines 6-1 to 6-M.
j has a first TFT gate Q1 and a second TFT gate Q
2 are connected in series and each TFT gate Q1 and Q
When 2 is independently connected to two scan lines 8-i and scan lines 8-i + 1 assigned to one display line to form one display pixel, and color display is performed, Pixel electrode 1 (i, j) (i = 1 to N, j =
1 to M), a red pixel electrode R, a green pixel electrode G, and a blue pixel electrode B are sequentially arranged in the lateral direction to form one color pixel.

【0110】本実施例では、その一例として、8×16
の画素電極を備えるアクティブマトリクス型液晶表示パ
ネル1を駆動対象としている。このような構成のアクテ
ィブマトリクス型液晶表示パネル1を駆動する駆動回路
として、本実施例では図23に示す構成を取る。即ち、
駆動回路はデータ電極ドライバ2、走査電極ドライバ
4、データ処理回路15、及びタイミング発生回路16
から構成されている。
In this embodiment, as an example, 8 × 16
The active matrix type liquid crystal display panel 1 including the pixel electrodes is driven. As a drive circuit for driving the active matrix type liquid crystal display panel 1 having such a structure, the structure shown in FIG. 23 is adopted in this embodiment. That is,
The drive circuit is a data electrode driver 2, a scan electrode driver 4, a data processing circuit 15, and a timing generation circuit 16.
It consists of

【0111】走査電極ドライバ4は、走査ライン8−1
〜8−17をドライバ出力10−1〜10−8で駆動す
る。つまり、8個のドライバ出力10−1〜10−8を
備え、走査ライン8−1〜8−17の奇数番目に対して
は、ドライバ出力の奇数番目の出力10−1,10−
3,10−5,10−7を順に接続し、走査ライン8−
1〜8−17の偶数番目に対しては、ドライバ出力の偶
数番目の出力10−2,10−4,10−6,10−8
を1周期毎に2つずらしながら、即ち、10−1,10
−2,…,10−8,10−1,10−6,10−3,
10−8,10−5,10−2,10−7,10−4,
10−1と接続する。
The scan electrode driver 4 is connected to the scan line 8-1.
~ 8-17 are driven by driver outputs 10-1 to 10-8. That is, eight driver outputs 10-1 to 10-8 are provided, and the odd-numbered driver outputs 10-1 and 10- are provided for the odd-numbered scan lines 8-1 to 8-17.
3, 10-5, 10-7 are connected in order, and the scanning line 8-
For even numbers 1 to 8-17, even number outputs 10-2, 10-4, 10-6, 10-8 of the driver outputs
While shifting by 2 for each cycle, that is, 10-1, 10
-2, ..., 10-8, 10-1, 10-6, 10-3,
10-8, 10-5, 10-2, 10-7, 10-4,
Connect with 10-1.

【0112】データ電極ドライバ2は、データライン6
−1〜6−8を駆動する。データ処理回路15は、デー
タ信号Rdata、Gdata、及びBdataをデー
タ電極ドライバ2に必要なタイミングに変換する回路で
ある。
The data electrode driver 2 is connected to the data line 6
Drive -1 to 6-8. The data processing circuit 15 is a circuit that converts the data signals Rdata, Gdata, and Bdata into timings necessary for the data electrode driver 2.

【0113】タイミング発生回路16は、水平同期信号
Hsync及び垂直同期信号Vsyncから、走査ドラ
イバ制御信号Scon及びデータドライバ制御信号Dc
onを出力して、第i番目(i=1〜16)の走査ライ
ン8−i及び第i+1番目の走査ライン8−i+1の双
方が同時に選択された第i番目の表示ライン上の画素電
極1(i,j)(j=1〜8)に表示データを印加する
よう制御する。
The timing generation circuit 16 receives the scan driver control signal Scon and the data driver control signal Dc from the horizontal sync signal Hsync and the vertical sync signal Vsync.
The pixel electrode 1 on the i-th display line in which both the i-th (i = 1 to 16) scan line 8-i and the i + 1-th scan line 8-i + 1 are simultaneously selected by outputting on The display data is applied to (i, j) (j = 1 to 8).

【0114】図24に本実施例の動作を説明するタイミ
ングチャートを示す。本実施例では、上述のようなドラ
イバ出力10−1〜10−8と走査ライン8−1〜8−
17の接続関係とすることにより、隣接する走査ライン
に印加されるドライバ出力10−1〜10−8が同じ組
み合わせになることを防止することができ、図24に示
すように、第1番目から第16番目の表示ラインを順に
駆動させていく。
FIG. 24 shows a timing chart for explaining the operation of this embodiment. In this embodiment, the driver outputs 10-1 to 10-8 and the scan lines 8-1 to 8-as described above.
With the connection relationship of 17, it is possible to prevent the driver outputs 10-1 to 10-8 applied to the adjacent scan lines from being in the same combination, and as shown in FIG. The 16th display line is sequentially driven.

【0115】また、走査電極ドライバ4が16個のドラ
イバ出力10−1〜10−16を備える場合には、奇数
番目のドライバ出力は同じ順番で4回ずつ接続し、偶数
番目の出力ドライバは2つずつ順番をずらしながら4回
ずつ走査電極に接続することで、容易に64行の表示ラ
インを備える表示パネルを駆動することができる。但
し、偶数番目のドライバ出力を6つずつずらしながら接
続してもよいし、また不規則な接続をしてもよい。
When the scan electrode driver 4 has 16 driver outputs 10-1 to 10-16, odd-numbered driver outputs are connected 4 times in the same order, and even-numbered output drivers are 2 times. By connecting to the scan electrodes four times while shifting the order one by one, a display panel having 64 display lines can be easily driven. However, even-numbered driver outputs may be connected while being shifted by 6, or may be connected irregularly.

【0116】以上のように本実施例によれば、例えば、
400本の表示ラインに対して2×20=40個のドラ
イバ出力を備える走査電極ドライバ4を構成すればよ
く、ドライバ出力数を10分の1と大幅に低減でき、ア
クティブマトリクス型液晶表示装置の低コスト化が実現
できる。 第5実施例 図25に本発明の第5実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。
As described above, according to this embodiment, for example,
It suffices to configure the scan electrode driver 4 having 2 × 20 = 40 driver outputs for 400 display lines, the number of driver outputs can be greatly reduced to 1/10, and the scan matrix of the active matrix type liquid crystal display device can be reduced. Cost reduction can be realized. Fifth Embodiment FIG. 25 shows a block diagram of an active matrix type liquid crystal display device and its drive circuit according to a fifth embodiment of the invention.

【0117】本実施例のアクティブマトリクス型液晶表
示装置の駆動回路では、第4実施例と同様に、図3に示
すような構成のアクティブマトリクス型液晶表示パネル
1を駆動対象としている。
In the drive circuit of the active matrix type liquid crystal display device of this example, the active matrix type liquid crystal display panel 1 having the structure shown in FIG. 3 is driven as in the fourth example.

【0118】本実施例では、その一例として、8×21
の画素電極を備えるアクティブマトリクス型液晶表示パ
ネル1を駆動対象としている。このような構成のアクテ
ィブマトリクス型液晶表示パネル1を駆動する駆動回路
として、本実施例では図25に示す構成を取る。即ち、
駆動回路はデータ電極ドライバ2、走査電極ドライバ
4、データ処理回路15、及びタイミング発生回路16
から構成されている。
In this embodiment, as an example, 8 × 21
The active matrix type liquid crystal display panel 1 including the pixel electrodes is driven. As a drive circuit for driving the active matrix type liquid crystal display panel 1 having such a structure, the structure shown in FIG. 25 is adopted in this embodiment. That is,
The drive circuit is a data electrode driver 2, a scan electrode driver 4, a data processing circuit 15, and a timing generation circuit 16.
It consists of

【0119】走査電極ドライバ4は、走査ライン8−1
〜8−22をドライバ出力10−1〜10−7で駆動す
る。つまり、7個のドライバ出力10−1〜10−7を
備え、走査ライン8−1〜8−22に対して、第i番目
(i=1〜21)の走査ライン8−i及び第i+1番目
の走査ライン8−i+1に7個のドライバ出力から異な
る2出力の組み合わせの内、1つずつが接続されてい
る。
The scan electrode driver 4 is connected to the scan line 8-1.
.About.8-22 are driven by driver outputs 10-1 to 10-7. That is, seven driver outputs 10-1 to 10-7 are provided, and the i-th (i = 1 to 21) scan line 8-i and the i + 1-th scan line 8-1 to 8-22 are provided. To the scan line 8-i + 1, one of each of the combinations of two different outputs from the seven driver outputs is connected.

【0120】データ電極ドライバ2は、データライン6
−1〜6−8を駆動する。データ処理回路15は、デー
タ信号Rdata、Gdata、及びBdataをデー
タ電極ドライバ2に必要なタイミングに変換する回路で
ある。
The data electrode driver 2 is connected to the data line 6
Drive -1 to 6-8. The data processing circuit 15 is a circuit that converts the data signals Rdata, Gdata, and Bdata into timings necessary for the data electrode driver 2.

【0121】タイミング発生回路16は、水平同期信号
Hsync及び垂直同期信号Vsyncから、走査ドラ
イバ制御信号Scon及びデータドライバ制御信号Dc
onを出力して、第i番目(i=1〜21)の走査ライ
ン8−i及び第i+1番目の走査ライン8−i+1の双
方が同時に選択された第i番目の表示ライン上の画素電
極1(i,j)(j=1〜8)に表示データを印加する
よう制御する。
The timing generation circuit 16 receives the scan driver control signal Scon and the data driver control signal Dc from the horizontal synchronizing signal Hsync and the vertical synchronizing signal Vsync.
The pixel electrode 1 on the ith display line in which both the i-th (i = 1 to 21) scan line 8-i and the i + 1-th scan line 8-i + 1 are simultaneously selected by outputting ON The display data is applied to (i, j) (j = 1 to 8).

【0122】図26に本実施例の動作を説明するタイミ
ングチャートを示す。本実施例では、上述のようなドラ
イバ出力10−1〜10−7と走査ライン8−1〜8−
22の接続関係とすることにより、隣接する走査ライン
に印加されるドライバ出力10−1〜10−7が同じ組
み合わせになることを防止することができ、図26に示
すように、第1番目から第21番目の表示ラインを順に
駆動させていく。
FIG. 26 shows a timing chart for explaining the operation of this embodiment. In the present embodiment, the driver outputs 10-1 to 10-7 and the scan lines 8-1 to 8-as described above.
With the connection relationship of 22, it is possible to prevent the driver outputs 10-1 to 10-7 applied to the adjacent scan lines from being in the same combination, and as shown in FIG. The 21st display line is sequentially driven.

【0123】以上のように本実施例によれば、例えば3
1個のドライバ出力を備える走査電極ドライバ4によ
り、465本の表示ラインを駆動することができ、ドラ
イバ出力数を大幅に低減できるので、アクティブマトリ
クス型液晶表示装置の低コスト化が実現できる。更に、
表示ライン数が2倍となった場合でも必要なドライバ出
力数は1.5倍以下にしか増加せず、特に高精細表示で
コスト低減の効果が大きい。
As described above, according to this embodiment, for example, 3
The scan electrode driver 4 having one driver output can drive 465 display lines, and the number of driver outputs can be significantly reduced, so that the cost of the active matrix type liquid crystal display device can be reduced. Furthermore,
Even when the number of display lines is doubled, the required driver output number is increased to 1.5 times or less, and the effect of cost reduction is great especially in high definition display.

【0124】尚、第4及び第5実施例では、全ての行の
画素電極に2つのTFTゲートQ1及びQ2を設けてい
るが、従来または他の実施例のアクティブマトリクス型
液晶表示装置の構成としてもよく、また、2つのTFT
ゲートQ1及びQ2のどちらを上下の走査ラインに接続
するかは、基本的な動作には影響しない。 第6実施例 図27に本発明の第6実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。
In the fourth and fifth embodiments, the two TFT gates Q1 and Q2 are provided on the pixel electrodes of all the rows. Also, two TFTs
Which of the gates Q1 and Q2 is connected to the upper and lower scan lines does not affect the basic operation. Sixth Embodiment FIG. 27 shows a configuration diagram of an active matrix type liquid crystal display device and a drive circuit thereof according to a sixth embodiment of the present invention.

【0125】本実施例のアクティブマトリクス型液晶表
示装置の駆動回路では、図4に示すような構成のアクテ
ィブマトリクス型液晶表示パネル1を駆動対象としてい
る。即ち、画素電極をM×N(M,Nは任意の正整数)
のマトリクス状に配置して、N+1本の走査ライン8−
1〜8−N+1の内、走査方向の1表示ラインに対して
走査ラインを2本ずつ割り当て、M/2本のデータライ
ン6−1〜6−M/2の内、任意のデータライン6−j
に接続される第1のTFTゲートP1及び第2のTFT
ゲートP2を、1表示ラインに対して割り当てられた2
本の走査ライン8−i及び8−i+1(i=1〜N)に
独立に接続し、またデータライン6−jに接続される第
3のTFTゲートP3を、走査ライン8−iに独立に接
続して、2個の表示画素を構成し、カラー表示を行なう
場合には、画素電極1(i,j)(i=1〜N,j=1
〜M)として、横方向に赤画素電極R、緑画素電極G、
及び青画素電極Bを順に配列して1カラー画素を構成す
るものである。
In the drive circuit of the active matrix type liquid crystal display device of the present embodiment, the active matrix type liquid crystal display panel 1 having the structure as shown in FIG. 4 is driven. That is, the pixel electrode is M × N (M and N are arbitrary positive integers)
Arranged in a matrix of N + 1 scanning lines 8-
1 to 8-N + 1, two scanning lines are assigned to one display line in the scanning direction, and any data line 6- is selected from M / 2 data lines 6-1 to 6-M / 2. j
First TFT gate P1 and second TFT connected to
The gate P2 is assigned to one display line by two gates.
The third TFT gate P3, which is independently connected to the scan lines 8-i and 8-i + 1 (i = 1 to N) and is also connected to the data line 6-j, is independently connected to the scan line 8-i. In the case of connecting and forming two display pixels to perform color display, the pixel electrode 1 (i, j) (i = 1 to N, j = 1)
~ M), the red pixel electrode R, the green pixel electrode G, and
And the blue pixel electrode B are sequentially arranged to form one color pixel.

【0126】このような構成のアクティブマトリクス型
液晶表示パネル1を駆動する駆動回路として、本実施例
では図27に示す構成を取る。即ち、駆動回路はデータ
電極ドライバ2、第1走査電極ドライバ4、第2走査電
極ドライバ5、データ処理回路15、及びタイミング発
生回路16から構成されている。
As a drive circuit for driving the active matrix type liquid crystal display panel 1 having such a structure, the structure shown in FIG. 27 is adopted in this embodiment. That is, the drive circuit is composed of the data electrode driver 2, the first scan electrode driver 4, the second scan electrode driver 5, the data processing circuit 15, and the timing generation circuit 16.

【0127】第1走査電極ドライバ4は走査ライン8−
1〜8−N+1の内奇数番目を、第2走査電極ドライバ
5は走査ライン8−1〜8−N+1の内偶数番目をそれ
ぞれ駆動する。第1走査電極ドライバ4及び第2走査電
極ドライバ5の内部構成は、タイミング発生回路16の
制御の下、第1走査電極ドライバ4及び第2走査電極ド
ライバ5の出力イネーブル制御により、偶数番目或いは
奇数番目の走査ライン8−iを強制的に非選択電圧にす
るシフトレジスタを備えた一般的な構成である。
The first scan electrode driver 4 scans the scan line 8-
The second scan electrode driver 5 drives the odd-numbered ones of 1 to 8-N + 1 and the even-numbered ones of the scan lines 8-1 to 8-N + 1. The internal configurations of the first scan electrode driver 4 and the second scan electrode driver 5 are even or odd depending on the output enable control of the first scan electrode driver 4 and the second scan electrode driver 5 under the control of the timing generation circuit 16. This is a general configuration including a shift register forcibly setting the th scan line 8-i to a non-selection voltage.

【0128】データ電極ドライバ2は、データライン6
−1〜6−M/2を駆動する。データ処理回路15は、
データ信号Rdata、Gdata、及びBdataを
データ電極ドライバ2に必要なタイミングに変換する回
路であり、1走査ライン分の表示データを、奇数番目の
画素電極に対応した奇数ラインデータと、偶数番目の画
素電極に対応した偶数ラインデータとに分割して出力す
る。
The data electrode driver 2 is connected to the data line 6
Drive -1 to 6-M / 2. The data processing circuit 15
A circuit that converts the data signals Rdata, Gdata, and Bdata to the timing required for the data electrode driver 2, and displays the display data for one scanning line as odd line data corresponding to odd pixel electrodes and even pixel data. It is divided into even-numbered line data corresponding to the electrodes and output.

【0129】タイミング発生回路16は、水平同期信号
Hsync及び垂直同期信号Vsyncから、第1走査
ドライバ制御信号Scon1、第2走査ドライバ制御信
号Scon2、及びデータドライバ制御信号Dconを
出力して、所定のタイミングで、第i番目の走査ライン
8−i及び第i+1番目の走査ライン8−i+1に選択
電圧を印加し、次のタイミングで、第i番目の走査ライ
ン8−iに選択電圧を、第i+1番目の走査ライン8−
i+1に非選択電圧をそれぞれ印加し、更に次のタイミ
ングで、第i番目の走査ライン8−iに非選択電圧を印
加するという一連の動作を、iの昇順に繰り返すよう制
御する。
The timing generation circuit 16 outputs the first scan driver control signal Scon1, the second scan driver control signal Scon2, and the data driver control signal Dcon from the horizontal sync signal Hsync and the vertical sync signal Vsync, and outputs them at a predetermined timing. Then, the selection voltage is applied to the i-th scanning line 8-i and the i + 1-th scanning line 8-i + 1, and the selection voltage is applied to the i-th scanning line 8-i at the next timing. Scan line 8-
A series of operations of applying a non-selection voltage to i + 1 and then applying a non-selection voltage to the i-th scanning line 8-i at the next timing is controlled to be repeated in ascending order of i.

【0130】つまり、第i番目の走査ライン8−i及び
第i+1番目の走査ライン8−i+1に選択電圧を印加
することにより、第1〜第3のTFTゲートP1〜P3
は全て導通状態となり、この時データライン6−1〜6
−M/2には、奇数番目の画素電極に対応した奇数ライ
ンデータが印加される。次に、第i番目の走査ライン8
−iに選択電圧を、第i+1番目の走査ライン8−i+
1に非選択電圧をそれぞれ印加することにより、第2の
TFTゲートP2は非導通状態となり、これに接続され
た画素電極の電圧は液晶セルの容量によって保持され
る。この時、第3のTFTゲートP3は導通状態を保っ
ており、ここでデータライン6−1〜6−M/2には、
偶数番目の画素電極に対応した偶数ラインデータが印加
されているので、この電圧が新たに画素電極に印加され
る。次に、第i番目の走査ライン8−iに非選択電圧を
印加することにより、第1及び第2のTFTゲートP1
及びP3は非導通状態となり、第3のTFTゲートに接
続された画素電極の電圧はその画素の液晶セルの容量に
よりやはり保持され、次の書き込みまで液晶セルの印加
電圧が保たれる。
That is, by applying the selection voltage to the i-th scanning line 8-i and the (i + 1) -th scanning line 8-i + 1, the first to third TFT gates P1 to P3.
All become conductive, and at this time, the data lines 6-1 to 6
Odd line data corresponding to odd-numbered pixel electrodes is applied to -M / 2. Next, the i-th scan line 8
-I is a selection voltage, and the (i + 1) th scanning line 8-i +
By applying the non-selection voltage to 1 respectively, the second TFT gate P2 becomes non-conductive, and the voltage of the pixel electrode connected thereto is held by the capacitance of the liquid crystal cell. At this time, the third TFT gate P3 is kept conductive, and the data lines 6-1 to 6-M / 2 are
Since the even line data corresponding to the even-numbered pixel electrodes is applied, this voltage is newly applied to the pixel electrodes. Next, by applying a non-selection voltage to the i-th scan line 8-i, the first and second TFT gates P1
And P3 become non-conductive, the voltage of the pixel electrode connected to the third TFT gate is still held by the capacitance of the liquid crystal cell of the pixel, and the applied voltage of the liquid crystal cell is maintained until the next writing.

【0131】図28に、本実施例の駆動回路の動作を説
明するタイミングチャートを示す。タイミング発生回路
16からの第1走査ドライバ制御信号Scon1及び第
2走査ドライバ制御信号Scon2には、シフト入力S
I1及びSI2と出力イネーブル信号OE1及びOE2
があり、これら制御信号により、同図に示すような走査
ライン8−1〜8−N+1の電圧波形を生成して、各表
示ラインの奇数ドット及び偶数ドットの液晶セルに順次
電圧を印加して行く。
FIG. 28 shows a timing chart for explaining the operation of the drive circuit of this embodiment. The shift input S is included in the first scan driver control signal Scon1 and the second scan driver control signal Scon2 from the timing generation circuit 16.
I1 and SI2 and output enable signals OE1 and OE2
These control signals generate the voltage waveforms of the scanning lines 8-1 to 8-N + 1 as shown in the figure, and sequentially apply the voltages to the liquid crystal cells of the odd dots and the even dots of each display line. go.

【0132】以上のように本実施例によれば、表示ライ
ン上の2個の画素電極がTFTゲートP1〜P3を介し
て1本のデータライン6−jに接続されており、データ
ラインを従来の半分とし、データ電極ドライバ2のドラ
イバ出力数も半分にすることができ、回路コストを低減
することができる。
As described above, according to this embodiment, the two pixel electrodes on the display line are connected to one data line 6-j via the TFT gates P1 to P3, and the data line is the conventional one. The number of driver outputs of the data electrode driver 2 can be halved, and the circuit cost can be reduced.

【0133】また、本実施例の変形例として以下のよう
な構成が考えられる。 (1)アクティブマトリクス型液晶表示装置の構成を、
図5(1)に示す構成とする。即ち、第2のTFTゲー
トP2を第i番目の走査ライン8−iに、第1のTFT
ゲートP1を第i+1番目の走査ライン8−i+1にそ
れぞれ接続した構成である。 (2)アクティブマトリクス型液晶表示装置の構成を、
図5(2)に示す如く、第1のTFTトランジスタP1
または第2のTFTトランジスタP2を、走査ライン8
−i上に構成する。この構成でもデータライン6−1〜
6−M/2に印加する電圧のタイミングが多少異なるの
みで、上記実施例と同様の動作が行なえ、更にTFTゲ
ートを構成する面積を小さくすることができ、画素電極
を大きくとれる効果がある。 (3)アクティブマトリクス型液晶表示装置の構成を、
図5(3)に示す如く、第3のTFTトランジスタP3
と画素電極1(i,k+1)または1(i,h+1)の
間に、制御端子を第i番目の走査ライン8−iに接続し
た第4のTFTゲートP4を構成する。この構成によれ
ば、全ての画素電極に対して2つのTFTゲートが接続
されることになり、書き込みの特性を均一にすることが
できる。 (4)以上の実施例及びその変形例において、走査ライ
ン上の奇数番目の画素電極と偶数番目の画素電極を逆に
して、アクティブマトリクス型液晶表示装置を構成す
る。 (5)1つの表示パネル内で、以上の実施例並びに変形
例の構成を混在させる、或いは、従来の1画素電極に対
して1個のTFTゲートの構成と混在させる。 第7実施例 図29に本発明の第7実施例に係るアクティブマトリク
ス型液晶表示装置及びその駆動回路の構成図を示す。
Further, the following configuration can be considered as a modified example of the present embodiment. (1) The configuration of the active matrix type liquid crystal display device,
The configuration shown in FIG. 5A is used. That is, the second TFT gate P2 is connected to the i-th scanning line 8-i and the first TFT
In this configuration, the gate P1 is connected to the (i + 1) th scan line 8-i + 1. (2) The structure of the active matrix type liquid crystal display device is
As shown in FIG. 5B, the first TFT transistor P1
Alternatively, the second TFT transistor P2 is connected to the scan line 8
-I configure on. Even with this configuration, the data lines 6-1 to 6-1
The same operation as that of the above-described embodiment can be performed with only a slight difference in the timing of the voltage applied to 6-M / 2, and the area forming the TFT gate can be further reduced, resulting in a larger pixel electrode. (3) The configuration of the active matrix type liquid crystal display device,
As shown in FIG. 5C, the third TFT transistor P3
And a pixel electrode 1 (i, k + 1) or 1 (i, h + 1), a fourth TFT gate P4 having a control terminal connected to the i-th scan line 8-i is formed. With this configuration, two TFT gates are connected to all the pixel electrodes, and the writing characteristics can be made uniform. (4) In the above-described embodiment and its modification, the active matrix type liquid crystal display device is constructed by reversing the odd-numbered pixel electrodes and the even-numbered pixel electrodes on the scanning line. (5) In one display panel, the configurations of the above-described embodiments and modifications are mixed, or the configuration of one TFT gate for one conventional pixel electrode is mixed. Seventh Embodiment FIG. 29 shows a block diagram of an active matrix type liquid crystal display device and a drive circuit thereof according to a seventh embodiment of the present invention.

【0134】本実施例のアクティブマトリクス型液晶表
示装置の駆動回路では、図7(1)に示すような構成の
アクティブマトリクス型液晶表示パネル1を駆動対象と
している。即ち、画素電極をM×2Nまたは2N+1
(M,Nは任意の正整数)のマトリクス状に配置して、
3Nまたは3N+2本の走査ライン8−1〜8−3Nま
たは3N+2の内、走査方向の第i番目(i=2Nまた
は2N+1の奇数)の表示ラインに対して走査ライン8
−x及び8−x+1(xは3i/2以下の最大の整数)
を割り当て、M/2本のデータライン6−1〜6−M/
2の内、任意のデータライン6−jに接続される第1の
TFTゲートF1及び第2のTFTゲートF2を、それ
ぞれ走査ライン8−x及び8−x+1に独立に接続し、
また、走査方向の第i+1番目の表示ラインに対して走
査ライン8−x+1及び8−x+2を割り当て、任意の
データライン6−jに接続される第3のTFTゲートF
3及び第4のTFTゲートF4を、それぞれ走査ライン
8−x+2及び8−x+1に独立に接続して、4個の表
示画素を構成し、カラー表示を行なう場合には、画素電
極1(i,j)(i=1〜2Nまたは2N+1,j=1
〜M)として、横方向に赤画素電極R、緑画素電極G、
及び青画素電極Bを順に配列して1カラー画素を構成す
るものである。
In the drive circuit of the active matrix type liquid crystal display device of this embodiment, the active matrix type liquid crystal display panel 1 having the structure as shown in FIG. 7A is driven. That is, the pixel electrode is M × 2N or 2N + 1
Arrange them in a matrix of (M and N are arbitrary positive integers),
Of the 3N or 3N + 2 scan lines 8-1 to 8-3N or 3N + 2, the scan line 8 is for the i-th (i = 2N or 2N + 1 odd) display line in the scan direction.
-X and 8-x + 1 (x is the largest integer of 3i / 2 or less)
Are assigned to M / 2 data lines 6-1 to 6-M /
Of the two, the first TFT gate F1 and the second TFT gate F2 connected to any data line 6-j are independently connected to the scan lines 8-x and 8-x + 1, respectively.
Further, the scanning lines 8-x + 1 and 8-x + 2 are assigned to the (i + 1) th display line in the scanning direction, and the third TFT gate F connected to an arbitrary data line 6-j is connected.
When the third and fourth TFT gates F4 are independently connected to the scanning lines 8-x + 2 and 8-x + 1 to form four display pixels and color display is performed, the pixel electrode 1 (i, j) (i = 1 to 2N or 2N + 1, j = 1
~ M), the red pixel electrode R, the green pixel electrode G, and
And the blue pixel electrode B are sequentially arranged to form one color pixel.

【0135】このような構成のアクティブマトリクス型
液晶表示パネル1を駆動する駆動回路として、本実施例
では図27に示す構成を取る。即ち、駆動回路はデータ
電極ドライバ2、走査電極ドライバ4、データ処理回路
15、及びタイミング発生回路16から構成されてい
る。
As a drive circuit for driving the active matrix type liquid crystal display panel 1 having such a structure, the structure shown in FIG. 27 is adopted in this embodiment. That is, the drive circuit is composed of the data electrode driver 2, the scan electrode driver 4, the data processing circuit 15, and the timing generation circuit 16.

【0136】走査電極ドライバ4は走査ライン8−1〜
8−3Nまたは3N+2を駆動する。データ電極ドライ
バ2は、データライン6−1〜6−M/2を駆動する。
The scan electrode driver 4 includes scan lines 8-1 to 8-1.
Drive 8-3N or 3N + 2. The data electrode driver 2 drives the data lines 6-1 to 6-M / 2.

【0137】データ処理回路15は、データ信号Rda
ta、Gdata、及びBdataをデータ電極ドライ
バ2に必要なタイミングに変換する回路であり、1走査
ライン分の表示データを、奇数番目の画素電極に対応し
た奇数ラインデータと、偶数番目の画素電極に対応した
偶数ラインデータとに分割して出力する。
The data processing circuit 15 uses the data signal Rda.
It is a circuit that converts ta, Gdata, and Bdata into timings necessary for the data electrode driver 2, and displays one scan line of display data to odd-numbered line data corresponding to odd-numbered pixel electrodes and even-numbered pixel electrodes. The data is divided into the corresponding even line data and output.

【0138】タイミング発生回路16は、水平同期信号
Hsync及び垂直同期信号Vsyncから、走査ドラ
イバ制御信号Scon及びデータドライバ制御信号Dc
onを出力して、第x番目(x=1〜3N、xは表示ラ
インをi番目とし、3i/2以下の最大の整数)の走査
ライン8−x及び第x+1番目の走査ライン8−x+1
の双方が同時に選択された第i番目の表示ライン上の画
素電極1(i,j)(j=1〜M)に表示データを印加
するよう制御する。
The timing generation circuit 16 receives the scan driver control signal Scon and the data driver control signal Dc from the horizontal sync signal Hsync and the vertical sync signal Vsync.
On is output, and the x-th (x = 1 to 3N, x is the display line is the i-th, the maximum integer of 3i / 2 or less) scan line 8-x and the x + 1-th scan line 8-x + 1.
Both are controlled to apply display data to the pixel electrode 1 (i, j) (j = 1 to M) on the i-th display line selected at the same time.

【0139】図7(2)に示すタイミングチャートを参
照して本実施例の駆動回路の動作を説明する。先ず、走
査ライン8−x及び8−x+1を選択電圧とすると共
に、データライン6−1〜6−M/2に第i番目の表示
ラインの奇数ラインデータを印加し、第i番目の表示ラ
インの奇数番目の画素電極1(i,k)に映像信号が印
加される。次に、走査ライン8−x+1及び8−x+2
を選択電圧とすると共に、データライン6−1〜6−M
/2に第i+1番目の表示ラインの奇数ラインデータを
印加し、第i+1番目の表示ラインの奇数番目の画素電
極1(i+1,k)に映像信号が印加される。次に、走
査ライン8−x+2を選択電圧とすると共に、データラ
イン6−1〜6−M/2に第i+1番目の表示ラインの
偶数ラインデータを印加し、第i+1番目の表示ライン
の偶数番目の画素電極1(i+1,k+1)に映像信号
が印加される。更に、走査ライン8−xを選択電圧とす
ると共に、データライン6−1〜6−M/2に第i番目
の表示ラインの偶数ラインデータを印加し、第i番目の
表示ラインの偶数番目の画素電極1(i,k+1)に映
像信号が印加される。
The operation of the drive circuit of this embodiment will be described with reference to the timing chart shown in FIG. 7 (2). First, the scan lines 8-x and 8-x + 1 are set to selection voltages, and the odd line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, and the i-th display line is displayed. A video signal is applied to the odd-numbered pixel electrodes 1 (i, k) of the. Then scan lines 8-x + 1 and 8-x + 2
As the selection voltage, and the data lines 6-1 to 6-M
The odd-numbered line data of the (i + 1) th display line is applied to / 2, and the video signal is applied to the odd-numbered pixel electrode 1 (i + 1, k) of the (i + 1) th display line. Next, the scan line 8-x + 2 is set to the selection voltage, and the even line data of the (i + 1) th display line is applied to the data lines 6-1 to 6-M / 2, and the even number of the (i + 1) th display line is applied. A video signal is applied to the pixel electrode 1 (i + 1, k + 1) of the. Further, the scan line 8-x is set to a selection voltage, and the even line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, and the even-numbered data of the i-th display line is applied. A video signal is applied to the pixel electrode 1 (i, k + 1).

【0140】以上のように本実施例によれば、表示ライ
ン上の4個の画素電極がTFTゲートF1〜F4を介し
て1本のデータライン6−jに接続されており、データ
ラインを従来の半分とし、データ電極ドライバ2のドラ
イバ出力数も半分にすることができ、回路コストを低減
することができる。
As described above, according to the present embodiment, four pixel electrodes on the display line are connected to one data line 6-j via the TFT gates F1 to F4, and the data line is the conventional one. The number of driver outputs of the data electrode driver 2 can be halved, and the circuit cost can be reduced.

【0141】尚、アクティブマトリクス型液晶表示装置
を、データライン6−jに対して左右対象とした構成で
も、走査ライン8−x+1に対して上下対象とした構成
でも、同様な制御方法により駆動できる。また、図7
(2)とは異なる電圧波形により、画素電極1(i,
k)、1(i,k+1)、1(i+1,k)、及び1
(i+1,k+1)の駆動順序を変更することも可能で
ある。
It should be noted that the active matrix type liquid crystal display device can be driven by a similar control method regardless of whether it is symmetrical with respect to the data line 6-j or vertically with respect to the scanning line 8-x + 1. .. In addition, FIG.
Due to the voltage waveform different from (2), the pixel electrode 1 (i,
k), 1 (i, k + 1), 1 (i + 1, k), and 1
It is also possible to change the driving order of (i + 1, k + 1).

【0142】また、本実施例の変形例として以下のよう
な構成が考えられる。 (1)第1の変形例 アクティブマトリクス型液晶表示装置を、図8(1)に
示す如く、画素電極をM×2Nまたは2N+1(M,N
は任意の正整数)のマトリクス状に配置して、3Nまた
は3N+2本の走査ライン8−1〜8−3Nまたは3N
+2の内、走査方向の第i番目(i=1〜2Nまたは2
N+1の奇数)の表示ラインに対して、走査ライン8−
x及び8−x+1(xは3i/2以下の最大の整数)を
割り当て、M/2本のデータライン6−1〜6−M/2
の内、任意のデータライン6−jに接続される第1のT
FTゲートF1及び第2のTFTゲートF2を、それぞ
れ走査ライン8−x及び8−x+1に独立に接続し、ま
た、走査方向の第i+1番目の表示ラインに対して走査
ライン8−x+1及び8−x+2を割り当て、任意のデ
ータライン6−jに接続される第3のTFTゲートF3
及び第4のTFTゲートF4を、それぞれ走査ライン8
−x+1及び8−x+2に独立に接続して、4個の表示
画素を構成する。
Further, the following configuration can be considered as a modified example of this embodiment. (1) First Modification As shown in FIG. 8 (1), an active matrix liquid crystal display device has pixel electrodes of M × 2N or 2N + 1 (M, N).
Is an arbitrary positive integer) and 3N or 3N + 2 scanning lines 8-1 to 8-3N or 3N
Of +2, i-th in the scanning direction (i = 1 to 2N or 2)
Scan line 8− for an N + 1 odd number display line
x and 8-x + 1 (x is a maximum integer not larger than 3i / 2) are allocated, and M / 2 data lines 6-1 to 6-M / 2 are allocated.
Of the first T connected to any data line 6-j
The FT gate F1 and the second TFT gate F2 are independently connected to the scan lines 8-x and 8-x + 1, respectively, and the scan lines 8-x + 1 and 8-- for the (i + 1) th display line in the scan direction. a third TFT gate F3 assigned x + 2 and connected to any data line 6-j
And the fourth TFT gate F4 to the scanning line 8 respectively.
Independently connected to -x + 1 and 8-x + 2, four display pixels are formed.

【0143】図8(2)に示すタイミングチャートを参
照して動作を説明する。先ず、走査ライン8−x及び8
−x+1を選択電圧とすると共に、データライン6−1
〜6−M/2に第i番目の表示ラインの奇数ラインデー
タを印加し、第i番目の表示ラインの奇数番目の画素電
極1(i,k)に映像信号が印加される。次に、走査ラ
イン8−x+1及び8−x+2を選択電圧とすると共
に、データライン6−1〜6−M/2に第i+1番目の
表示ラインの奇数ラインデータを印加し、第i+1番目
の表示ラインの奇数番目の画素電極1(i+1,k)に
映像信号が印加される。次に、走査ライン8−xを選択
電圧とすると共に、データライン6−1〜6−M/2に
第i番目の表示ラインの偶数ラインデータを印加し、第
i番目の表示ラインの偶数番目の画素電極1(i,k+
1)に映像信号が印加される。更に、走査ライン8−x
+1を選択電圧とすると共に、データライン6−1〜6
−M/2に第i+1番目の表示ラインの偶数ラインデー
タを印加し、第i+1番目の表示ラインの偶数番目の画
素電極1(i+1,k+1)に映像信号が印加される。
The operation will be described with reference to the timing chart shown in FIG. First, scan lines 8-x and 8
-X + 1 is used as the selection voltage, and the data line 6-1
6-M / 2, the odd line data of the i-th display line is applied, and the video signal is applied to the odd-numbered pixel electrode 1 (i, k) of the i-th display line. Next, the scan lines 8-x + 1 and 8-x + 2 are set to selection voltages, and the odd line data of the (i + 1) th display line is applied to the data lines 6-1 to 6-M / 2 to display the (i + 1) th display. A video signal is applied to the odd-numbered pixel electrode 1 (i + 1, k) of the line. Next, the scan line 8-x is set to a selection voltage, and the even line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, and the even-numbered line of the i-th display line is applied. Pixel electrode 1 (i, k +
A video signal is applied to 1). Furthermore, scan line 8-x
+1 is used as a selection voltage, and the data lines 6-1 to 6
The even-numbered line data of the (i + 1) th display line is applied to −M / 2, and the video signal is applied to the even-numbered pixel electrode 1 (i + 1, k + 1) of the (i + 1) th display line.

【0144】尚、アクティブマトリクス型液晶表示装置
を、データライン6−jに対して左右対象とした構成で
も、同様な制御方法により駆動できる。また、図8
(2)とは異なる電圧波形により、画素電極1(i,
k)、1(i,k+1)、1(i+1,k)、及び1
(i+1,k+1)の駆動順序を変更することも可能で
ある。 (2)第2の変形例 アクティブマトリクス型液晶表示装置を、図9(1)に
示す如く、画素電極をM×2Nまたは2N+1(M,N
は任意の正整数)のマトリクス状に配置して、3Nまた
は3N+2本の走査ライン8−1〜8−3Nまたは3N
+2の内、走査方向の第i番目(i=1〜2Nまたは2
N+1の奇数)の表示ラインに対して走査ライン8−x
及び8−x+1(xは3i/2以下の最大の整数)を割
り当て、M/2本のデータライン6−1〜6−M/2の
内、任意のデータライン6−jと奇数番目の画素電極1
(i,k)間で走査ライン8−xに第1のTFTゲート
F1を、奇数番目の画素電極1(i,k)と偶数番目の
画素電極1(i,k+1)間で走査ライン8−x+1に
第2のTFTゲートF2を、それぞれ独立に接続し、ま
た、走査方向の第i+1番目の表示ラインに対して走査
ライン8−x+1及び8−x+2を割り当て、任意のデ
ータライン6−jと奇数番目の画素電極1(i+1,
k)間で走査ライン8−x+2に第3のTFTゲートF
3を、奇数番目の画素電極1(i+1,k)と偶数番目
の画素電極1(i+1,k+1)間で走査ライン8−x
+1に第4のTFTゲートF4を、それぞれ独立に接続
して、4個の表示画素を構成する。
The active matrix type liquid crystal display device can be driven by the same control method even if it is arranged symmetrically with respect to the data line 6-j. Also, FIG.
Due to the voltage waveform different from (2), the pixel electrode 1 (i,
k), 1 (i, k + 1), 1 (i + 1, k), and 1
It is also possible to change the driving order of (i + 1, k + 1). (2) Second Modification As shown in FIG. 9A, the active matrix type liquid crystal display device has pixel electrodes of M × 2N or 2N + 1 (M, N).
Is an arbitrary positive integer) and 3N or 3N + 2 scanning lines 8-1 to 8-3N or 3N
Of +2, i-th in the scanning direction (i = 1 to 2N or 2)
Scan line 8-x for (N + 1 odd number) display lines
And 8-x + 1 (x is a maximum integer equal to or smaller than 3i / 2) are allocated, and an arbitrary data line 6-j and an odd-numbered pixel among M / 2 data lines 6-1 to 6-M / 2 are allocated. Electrode 1
The first TFT gate F1 is provided on the scan line 8-x between (i, k), and the scan line 8- is provided between the odd-numbered pixel electrode 1 (i, k) and the even-numbered pixel electrode 1 (i, k + 1). The second TFT gate F2 is independently connected to x + 1, and the scanning lines 8-x + 1 and 8-x + 2 are assigned to the (i + 1) th display line in the scanning direction, and the arbitrary data lines 6-j and 6-j. Odd-numbered pixel electrode 1 (i + 1,
k), the third TFT gate F is connected to the scan line 8-x + 2.
3 is a scan line 8-x between the odd-numbered pixel electrode 1 (i + 1, k) and the even-numbered pixel electrode 1 (i + 1, k + 1).
The fourth TFT gate F4 is independently connected to +1 to form four display pixels.

【0145】図9(2)に示すタイミングチャートを参
照して動作を説明する。先ず、走査ライン8−x及び8
−x+1を選択電圧とすると共に、データライン6−1
〜6−M/2に第i番目の表示ラインの偶数ラインデー
タを印加し、第i番目の表示ラインの偶数番目の画素電
極1(i,k+1)に映像信号が印加される。次に、走
査ライン8−x+1及び8−x+2を選択電圧とすると
共に、データライン6−1〜6−M/2に第i+1番目
の表示ラインの偶数ラインデータを印加し、第i+1番
目の表示ラインの偶数番目の画素電極1(i+1,k+
1)に映像信号が印加される。次に、走査ライン8−x
を選択電圧とすると共に、データライン6−1〜6−M
/2に第i番目の表示ラインの奇数ラインデータを印加
し、第i番目の表示ラインの奇数番目の画素電極1
(i,k)に映像信号が印加される。更に、走査ライン
8−x+2を選択電圧とすると共に、データライン6−
1〜6−M/2に第i+1番目の表示ラインの奇数ライ
ンデータを印加し、第i+1番目の表示ラインの奇数番
目の画素電極1(i+1,k)に映像信号が印加され
る。
The operation will be described with reference to the timing chart shown in FIG. First, scan lines 8-x and 8
-X + 1 is used as the selection voltage, and the data line 6-1
The even-numbered line data of the i-th display line is applied to .about.6-M / 2, and the video signal is applied to the even-numbered pixel electrode 1 (i, k + 1) of the i-th display line. Next, the scan lines 8-x + 1 and 8-x + 2 are set to selection voltages, and the even line data of the (i + 1) th display line is applied to the data lines 6-1 to 6-M / 2 to display the (i + 1) th display. Even-numbered pixel electrodes 1 (i + 1, k +
A video signal is applied to 1). Next, scan line 8-x
As the selection voltage, and the data lines 6-1 to 6-M
The odd-numbered line data of the i-th display line is applied to / 2 and the odd-numbered pixel electrode 1 of the i-th display line is applied.
A video signal is applied to (i, k). Further, the scan line 8-x + 2 is set to the selection voltage, and the data line 6-
The odd line data of the (i + 1) th display line is applied to 1 to 6-M / 2, and the video signal is applied to the odd pixel electrode 1 (i + 1, k) of the (i + 1) th display line.

【0146】尚、アクティブマトリクス型液晶表示装置
を、データライン6−jに対して左右対象とした構成で
も、走査ライン8−x+1に対して上下対象とした構成
でも、同様な制御方法により駆動できる。また、図9
(2)とは異なる電圧波形により、画素電極1(i,
k)、1(i,k+1)、1(i+1,k)、及び1
(i+1,k+1)の駆動順序を変更することも可能で
ある。 (3)第3の変形例 アクティブマトリクス型液晶表示装置を、図10(1)
に示す如く、画素電極をM×2Nまたは2N+1(M,
Nは任意の正整数)のマトリクス状に配置して、3Nま
たは3N+2本の走査ライン8−1〜8−3Nまたは3
N+2の内、走査方向の第i番目(i=1〜2Nまたは
2N+1の奇数)の表示ラインに対して走査ライン8−
x及び8−x+1(xは3i/2以下の最大の整数)を
割り当て、M/2本のデータライン6−1〜6−M/2
の内、任意のデータライン6−jと奇数番目の画素電極
1(i,k)間で走査ライン8−xに第1のTFTゲー
トF1を、奇数番目の画素電極1(i,k)と偶数番目
の画素電極1(i,k+1)間で走査ライン8−x+1
に第2のTFTゲートF2を、それぞれ独立に接続し、
また、走査方向の第i+1番目の表示ラインに対して走
査ライン8−x+1及び8−x+2割り当て、任意のデ
ータライン6−jと奇数番目の画素電極1(i+1,
k)間で走査ライン8−x+1に第3のTFTゲートF
3を、奇数番目の画素電極1(i+1,k)と偶数番目
の画素電極1(i+1,k+1)間で走査ライン8−x
+2に第4のTFTゲートF4を、それぞれ独立に接続
して、4個の表示画素を構成する。
It should be noted that the active matrix type liquid crystal display device can be driven by a similar control method regardless of whether it is symmetrical with respect to the data line 6-j or vertically with respect to the scanning line 8-x + 1. .. Also, FIG.
Due to the voltage waveform different from (2), the pixel electrode 1 (i,
k), 1 (i, k + 1), 1 (i + 1, k), and 1
It is also possible to change the driving order of (i + 1, k + 1). (3) Third Modified Example An active matrix liquid crystal display device is shown in FIG.
, The pixel electrode is M × 2N or 2N + 1 (M,
N is an arbitrary positive integer) and arranged in a matrix of 3N or 3N + 2 scanning lines 8-1 to 8-3N or 3
Of N + 2, the scan line 8− for the i-th (i = 1 to 2N or an odd number of 2N + 1) display line in the scan direction
x and 8-x + 1 (x is a maximum integer not larger than 3i / 2) are allocated, and M / 2 data lines 6-1 to 6-M / 2 are allocated.
Among the data lines 6-j and the odd-numbered pixel electrodes 1 (i, k), the first TFT gate F1 is connected to the scan line 8-x and the odd-numbered pixel electrodes 1 (i, k) are connected. Scan line 8-x + 1 between even-numbered pixel electrodes 1 (i, k + 1)
The second TFT gate F2 is independently connected to
Further, scanning lines 8-x + 1 and 8-x + 2 are assigned to the (i + 1) th display line in the scanning direction, an arbitrary data line 6-j and an odd-numbered pixel electrode 1 (i + 1,
k), the third TFT gate F is connected to the scan line 8-x + 1.
3 is a scan line 8-x between the odd-numbered pixel electrode 1 (i + 1, k) and the even-numbered pixel electrode 1 (i + 1, k + 1).
The fourth TFT gate F4 is independently connected to +2 to form four display pixels.

【0147】図10(2)に示すタイミングチャートを
参照して動作を説明する。先ず、走査ライン8−x及び
8−x+1を選択電圧とすると共に、データライン6−
1〜6−M/2に第i番目の表示ラインの偶数ラインデ
ータを印加し、第i番目の表示ラインの偶数番目の画素
電極1(i,k+1)に映像信号が印加される。次に、
走査ライン8−x+1及び8−x+2を選択電圧とする
と共に、データライン6−1〜6−M/2に第i+1番
目の表示ラインの偶数ラインデータを印加し、第i+1
番目の表示ラインの偶数番目の画素電極1(i+1,k
+1)に映像信号が印加される。次に、走査ライン8−
x+1を選択電圧とすると共に、データライン6−1〜
6−M/2に第i+1番目の表示ラインの奇数ラインデ
ータを印加し、第i+1番目の表示ラインの奇数番目の
画素電極1(i+1,k)に映像信号が印加される。更
に、走査ライン8−xを選択電圧とすると共に、データ
ライン6−1〜6−M/2に第i番目の表示ラインの奇
数ラインデータを印加し、第i番目の表示ラインの奇数
番目の画素電極1(i,k)に映像信号が印加される。
The operation will be described with reference to the timing chart shown in FIG. First, the scan lines 8-x and 8-x + 1 are set to the selection voltage, and the data lines 6-
The even-numbered line data of the i-th display line is applied to 1 to 6-M / 2, and the video signal is applied to the even-numbered pixel electrode 1 (i, k + 1) of the i-th display line. next,
The scan lines 8-x + 1 and 8-x + 2 are set to selection voltages, and the even line data of the (i + 1) th display line is applied to the data lines 6-1 to 6-M / 2, and the (i + 1) th display line is applied.
Even-numbered pixel electrode 1 (i + 1, k) of the th display line
The video signal is applied to (+1). Next, scan line 8-
x + 1 is used as a selection voltage and data lines 6-1 to 6-1
The odd-numbered line data of the (i + 1) th display line is applied to 6-M / 2, and the video signal is applied to the odd-numbered pixel electrode 1 (i + 1, k) of the (i + 1) th display line. Further, the scan line 8-x is set to a selection voltage, and the odd line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, and the odd-numbered data of the i-th display line is applied. A video signal is applied to the pixel electrode 1 (i, k).

【0148】尚、アクティブマトリクス型液晶表示装置
を、データライン6−jに対して左右対象とした構成で
も、同様な制御方法により駆動できる。また、図10
(2)とは異なる電圧波形により、画素電極1(i,
k)、1(i,k+1)、1(i+1,k)、及び1
(i+1,k+1)の駆動順序を変更することも可能で
ある。 (4)第4の変形例 上記実施例、並びに第1、第2、及び第3の変形例にお
いて、図11(1)に示す如く、第1、第2、第3及び
または第4のTFTゲートF1、F2、F3、及びまた
はF4を、2個のTFTゲートを並列接続して構成す
る。
The active matrix type liquid crystal display device can be driven by a similar control method even if it is arranged symmetrically with respect to the data lines 6-j. In addition, FIG.
Due to the voltage waveform different from (2), the pixel electrode 1 (i,
k), 1 (i, k + 1), 1 (i + 1, k), and 1
It is also possible to change the driving order of (i + 1, k + 1). (4) Fourth Modification In the above-described embodiment and the first, second, and third modifications, as shown in FIG. 11 (1), the first, second, third, and / or fourth TFTs are used. The gates F1, F2, F3, and / or F4 are configured by connecting two TFT gates in parallel.

【0149】図11(2)に示すタイミングチャートを
参照して動作を説明する。先ず、走査ライン8−x及び
8−x+1(xは表示ラインをx番目とすると、3i/
2以下の最大の整数)を選択電圧とすると共に、データ
ライン6−1〜6−M/2に第i番目の表示ラインの偶
数ラインデータを印加し、第i番目の表示ラインの偶数
番目の画素電極1(i,k+1)に映像信号が印加され
る。次に、走査ライン8−x+1及び8−x+2を選択
電圧とすると共に、データライン6−1〜6−M/2に
第i+1番目の表示ラインの偶数ラインデータを印加
し、第i+1番目の表示ラインの偶数番目の画素電極1
(i+1,k+1)に映像信号が印加される。次に、走
査ライン8−x+1を選択電圧とすると共に、データラ
イン6−1〜6−M/2に第i番目の表示ラインの奇数
ラインデータを印加し、第i番目の表示ラインの奇数番
目の画素電極1(i,k)に映像信号が印加される。更
に、走査ライン8−x+2を選択電圧とすると共に、デ
ータライン6−1〜6−M/2に第i+1番目の表示ラ
インの奇数ラインデータを印加し、第i+1番目の表示
ラインの奇数番目の画素電極1(i+1,k)に映像信
号が印加される。
The operation will be described with reference to the timing chart shown in FIG. 11 (2). First, scan lines 8-x and 8-x + 1 (where x is the x-th display line, 3i /
(The maximum integer less than or equal to 2) is used as the selection voltage, and even line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, and the even-numbered data of the i-th display line is applied. A video signal is applied to the pixel electrode 1 (i, k + 1). Next, the scan lines 8-x + 1 and 8-x + 2 are set to selection voltages, and the even line data of the (i + 1) th display line is applied to the data lines 6-1 to 6-M / 2 to display the (i + 1) th display. Even-numbered pixel electrode 1 of the line
The video signal is applied to (i + 1, k + 1). Next, the scan line 8-x + 1 is set to a selection voltage, and the odd line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, and the odd-numbered data of the i-th display line is applied. An image signal is applied to the pixel electrode 1 (i, k) of the. Further, the scan line 8-x + 2 is set to a selection voltage, and the odd line data of the (i + 1) th display line is applied to the data lines 6-1 to 6-M / 2, so that the odd line of the (i + 1) th display line is selected. A video signal is applied to the pixel electrode 1 (i + 1, k).

【0150】本変形例では、TFTゲートの冗長構成に
なりながら、並列につながれたTFTゲートに欠陥が無
い場合には、より大きな電流を液晶セルに供給できるの
で、高速な駆動が可能となる。
In this modified example, when the TFT gates connected in parallel have no defect while the TFT gates have a redundant structure, a larger current can be supplied to the liquid crystal cell, which enables high-speed driving.

【0151】尚、アクティブマトリクス型液晶表示装置
を、データライン6−jに対して左右対象とした構成で
も、同様な制御方法により駆動できる。また、図11
(2)とは異なる電圧波形により、画素電極1(i,
k)、1(i,k+1)、1(i+1,k)、及び1
(i+1,k+1)の駆動順序を変更することも可能で
ある。
Even if the active matrix type liquid crystal display device is arranged symmetrically with respect to the data line 6-j, it can be driven by the same control method. In addition, FIG.
Due to the voltage waveform different from (2), the pixel electrode 1 (i,
k), 1 (i, k + 1), 1 (i + 1, k), and 1
It is also possible to change the driving order of (i + 1, k + 1).

【0152】[0152]

【発明の効果】以上説明したように、第1、第2、第
3、第4、及び第5の特徴のアクティブマトリクス型液
晶表示装置によれば、アクティブマトリクス回路構成に
おいて、走査方向の1表示ラインを2本の走査ラインで
構成すると共に、同一のデータラインに接続された2個
のTFTゲートを2本の走査ラインに独立に接続して、
2個の表示画素を構成し、2本の走査ラインを時分割で
駆動して表示を行なうこととしたので、駆動回路数が走
査電極側で2倍になるものの、データ電極側で2分の1
になり、全体として約4分の3に減少させることがで
き、また、接続ピッチをデータ電極側で2倍とすること
ができ、結果として、低コストで回路とパネル端子電極
の接続が容易なアクティブマトリクス型液晶表示装置を
提供することができる。
As described above, according to the active matrix type liquid crystal display device having the first, second, third, fourth and fifth characteristics, one display in the scanning direction is provided in the active matrix circuit configuration. The line is composed of two scanning lines, and two TFT gates connected to the same data line are independently connected to the two scanning lines,
Since two display pixels are configured and two scanning lines are driven by time division for display, the number of driving circuits is doubled on the scanning electrode side but halved on the data electrode side. 1
Therefore, it is possible to reduce the total amount to about 3/4, and the connection pitch can be doubled on the data electrode side. As a result, the circuit and the panel terminal electrode can be easily connected at low cost. An active matrix liquid crystal display device can be provided.

【0153】また、本発明の第1及び第2の特徴のアク
ティブマトリクス型液晶表示装置の駆動回路によれば、
制御手段により、任意の表示ラインに対する2本の走査
ラインを1水平走査期間内に時分割に駆動するよう走査
電極ドライバを制御し、一方の走査ラインの駆動期間中
はデータラインに奇数ラインデータまたは偶数ラインデ
ータを、他方の走査ラインの駆動期間中はデータライン
に偶数ラインデータまたは奇数ラインデータを印加する
ようデータ電極ドライバを制御するか、或いは、1垂直
走査期間を第1の期間及び第2の期間に分け、第1の期
間には、データラインに奇数ラインデータまたは偶数ラ
インデータを印加して、各表示ラインに対して一方の走
査ラインのみを順に駆動し、第2の期間には、データラ
インに偶数ラインデータまたは奇数ラインデータを印加
して、各表示ラインに対して他方の走査ラインのみを順
に駆動するようデータ電極ドライバ及び走査電極ドライ
バを制御することとしたので、駆動回路数を減少させる
ことができ、低コストのアクティブマトリクス型液晶表
示装置の駆動回路を提供することができる。
Further, according to the drive circuit of the active matrix type liquid crystal display device of the first and second features of the present invention,
The control means controls the scan electrode driver so as to drive two scan lines for an arbitrary display line in a time-divisional manner within one horizontal scan period, and during the drive period of one scan line, odd line data or The data electrode driver is controlled to apply even line data and even line data or odd line data to the data line during the driving period of the other scanning line, or one vertical scanning period is applied to the first period and the second period. In the first period, odd-numbered line data or even-numbered line data is applied to the data lines to drive only one scanning line in sequence for each display line, and in the second period, Apply even line data or odd line data to the data lines to drive only the other scan line sequentially for each display line. Since it was decided to control the data electrode driver and the scan electrode driver, it is possible to reduce the number of drive circuits, it is possible to provide a driving circuit of an active matrix type liquid crystal display device of low cost.

【0154】また、本発明の第6、第7、第8、及び第
9の特徴のアクティブマトリクス型液晶表示装置によれ
ば、N×Mのアクティブマトリクス回路構成において、
走査方向の1表示ラインに対して第1走査ライン及び第
2走査ラインの2本ずつ割り当て、各表示ラインにおい
て、任意のデータラインに第1のTFTゲート及び第2
のTFTゲートを直列に接続すると共に、各TFTゲー
トがそれぞれ第1走査ライン及び第2走査ラインに独立
に接続して構成し、第1走査ライン及び第2走査ライン
を、それぞれルートN本ずつのグループに分けて、各グ
ループを共通接続することとし、第1走査ラインのグル
ープの1つと第2走査ラインのグループの1つが時分割
に選択され、第1走査ライン及び第2走査ラインの双方
が同時に選択された表示ライン上の画素電極に表示デー
タを書き込み、線順次走査して表示することとしたの
で、ルートN個の出力ドライバを備える2個の走査電極
ドライバの構成により、出力ドライバ数を大幅に低減で
き、低コストなアクティブマトリクス型液晶表示装置を
提供することができる。
According to the active matrix type liquid crystal display device of the sixth, seventh, eighth and ninth features of the present invention, in the N × M active matrix circuit configuration,
Two first scanning lines and two second scanning lines are assigned to one display line in the scanning direction, and the first TFT gate and the second TFT line are assigned to arbitrary data lines in each display line.
Of the TFT gates are connected in series, and each TFT gate is independently connected to the first scanning line and the second scanning line, respectively, and the first scanning line and the second scanning line are respectively formed by N routes. The groups are divided into groups, and the groups are commonly connected. One of the groups of the first scanning lines and one of the groups of the second scanning lines are selected in a time division manner, and both the first scanning lines and the second scanning lines are selected. Since the display data is written to the pixel electrodes on the display lines selected at the same time and line-sequential scanning is performed, the number of output drivers is reduced by the configuration of the two scan electrode drivers having the N output drivers in the route. It is possible to provide an active matrix type liquid crystal display device that can be significantly reduced in cost and is low in cost.

【0155】また、本発明の第3の特徴のアクティブマ
トリクス型液晶表示装置の駆動回路によれば、制御手段
により、第1走査ラインのグループの1つと第2走査ラ
インのグループの1つが時分割に駆動するよう第1走査
電極ドライバ及び第2走査電極ドライバを制御し、第1
走査ライン及び第2走査ラインの双方が同時に選択され
た表示ライン上の画素電極に表示データを印加するよう
データ電極ドライバを制御することとしたので、走査電
極ドライバの出力ドライバ数を大幅に低減でき、低コス
トなアクティブマトリクス型液晶表示装置の駆動回路を
提供することができる。
Further, according to the drive circuit of the active matrix type liquid crystal display device of the third feature of the present invention, one of the group of the first scanning line and one of the group of the second scanning line are time-divided by the control means. The first scan electrode driver and the second scan electrode driver are controlled to be driven to
Since the data electrode driver is controlled so as to apply the display data to the pixel electrode on the display line in which both the scanning line and the second scanning line are simultaneously selected, the number of output drivers of the scanning electrode driver can be significantly reduced. A low-cost drive circuit for an active matrix liquid crystal display device can be provided.

【0156】本発明の第10の特徴のアクティブマトリ
クス型液晶表示装置、及び第4の特徴のアクティブマト
リクス型液晶表示装置の駆動回路によれば、共通接続さ
れる第1走査ライン及び第2走査ラインの各グループの
配線を、表示パネル基板上に設けることにより、表示パ
ネル基板と駆動回路の接続点数を大幅に減らすことがで
きる。
According to the drive circuit of the active matrix type liquid crystal display device having the tenth characteristic of the present invention and the drive circuit of the active matrix type liquid crystal display device having the fourth characteristic, the first scanning line and the second scanning line which are commonly connected. By providing the wiring of each group on the display panel substrate, the number of connection points between the display panel substrate and the drive circuit can be significantly reduced.

【0157】本発明の第11の特徴のアクティブマトリ
クス型液晶表示装置、及び第5の特徴のアクティブマト
リクス型液晶表示装置の駆動回路によれば、共通接続さ
れる第1走査ライン及び第2走査ラインの各グループの
配線を、駆動回路基板上に設けることにより、表示パネ
ル基板内部での配線クロスオーバーが無くなり、表示パ
ネルの歩留りが向上する。
According to the drive circuit of the active matrix type liquid crystal display device of the eleventh feature and the active matrix type liquid crystal display device of the fifth feature of the present invention, the first scan line and the second scan line which are commonly connected. By providing the wiring of each group on the drive circuit board, the wiring crossover inside the display panel board is eliminated, and the yield of the display panel is improved.

【0158】また、本発明の第12及び第13の特徴の
アクティブマトリクス型液晶表示装置、並びに第6及び
第7の特徴のアクティブマトリクス型液晶表示装置の駆
動回路によれば、N×Mのアクティブマトリクス回路構
成において、走査方向の1表示ラインに対して2本ずつ
割り当て、各表示ラインにおいて、任意のデータライン
に第1のTFTゲート及び第2のTFTゲートを直列に
接続すると共に、各TFTゲートをそれぞれ1表示ライ
ンに対して割り当てられた2本の走査ラインに独立に接
続して、1個の表示画素を構成し、走査電極ドライバの
ドライバ出力(O1,E1,O2,E2,…,OL,E
L)を、走査ラインの奇数番目に対しては、ドライバ出
力の奇数番目の出力(O1,O2,…,OL)を順に接
続し、走査ラインの偶数番目に対しては、ドライバ出力
の偶数番目の出力(E1,E2,…,EL)を1周期毎
に2つずらしながら(E1,E2,…,EL,E3,
…,EL,E5,…)接続し、制御手段により、第i番
目の走査ライン及び第i+1番目の走査ラインの双方が
同時に選択された第i番目の表示ライン上の画素電極に
表示データを印加するようデータ電極ドライバ2を制御
することとしたので、N本の表示ラインに対して2×
(ルートN)個のドライバ出力を備える走査電極ドライ
バを構成すればよく、ドライバ出力数を大幅に低減で
き、低コストなアクティブマトリクス型液晶表示装置及
びその駆動回路を提供することができる。
According to the active matrix type liquid crystal display device of the twelfth and thirteenth features of the present invention and the drive circuit of the active matrix type liquid crystal display device of the sixth and seventh features, N × M actives are provided. In the matrix circuit configuration, two lines are assigned to one display line in the scanning direction, and in each display line, the first TFT gate and the second TFT gate are connected in series to an arbitrary data line, and each TFT gate is connected. Are independently connected to two scan lines assigned to one display line to form one display pixel, and the driver output (O1, E1, O2, E2, ..., OL of the scan electrode driver is formed. , E
L) is connected to odd-numbered output lines (O1, O2, ..., OL) of driver outputs in order for odd-numbered scan lines, and even-numbered driver outputs for even-numbered scan lines. , (EL) while shifting the output (E1, E2, ..., EL) by two for each cycle (E1, E2, ..., EL, E3,
, EL, E5, ...), and the display means applies the display data to the pixel electrode on the i-th display line in which both the i-th scanning line and the i + 1-th scanning line are simultaneously selected by the control means. Since the data electrode driver 2 is controlled so as to perform 2 × for N display lines.
A scan electrode driver having (root N) driver outputs may be configured, the number of driver outputs can be significantly reduced, and a low-cost active matrix liquid crystal display device and its drive circuit can be provided.

【0159】本発明の第12及び第13の特徴のアクテ
ィブマトリクス型液晶表示装置、並びに第6及び第8の
特徴のアクティブマトリクス型液晶表示装置の駆動回路
によれば、走査電極ドライバのドライバ出力を、第i番
目の走査ライン及び第i+1番目の走査ラインに、ドラ
イバ出力から異なる2出力の組み合わせの内1つずつを
接続し、制御手段により、第i番目の走査ライン及び第
i+1番目の走査ラインの双方が同時に選択された第i
番目の表示ライン上の画素電極に表示データを印加する
ようデータ電極ドライバを制御することとしたので、走
査電極ドライバのドライバ出力数を大幅に低減でき、低
コストなアクティブマトリクス型液晶表示装置及びその
駆動回路を提供することができる。
According to the active matrix type liquid crystal display device of the twelfth and thirteenth features of the present invention, and the drive circuit of the active matrix type liquid crystal display device of the sixth and eighth features, the driver output of the scan electrode driver can be obtained. , The i-th scanning line and the (i + 1) -th scanning line are each connected to one of a combination of two different outputs from the driver output, and the control means controls the i-th scanning line and the (i + 1) -th scanning line. Both i are selected simultaneously
Since the data electrode driver is controlled so as to apply the display data to the pixel electrode on the th display line, the number of driver outputs of the scan electrode driver can be significantly reduced, and the low-cost active matrix liquid crystal display device and its A driving circuit can be provided.

【0160】また、本発明の第14、第15、第16、
第17、第18、第19、及び第20の特徴のアクティ
ブマトリクス型液晶表示装置、並びに第9及び第10の
特徴のアクティブマトリクス型液晶表示装置の駆動回路
によれば、N×Mのアクティブマトリクス回路構成にお
いて、走査方向の1表示ラインに対して走査ラインを2
本ずつ割り当て、任意のデータラインに接続される第1
のTFTゲート及び第2のTFTゲートを、1表示ライ
ンに対して割り当てられた2本の走査ラインに独立に接
続し、またデータラインに接続される第3のTFTゲー
トを、一方の走査ラインに独立に接続するか、或いは第
2のTFTゲートを第i番目の走査ラインに、第1のT
FTゲートを第i+1番目の走査ラインにそれぞれ接続
して、2個の表示画素を構成し、制御手段により、所定
のタイミングで、第i番目の走査ライン及び第i+1番
目の走査ラインに選択電圧を印加し、次のタイミング
で、第i番目の走査ラインに選択電圧を、第i+1番目
の走査ラインに非選択電圧をそれぞれ印加し、更に次の
タイミングで、第i番目の走査ラインに非選択電圧を印
加するという一連の動作を、iの昇順に繰り返すよう走
査電極ドライバを制御することとしたので、表示ライン
上の2個の画素電極がTFTゲートを介して1本のデー
タラインに接続されてデータラインを従来の半分とし、
データ電極ドライバのドライバ出力数を半分にすること
ができ、低コストなアクティブマトリクス型液晶表示装
置及びその駆動回路を提供することができる。
In addition, the fourteenth, fifteenth, sixteenth,
According to the active matrix type liquid crystal display device having the seventeenth, eighteenth, nineteenth and twentieth features and the drive circuit of the active matrix type liquid crystal display device having the ninth and tenth features, an N × M active matrix In the circuit configuration, two scan lines are provided for one display line in the scan direction.
First assigned to each book and connected to any data line
The TFT gate and the second TFT gate of are independently connected to the two scanning lines assigned to one display line, and the third TFT gate connected to the data line is connected to one scanning line. Independently, or by connecting the second TFT gate to the i-th scan line and the first T-gate.
The FT gate is connected to the (i + 1) th scanning line to form two display pixels, and the control unit applies the selection voltage to the ith scanning line and the (i + 1) th scanning line at a predetermined timing. Then, at the next timing, the selection voltage is applied to the i-th scanning line and the non-selection voltage is applied to the (i + 1) -th scanning line, and at the next timing, the non-selection voltage is applied to the i-th scanning line. Since the scan electrode driver is controlled so as to repeat the series of operations for applying the voltage in the ascending order of i, two pixel electrodes on the display line are connected to one data line via the TFT gate. The data line is half of the conventional one,
The number of driver outputs of the data electrode driver can be halved, and a low-cost active matrix type liquid crystal display device and its drive circuit can be provided.

【0161】本発明の第18の特徴のアクティブマトリ
クス型液晶表示装置によれば、第1のTFTトランジス
タまたは第2のTFTトランジスタを、走査ライン上に
構成することとしたので、TFTゲートを構成する面積
を小さくすることができ、画素電極を大きくとることが
できる。
According to the active matrix type liquid crystal display device of the eighteenth aspect of the present invention, since the first TFT transistor or the second TFT transistor is formed on the scanning line, the TFT gate is formed. The area can be reduced and the pixel electrode can be enlarged.

【0162】本発明の第19の特徴のアクティブマトリ
クス型液晶表示装置によれば、第3のTFTトランジス
タと画素電極の間に、制御端子を第i番目の走査ライン
に接続した第4のTFTゲートを構成することとしたの
で、全ての画素電極に対して2つのTFTゲートが接続
されることになり、書き込みの特性を均一にすることが
できる。
According to the active matrix type liquid crystal display device of the nineteenth feature of the present invention, the fourth TFT gate having the control terminal connected to the i-th scanning line is provided between the third TFT transistor and the pixel electrode. Therefore, the two TFT gates are connected to all the pixel electrodes, and the writing characteristics can be made uniform.

【0163】また、本発明の第21の特徴のアクティブ
マトリクス型液晶表示装置によれば、2Nまたは2N+
1×Mのアクティブマトリクス回路構成において、走査
方向の第i番目の表示ラインに対してx番目及びx+1
番目(xは3i/2以下の最大の整数)の2本の走査ラ
インを割り当て、任意のデータライン6−jに接続され
る第1のTFTゲート及び第2のTFTゲートを、それ
ぞれx番目及びx+1番目の走査ラインに独立に接続
し、また、走査方向の第i+1番目の表示ラインに対し
てx+1番目及びx+2番目の走査ラインを割り当て、
任意のデータラインに接続される第3のTFTゲート及
び第4のTFTゲートを、それぞれx+2番目及びx+
1番目の走査ラインに独立に接続して、4個の表示画素
を構成することとしたので、2本の表示ライン上の4個
の画素電極がTFTゲートを介して1本のデータライン
に接続されており、データラインを従来の半分とし、デ
ータ電極ドライバのドライバ出力数を半分にすることが
でき、低コストなアクティブマトリクス型液晶表示装置
を提供することができる。
According to the active matrix type liquid crystal display device of the twenty-first feature of the present invention, 2N or 2N +
In the 1 × M active matrix circuit configuration, the x-th and x + 1-th display lines with respect to the i-th display line in the scanning direction.
The first TFT gate and the second TFT gate connected to an arbitrary data line 6-j are assigned x-th and x-th and x-th and x-th and x-th and 2nd scan lines, respectively. independently connected to the (x + 1) th scan line, and assigning (x + 1) th and (x + 2) th scan lines to the (i + 1) th display line in the scanning direction,
The third TFT gate and the fourth TFT gate connected to an arbitrary data line are respectively the x + 2nd and the x + th,
Since it was decided to independently connect to the first scan line to form four display pixels, four pixel electrodes on two display lines are connected to one data line via the TFT gate. Therefore, the number of data lines can be halved and the number of driver outputs of the data electrode driver can be halved, and a low-cost active matrix type liquid crystal display device can be provided.

【0164】本発明の第22の特徴のアクティブマトリ
クス型液晶表示装置によれば、2Nまたは2N+1×M
のアクティブマトリクス回路構成において、走査方向の
第i番目の表示ラインに対してx番目及びx+1番目
(xは3i/2以下の最大の整数)の2本の走査ライン
を割り当て、任意のデータライン6−jに接続される第
1のTFTゲート及び第2のTFTゲートを、それぞれ
x目及びx+1番目の走査ラインに独立に接続し、ま
た、走査方向の第i+1番目の表示ラインに対してx+
1番目及びx+2番目の走査ラインを割り当て、任意の
データラインに接続される第3のTFTゲート及び第4
のTFTゲートを、それぞれx+1番目及びx+2番目
の走査ラインに独立に接続して、4個の表示画素を構成
することとしたので、2本の表示ライン上の4個の画素
電極がTFTゲートを介して1本のデータラインに接続
されており、データラインを従来の半分とし、データ電
極ドライバのドライバ出力数を半分にすることができ、
低コストなアクティブマトリクス型液晶表示装置を提供
することができる。
According to the active matrix type liquid crystal display device of the 22nd feature of the present invention, 2N or 2N + 1 × M
In the active matrix circuit configuration, the two scan lines of the x-th and the x + 1-th (x is a maximum integer of 3i / 2 or less) are allocated to the i-th display line in the scanning direction, and the arbitrary data line 6 The first TFT gate and the second TFT gate connected to −j are independently connected to the x-th and the (x + 1) th scanning lines, respectively, and x + with respect to the (i + 1) th display line in the scanning direction.
The first and x + 2th scan lines are allocated, and the third TFT gate and the fourth TFT gate are connected to arbitrary data lines.
The four TFTs are independently connected to the x + 1th scan line and the x + 2nd scan line to form four display pixels. Therefore, the four pixel electrodes on the two display lines form the TFT gates. It is connected to one data line through the data line, the data line can be halved and the number of driver outputs of the data electrode driver can be halved.
A low-cost active matrix liquid crystal display device can be provided.

【0165】本発明の第23の特徴のアクティブマトリ
クス型液晶表示装置によれば、2Nまたは2N+1×M
のアクティブマトリクス回路構成において、走査方向の
第i番目の表示ラインに対してx番目及びx+1番目の
2本の走査ラインを割り当て、任意のデータライン及び
x番目(xは3i/2以下の最大の整数)の走査ライン
に第1のTFTゲートを、奇数番目の画素電極と偶数番
目の画素電極間でx+1番目の走査ラインに第2のTF
Tゲートを、それぞれ独立に接続し、また、走査方向の
第i+1番目の表示ラインに対してx+1番目及びx+
2番目の走査ラインを割り当て、任意のデータライン及
びx+2番目の走査ラインに第3のTFTゲートを、奇
数番目の画素電極と偶数番目の画素電極間でx+1番目
の走査ラインに第4のTFTゲートを、それぞれ独立に
接続して、4個の表示画素を構成することとしたので、
2本の表示ライン上の4個の画素電極がTFTゲートを
介して1本のデータラインに接続されており、データラ
インを従来の半分とし、データ電極ドライバのドライバ
出力数を半分にすることができ、低コストなアクティブ
マトリクス型液晶表示装置を提供することができる。
According to the active matrix type liquid crystal display device of the 23rd feature of the present invention, 2N or 2N + 1 × M
In the active matrix circuit configuration, the two scan lines of xth and x + 1th are allocated to the i-th display line in the scanning direction, and any data line and x-th (x is the maximum of 3i / 2 or less) (Integer) scan line, the first TFT gate, and the second TF on the (x + 1) th scan line between the odd-numbered pixel electrode and the even-numbered pixel electrode.
The T gates are independently connected to each other, and x + 1th and x + th with respect to the (i + 1) th display line in the scanning direction.
The second scan line is assigned, the third TFT gate is provided on an arbitrary data line and the x + 2th scan line, and the fourth TFT gate is provided on the x + 1th scan line between the odd-numbered pixel electrode and the even-numbered pixel electrode. Since they are independently connected to form four display pixels,
Four pixel electrodes on two display lines are connected to one data line via a TFT gate, and the data line can be halved and the number of driver outputs of the data electrode driver can be halved. It is possible to provide a low-cost active matrix liquid crystal display device.

【0166】本発明の第24の特徴のアクティブマトリ
クス型液晶表示装置によれば、2Nまたは2N+1×M
のアクティブマトリクス回路構成において、走査方向の
第i番目の表示ラインに対してx番目及びx+1番目
(xは3i/2以下の最大の整数)の2本の走査ライン
を割り当て、任意のデータライン及びx番目の走査ライ
ンに第1のTFTゲートを、奇数番目の画素電極と偶数
番目の画素電極間でx+1番目の走査ラインに第2のT
FTゲートを、それぞれ独立に接続し、また、走査方向
の第i+1番目の表示ラインに対してx+1番目及びx
+2番目の走査ラインを割り当て、任意のデータライン
及びx+1番目の走査ラインに第3のTFTゲートを、
奇数番目の画素電極と偶数番目の画素電極間でx+2番
目の走査ラインに第4のTFTゲートを、それぞれ独立
に接続して、4個の表示画素を構成する事としたので、
2本の表示ライン上の4個の画素電極がTFTゲートを
介して1本のデータラインに接続されており、データラ
インを従来の半分とし、データ電極ドライバのドライバ
出力数を半分にすることができ、低コストなアクティブ
マトリクス型液晶表示装置を提供することができる。
According to the active matrix type liquid crystal display device of the twenty-fourth feature of the present invention, 2N or 2N + 1 × M.
In the active matrix circuit configuration, the x-th and x + 1-th (x is a maximum integer of 3i / 2 or less) two scan lines are assigned to the i-th display line in the scan direction, and an arbitrary data line and The first TFT gate is provided on the x-th scanning line, and the second TFT gate is provided on the x + 1-th scanning line between the odd-numbered pixel electrode and the even-numbered pixel electrode.
The FT gates are connected to each other independently, and the x + 1th and xth display lines are connected to the (i + 1) th display line in the scanning direction.
The + 2nd scan line is assigned, and the third TFT gate is assigned to an arbitrary data line and the x + 1th scan line.
Since the fourth TFT gates are independently connected to the x + 2th scanning line between the odd-numbered pixel electrodes and the even-numbered pixel electrodes to configure four display pixels,
Four pixel electrodes on two display lines are connected to one data line via a TFT gate, and the data line can be halved and the number of driver outputs of the data electrode driver can be halved. It is possible to provide a low-cost active matrix liquid crystal display device.

【0167】本発明の第25の特徴のアクティブマトリ
クス型液晶表示装置によれば、第1、第2、第3及びま
たは第4のTFTゲートF1、F2、F3、及びまたは
F4を、2個のTFTゲートを並列接続して構成するこ
ととしたので、TFTゲートの冗長構成になりながら、
並列につながれたTFTゲートに欠陥が無い場合には、
より大きな電流を液晶セルに供給できるので、高速な駆
動が可能となる。
According to the active matrix type liquid crystal display device of the twenty-fifth feature of the present invention, the first, second, third and / or fourth TFT gates F1, F2, F3 and / or F4 are provided as two TFT gates. Since it is decided to connect the TFT gates in parallel, it becomes a redundant configuration of the TFT gates.
If there are no defects in the TFT gates connected in parallel,
Since a larger current can be supplied to the liquid crystal cell, high speed driving becomes possible.

【0168】また、本発明の第21、第22、第23、
第24、第25、及び第26の特徴のアクティブマトリ
クス型液晶表示装置、並びに第11の特徴のアクティブ
マトリクス型液晶表示装置の駆動回路によれば、制御手
段によって、第x番目の走査ライン及び第x+1番目の
走査ラインの双方が同時に選択された第i番目の表示ラ
イン上の画素電極に表示データを印加するようデータ電
極ドライバを制御することとしたので、データ電極ドラ
イバのドライバ出力数を低減させることができ、低コス
トなアクティブマトリクス型液晶表示装置及びその駆動
装置を提供することができる。
In addition, the 21st, 22nd, 23rd, and
According to the active matrix type liquid crystal display device having the twenty-fourth, twenty-fifth and twenty-sixth features and the drive circuit for the active matrix type liquid crystal display device having the eleventh feature, the control means controls the x-th scanning line and the thirtieth scanning line. Since the data electrode driver is controlled so as to apply the display data to the pixel electrode on the i-th display line in which both the x + 1th scanning lines are simultaneously selected, the number of driver outputs of the data electrode driver is reduced. Thus, it is possible to provide a low-cost active matrix liquid crystal display device and its driving device.

【0169】更に、本発明のアクティブマトリクス型液
晶表示装置では、カラー表示を行なう場合には、画素電
極として、横方向に赤画素電極、緑画素電極、及び青画
素電極を順に配列して1カラー画素を構成することとし
たので、カラー表示に対応できる。
Further, in the active matrix type liquid crystal display device of the present invention, when performing color display, red pixel electrodes, green pixel electrodes, and blue pixel electrodes are sequentially arranged in the lateral direction as pixel electrodes to form one color. Since the pixel is configured, color display can be supported.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明(請求項1、2、3、4、または5)の
原理説明図である。
FIG. 1 is an explanatory view of the principle of the present invention (claim 1, 2, 3, 4, or 5).

【図2】本発明(請求項8、9、19、または11)の
原理説明図である。
FIG. 2 is a diagram illustrating the principle of the present invention (claims 8, 9, 19 or 11).

【図3】本発明(請求項15または16)の原理説明図
である。
FIG. 3 is an explanatory view of the principle of the present invention (claim 15 or 16).

【図4】本発明(請求項20または21)の原理説明図
である。
FIG. 4 is a diagram illustrating the principle of the present invention (claim 20 or 21).

【図5】本発明の原理説明図であり、図5(1)は請求
項22または23に、図5(2)は請求項24に、図5
(3)は請求項25にそれぞれ対応する。
5A and 5B are explanatory views of the principle of the present invention. FIG. 5A is claim 22 or 23, FIG. 5B is claim 24, and FIG.
(3) corresponds to claim 25, respectively.

【図6】本発明(請求項20、21、22、23、2
4、または25)の作用説明図である。
6] The present invention (claims 20, 21, 22, 23, 2)
4 or 25) is an explanatory diagram of the operation of

【図7】図7(1)は本発明(請求項29)の原理説明
図、図7(2)は作用説明図である。
FIG. 7 (1) is a principle explanatory view of the present invention (claim 29), and FIG. 7 (2) is an operation explanatory view.

【図8】図8(1)は本発明(請求項30)の原理説明
図、図8(2)は作用説明図である。
FIG. 8 (1) is a principle explanatory view of the present invention (claim 30), and FIG. 8 (2) is an operation explanatory view.

【図9】図9(1)は本発明(請求項31)の原理説明
図、図9(2)は作用説明図である。
9 (1) is an explanatory view of the principle of the present invention (claim 31), and FIG. 9 (2) is an explanatory view of operation.

【図10】図10(1)は本発明(請求項32)の原理
説明図、図10(2)は作用説明図である。
FIG. 10 (1) is a principle explanatory view of the present invention (claim 32), and FIG. 10 (2) is an operation explanatory view.

【図11】図11(1)は本発明(請求項33)の原理
説明図、図11(2)は作用説明図である。
FIG. 11 (1) is a principle explanatory view of the present invention (claim 33), and FIG. 11 (2) is an operation explanatory view.

【図12】本発明の第1実施例及び第2実施例に係るア
クティブマトリクス型液晶表示装置及びその駆動回路の
構成図である。
FIG. 12 is a configuration diagram of an active matrix type liquid crystal display device and a driving circuit thereof according to first and second embodiments of the present invention.

【図13】第1実施例の動作を説明するタイミングチャ
ートである。
FIG. 13 is a timing chart illustrating the operation of the first embodiment.

【図14】第1実施例の動作を説明するタイミングチャ
ートである。
FIG. 14 is a timing chart illustrating the operation of the first embodiment.

【図15】第2実施例の動作を説明するタイミングチャ
ートである。
FIG. 15 is a timing chart illustrating the operation of the second embodiment.

【図16】第2実施例の動作を説明するタイミングチャ
ートである。
FIG. 16 is a timing chart illustrating the operation of the second embodiment.

【図17】従来例と第1及び第2実施例のアクティブマ
トリクス型液晶表示装置の回路数及びコストの比較図で
ある。
FIG. 17 is a comparison diagram of the number of circuits and the costs of the active matrix type liquid crystal display devices of the conventional example and the first and second examples.

【図18】本発明の第3実施例に係るアクティブマトリ
クス型液晶表示装置及びその駆動回路の構成図である。
FIG. 18 is a configuration diagram of an active matrix liquid crystal display device and a drive circuit thereof according to a third embodiment of the present invention.

【図19】第3実施例の動作説明図である。FIG. 19 is an operation explanatory diagram of the third embodiment.

【図20】第3実施例の動作を説明するタイミングチャ
ートである。
FIG. 20 is a timing chart illustrating the operation of the third embodiment.

【図21】第3実施例の実装配線図である。FIG. 21 is a mounting wiring diagram of the third embodiment.

【図22】第3実施例の実装配線図である。FIG. 22 is a mounting wiring diagram of the third embodiment.

【図23】本発明の第4実施例に係るアクティブマトリ
クス型液晶表示装置及びその駆動回路の構成図である。
FIG. 23 is a configuration diagram of an active matrix liquid crystal display device and a drive circuit thereof according to a fourth embodiment of the present invention.

【図24】第4実施例の動作を説明するタイミングチャ
ートである。
FIG. 24 is a timing chart explaining the operation of the fourth embodiment.

【図25】本発明の第5実施例に係るアクティブマトリ
クス型液晶表示装置及びその駆動回路の構成図である。
FIG. 25 is a configuration diagram of an active matrix liquid crystal display device and a drive circuit thereof according to a fifth embodiment of the present invention.

【図26】第5実施例の動作を説明するタイミングチャ
ートである。
FIG. 26 is a timing chart illustrating the operation of the fifth embodiment.

【図27】本発明の第6実施例に係るアクティブマトリ
クス型液晶表示装置及びその駆動回路の構成図である。
FIG. 27 is a configuration diagram of an active matrix liquid crystal display device and a drive circuit thereof according to a sixth embodiment of the present invention.

【図28】第6実施例の動作を説明するタイミングチャ
ートである。
FIG. 28 is a timing chart illustrating the operation of the sixth embodiment.

【図29】本発明の第7実施例に係るアクティブマトリ
クス型液晶表示装置及びその駆動回路の構成図である。
FIG. 29 is a configuration diagram of an active matrix liquid crystal display device and a drive circuit thereof according to a seventh embodiment of the present invention.

【図30】従来のアクティブマトリクス型液晶表示装置
及びその駆動回路の構成図である。
FIG. 30 is a configuration diagram of a conventional active matrix type liquid crystal display device and its drive circuit.

【符号の説明】[Explanation of symbols]

1,101…液晶表示パネル 2,102…(第1)データ電極ドライバ 3…(第2)データ電極ドライバ 4,104…(第1)走査電極ドライバ 5…(第2)走査電極ドライバ 6,6−1,…,6−j,…6−M/2,6−M/2+
1,…,6−M…データライン 8,8−1,…,8−i,8−i+1,8−i+2,
…,8−N,8−N+1,…,8−2N…走査ライン 10,11…走査ラインのグループ 15…データ処理回路 16…タイミング発生回路(制御手段) 1(i,k),1(i,k+1),1(i+1,k),
1(i+1,k+1)…画素電極 R…赤画素電極 G…緑画素電極 B…青画素電極 T,T1,T2,G1,G2,Q1,Q2,P1〜P
4,F1〜F4…TFTゲート Da1〜Da4,Db1〜Db4…出力ドライバ Rdata,Gdata,Bdata…データ信号 DATA…入力データ Hsync…水平同期信号 Vsync…垂直同期信号 Scon,Scon1,Scon2…走査ドライバ制御
信号 Dcon…データドライバ制御信号 CLK…クロック SI1,SI2…シフト入力 OE1,OE2…出力イネーブル信号
1, 101 ... Liquid crystal display panel 2, 102 ... (First) data electrode driver 3 ... (Second) data electrode driver 4, 104 ... (First) scan electrode driver 5 ... (Second) scan electrode driver 6, 6 -1, ..., 6-j, ... 6-M / 2, 6-M / 2 +
1, ..., 6-M ... Data lines 8, 8-1, ..., 8-i, 8-i + 1, 8-i + 2
..., 8-N, 8-N + 1, ..., 8-2N ... Scan lines 10, 11 ... Scan line group 15 ... Data processing circuit 16 ... Timing generating circuit (control means) 1 (i, k), 1 (i , K + 1), 1 (i + 1, k),
1 (i + 1, k + 1) ... Pixel electrode R ... Red pixel electrode G ... Green pixel electrode B ... Blue pixel electrode T, T1, T2, G1, G2, Q1, Q2, P1-P
4, F1 to F4 ... TFT gates Da1 to Da4, Db1 to Db4 ... Output drivers Rdata, Gdata, Bdata ... Data signals DATA ... Input data Hsync ... Horizontal sync signals Vsync ... Vertical sync signals Scon, Scon1, Scon2 ... Scan driver control signals Dcon ... Data driver control signal CLK ... Clock SI1, SI2 ... Shift input OE1, OE2 ... Output enable signal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小田 政美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 星屋 隆之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 村上 浩 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 糸数 昌史 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Masami Oda, 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa, within Fujitsu Limited (72) Hiroshi Murakami, 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa, within Fujitsu Limited

Claims (35)

【特許請求の範囲】[Claims] 【請求項1】 画素電極をM×N(M,Nは任意の正整
数)のマトリクス状に配置して成るアクティブマトリク
ス型液晶表示装置であって、 走査方向の1表示ラインに対して2本ずつ割り当てられ
る2N本の走査ライン(8−1〜8−2N)と、M/2
本のデータライン(6−1〜6−M/2)と、各表示ラ
インにおいて、任意のデータラインと一方の走査ライン
に接続される第1のTFTゲート(G1)と、前記デー
タラインと他方の走査ラインに接続される第2のTFT
ゲート(G2)とを有することを特徴とするアクティブ
マトリクス型液晶表示装置。
1. An active matrix type liquid crystal display device comprising pixel electrodes arranged in a matrix of M × N (M and N are arbitrary positive integers), wherein two lines are provided for one display line in the scanning direction. 2N scan lines (8-1 to 8-2N), which are assigned to each, and M / 2
Data lines (6-1 to 6-M / 2), a first TFT gate (G1) connected to an arbitrary data line and one scanning line in each display line, the data line and the other Second TFT connected to the scan line of
An active matrix type liquid crystal display device having a gate (G2).
【請求項2】 任意の表示ラインに対する2本の走査ラ
イン(8−i及び8−i+1;i=1〜2N)は、それ
ぞれ時分割で駆動されることを特徴とする請求項1に記
載のアクティブマトリクス型液晶表示装置。
2. The two scan lines (8-i and 8-i + 1; i = 1 to 2N) for an arbitrary display line are driven in a time-division manner, respectively. Active matrix liquid crystal display device.
【請求項3】 前記第1のTFTゲート(G1)は走査
方向に対して偶数または奇数番目の画素電極に接続さ
れ、前記第2のTFTゲート(G2)は走査方向に対し
て奇数または偶数番目の画素電極に接続され、 1走査ライン分の表示データは、奇数番目の画素電極に
対応した奇数ラインデータと、偶数番目の画素電極に対
応した偶数ラインデータとに分割され、 任意の表示ラインに対する2本の走査ライン(8−i及
び8−i+1)は、1水平走査期間内に時分割に駆動さ
れ、前記一方の走査ライン(8−i)の駆動期間中は前
記データライン(6−1〜6−M/2)に奇数ラインデ
ータまたは偶数ラインデータが、前記他方の走査ライン
(8−i+1)の駆動期間中は前記データライン(6−
1〜6−M/2)に偶数ラインデータまたは奇数ライン
データが印加されることを特徴とする請求項1または2
に記載のアクティブマトリクス型液晶表示装置。
3. The first TFT gate (G1) is connected to an even or odd pixel electrode in the scanning direction, and the second TFT gate (G2) is an odd or even pixel electrode in the scanning direction. The display data for one scanning line is divided into odd line data corresponding to the odd-numbered pixel electrodes and even line data corresponding to the even-numbered pixel electrodes. The two scan lines (8-i and 8-i + 1) are driven in a time division manner within one horizontal scan period, and the data line (6-1) is driven during the drive period of the one scan line (8-i). 6-M / 2), the odd-numbered line data or the even-numbered line data is stored in the data line (6--) during the driving period of the other scanning line (8-i + 1).
1 to 6-M / 2), even line data or odd line data is applied.
The active matrix liquid crystal display device according to item 1.
【請求項4】 前記第1のTFTゲート(G1)は走査
方向に対して偶数または奇数番目の画素電極に接続さ
れ、前記第2のTFTゲート(G2)は走査方向に対し
て奇数または偶数番目の画素電極に接続され、 1走査ライン分の表示データは、奇数番目の画素電極に
対応した奇数ラインデータと、偶数番目の画素電極に対
応した偶数ラインデータとに分割され、 1垂直走査期間を第1の期間及び第2の期間に分け、 前記第1の期間には、前記データライン(6−1〜6−
M/2)に奇数ラインデータまたは偶数ラインデータが
印加され、各表示ラインに対して一方の走査ライン(8
−i)のみが順に駆動され、前記第2の期間には、前記
データライン(6−1〜6−M/2)に偶数ラインデー
タまたは奇数ラインデータが印加され、各表示ラインに
対して他方の走査ライン(8−i+1)のみが順に駆動
されることを特徴とする請求項1または2に記載のアク
ティブマトリクス型液晶表示装置。
4. The first TFT gate (G1) is connected to even or odd pixel electrodes in the scanning direction, and the second TFT gate (G2) is odd or even pixels in the scanning direction. The display data for one scanning line is divided into odd line data corresponding to the odd pixel electrodes and even line data corresponding to the even pixel electrodes. The data lines (6-1 to 6-) are divided into a first period and a second period.
Odd line data or even line data is applied to (M / 2), and one scan line (8
-I) is sequentially driven, and even line data or odd line data is applied to the data lines (6-1 to 6-M / 2) during the second period, and the other is applied to each display line. 3. The active matrix type liquid crystal display device according to claim 1, wherein only the scanning line (8-i + 1) of (1) is sequentially driven.
【請求項5】 前記画素電極(1(i,j);i=1〜
N,j=1〜M)は、赤画素電極(R)、緑画素電極
(G)、或いは青画素電極(B)であって、横方向に赤
画素電極(R)、緑画素電極(G)、及び青画素電極
(B)を順に配列して1カラー画素を構成し、カラー表
示することを特徴とする請求項1、2、3、または4に
記載のアクティブマトリクス型液晶表示装置。
5. The pixel electrode (1 (i, j); i = 1 to 1)
N, j = 1 to M) is a red pixel electrode (R), a green pixel electrode (G), or a blue pixel electrode (B), and the red pixel electrode (R) and the green pixel electrode (G) are arranged in the horizontal direction. ), And a blue pixel electrode (B) are sequentially arranged to form one color pixel for color display, and the active matrix type liquid crystal display device according to claim 1.
【請求項6】 請求項1、2、3、または5に記載のア
クティブマトリクス型液晶表示装置を駆動するアクティ
ブマトリクス型液晶表示装置の駆動回路であって、 1走査ライン分の表示データを、奇数番目の画素電極に
対応した奇数ラインデータと、偶数番目の画素電極に対
応した偶数ラインデータとに分割して出力するデータ処
理回路(15)と、2N本の走査ライン(8−1〜8−
2N)を駆動する走査電極ドライバ(4)と、M/2本
のデータライン(6−1〜6−M/2)を駆動するデー
タ電極ドライバ(2及び3)と、 任意の表示ラインに対する2本の走査ライン(8−i及
び8−i+1;i=1〜2N)を1水平走査期間内に時
分割に駆動するよう前記走査電極ドライバ(4)を制御
し、前記一方の走査ライン(8−i)の駆動期間中は前
記データライン(6−1〜6−M/2)に奇数ラインデ
ータまたは偶数ラインデータを、前記他方の走査ライン
(8−i+1)の駆動期間中は前記データライン(6−
1〜6−M/2)に偶数ラインデータまたは奇数ライン
データを印加するよう前記データ電極ドライバ(2及び
3)を制御する制御手段(16)とを有することを特徴
とするアクティブマトリクス型液晶表示装置の駆動回
路。
6. A drive circuit of an active matrix type liquid crystal display device for driving the active matrix type liquid crystal display device according to claim 1, wherein the display data for one scanning line is an odd number. A data processing circuit (15) for dividing and outputting odd line data corresponding to the even-numbered pixel electrode and even line data corresponding to the even-numbered pixel electrode, and 2N scanning lines (8-1 to 8-
2N), a scan electrode driver (4), a data electrode driver (2 and 3) that drives M / 2 data lines (6-1 to 6-M / 2), and 2 for any display line. The scan electrode driver (4) is controlled to drive book scan lines (8-i and 8-i + 1; i = 1 to 2N) in a time division manner within one horizontal scan period, and the one scan line (8 -I) during the driving period, the data lines (6-1 to 6-M / 2) are supplied with odd line data or even line data, and during the driving period of the other scan line (8-i + 1), the data lines are driven. (6-
1-6-M / 2), and a control means (16) for controlling the data electrode drivers (2 and 3) so as to apply even line data or odd line data to the active matrix type liquid crystal display. Device drive circuit.
【請求項7】 請求項1、2、4、または5に記載のア
クティブマトリクス型液晶表示装置を駆動するアクティ
ブマトリクス型液晶表示装置の駆動回路であって、 1走査ライン分の表示データを、奇数番目の画素電極に
対応した奇数ラインデータと、偶数番目の画素電極に対
応した偶数ラインデータとに分割して出力するデータ処
理回路(15)と、2N本の走査ライン(8−1〜8−
2N)を駆動する走査電極ドライバ(4)と、M/2本
のデータライン(6−1〜6−M/2)を駆動するデー
タ電極ドライバ(2及び3)と、 1垂直走査期間を第1の期間及び第2の期間に分け、前
記第1の期間には、前記データライン(6−1〜6−M
/2)に奇数ラインデータまたは偶数ラインデータを印
加して、各表示ラインに対して一方の走査ライン(8−
i;i=1〜2N)のみを順に駆動し、前記第2の期間
には、前記データライン(6−1〜6−M/2)に偶数
ラインデータまたは奇数ラインデータを印加して、各表
示ラインに対して他方の走査ライン(8−i+1)のみ
を順に駆動するよう前記データ電極ドライバ(2及び
3)及び走査電極ドライバ(4)を制御する制御手段
(16)とを有することを特徴とするアクティブマトリ
クス型液晶表示装置の駆動回路。
7. A drive circuit of an active matrix type liquid crystal display device for driving the active matrix type liquid crystal display device according to claim 1, wherein the display data for one scanning line is an odd number. A data processing circuit (15) for dividing and outputting odd line data corresponding to the even-numbered pixel electrode and even line data corresponding to the even-numbered pixel electrode, and 2N scanning lines (8-1 to 8-
2N), the scan electrode driver (4), the data electrode drivers (2 and 3) that drive M / 2 data lines (6-1 to 6-M / 2), and one vertical scanning period The data lines (6-1 to 6-M) are divided into a first period and a second period.
/ 2) is applied with odd line data or even line data, and one scan line (8-
i; i = 1 to 2N) are sequentially driven, and even line data or odd line data is applied to the data lines (6-1 to 6-M / 2) during the second period to A control means (16) for controlling the data electrode drivers (2 and 3) and the scan electrode driver (4) so as to sequentially drive only the other scan line (8-i + 1) with respect to the display line. A drive circuit for an active matrix liquid crystal display device.
【請求項8】 画素電極をM×N(M,Nは任意の正整
数)のマトリクス状に配置して成るアクティブマトリク
ス型液晶表示装置であって、 走査方向の1表示ラインに対して第1走査ライン(8−
1〜8−N)及び第2走査ライン(9−1〜9−N)の
2本ずつが割り当てられる2N本の走査ラインと、M本
のデータライン(6−1〜6−M)と、各表示ラインに
おいて、任意のデータラインと一方の走査ライン(8−
i;i=1〜N)に接続される第1のTFTゲート(T
1)と、前記第1のTFTゲート(T1)と他方の走査
ライン(9−i)に接続される第2のTFTゲート(T
2)とを有することを特徴とするアクティブマトリクス
型液晶表示装置。
8. An active matrix liquid crystal display device comprising pixel electrodes arranged in a matrix of M × N (M and N are arbitrary positive integers), wherein a first display line is provided for one display line in a scanning direction. Scan line (8-
1-8-N) and the second scanning line (9-1 to 9-N), 2N scanning lines to which each two are allocated, M data lines (6-1 to 6-M), In each display line, an arbitrary data line and one scanning line (8-
i; i = 1 to N) connected to the first TFT gate (T
1) and the second TFT gate (T1) connected to the first TFT gate (T1) and the other scanning line (9-i).
2) An active matrix liquid crystal display device comprising:
【請求項9】 前記N本の第1走査ライン(8−1〜8
−N)及び第2走査ライン(9−1〜9−N)は、それ
ぞれN1/2 本ずつのグループに分けられて、各グループ
は共通接続されることを特徴とする請求項8に記載のア
クティブマトリクス型液晶表示装置。
9. The N first scan lines (8-1 to 8)
-N) and the second scan line (9-1 to 9-N) are divided into N1 / 2 groups, and the groups are commonly connected. Active matrix liquid crystal display device.
【請求項10】 前記第1走査ライン(8−1〜8−
N)のグループの1つと前記第2走査ライン(9−1〜
9−N)のグループの1つが時分割に選択され、前記第
1走査ライン(8−i)及び第2走査ライン(9−i)
の双方が同時に選択された表示ライン上の画素電極(1
(i,j);j=1〜M)に表示データを書き込み、線
順次走査して表示することを特徴とする請求項9に記載
のアクティブマトリクス型液晶表示装置。
10. The first scan lines (8-1 to 8--)
N) and the second scan line (9-1 to 9-1).
9-N), one of the groups is selected in time division, and the first scan line (8-i) and the second scan line (9-i) are selected.
Of the pixel electrodes (1
10. The active matrix liquid crystal display device according to claim 9, wherein display data is written in (i, j); j = 1 to M) and line-sequential scanning is performed for display.
【請求項11】 前記画素電極(1(i,j);i=1
〜N,j=1〜M)は、赤画素電極(R)、緑画素電極
(G)、或いは青画素電極(B)であって、横方向に赤
画素電極(R)、緑画素電極(G)、及び青画素電極
(B)を順に配列して1カラー画素を構成し、カラー表
示することを特徴とする請求項8、9、または10に記
載のアクティブマトリクス型液晶表示装置。
11. The pixel electrode (1 (i, j); i = 1
To N, j = 1 to M) are the red pixel electrode (R), the green pixel electrode (G), or the blue pixel electrode (B), and the red pixel electrode (R) and the green pixel electrode ( 11. The active matrix type liquid crystal display device according to claim 8, wherein G) and the blue pixel electrode (B) are sequentially arranged to form one color pixel for color display.
【請求項12】 請求項8、9、10、または11に記
載のアクティブマトリクス型液晶表示装置を駆動するア
クティブマトリクス型液晶表示装置の駆動回路であっ
て、 前記第1走査ライン(8−1〜8−N)或いは第1走査
ラインの各グループを駆動する第1走査電極ドライバ
(4)と、前記第2走査ライン(9−1〜9−N)或い
は第2走査ラインの各グループを駆動する第2走査電極
ドライバ(5)と、M本のデータライン(6−1〜6−
M)を駆動するデータ電極ドライバ(2及び3)と、 前記第1走査ラインのグループの1つと前記第2走査ラ
インのグループの1つが時分割に駆動するよう前記第1
走査電極ドライバ(4)及び第2走査電極ドライバ
(5)を制御し、前記第1走査ライン(8−i;i=1
〜N)及び第2走査ライン(9−i)の双方が同時に選
択された表示ライン上の画素電極(1(i,j);j=
1〜M)に表示データを印加するよう前記データ電極ド
ライバ(2及び3)を制御する制御手段(16)とを有
することを特徴とするアクティブマトリクス型液晶表示
装置の駆動回路。
12. A drive circuit of an active matrix type liquid crystal display device for driving the active matrix type liquid crystal display device according to claim 8, 9, 10 or 11, wherein the first scanning line (8-1 to 8-1). 8-N) or the first scan electrode driver (4) for driving each group of the first scan lines and the second scan lines (9-1 to 9-N) or each group of the second scan lines. The second scan electrode driver 5 and the M data lines 6-1 to 6-.
M) driving data electrode drivers (2 and 3), the first scan line driving group and one of the second scanning line group driving units in a time division manner.
The scan electrode driver (4) and the second scan electrode driver (5) are controlled, and the first scan line (8-i; i = 1).
To N) and the second scan line (9-i) are simultaneously selected, the pixel electrode (1 (i, j); j =
1 to M), and a control means (16) for controlling the data electrode drivers (2 and 3) so as to apply display data to the active matrix type liquid crystal display device.
【請求項13】 前記共通接続される第1走査ライン
(8−1〜8−N)及び第2走査ライン(9−1〜9−
N)の各グループの配線は、表示パネル基板上に施され
ることを特徴とする請求項10、11、または12に記
載のアクティブマトリクス型液晶表示装置及びその駆動
回路。
13. The commonly connected first scan lines (8-1 to 8-N) and second scan lines (9-1 to 9-).
13. The active matrix type liquid crystal display device and the driving circuit thereof according to claim 10, 11 or 12, wherein the wiring of each group of N) is provided on the display panel substrate.
【請求項14】 前記共通接続される第1走査ライン
(8−1〜8−N)及び第2走査ライン(9−1〜9−
N)の各グループの配線は、駆動回路基板上に施される
ことを特徴とする請求項10、11、または12に記載
のアクティブマトリクス型液晶表示装置及びその駆動回
路。
14. The first scan lines (8-1 to 8-N) and the second scan lines (9-1 to 9-) that are commonly connected.
13. The active matrix type liquid crystal display device according to claim 10, wherein the wiring of each group of N) is formed on a drive circuit board, and a drive circuit thereof.
【請求項15】 画素電極をM×N(M,Nは任意の正
整数)のマトリクス状に配置して成るアクティブマトリ
クス型液晶表示装置であって、 N+1本の走査ライン(8−1〜8−N+1)と、M本
のデータライン(6−1〜6−M)とを有し、 走査方向の第i番目(i=1〜N)の表示ライン上の各
画素電極(1(i,j);j=1〜M)において、制御
端子を第i番目の走査ライン(8−i)に、一方の端子
をデータライン(6−j)に接続した第1のTFTゲー
ト(Q1)と、制御端子を第i+1番目の走査ライン
(8−i+1)に、一方の端子を該画素電極(1(i,
j))に、他方の端子を前記第1のTFTゲート(Q
1)の他方の端子に接続した第2のTFTゲート(Q
2)とを有することを特徴とするアクティブマトリクス
型液晶表示装置。
15. An active matrix liquid crystal display device comprising pixel electrodes arranged in a matrix of M × N (M and N are arbitrary positive integers), wherein N + 1 scanning lines (8-1 to 8-8) are provided. -N + 1) and M data lines (6-1 to 6-M), and each pixel electrode (1 (i, 1) on the i-th (i = 1 to N) display line in the scanning direction. j); j = 1 to M), the control terminal is connected to the i-th scanning line (8-i), and one terminal is connected to the data line (6-j) and the first TFT gate (Q1) is connected. , The control terminal to the (i + 1) th scanning line (8-i + 1), and one terminal to the pixel electrode (1 (i,
j)), the other terminal is connected to the first TFT gate (Q
The second TFT gate (Q) connected to the other terminal of 1)
2) An active matrix liquid crystal display device comprising:
【請求項16】 前記画素電極(1(i,j);i=1
〜N,j=1〜M)は、赤画素電極(R)、緑画素電極
(G)、或いは青画素電極(B)であって、横方向に赤
画素電極(R)、緑画素電極(G)、及び青画素電極
(B)を順に配列して1カラー画素を構成し、カラー表
示することを特徴とする請求項15に記載のアクティブ
マトリクス型液晶表示装置。
16. The pixel electrode (1 (i, j); i = 1
To N, j = 1 to M) are the red pixel electrode (R), the green pixel electrode (G), or the blue pixel electrode (B), and the red pixel electrode (R) and the green pixel electrode ( 16. The active matrix type liquid crystal display device according to claim 15, wherein G) and the blue pixel electrode (B) are sequentially arranged to form one color pixel for color display.
【請求項17】 請求項15または16に記載のアクテ
ィブマトリクス型液晶表示装置を駆動するアクティブマ
トリクス型液晶表示装置の駆動回路であって、 K(K<N+1)個のドライバ出力を備えて前記走査ラ
イン(8−1〜8−N+1)を駆動する走査電極ドライ
バ(4)と、M本のデータライン(6−1〜6−M)を
駆動するデータ電極ドライバ(2)と、 前記第i番目(i=1〜N)の走査ライン(8−i)及
び第i+1番目の走査ライン(8−i+1)の双方が同
時に選択された第i番目の表示ライン上の画素電極(1
(i,j);j=1〜M)に表示データを印加するよう
前記データ電極ドライバ(2)を制御する制御手段(1
6)とを有することを特徴とするアクティブマトリクス
型液晶表示装置の駆動回路。
17. A drive circuit of an active matrix liquid crystal display device for driving the active matrix liquid crystal display device according to claim 15, comprising K (K <N + 1) driver outputs. The scan electrode driver (4) for driving the lines (8-1 to 8-N + 1), the data electrode driver (2) for driving the M data lines (6-1 to 6-M), and the i-th Both the (i = 1 to N) scan line (8-i) and the (i + 1) th scan line (8-i + 1) are simultaneously selected, and the pixel electrode (1
Control means (1) for controlling the data electrode driver (2) to apply display data to (i, j); j = 1 to M).
6) A drive circuit for an active matrix type liquid crystal display device comprising:
【請求項18】 前記走査電極ドライバ(4)は、2L
(2L=K<N+1)個のドライバ出力(O1,E1,
O2,E2,…,OL,EL)を備え、前記走査ライン
(8−1〜8−N+1)の奇数番目に対しては、前記ド
ライバ出力の奇数番目の出力(O1,O2,…,OL)
を順に接続し、前記走査ライン(8−1〜8−N+1)
の偶数番目に対しては、前記ドライバ出力の偶数番目の
出力(E1,E2,…,EL)を1周期毎に2つずらし
ながら(E1,E2,…,EL,E3,…,EL,E
5,…)接続することを特徴とする請求項17に記載の
アクティブマトリクス型液晶表示装置の駆動回路。
18. The scan electrode driver (4) is 2L
(2L = K <N + 1) driver outputs (O1, E1,
O2, E2, ..., OL, EL), and for the odd number of the scan lines (8-1 to 8-N + 1), the odd number output (O1, O2, ..., OL) of the driver output.
Are sequentially connected, and the scan lines (8-1 to 8-N + 1) are connected.
, E1, E2, ..., EL) while shifting the even-numbered outputs (E1, E2, ..., EL) of the driver output every two cycles (E1, E2, ..., EL, E3 ,.
The driving circuit of the active matrix type liquid crystal display device according to claim 17, wherein the driving circuit is connected.
【請求項19】 前記走査電極ドライバ(4)は、2L
+1(2L+1=K<N+1)個のドライバ出力を備
え、前記走査ライン(8−1〜8−N+1)に対して、
第i番目(i=1〜N)の走査ライン(8−i)及び第
i+1番目の走査ライン(8−i+1)に2L+1個の
ドライバ出力から異なる2出力の組み合わせ((2L+
1)×2L/2個)の内、1つずつが接続されることを
特徴とする請求項17に記載のアクティブマトリクス型
液晶表示装置の駆動回路。
19. The scan electrode driver (4) is 2L.
+1 (2L + 1 = K <N + 1) driver outputs are provided, and for the scan lines (8-1 to 8-N + 1),
A combination of 2 outputs different from 2L + 1 driver outputs ((2L +) for the i-th (i = 1 to N) scan line (8-i) and the i + 1-th scan line (8-i + 1)
18. The drive circuit for an active matrix type liquid crystal display device according to claim 17, wherein one of each of 1) × 2L / 2) is connected.
【請求項20】 画素電極をM×N(M,Nは任意の正
整数)のマトリクス状に配置して成るアクティブマトリ
クス型液晶表示装置であって、 N+1本の走査ライン(8−1〜8−N+1)と、M/
2本のデータライン(6−1〜6−M/2)とを有し、 走査方向の第i番目(i=1〜N)の表示ライン上の奇
数番目の各画素電極(1(i,k);k=1〜Mの奇
数)において、制御端子を第i番目の走査ライン(8−
i)に、一方の端子をデータライン(6−j;jはk/
2+1以下の最大の整数)に接続した第1のTFTゲー
ト(P1)と、制御端子を第i+1番目の走査ライン
(8−i+1)に、一方の端子を該画素電極(1(i,
k))に、他方の端子を前記第1のTFTゲート(P
1)の他方の端子に接続した第2のTFTゲート(P
2)とを有し、 走査方向の第i番目の表示ライン上の偶数番目の各画素
電極(1(i,k+1))において、制御端子を第i番
目の走査ライン(8−i)に、一方の端子を該画素電極
(1(i,k+1))に、他方の端子をデータライン
(6−j)に接続した第3のTFTゲート(P3)を有
することを特徴とするアクティブマトリクス型液晶表示
装置。
20. An active matrix type liquid crystal display device comprising pixel electrodes arranged in a matrix of M × N (M and N are arbitrary positive integers), wherein N + 1 scanning lines (8-1 to 8-8). -N + 1) and M /
And two data lines (6-1 to 6-M / 2), and odd-numbered pixel electrodes (1 (i, i, 1) on the i-th (i = 1 to N) display line in the scanning direction. k); k = 1 to an odd number of M), the control terminal is connected to the i-th scanning line (8-
i), one terminal is connected to the data line (6-j; j is k /
The first TFT gate (P1) connected to a maximum integer of 2 + 1 or less), the control terminal to the (i + 1) th scanning line (8-i + 1), and one terminal to the pixel electrode (1 (i,
k)), and the other terminal to the first TFT gate (P
The second TFT gate (P) connected to the other terminal of 1)
2) and in each of the even-numbered pixel electrodes (1 (i, k + 1)) on the i-th display line in the scanning direction, the control terminal is set to the i-th scanning line (8-i), An active matrix liquid crystal having a third TFT gate (P3) having one terminal connected to the pixel electrode (1 (i, k + 1)) and the other terminal connected to the data line (6-j). Display device.
【請求項21】 画素電極をM×N(M,Nは任意の正
整数)のマトリクス状に配置して成るアクティブマトリ
クス型液晶表示装置であって、 N+1本の走査ライン(8−1〜8−N+1)と、M/
2+1本のデータライン(6−1〜6−M/2+1)と
を有し、 走査方向の第i番目(i=1〜N)の表示ライン上の偶
数番目の各画素電極(1(i,h);h=1〜Mの偶
数)において、制御端子を第i番目の走査ライン(8−
i)に、一方の端子をデータライン(6−j;j=h/
2+1)に接続した第1のTFTゲート(P1)と、制
御端子を第i+1番目の走査ライン(8−i+1)に、
一方の端子を該画素電極(1(i,h))に、他方の端
子を前記第1のTFTゲート(P1)の他方の端子に接
続した第2のTFTゲート(P2)とを有し、 走査方向の第i番目の表示ライン上の奇数番目の各画素
電極(1(i,h+1))において、制御端子を第i番
目の走査ライン(8−i)に、一方の端子を該画素電極
(1(i,h+1))に、他方の端子をデータライン
(6−j)に接続した第3のTFTゲート(P3)を有
することを特徴とするアクティブマトリクス型液晶表示
装置。
21. An active matrix liquid crystal display device comprising pixel electrodes arranged in a matrix of M × N (M and N are arbitrary positive integers), wherein N + 1 scanning lines (8-1 to 8-8). -N + 1) and M /
2 + 1 data lines (6-1 to 6-M / 2 + 1), and each even-numbered pixel electrode (1 (i, 1) on the i-th (i = 1 to N) display line in the scanning direction. h); h = 1 to even number of M), the control terminal is connected to the i-th scanning line (8-
i), one terminal is connected to the data line (6-j; j = h /
2 + 1) connected to the first TFT gate (P1) and the control terminal to the (i + 1) th scanning line (8-i + 1),
A second TFT gate (P2) having one terminal connected to the pixel electrode (1 (i, h)) and the other terminal connected to the other terminal of the first TFT gate (P1), In each odd-numbered pixel electrode (1 (i, h + 1)) on the i-th display line in the scanning direction, the control terminal is the i-th scanning line (8-i) and one terminal is the pixel electrode. An active matrix type liquid crystal display device characterized by having a third TFT gate (P3) having the other terminal connected to a data line (6-j) at (1 (i, h + 1)).
【請求項22】 画素電極をM×N(M,Nは任意の正
整数)のマトリクス状に配置して成るアクティブマトリ
クス型液晶表示装置であって、 N+1本の走査ライン(8−1〜8−N+1)と、M/
2本のデータライン(6−1〜6−M/2)とを有し、 走査方向の第i番目(i=1〜N)の表示ライン上の奇
数番目の各画素電極(1(i,k);k=1〜Mの奇
数)において、制御端子を第i+1番目の走査ライン
(8−i+1)に、一方の端子を該画素電極(1(i,
k))に接続した第2のTFTゲート(P2)と、制御
端子を第i+2番目の走査ライン(8−i+2)に、一
方の端子をデータライン(6−j;jはk/2+1以下
の最大の整数)に、他方の端子を前記第2のTFTゲー
ト(P2)の他方の端子に接続した第1のTFTゲート
(P1)とを有し、 走査方向の第i番目の表示ライン上の偶数番目の各画素
電極(1(i,k+1))において、制御端子を第i番
目の走査ライン(8−i)に、一方の端子を該画素電極
(1(i,k+1))に、他方の端子をデータライン
(6−j)に接続した第3のTFTゲート(P3)を有
することを特徴とするアクティブマトリクス型液晶表示
装置。
22. An active matrix liquid crystal display device comprising pixel electrodes arranged in a matrix of M × N (M and N are arbitrary positive integers), wherein N + 1 scanning lines (8-1 to 8-8). -N + 1) and M /
And two data lines (6-1 to 6-M / 2), and odd-numbered pixel electrodes (1 (i, i, 1) on the i-th (i = 1 to N) display line in the scanning direction. k); k = 1 to an odd number of M), the control terminal is the (i + 1) th scanning line (8-i + 1), and one terminal is the pixel electrode (1 (i,
k)) and a second TFT gate (P2) connected to the control terminal to the (i + 2) th scan line (8-i + 2), and one terminal to the data line (6-j; j is k / 2 + 1 or less). The first TFT gate (P1) having the other terminal connected to the other terminal of the second TFT gate (P2) on the i-th display line in the scanning direction. In each of the even-numbered pixel electrodes (1 (i, k + 1)), the control terminal is the i-th scanning line (8-i), one terminal is the pixel electrode (1 (i, k + 1)), and the other is the other. An active matrix type liquid crystal display device having a third TFT gate (P3) whose terminal is connected to a data line (6-j).
【請求項23】 画素電極をM×N(M,Nは任意の正
整数)のマトリクス状に配置して成るアクティブマトリ
クス型液晶表示装置であって、 N+1本の走査ライン(8−1〜8−N+1)と、M/
2+1本のデータライン(6−1〜6−M/2+1)と
を有し、 走査方向の第i番目(i=1〜N)の表示ライン上の偶
数番目の各画素電極(1(i,h);h=1〜Mの偶
数)において、制御端子を第i+1番目の走査ライン
(8−i+1)に、一方の端子を該画素電極(1(i,
h))に接続した第2のTFTゲート(P2)と、制御
端子を第i+2番目の走査ライン(8−i+2)に、一
方の端子をデータライン(6−j;j=h/2+1)
に、他方の端子を前記第2のTFTゲート(P2)の他
方の端子に接続した第1のTFTゲート(P1)とを有
し、 走査方向の第i番目の表示ライン上の偶数番目の各画素
電極(1(i,h+11))において、制御端子を第i
番目の走査ライン(8−i)に、一方の端子を該画素電
極(1(i,h+1))に、他方の端子をデータライン
(6−j)に接続した第3のTFTゲート(P3)を有
することを特徴とするアクティブマトリクス型液晶表示
装置。
23. An active matrix liquid crystal display device comprising pixel electrodes arranged in a matrix of M × N (M and N are arbitrary positive integers), wherein N + 1 scanning lines (8-1 to 8-8). -N + 1) and M /
2 + 1 data lines (6-1 to 6-M / 2 + 1), and each even-numbered pixel electrode (1 (i, 1) on the i-th (i = 1 to N) display line in the scanning direction. h); h = an even number from 1 to M, the control terminal is the (i + 1) th scanning line (8-i + 1), and one terminal is the pixel electrode (1 (i,
h)), and the second TFT gate (P2) connected to the control terminal, the control terminal to the (i + 2) th scan line (8-i + 2), and one terminal to the data line (6-j; j = h / 2 + 1).
And a first TFT gate (P1) having the other terminal connected to the other terminal of the second TFT gate (P2), and each of the even-numbered pixels on the i-th display line in the scanning direction. In the pixel electrode (1 (i, h + 11)), the control terminal is connected to the i-th
A third TFT gate (P3) in which one terminal is connected to the pixel electrode (1 (i, h + 1)) and the other terminal is connected to the data line (6-j) on the second scanning line (8-i). An active matrix type liquid crystal display device comprising:
【請求項24】 前記第1のTFTトランジスタ(P
1)または第2のTFTトランジスタ(P2)は、走査
ライン(8−i)上に構成されることを特徴とする請求
項20、21、22、または23に記載のアクティブマ
トリクス型液晶表示装置。
24. The first TFT transistor (P
24. The active matrix type liquid crystal display device according to claim 20, 21, 22, or 23, wherein 1) or the second TFT transistor (P2) is formed on a scanning line (8-i).
【請求項25】 前記第3のTFTトランジスタ(P
3)と該画素電極(1(i,k+1)または1(i,h
+1))の間に、制御端子を第i番目の走査ライン(8
−i)に接続した第4のTFTゲート(P4)を有する
ことを特徴とする請求項20、21、21、23、また
は24に記載のアクティブマトリクス型液晶表示装置。
25. The third TFT transistor (P
3) and the pixel electrode (1 (i, k + 1) or 1 (i, h)
+1)), the control terminal is connected to the i-th scan line (8
The active matrix type liquid crystal display device according to claim 20, 21, 21, 23 or 24, further comprising a fourth TFT gate (P4) connected to -i).
【請求項26】 前記画素電極(1(i,j);i=1
〜N,j=1〜M)は、赤画素電極(R)、緑画素電極
(G)、或いは青画素電極(B)であって、横方向に赤
画素電極(R)、緑画素電極(G)、及び青画素電極
(B)を順に配列して1カラー画素を構成し、カラー表
示することを特徴とする請求項20、21、22、2
3、24、または25に記載のアクティブマトリクス型
液晶表示装置。
26. The pixel electrode (1 (i, j); i = 1
To N, j = 1 to M) are the red pixel electrode (R), the green pixel electrode (G), or the blue pixel electrode (B), and the red pixel electrode (R) and the green pixel electrode ( The G) and the blue pixel electrode (B) are sequentially arranged to form one color pixel for color display.
The active matrix liquid crystal display device according to item 3, 24, or 25.
【請求項27】 請求項20、21、22、23、2
4、25、または26に記載のアクティブマトリクス型
液晶表示装置を駆動するアクティブマトリクス型液晶表
示装置の駆動回路であって、 前記走査ライン(8−1〜8−N+1)を駆動する走査
電極ドライバ(4)と、前記M/2またはM/2+1本
のデータライン(6−1〜6−M/2または6−M/2
+1)を駆動するデータ電極ドライバ(2)と、 所定のタイミングで、前記第i番目の走査ライン(8−
i)及び第i+1番目の走査ライン(8−i+1)に選
択電圧を印加し、次のタイミングで、前記第i番目の走
査ライン(8−i)に選択電圧を、前記第i+1番目の
走査ライン(8−i+1)に非選択電圧をそれぞれ印加
し、更に次のタイミングで、前記第i番目の走査ライン
(8−i)に非選択電圧を印加するという一連の動作
を、iの昇順に繰り返すよう前記走査電極ドライバ
(4)を制御する制御手段(16)とを有することを特
徴とするアクティブマトリクス型液晶表示装置の駆動回
路。
27. Claims 20, 21, 22, 23, 2
A drive circuit of an active matrix liquid crystal display device for driving the active matrix liquid crystal display device according to 4, 25, or 26, comprising: a scan electrode driver () for driving the scan lines (8-1 to 8-N + 1). 4) and the M / 2 or M / 2 + 1 data lines (6-1 to 6-M / 2 or 6-M / 2).
A data electrode driver (2) for driving +1) and the i-th scanning line (8-) at a predetermined timing.
i) and the (i + 1) th scan line (8-i + 1) are applied with a selection voltage, and the selection voltage is applied to the ith scan line (8-i) at the next timing. A series of operations of applying a non-selection voltage to (8-i + 1) and applying a non-selection voltage to the i-th scan line (8-i) at the next timing is repeated in ascending order of i. And a control means (16) for controlling the scan electrode driver (4), the drive circuit of the active matrix type liquid crystal display device.
【請求項28】 前記走査電極ドライバ(4)は、前記
制御手段(16)の制御の下、当該走査電極ドライバ
(4)の選択電圧入力の切り換え、またはイネーブル制
御により、前記偶数番目或いは奇数番目の走査ライン
(8−i)を強制的に非選択電圧にするシフトレジスタ
を有することを特徴とする請求項27に記載のアクティ
ブマトリクス型液晶表示装置の駆動回路。
28. The even-numbered or odd-numbered scan electrode driver (4) is controlled by the control means (16) by switching selection voltage input of the scan electrode driver (4) or by enabling control. 28. The drive circuit for an active matrix liquid crystal display device according to claim 27, further comprising a shift register for forcibly setting the scan line (8-i) of FIG.
【請求項29】 画素電極をM×2Nまたは2N+1
(M,Nは任意の正整数)のマトリクス状に配置して成
るアクティブマトリクス型液晶表示装置であって、 3Nまたは3N+2本の走査ライン(8−1〜8−3N
または3N+2)と、M/2またはM/2+1本のデー
タライン(6−1〜6−M/2またはM/2+1)とを
有し、 走査方向の第i番目(i=1〜2Nまたは2N+1の奇
数)の表示ライン上の偶数番目または奇数番目の各画素
電極(1(i,k+1)または1(i,h+1);k=
1〜Mの奇数、h=1〜Mの偶数)において、制御端子
を第x番目の走査ライン(8−x;xは3i/2以下の
最大の整数)に、一方の端子を該画素電極(1(i,k
+1)または1(i,h+1))に、他方の端子をデー
タライン(6−j;jはk/2+1以下の最大の整数、
またはj=h/2+1)に接続した第1のTFTゲート
(F1)と、 走査方向の第i番目の表示ライン上の奇数番目または偶
数番目の各画素電極(1(i,k)または1(i,
h))において、制御端子を第x+1番目の走査ライン
(8−x+1)に、一方の端子を該画素電極(1(i,
k)または1(i,h))に、他方の端子を前記第1の
TFTゲート(F1)の一方の端子に接続した第2のT
FTゲート(F2)と、 走査方向の第i+1番目の表示ライン上の偶数番目また
は奇数番目の各画素電極(1(i+1,k+1)または
1(i+1,h+1))において、制御端子を第x+2
番目の走査ライン(8−x+2)に、一方の端子を該画
素電極(1(i+1,k+1)または1(i+1,h+
1))に、他方の端子をデータライン(6−j)に接続
した第3のTFTゲート(F3)と、 走査方向の第i+1番目の表示ライン上の奇数番目また
は偶数番目の各画素電極(1(i+1,k)または1
(i+1,h))において、制御端子を第x+1番目の
走査ライン(8−x+1)に、一方の端子を該画素電極
(1(i+1,k)または1(i+1,h))に、他方
の端子を前記第3のTFTゲート(F3)の一方の端子
に接続した第4のTFTゲート(F4)とを有すること
を特徴とするアクティブマトリクス型液晶表示装置。
29. The pixel electrode is M × 2N or 2N + 1.
An active matrix type liquid crystal display device which is arranged in a matrix form (M and N are arbitrary positive integers) and has 3N or 3N + 2 scanning lines (8-1 to 8-3N).
Or 3N + 2) and M / 2 or M / 2 + 1 data lines (6-1 to 6-M / 2 or M / 2 + 1), and i-th (i = 1 to 2N or 2N + 1) in the scanning direction. Odd-numbered) even-numbered or odd-numbered pixel electrodes (1 (i, k + 1) or 1 (i, h + 1); k =
1 to M odd number, h = 1 to M even number), the control terminal is the x-th scanning line (8-x; x is a maximum integer of 3i / 2 or less), and one terminal is the pixel electrode. (1 (i, k
+1) or 1 (i, h + 1)) and the other terminal to the data line (6-j; j is a maximum integer of k / 2 + 1 or less,
Or a first TFT gate (F1) connected to j = h / 2 + 1) and an odd-numbered or even-numbered pixel electrode (1 (i, k) or 1 () on the i-th display line in the scanning direction. i,
h)), the control terminal is connected to the x + 1-th scanning line (8-x + 1) and one terminal is connected to the pixel electrode (1 (i,
k) or 1 (i, h)), the second terminal having the other terminal connected to one terminal of the first TFT gate (F1).
In the FT gate (F2) and each of the even or odd pixel electrodes (1 (i + 1, k + 1) or 1 (i + 1, h + 1)) on the (i + 1) th display line in the scanning direction, the control terminal is set to (x + 2) th.
One terminal is connected to the pixel electrode (1 (i + 1, k + 1) or 1 (i + 1, h +) on the second scanning line (8-x + 2).
1)), a third TFT gate (F3) having the other terminal connected to the data line (6-j), and an odd-numbered or even-numbered pixel electrode (i + 1) on the (i + 1) th display line in the scanning direction. 1 (i + 1, k) or 1
(I + 1, h)), the control terminal is the x + 1-th scanning line (8-x + 1), one terminal is the pixel electrode (1 (i + 1, k) or 1 (i + 1, h)), and the other is An active matrix type liquid crystal display device, comprising a fourth TFT gate (F4) having a terminal connected to one terminal of the third TFT gate (F3).
【請求項30】 画素電極をM×2Nまたは2N+1
(M,Nは任意の正整数)のマトリクス状に配置して成
るアクティブマトリクス型液晶表示装置であって、 3Nまたは3N+2本の走査ライン(8−1〜8−3N
または3N+2)と、M/2またはM/2+1本のデー
タライン(6−1〜6−M/2またはM/2+1)とを
有し、 走査方向の第i番目(i=1〜2Nまたは2N+1の奇
数)の表示ライン上の偶数番目または奇数番目の各画素
電極(1(i,k+1)または1(i,h+1);k=
1〜Mの奇数、h=1〜Mの偶数)において、制御端子
を第x番目の走査ライン(8−x;xは3i/2以下の
最大の整数)に、一方の端子を該画素電極(1(i,k
+1)または1(i,h+1))に、他方の端子をデー
タライン(6−j;jはk/2+1以下の最大の整数、
またはj=h/2+1)に接続した第1のTFTゲート
(F1)と、 走査方向の第i番目の表示ライン上の奇数番目または偶
数番目の各画素電極(1(i,k)または1(i,
h))において、制御端子を第x+1番目の走査ライン
(8−x+1)に、一方の端子を該画素電極(1(i,
k)または1(i,h))に、他方の端子を前記第1の
TFTゲート(F1)の一方の端子に接続した第2のT
FTゲート(F2)と、 走査方向の第i+1番目の表示ライン上の偶数番目また
は奇数番目の各画素電極(1(i+1,k+1)または
1(i+1,h+1))において、制御端子を第x+1
番目の走査ライン(8−x+1)に、一方の端子を該画
素電極(1(i+1,k+1)または1(i+1,h+
1))に、他方の端子をデータライン(6−j)に接続
した第3のTFTゲート(F3)と、 走査方向の第i+1番目の表示ライン上の奇数番目また
は偶数番目の各画素電極(1(i+1,k)または1
(i+1,h))において、制御端子を第x+2番目の
走査ライン(8−x+2)に、一方の端子を該画素電極
(1(i+1,k)または1(i+1,h))に、他方
の端子を前記第3のTFTゲート(F3)の一方の端子
に接続した第4のTFTゲート(F4)とを有すること
を特徴とするアクティブマトリクス型液晶表示装置。
30. The pixel electrode is M × 2N or 2N + 1
An active matrix type liquid crystal display device which is arranged in a matrix form (M and N are arbitrary positive integers) and has 3N or 3N + 2 scanning lines (8-1 to 8-3N).
Or 3N + 2) and M / 2 or M / 2 + 1 data lines (6-1 to 6-M / 2 or M / 2 + 1), and i-th (i = 1 to 2N or 2N + 1) in the scanning direction. Odd-numbered) even-numbered or odd-numbered pixel electrodes (1 (i, k + 1) or 1 (i, h + 1); k =
1 to M odd number, h = 1 to M even number), the control terminal is the x-th scanning line (8-x; x is a maximum integer of 3i / 2 or less), and one terminal is the pixel electrode. (1 (i, k
+1) or 1 (i, h + 1)) and the other terminal to the data line (6-j; j is a maximum integer of k / 2 + 1 or less,
Or a first TFT gate (F1) connected to j = h / 2 + 1) and an odd-numbered or even-numbered pixel electrode (1 (i, k) or 1 () on the i-th display line in the scanning direction. i,
h)), the control terminal is connected to the x + 1-th scanning line (8-x + 1) and one terminal is connected to the pixel electrode (1 (i,
k) or 1 (i, h)), the second terminal having the other terminal connected to one terminal of the first TFT gate (F1).
In the FT gate (F2) and each pixel electrode (1 (i + 1, k + 1) or 1 (i + 1, h + 1)) of the even or odd number on the (i + 1) th display line in the scanning direction, the control terminal is set to the (x + 1) th.
One terminal is connected to the pixel electrode (1 (i + 1, k + 1) or 1 (i + 1, h +) on the second scanning line (8-x + 1).
1)), a third TFT gate (F3) having the other terminal connected to the data line (6-j), and an odd-numbered or even-numbered pixel electrode (i + 1) on the (i + 1) th display line in the scanning direction. 1 (i + 1, k) or 1
(I + 1, h)), the control terminal is the (x + 2) th scanning line (8-x + 2), one terminal is the pixel electrode (1 (i + 1, k) or 1 (i + 1, h)), and the other is An active matrix type liquid crystal display device, comprising a fourth TFT gate (F4) having a terminal connected to one terminal of the third TFT gate (F3).
【請求項31】 画素電極をM×2Nまたは2N+1
(M,Nは任意の正整数)のマトリクス上に配置して成
るアクティブマトリクス型液晶表示装置であって、 3Nまたは3N+2本の走査ライン(8−1〜8−3N
または3N+2)と、M/2本のデータライン(6−1
〜6−M/2)とを有し、 走査方向の第i番目(i=1〜2Nまたは2N+1の奇
数)の表示ライン上の奇数番目の各画素電極(1(i,
k);k=1〜Mの奇数)において、制御端子を第x番
目の走査ライン(8−x;xは3i/2以下の最大の整
数)に、一方の端子を該画素電極(1(i,k))に、
他方の端子をデータライン(6−j;jはk/2+1以
下の最大の整数)に接続した第1のTFTゲート(F
1)と、 走査方向の第i番目の表示ライン上の偶数番目の各画素
電極(1(i,k+1))において、制御端子を第x+
1番目の走査ライン(8−x+1)に、一方の端子を該
画素電極(1(i,k+1))に、他方の端子を前記奇
数番目の画素電極(1(i,k))に接続した第2のT
FTゲート(F2)と、 走査方向の第i+1番目の表示ライン上の奇数番目の各
画素電極(1(i+1,k))において、制御端子を第
x+2番目の走査ライン(8−x+2)に、一方の端子
を該画素電極(1(i+1,k))に、他方の端子をデ
ータライン(6−j)に接続した第3のTFTゲート
(F3)と、 走査方向の第i+1番目の表示ライン上の偶数番目の各
画素電極(1(i+1,k+1))において、制御端子
を第x+1番目の走査ライン(8−x+1)に、一方の
端子を該画素電極(1(i+1,k))に接続した第4
のTFTゲート(F4)とを有することを特徴とするア
クティブマトリクス型液晶表示装置。
31. The pixel electrode is M × 2N or 2N + 1
An active matrix type liquid crystal display device arranged on a matrix (where M and N are arbitrary positive integers), wherein 3N or 3N + 2 scanning lines (8-1 to 8-3N) are provided.
Or 3N + 2) and M / 2 data lines (6-1
.. 6-M / 2), and each odd-numbered pixel electrode (1 (i, i, i = 1-2N or 2N + 1 odd number) display line in the scanning direction (1 (i,
k); k = 1 to an odd number of M), the control terminal is the x-th scanning line (8-x; x is a maximum integer of 3i / 2 or less), and one terminal is the pixel electrode (1 ( i, k)),
The first TFT gate (F which has the other terminal connected to the data line (6-j; j is a maximum integer of k / 2 + 1 or less))
1), and in each even-numbered pixel electrode (1 (i, k + 1)) on the i-th display line in the scanning direction, the control terminal is connected to the x +
In the first scan line (8-x + 1), one terminal was connected to the pixel electrode (1 (i, k + 1)) and the other terminal was connected to the odd-numbered pixel electrode (1 (i, k)). Second T
In the FT gate (F2) and each odd-numbered pixel electrode (1 (i + 1, k)) on the (i + 1) th display line in the scanning direction, the control terminal is connected to the (x + 2) th scanning line (8-x + 2), A third TFT gate (F3) having one terminal connected to the pixel electrode (1 (i + 1, k)) and the other terminal connected to a data line (6-j), and an (i + 1) th display line in the scanning direction. In each of the even-numbered pixel electrodes (1 (i + 1, k + 1)) above, the control terminal is the x + 1-th scanning line (8-x + 1), and one terminal is the pixel electrode (1 (i + 1, k)). 4th connected
An active matrix type liquid crystal display device having a TFT gate (F4).
【請求項32】 画素電極をM×2Nまたは2N+1
(M,Nは任意の正整数)のマトリクス上に配置して成
るアクティブマトリクス型液晶表示装置であって、 3Nまたは3N+2本の走査ライン(8−1〜8−3N
または3N+2)と、M/2本のデータライン(6−1
〜6−M/2)とを有し、 走査方向の第i番目(i=1〜2Nまたは2N+1の奇
数)の表示ライン上の奇数番目の各画素電極(1(i,
k);k=1〜Mの奇数)において、制御端子を第x番
目の走査ライン(8−x;xは3i/2以下の最大の整
数)に一方の端子を該画素電極(1(i,k))に、他
方の端子をデータライン(6−j;jはk/2+1以下
の最大の整数)に接続した第1のTFTゲート(F1)
と、 走査方向の第i番目の表示ライン上の偶数番目の各画素
電極(1(i,k+1))において、制御端子を第x+
1番目の走査ライン(8−x+1)に、一方の端子を該
画素電極(1(i,k+1))に、他方の端子を前記奇
数番目の画素電極(1(i,k))に接続した第2のT
FTゲート(F2)と、 走査方向の第i+1番目の表示ライン上の奇数番目の各
画素電極(1(i+1,k))において、制御端子を第
x+1番目の走査ライン(8−x+1)に、一方の端子
を該画素電極(1(i+1,k))に、他方の端子をデ
ータライン(6−j)に接続した第3のTFTゲート
(F3)と、 走査方向の第i+1番目の表示ライン上の偶数番目の各
画素電極(1(i+1,k))において、制御端子を第
x+2番目の走査ライン(8−x+2)に、一方の端子
を該画素電極(1(i+1,k))に接続した第4のT
FTゲート(F4)とを有することを特徴とするアクテ
ィブマトリクス型液晶表示装置。
32. The pixel electrode is M × 2N or 2N + 1
An active matrix type liquid crystal display device arranged on a matrix (where M and N are arbitrary positive integers), wherein 3N or 3N + 2 scanning lines (8-1 to 8-3N) are provided.
Or 3N + 2) and M / 2 data lines (6-1
.. 6-M / 2), and each odd-numbered pixel electrode (1 (i, i, i = 1-2N or 2N + 1 odd number) display line in the scanning direction (1 (i,
k); k = 1 to an odd number of M), the control terminal is connected to the x-th scanning line (8-x; x is a maximum integer of 3i / 2 or less), and one terminal is connected to the pixel electrode (1 (i , K)) with the other terminal connected to the data line (6-j; j is a maximum integer less than or equal to k / 2 + 1) and the first TFT gate (F1).
And at each even-numbered pixel electrode (1 (i, k + 1)) on the i-th display line in the scanning direction, the control terminal is connected to the x +
In the first scan line (8-x + 1), one terminal was connected to the pixel electrode (1 (i, k + 1)) and the other terminal was connected to the odd-numbered pixel electrode (1 (i, k)). Second T
In the FT gate (F2) and each odd-numbered pixel electrode (1 (i + 1, k)) on the (i + 1) th display line in the scanning direction, the control terminal is set to the (x + 1) th scanning line (8-x + 1). A third TFT gate (F3) having one terminal connected to the pixel electrode (1 (i + 1, k)) and the other terminal connected to a data line (6-j), and an (i + 1) th display line in the scanning direction. In each of the even-numbered pixel electrodes (1 (i + 1, k)) above, the control terminal is connected to the x + 2-th scanning line (8-x + 2), and one terminal is connected to the pixel electrode (1 (i + 1, k)). Connected 4th T
An active matrix type liquid crystal display device having an FT gate (F4).
【請求項33】 前記第1、第2、第3及びまたは第4
のTFTゲート(F1、F2、F3、及びまたはF4)
は、複数個のTFTゲートを並列接続して構成されるこ
とを特徴とする請求項29、30、31、または32に
記載のアクティブマトリクス型液晶表示装置。
33. The first, second, third and / or fourth
TFT gate (F1, F2, F3, and / or F4)
33. The active matrix type liquid crystal display device according to claim 29, 30, 31, or 32, characterized in that a plurality of TFT gates are connected in parallel.
【請求項34】 前記画素電極(1(i,j);i=1
〜2Nまたは2N+1,j=1〜M)は、赤画素電極
(R)、緑画素電極(G)、或いは青画素電極(B)で
あって、横方向に赤画素電極(R)、緑画素電極
(G)、及び青画素電極(B)を順に配列して1カラー
画素を構成し、カラー表示することを特徴とする請求項
29、30、31、32、または33に記載のアクティ
ブマトリクス型液晶表示装置。
34. The pixel electrode (1 (i, j); i = 1
2N or 2N + 1, j = 1 to M) is a red pixel electrode (R), a green pixel electrode (G), or a blue pixel electrode (B), and the red pixel electrode (R) and the green pixel are arranged in the horizontal direction. 34. The active matrix type according to claim 29, 30, 31, 32, or 33, wherein the electrode (G) and the blue pixel electrode (B) are sequentially arranged to form one color pixel for color display. Liquid crystal display device.
【請求項35】 請求項29、30、31、32、3
3、または34に記載のアクティブマトリクス型液晶表
示装置を駆動するアクティブマトリクス型液晶表示装置
の駆動回路であって、 前記走査ライン(8−1〜8−3Nまたは2N+2)を
駆動する走査電極ドライバ(4)と、前記データライン
(6−1〜6−M/2またはM/2+1)を駆動するデ
ータ電極ドライバ(2)と、 前記第x番目(表示ラインを第1番目とし、xは3i/
2以下の最大の整数)の走査ライン(8−i)及び第x
+1番目の走査ライン(8−x+1)の双方が同時に選
択された第i番目の表示ライン上の画素電極(1(i,
j);j=1〜M)に表示データを印加するよう前記デ
ータ電極ドライバ(2)を制御する制御手段(16)と
を有することを特徴とするアクティブマトリクス型液晶
表示装置の駆動回路。
35. Claims 29, 30, 31, 32, 3
35. A drive circuit of an active matrix liquid crystal display device for driving the active matrix liquid crystal display device according to 3 or 34, comprising: a scan electrode driver (8-1 to 8-3N or 2N + 2) for driving the scan lines (8-1 to 8-3N or 2N + 2). 4), a data electrode driver (2) for driving the data lines (6-1 to 6-M / 2 or M / 2 + 1), and the x-th (display line is first, x is 3i /
The largest integer less than or equal to 2) scan line (8-i) and the xth
Both the + 1st scan line (8-x + 1) are simultaneously selected and the pixel electrode (1 (i,
j); a drive circuit for an active matrix type liquid crystal display device, comprising: a control means (16) for controlling the data electrode driver (2) so as to apply display data to j = 1 to M).
JP6414892A 1992-03-19 1992-03-19 Active matrix type liquid crystal display device and its driving circuit Expired - Lifetime JP3091300B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6414892A JP3091300B2 (en) 1992-03-19 1992-03-19 Active matrix type liquid crystal display device and its driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6414892A JP3091300B2 (en) 1992-03-19 1992-03-19 Active matrix type liquid crystal display device and its driving circuit

Publications (2)

Publication Number Publication Date
JPH05265045A true JPH05265045A (en) 1993-10-15
JP3091300B2 JP3091300B2 (en) 2000-09-25

Family

ID=13249709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6414892A Expired - Lifetime JP3091300B2 (en) 1992-03-19 1992-03-19 Active matrix type liquid crystal display device and its driving circuit

Country Status (1)

Country Link
JP (1) JP3091300B2 (en)

Cited By (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10142578A (en) * 1996-11-15 1998-05-29 Furontetsuku:Kk Active matrix type liquid crystal display device
KR19990074538A (en) * 1998-03-12 1999-10-05 윤종용 Liquid crystal display device and driving method thereof
US6028577A (en) * 1997-01-24 2000-02-22 Nec Corporation Active-matrix type liquid-crystal display
US6075505A (en) * 1996-08-30 2000-06-13 Nec Corporation Active matrix liquid crystal display
US6075507A (en) * 1996-12-09 2000-06-13 Nec Corporation Active-matrix display system with less signal line drive circuits
EP1058233A2 (en) * 1999-06-04 2000-12-06 Oh-Kyong Kwon Liquid crystal display
JP2002082651A (en) * 2000-06-22 2002-03-22 Semiconductor Energy Lab Co Ltd Display device
JP2002175040A (en) * 2000-09-05 2002-06-21 Toshiba Corp Display device and drive method therefor
KR20020071569A (en) * 2001-03-07 2002-09-13 삼성전자 주식회사 Liquid crystal display device and a displaying method thereof
US6552758B1 (en) 1996-04-16 2003-04-22 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
WO2003060868A1 (en) * 2002-01-17 2003-07-24 International Business Machines Corporation Display device, scanning line driver circuit
JP2004334216A (en) * 2003-05-06 2004-11-25 Samsung Electronics Co Ltd Display device
JP2005018066A (en) * 2003-06-23 2005-01-20 Samsung Electronics Co Ltd Liquid crystal display device and its driving method
US6859195B2 (en) 2000-12-14 2005-02-22 International Business Machines Corporation Display device driven with dual transistors
EP1552499A1 (en) * 2002-09-23 2005-07-13 Koninklijke Philips Electronics N.V. Active matrix display devices
US6933914B2 (en) 2001-07-24 2005-08-23 International Business Machines Corporation Image display apparatus
US6933910B2 (en) 2000-12-07 2005-08-23 International Business Machines Corporation Image display device and method thereof
JP2005321658A (en) * 2004-05-10 2005-11-17 International Display Technology Kk Method for inspecting circuit, method for manufacturing liquid crystal display device, and device for inspecting circuit
US7034904B2 (en) 2002-04-30 2006-04-25 International Business Machines Corporation Liquid crystal display
US7173600B2 (en) 2003-10-15 2007-02-06 International Business Machines Corporation Image display device, pixel drive method, and scan line drive circuit
JP2008052244A (en) * 2006-08-22 2008-03-06 Au Optronics Corp Display method for improving image quality and device used therefor
JP2008089823A (en) * 2006-09-29 2008-04-17 Casio Comput Co Ltd Drive circuit of matrix display device, display device, and method of driving matrix display device
CN100388071C (en) * 2006-04-26 2008-05-14 友达光电股份有限公司 Driving method of liquid crystal display panel
CN100414365C (en) * 2006-04-25 2008-08-27 友达光电股份有限公司 Scanning driving method and its two-dimensional display
JP2008225472A (en) * 2007-03-14 2008-09-25 Chi Mei Electronics Corp Transflective liquid crystal display panel and liquid crystal display panel module
JP2008241829A (en) * 2007-03-26 2008-10-09 Hitachi Displays Ltd Display device
JP2009058595A (en) * 2007-08-30 2009-03-19 Casio Comput Co Ltd Active matrix display device
JP2009128401A (en) * 2007-11-20 2009-06-11 Sony Corp Liquid crystal display device and projection type liquid crystal display apparatus
JP2009288666A (en) * 2008-05-30 2009-12-10 Casio Comput Co Ltd Display device
JP2010019914A (en) * 2008-07-08 2010-01-28 Casio Comput Co Ltd Display device and display driving method
JP2010054528A (en) * 2008-08-26 2010-03-11 Casio Comput Co Ltd Display device
JP2010061135A (en) * 2008-09-04 2010-03-18 Au Optronics Corp Lcd panel and method for driving liquid crystal display
JP2010072198A (en) * 2008-09-17 2010-04-02 Casio Computer Co Ltd Display device and drive method for the display device
JP2010096793A (en) * 2008-10-14 2010-04-30 Casio Computer Co Ltd Liquid crystal display device
JP2010224555A (en) * 2010-05-07 2010-10-07 Au Optronics Corp Image display device
JP2010224564A (en) * 2010-05-20 2010-10-07 Casio Computer Co Ltd Display device
JP2010237685A (en) * 2010-05-20 2010-10-21 Casio Computer Co Ltd Display device
JP2010244060A (en) * 2010-05-25 2010-10-28 Casio Computer Co Ltd Display device
JP2010250332A (en) * 2010-05-25 2010-11-04 Casio Computer Co Ltd Display device
US7907131B2 (en) 2006-03-09 2011-03-15 Au Optronics Corp. Low color-shift liquid crystal display and driving method therefor
KR101032948B1 (en) * 2004-04-19 2011-05-09 삼성전자주식회사 Liquid crystal display and driving method thereof
WO2011089851A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US8115714B2 (en) 2007-06-06 2012-02-14 Sharp Kabushiki Kaisha Display device and method of driving the same
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
KR101158899B1 (en) * 2005-08-22 2012-06-25 삼성전자주식회사 Liquid crystal display device, and method for driving thereof
US8310471B2 (en) 2008-07-08 2012-11-13 Casio Computer Co., Ltd. Display apparatus and method for driving the same
US8330700B2 (en) 2007-03-29 2012-12-11 Casio Computer Co., Ltd. Driving circuit and driving method of active matrix display device, and active matrix display device
KR101232154B1 (en) * 2006-05-15 2013-02-12 엘지디스플레이 주식회사 A liquid crystal display device
KR101307950B1 (en) * 2006-11-30 2013-09-12 엘지디스플레이 주식회사 Liquid crystal display and driving method thereof
US8643638B2 (en) 2009-01-07 2014-02-04 Samsung Electronics Co., Ltd. Multiple mode driving circuit and display device including the same
US8754878B2 (en) 2010-02-01 2014-06-17 Samsung Display Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
JP2014197202A (en) * 2014-05-07 2014-10-16 株式会社半導体エネルギー研究所 Liquid crystal display device
CN104299555A (en) * 2014-07-21 2015-01-21 友达光电股份有限公司 Flat display panel
US9117703B2 (en) 2010-09-24 2015-08-25 Japan Display Inc. Liquid crystal display device
US9196635B2 (en) 2012-05-24 2015-11-24 Sharp Kabushiki Kaisha Circuit board and display device
US9341908B2 (en) 2007-05-17 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN106842748A (en) * 2017-03-28 2017-06-13 信利半导体有限公司 The dot structure and liquid crystal display device of a kind of liquid crystal display device
CN108538236A (en) * 2018-04-25 2018-09-14 京东方科技集团股份有限公司 Array substrate and its driving method, display device
WO2021163976A1 (en) * 2020-02-20 2021-08-26 京东方科技集团股份有限公司 Display panel and driving method therefor, and display device
US20210407428A1 (en) * 2020-06-26 2021-12-30 Samsung Display Co., Ltd. Display driving apparatus, display panel, and display apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654834B1 (en) 2009-11-05 2016-09-07 삼성디스플레이 주식회사 Thin film transistor display panel and method of manufacturing the same

Cited By (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552758B1 (en) 1996-04-16 2003-04-22 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
US6075505A (en) * 1996-08-30 2000-06-13 Nec Corporation Active matrix liquid crystal display
JPH10142578A (en) * 1996-11-15 1998-05-29 Furontetsuku:Kk Active matrix type liquid crystal display device
US6075507A (en) * 1996-12-09 2000-06-13 Nec Corporation Active-matrix display system with less signal line drive circuits
US6028577A (en) * 1997-01-24 2000-02-22 Nec Corporation Active-matrix type liquid-crystal display
KR19990074538A (en) * 1998-03-12 1999-10-05 윤종용 Liquid crystal display device and driving method thereof
EP1058233A2 (en) * 1999-06-04 2000-12-06 Oh-Kyong Kwon Liquid crystal display
JP2001027751A (en) * 1999-06-04 2001-01-30 Oh-Kyong Kwon Liquid crystal display device
EP1058233A3 (en) * 1999-06-04 2001-04-18 Oh-Kyong Kwon Liquid crystal display
EP1058232B1 (en) * 1999-06-04 2011-11-02 Samsung Electronics Co., Ltd. Liquid crystal display
JP2002082651A (en) * 2000-06-22 2002-03-22 Semiconductor Energy Lab Co Ltd Display device
JP2002175040A (en) * 2000-09-05 2002-06-21 Toshiba Corp Display device and drive method therefor
US6933910B2 (en) 2000-12-07 2005-08-23 International Business Machines Corporation Image display device and method thereof
KR100563089B1 (en) * 2000-12-07 2006-03-27 인터내셔널 비지네스 머신즈 코포레이션 Image display device, image display apparatus and method of driving the image display device
US6859195B2 (en) 2000-12-14 2005-02-22 International Business Machines Corporation Display device driven with dual transistors
KR20020071569A (en) * 2001-03-07 2002-09-13 삼성전자 주식회사 Liquid crystal display device and a displaying method thereof
US6933914B2 (en) 2001-07-24 2005-08-23 International Business Machines Corporation Image display apparatus
WO2003060868A1 (en) * 2002-01-17 2003-07-24 International Business Machines Corporation Display device, scanning line driver circuit
CN100399400C (en) * 2002-01-17 2008-07-02 联想(新加坡)私人有限公司 Display device and scan line driver circuit
KR100757766B1 (en) * 2002-01-17 2007-09-12 레노보 (싱가포르) 피티이. 엘티디. Display device, scanning line driver circuit
US7034904B2 (en) 2002-04-30 2006-04-25 International Business Machines Corporation Liquid crystal display
EP1552499A1 (en) * 2002-09-23 2005-07-13 Koninklijke Philips Electronics N.V. Active matrix display devices
US7633472B2 (en) 2002-09-23 2009-12-15 Chi Mei Optoelectronics Corporation Active matrix display devices
JP2004334216A (en) * 2003-05-06 2004-11-25 Samsung Electronics Co Ltd Display device
JP4630570B2 (en) * 2003-05-06 2011-02-09 三星電子株式会社 Display device
JP2005018066A (en) * 2003-06-23 2005-01-20 Samsung Electronics Co Ltd Liquid crystal display device and its driving method
US8274460B2 (en) 2003-06-23 2012-09-25 Samsung Electronics Co., Ltd. Display driving device and method and liquid crystal display apparatus having the same
US7173600B2 (en) 2003-10-15 2007-02-06 International Business Machines Corporation Image display device, pixel drive method, and scan line drive circuit
KR101032948B1 (en) * 2004-04-19 2011-05-09 삼성전자주식회사 Liquid crystal display and driving method thereof
JP2005321658A (en) * 2004-05-10 2005-11-17 International Display Technology Kk Method for inspecting circuit, method for manufacturing liquid crystal display device, and device for inspecting circuit
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
KR101158899B1 (en) * 2005-08-22 2012-06-25 삼성전자주식회사 Liquid crystal display device, and method for driving thereof
US7907131B2 (en) 2006-03-09 2011-03-15 Au Optronics Corp. Low color-shift liquid crystal display and driving method therefor
CN100414365C (en) * 2006-04-25 2008-08-27 友达光电股份有限公司 Scanning driving method and its two-dimensional display
CN100388071C (en) * 2006-04-26 2008-05-14 友达光电股份有限公司 Driving method of liquid crystal display panel
KR101232154B1 (en) * 2006-05-15 2013-02-12 엘지디스플레이 주식회사 A liquid crystal display device
JP2008052244A (en) * 2006-08-22 2008-03-06 Au Optronics Corp Display method for improving image quality and device used therefor
JP2008089823A (en) * 2006-09-29 2008-04-17 Casio Comput Co Ltd Drive circuit of matrix display device, display device, and method of driving matrix display device
US8159435B2 (en) 2006-09-29 2012-04-17 Casio Computer Co., Ltd. Active matrix type display device which compensates for an electrical potential variation caused by inter-pixel parasitic capacitance between two adjacent pixels connected to different signal lines
KR101307950B1 (en) * 2006-11-30 2013-09-12 엘지디스플레이 주식회사 Liquid crystal display and driving method thereof
JP2008225472A (en) * 2007-03-14 2008-09-25 Chi Mei Electronics Corp Transflective liquid crystal display panel and liquid crystal display panel module
JP2008241829A (en) * 2007-03-26 2008-10-09 Hitachi Displays Ltd Display device
US8654069B2 (en) 2007-03-26 2014-02-18 Hitachi Displays, Ltd. Display device
US8330700B2 (en) 2007-03-29 2012-12-11 Casio Computer Co., Ltd. Driving circuit and driving method of active matrix display device, and active matrix display device
US11803092B2 (en) 2007-05-17 2023-10-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US11493816B2 (en) 2007-05-17 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9341908B2 (en) 2007-05-17 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10281788B2 (en) 2007-05-17 2019-05-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10948794B2 (en) 2007-05-17 2021-03-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10989974B2 (en) 2007-05-17 2021-04-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8115714B2 (en) 2007-06-06 2012-02-14 Sharp Kabushiki Kaisha Display device and method of driving the same
JP2009058595A (en) * 2007-08-30 2009-03-19 Casio Comput Co Ltd Active matrix display device
JP2009128401A (en) * 2007-11-20 2009-06-11 Sony Corp Liquid crystal display device and projection type liquid crystal display apparatus
JP4548475B2 (en) * 2007-11-20 2010-09-22 ソニー株式会社 Liquid crystal display element and projection type liquid crystal display device
US8004634B2 (en) 2007-11-20 2011-08-23 Sony Corporation Liquid crystal display device and projection type liquid crystal display apparatus
TWI423231B (en) * 2008-05-30 2014-01-11 Casio Computer Co Ltd Display device
JP2009288666A (en) * 2008-05-30 2009-12-10 Casio Comput Co Ltd Display device
KR101040790B1 (en) * 2008-05-30 2011-06-13 가시오게산키 가부시키가이샤 Display apparatus
JP2010019914A (en) * 2008-07-08 2010-01-28 Casio Comput Co Ltd Display device and display driving method
US8310471B2 (en) 2008-07-08 2012-11-13 Casio Computer Co., Ltd. Display apparatus and method for driving the same
JP2010054528A (en) * 2008-08-26 2010-03-11 Casio Comput Co Ltd Display device
JP4596058B2 (en) * 2008-08-26 2010-12-08 カシオ計算機株式会社 Display device
JP2010061135A (en) * 2008-09-04 2010-03-18 Au Optronics Corp Lcd panel and method for driving liquid crystal display
JP2010072198A (en) * 2008-09-17 2010-04-02 Casio Computer Co Ltd Display device and drive method for the display device
JP2010096793A (en) * 2008-10-14 2010-04-30 Casio Computer Co Ltd Liquid crystal display device
US8643638B2 (en) 2009-01-07 2014-02-04 Samsung Electronics Co., Ltd. Multiple mode driving circuit and display device including the same
WO2011089851A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US8767021B2 (en) 2010-01-20 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US8754878B2 (en) 2010-02-01 2014-06-17 Samsung Display Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
JP2010224555A (en) * 2010-05-07 2010-10-07 Au Optronics Corp Image display device
JP2010224564A (en) * 2010-05-20 2010-10-07 Casio Computer Co Ltd Display device
JP2010237685A (en) * 2010-05-20 2010-10-21 Casio Computer Co Ltd Display device
JP2010244060A (en) * 2010-05-25 2010-10-28 Casio Computer Co Ltd Display device
JP2010250332A (en) * 2010-05-25 2010-11-04 Casio Computer Co Ltd Display device
US9117703B2 (en) 2010-09-24 2015-08-25 Japan Display Inc. Liquid crystal display device
US9196635B2 (en) 2012-05-24 2015-11-24 Sharp Kabushiki Kaisha Circuit board and display device
JP2014197202A (en) * 2014-05-07 2014-10-16 株式会社半導体エネルギー研究所 Liquid crystal display device
CN104299555A (en) * 2014-07-21 2015-01-21 友达光电股份有限公司 Flat display panel
CN106842748A (en) * 2017-03-28 2017-06-13 信利半导体有限公司 The dot structure and liquid crystal display device of a kind of liquid crystal display device
CN108538236A (en) * 2018-04-25 2018-09-14 京东方科技集团股份有限公司 Array substrate and its driving method, display device
US11386823B2 (en) * 2018-04-25 2022-07-12 Hefei Boe Optoelectronics Technology Co., Ltd. Array substrate and method of driving the same, and display device
WO2019206181A1 (en) * 2018-04-25 2019-10-31 京东方科技集团股份有限公司 Array substrate and driving method therefor, and display device
WO2021163976A1 (en) * 2020-02-20 2021-08-26 京东方科技集团股份有限公司 Display panel and driving method therefor, and display device
US11942053B2 (en) 2020-02-20 2024-03-26 Beijing Boe Optoelectronics Technology Co., Ltd. Display panel with transistors and sub-pixels, and display device with display panel
US20210407428A1 (en) * 2020-06-26 2021-12-30 Samsung Display Co., Ltd. Display driving apparatus, display panel, and display apparatus

Also Published As

Publication number Publication date
JP3091300B2 (en) 2000-09-25

Similar Documents

Publication Publication Date Title
JP3091300B2 (en) Active matrix type liquid crystal display device and its driving circuit
US7038652B2 (en) Apparatus and method data-driving for liquid crystal display device
EP0457329B1 (en) Liquid crystal display device and driving method therefor
US5771031A (en) Flat-panel display device and driving method of the same
KR101430149B1 (en) Liquid crystal display and method of driving the same
EP0585466B1 (en) Method and circuit for driving liquid crystal elements, and display apparatus
US7268761B2 (en) Liquid crystal device, liquid crystal driving device and method of driving the same, and electronic equipment
KR100468562B1 (en) High definition liquid crystal display
JP4875248B2 (en) Liquid crystal display
US20030151584A1 (en) Liquid crystal display
US6040826A (en) Driving circuit for driving simple matrix type display apparatus
JP3335560B2 (en) Liquid crystal display device and driving method of liquid crystal display device
JP2004264476A (en) Display device and its driving method
JP3677100B2 (en) Flat panel display device and driving method thereof
JP2003177375A (en) Liquid crystal display unit
JPS6337394A (en) Matrix display device
US7042429B2 (en) Display device and method of driving same
JP3957403B2 (en) Liquid crystal display device and driving method thereof
JP3056631B2 (en) Liquid crystal display
JPH11352464A (en) Liquid crystal display device and liquid crystal panel
JP2005043417A (en) Electrooptical device, driving method of electrooptical device and electronic appliance
CN114999411A (en) Display driving method, display substrate and display device
JPH11271789A (en) Liquid crystal display device
JP2000098334A (en) Liquid crystal display device
JP2862332B2 (en) LCD drive system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000711

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070721

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 12