JPH05265045A - Active matrix type liquid crystal display device and its driving circuit - Google Patents

Active matrix type liquid crystal display device and its driving circuit

Info

Publication number
JPH05265045A
JPH05265045A JP6414892A JP6414892A JPH05265045A JP H05265045 A JPH05265045 A JP H05265045A JP 6414892 A JP6414892 A JP 6414892A JP 6414892 A JP6414892 A JP 6414892A JP H05265045 A JPH05265045 A JP H05265045A
Authority
JP
Japan
Prior art keywords
line
data
liquid crystal
th
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6414892A
Other languages
Japanese (ja)
Other versions
JP3091300B2 (en
Inventor
Munehiro Haraguchi
Takayuki Hoshiya
Masashi Itokazu
Hiroshi Murakami
Masami Oda
Kazuhiro Takahara
Tadahisa Yamaguchi
宗広 原口
政美 小田
忠久 山口
隆之 星屋
浩 村上
昌史 糸数
和博 高原
Original Assignee
Fujitsu Ltd
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, 富士通株式会社 filed Critical Fujitsu Ltd
Priority to JP6414892A priority Critical patent/JP3091300B2/en
Publication of JPH05265045A publication Critical patent/JPH05265045A/en
Application granted granted Critical
Publication of JP3091300B2 publication Critical patent/JP3091300B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0814Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes

Abstract

PURPOSE:To provide an active matrix type liquid crystal display device reducing its production cost by reducing the number of data electrode side driving circuits, capable of easily connecting the driving circuit to a panel terminal electrode and improving the yield of connection by constituting the display device of a TFT array. CONSTITUTION:The active matrix type liquid crystal display device consisting of arraying MXN (M and N are optional positive integers) picture element electrodes like a matrix is constituted of 2N scanning lines 8-1 to 8-2N each of which allocates two lines to one scanning direction display line, M/2 data lines 6-1 to 6-M/2, the 1st TFT gates G1 each of which is connected to a optional data line and one scanning line in each display line, and the 2nd TFT gates G2 each of which is connected to the data line and the other scanning line.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明はTFT(薄膜トランジスタ)アレイからなるアクティブマトリクス型液晶表示装置に係り、特に、データ電極側の駆動回路数を減少させることにより低コストを図り、また回路とパネル端子電極の接続が容易で、接続の歩留りを向上させたアクティブマトリクス型液晶表示装置に関する。 The present invention relates relates to an active matrix type liquid crystal display device comprising a TFT (thin film transistor) arrays, particularly, achieving low cost by reducing the number of drive circuits of the data electrode side and the circuit and the panel terminal easy connection of the electrodes, an active matrix type liquid crystal display device with improved yield of the connection.

【0002】近年のコンピュータの普及に伴って、コンピュータシステムの小型化が進み、その表示装置に対しては省消費電力、薄型、軽量という要求が生じてきており、これらの要求を満たすために、画質の優れたアクティブマトリクス型カラー液晶表示装置が製品化されている。 [0002] With the recent spread of computers, the miniaturization of computer systems, the power saving for the display device, thin, and request that lightweight arisen to meet these requirements, excellent active matrix color liquid crystal display device of image quality have been commercialized. また今後は、高精細のカラー液晶表示装置が要求されることが予想できる。 The future can be expected to color liquid crystal display device of high definition is required.

【0003】 [0003]

【従来の技術】従来のアクティブマトリクス型液晶表示装置の構成図を図30に示す。 A block diagram of a conventional active matrix liquid crystal display device shown in FIG. 30. 従来のアクティブマトリクス型液晶表示装置では、例えば640×400ドットの表示容量を実現するために、ドット数分の画素電極(液晶セル)と、TFTゲートTとで表示パネル101 In the conventional active matrix type liquid crystal display device, for example in order to realize a display capacity of 640 × 400 dots, and the pixel electrodes of several dots minutes (liquid crystal cell), the display in the TFT gate T Panel 101
を構成し、走査ライン8の行数分の出力ドライバを備える走査電極ドライバ104と、データライン6の列数分の出力ドライバを備えるデータ電極ドライバ102とを具備している。 Configure, the scan electrode driver 104 includes an output driver for the number of the row scan line 8 minutes, and a data electrode driver 102 includes an output driver for the number of columns of the data line 6.

【0004】ある走査ライン8−iに選択電圧を印加することにより、その行のTFTゲートTを導通状態にして、その行の画素電極にデータライン6によりそれぞれのデータ電極の電圧を印加して電圧に応じた表示を実現する。 [0004] a certain scanning line 8-i by applying a selection voltage, and the TFT gate T of that row to the conductive state, by applying a voltage of each of the data electrodes by the data line 6 to the pixel electrode of the row to realize a display in accordance with the voltage.

【0005】この従来のアクティブマトリクス型液晶表示装置で階調表示を実現する場合には、液晶セルに対して階調に対応した電圧レベルを印加するために、データ電極ドライバ102は複数レベルの電圧を出力できる構成である必要がある。 [0005] When realizing the gray scale display in the conventional active matrix type liquid crystal display device, in order to apply a voltage level corresponding to the grayscale with respect to the liquid crystal cell, data electrode driver 102 multilevel voltage It must be a structure capable of outputting. このため、2レベルの電圧出力である走査電極ドライバ104に比べてデータ電極ドライバ102は高価となり、表示可能な階調数に応じてコストが増すこととなる。 Thus, 2-level data electrode driver 102, compared to the scan electrode driver 104 is a voltage output becomes expensive, so that increasing the cost in accordance with the number of displayable gradations.

【0006】また、この従来のアクティブマトリクス型液晶表示装置を、カラー表示で高精細なアクティブマトリクス型液晶表示装置として構成した場合には、表示ラインが、例えばデータ側で1120×3=3360本、 Further, the conventional active matrix type liquid crystal display device, when configured as a high-resolution active-matrix liquid crystal display device in color display, display lines, for example, 1120 × 3 = 3360 present in the data side,
走査側で780本と、標準のデータ側:640×3=1 And 780 present at the scanning side, the standard of the data side: 640 × 3 = 1
920本、走査側:780本に比べて非常に多くなり、 920 present, the scanning side: becomes very much compared to the 780 present,
駆動回路数の増大に伴う回路コストが高くなること、並びに、回路とパネル電極の接続ピッチが、特にデータ側で標準:0.2mmに比べて高精細:0.1mmと小さくなり、接続の歩留りが低下すること等の問題がある。 The circuit cost with increasing number of the driver circuits is increased, and the connection pitch of the circuit and the panel electrodes, the standard especially in data-side: compared to 0.2mm high definition: 0.1 mm and smaller, the yield of the connection but there is a problem such as that to be reduced.

【0007】 [0007]

【発明が解決しようとする課題】上述のように、従来のアクティブマトリクス型液晶表示装置では、(1)階調表示を実現する場合には、液晶セルに対して階調に対応した電圧レベルを印加するために、走査電極ドライバに比べてデータ電極ドライバは高価となり、表示可能な階調数に応じてコストが増す、(2)カラー表示で高精細なアクティブマトリクス型液晶表示装置として構成した場合には、表示ラインが非常に多くなり、駆動回路数の増大に伴う回路コストが高くなり、また、回路とパネル電極の接続ピッチが小さくなり、接続の歩留りが低下する、という問題があった。 As described above [0005], in the conventional active matrix type liquid crystal display device, a voltage level in the case, corresponding to the grayscale with respect to the liquid crystal cell to realize a display (1) gradation to apply, the scan data electrode driver becomes more expensive than the electrode driver, increases the cost in accordance with the number of displayable gradation, when configured as (2) high definition active matrix liquid crystal display device with a color display the become very many display lines, circuit costs with increasing number of the driver circuits is increased, also becomes small connection pitch of the circuit and the panel electrodes, the yield of the connection there is a problem that, decreases.

【0008】本発明は、上記問題点を解決するもので、 [0008] The present invention is intended to solve the above problems,
(1)データ電極側または走査電極側の駆動回路数を減少させることにより低コストを図った、(2)駆動回路とパネル電極の接続ピッチを大きくすることにより、回路とパネル端子電極の接続を容易とし、接続の歩留りを向上させた、アクティブマトリクス型液晶表示装置を提供することを目的とする。 (1) aimed at low cost by reducing the number of drive circuits of the data electrode side or the scanning electrode side, by increasing the connection pitch (2) drive circuit and the panel electrodes, the connection between the circuit and the panel terminal electrode and easily, thereby improving the yield of the connection, and an object thereof is to provide an active matrix type liquid crystal display device.

【0009】 [0009]

【課題を解決するための手段】上記課題を解決するために、本発明の第1の特徴のアクティブマトリクス型液晶表示装置は、図1に示す如く、画素電極をM×N(M, In order to solve the above problems SUMMARY OF THE INVENTION The active matrix type liquid crystal display device of the first aspect of the present invention, as shown in FIG. 1, the pixel electrode M × N (M,
Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、走査方向の1表示ラインに対して2本ずつ割り当てられる2N本の走査ライン8−1〜8−2Nと、M/2本のデータライン6−1〜6−M/2と、各表示ラインにおいて、任意のデータラインと一方の走査ラインに接続される第1のTFTゲートG1と、前記データラインと他方の走査ラインに接続される第2のTFTゲートG2とを有して構成する。 N is an arbitrary active matrix type liquid crystal display device comprising arranged in a matrix of a positive integer), the 2N present assigned two by two relative to the scanning direction of the display line scan lines 8-1~8- and 2N, a data line 6-1 to 6-M / 2 of M / 2 present, in each display line, the first TFT gate G1 to be connected to any data line and the one scanning line, the data line constituting a other of the second TFT gate G2 is connected to the scanning lines and.

【0010】本発明の第2の特徴のアクティブマトリクス型液晶表示装置は、請求項1に記載のアクティブマトリクス型液晶表示装置において、任意の表示ラインに対する2本の走査ライン8−i及び8−i+1(i=1〜 [0010] The active matrix type liquid crystal display device of the second aspect of the present invention, claims in an active matrix type liquid crystal display device according to 1, two for any display lines scan line 8-i and 8-i + 1 (i = 1~
2N)は、それぞれ時分割で駆動される。 2N) are driven by respective time division.

【0011】本発明の第3の特徴のアクティブマトリクス型液晶表示装置は、請求項1または2に記載のアクティブマトリクス型液晶表示装置において、前記第1のT [0011] The third active matrix liquid crystal display device of the aspect of the present invention, in an active matrix type liquid crystal display device according to claim 1 or 2, wherein the first T
FTゲートG1は走査方向に対して偶数または奇数番目の画素電極に接続され、前記第2のTFTゲートG2は走査方向に対して奇数または偶数番目の画素電極に接続され、1走査ライン分の表示データは、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割され、任意の表示ラインに対する2本の走査ライン8−i及び8−i+ FT gate G1 is connected to the even or odd-numbered pixel electrode with respect to the scanning direction, wherein the second TFT gate G2 is connected to the odd or even numbered pixel electrode with respect to the scanning direction, the display of one scanning line data includes odd line data corresponding to the odd-numbered pixel electrodes, the even-numbered divided into even line data corresponding to the pixel electrode, i 8-2 scan lines for any display lines and 8-i +
1は、1水平走査期間内に時分割に駆動され、前記一方の走査ライン8−iの駆動期間中は前記データライン6 1 is driven in time division within one horizontal scanning period, it said during drive period of one scan line 8-i the data lines 6
−1〜6−M/2に奇数ラインデータまたは偶数ラインデータが、前記他方の走査ライン8−i+1の駆動期間中は前記データライン6−1〜6−M/2に偶数ラインデータまたは奇数ラインデータが印加される。 -1~6-M / 2 odd line data or even line data is said in the other drive period of the scanning line 8-i + 1 even line data or the odd lines to the data lines 6-1 to 6-M / 2 data is applied.

【0012】本発明の第4の特徴のアクティブマトリクス型液晶表示装置は、請求項1または2に記載のアクティブマトリクス型液晶表示装置において、前記第1のT [0012] The fourth active matrix liquid crystal display device of the aspect of the present invention, in an active matrix type liquid crystal display device according to claim 1 or 2, wherein the first T
FTゲートG1は走査方向に対して偶数または奇数番目の画素電極に接続され、前記第2のTFTゲートG2は走査方向に対して奇数または偶数番目の画素電極に接続され、1走査ライン分の表示データは、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割され、1垂直走査期間を第1の期間及び第2の期間に分け、前記第1の期間には、前記データライン6−1〜6−M/2に奇数ラインデータまたは偶数ラインデータが印加され、各表示ラインに対して一方の走査ライン8−iのみが順に駆動され、前記第2の期間には、前記データライン6−1 FT gate G1 is connected to the even or odd-numbered pixel electrode with respect to the scanning direction, wherein the second TFT gate G2 is connected to the odd or even numbered pixel electrode with respect to the scanning direction, the display of one scanning line data is divided and odd line data corresponding to the odd-numbered pixel electrodes, in the even line data corresponding to the even-numbered pixel electrodes, divided one vertical scanning period to the first period and the second period, the the first period, the data line 6-1 to 6-M / 2 is odd line data or even line data is applied, only one of the scan lines 8-i are driven sequentially for each display line, wherein the second period, the data line 6-1
〜6−M/2に偶数ラインデータまたは奇数ラインデータが印加され、各表示ラインに対して他方の走査ライン8−i+1のみが順に駆動される。 To 6-M / 2 even-line data or the odd line data in is applied, only the other scan line 8-i + 1 are sequentially driven for each display line.

【0013】本発明の第5の特徴のアクティブマトリクス型液晶表示装置は、請求項1、2、3、または4に記載のアクティブマトリクス型液晶表示装置において、前記画素電極1(i,j)(i=1〜N,j=1〜M) [0013] The fifth active matrix liquid crystal display device of the aspect of the present invention, in an active matrix type liquid crystal display device according to claim 1, 2, 3 or 4, wherein the pixel electrode 1 (i, j) ( i = 1~N, j = 1~M)
は、赤画素電極R、緑画素電極G、或いは青画素電極B The red pixel electrodes R, green pixel electrodes G, or blue pixel electrodes B
であって、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成し、カラー表示する。 A is, the red pixel electrode R, the green pixel electrode G, and a blue pixel electrode B are arranged in this order to form one color pixel in the horizontal direction, to color display.

【0014】また、本発明の第1の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、請求項1、2、 [0014] The driving circuit of an active matrix type liquid crystal display device of the first aspect of the present invention, according to claim 1,
3、または5に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、図12に示す如く、1走査ライン分の表示データを、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割して出力するデータ処理回路15と、 3, or 5 to a driving circuit of an active matrix type liquid crystal display device for driving an active matrix type liquid crystal display device according, as shown in FIG. 12, the display data for one scanning line, to the odd-numbered pixel electrodes an odd line data corresponding, to the data processing circuit 15 and outputs the divided into even line data corresponding to the even-numbered pixel electrodes,
2N本の走査ライン8−1〜8−2Nを駆動する走査電極ドライバ4と、M/2本のデータライン6−1〜6− A scanning electrode driver 4 for driving the 2N scan lines 8-1~8-2N, M / 2 data lines 6-1~6-
M/2を駆動するデータ電極ドライバ2及び3と、任意の表示ラインに対する2本の走査ライン8−i及び8− A data electrode driver 2 and 3 for driving the M / 2, 2 scan lines 8-i and for any display line 8
i+1(i=1〜2N)を1水平走査期間内に時分割に駆動するよう前記走査電極ドライバ4を制御し、前記一方の走査ライン8−iの駆動期間中は前記データライン6−1〜6−M/2に奇数ラインデータまたは偶数ラインデータを、前記他方の走査ライン8−i+1の駆動期間中は前記データライン6−1〜6−M/2に偶数ラインデータまたは奇数ラインデータを印加するよう前記データ電極ドライバ2及び3を制御する制御手段16とを有して構成する。 i + 1 (i = 1~2N) to control the scan electrode driver 4 so as to drive the time division within one horizontal scanning period, it said during drive period of one scan line 8-i the data lines 6-1 odd line data or even line data to 6-M / 2, wherein during other driving period of the scanning line 8-i + 1 applied to the even line data or the odd line data to the data lines 6-1 to 6-M / 2 to be constituted by a control unit 16 for controlling the data electrode driver 2 and 3.

【0015】本発明の第2の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、請求項1、2、4、または5に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、図12に示す如く、1走査ライン分の表示データを、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割して出力するデータ処理回路15と、2N本の走査ライン8−1〜8−2Nを駆動する走査電極ドライバ4と、M/2本のデータライン6−1〜6−M/2 The driving circuit of an active matrix type liquid crystal display device of the second aspect of the present invention, an active matrix type liquid crystal display device for driving an active matrix type liquid crystal display device according to claim 1, 2, 4 or 5, a driving circuit, as shown in FIG. 12, by dividing the display data for one scanning line, and the odd-line data corresponding to the odd-numbered pixel electrodes, in the even line data corresponding to the even-numbered pixel electrodes a data processing circuit 15 for outputting Te, and the scan electrode driver 4 for driving scanning lines 8-1~8-2N of 2N present, M / 2 data lines 6-1 to 6-M / 2
を駆動するデータ電極ドライバ2及び3と、1垂直走査期間を第1の期間及び第2の期間に分け、前記第1の期間には、前記データライン6−1〜6−M/2に奇数ラインデータまたは偶数ラインデータを印加して、各表示ラインに対して一方の走査ライン8−i(i=1〜N) A data electrode driver 2 and 3 to drive the divides one vertical scanning period to the first period and the second period, wherein the first period, the odd to the data line 6-1 to 6-M / 2 line data or by applying an even line data, one scan line 8-i for each display line (i = 1 to N)
のみを順に駆動し、前記第2の期間には、前記データライン6−1〜6−M/2に偶数ラインデータまたは奇数ラインデータを印加して、各表示ラインに対して他方の走査ライン8−i+1のみを順に駆動するよう前記データ電極ドライバ2及び3及び走査電極ドライバ4を制御する制御手段16とを有して構成する。 Drive only in the order, wherein the second period, the data line 6-1 to 6-M / 2 by applying an even line data or the odd line data and the other scanning lines 8 for each display line and a control unit 16 for controlling the data electrode driver 2 and 3 and the scanning electrode driver 4 so as to drive -i + 1 only in order to configure.

【0016】また、本発明の第6の特徴のアクティブマトリクス型液晶表示装置は、図2に示す如く、画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、走査方向の1表示ラインに対して第1走査ライン8 Further, the sixth active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 2, the pixel electrode M × N (M, N is an arbitrary positive integer) arranged in a matrix of an active matrix type liquid crystal display device comprising, a first scan line 8 with respect to the scanning direction of the display line
−1〜8−N及び第2走査ライン9−1〜9−Nの2本ずつが割り当てられる2N本の走査ラインと、M本のデータライン6−1〜6−Mと、各表示ラインにおいて、 And -1~8-N and the second scan lines 9-1 to 9-N scanning lines one by two of 2N present allocated for the data lines 6-1 to 6-M of the M, in each display line ,
任意のデータラインと一方の走査ライン8−i(i=1 Any data lines and one scan line 8-i (i = 1
〜N)に接続される第1のTFTゲートT1と、前記第1のTFTゲートT1と他方の走査ライン9−iに接続される第2のTFTゲートT2とを有して構成する。 A first TFT gate T1 connected to to N), constituting a second TFT gate T2 connected to the first TFT gate T1 and the other scan lines 9-i.

【0017】本発明の第7の特徴のアクティブマトリクス型液晶表示装置は、請求項8に記載のアクティブマトリクス型液晶表示装置において、前記N本の第1走査ライン8−1〜8−N及び第2走査ライン9−1〜9−N [0017] The seventh active matrix liquid crystal display device of the aspect of the present invention, in an active matrix type liquid crystal display device according to claim 8, the first scan line 8-1 to 8-N and the said N present 2 scanning line 9-1~9-N
は、それぞれルートN本ずつのグループに分けられて、 Is being respectively divided into groups of routes N present,
各グループは共通接続される。 Each group is connected in common.

【0018】本発明の第8の特徴のアクティブマトリクス型液晶表示装置は、請求項9に記載のアクティブマトリクス型液晶表示装置において、前記第1走査ライン8 [0018] Eighth active matrix liquid crystal display device of the aspect of the present invention, in an active matrix type liquid crystal display device according to claim 9, wherein the first scan line 8
−1〜8−Nのグループの1つと前記第2走査ライン9 Of -1~8-N group of one second scanning line 9
−1〜9−Nのグループの1つが時分割に選択され、前記第1走査ライン8−i及び第2走査ライン9−iの双方が同時に選択された表示ライン上の画素電極1(i, -1~9-N One group of but a selected time division, the first scan line 8-i and the second scanning line 9-i pixel electrodes both on display lines are selected simultaneously 1 (i,
j)(j=1〜M)に表示データを書き込み、線順次走査して表示する。 j) writing the (j = 1 to M) to the display data, and displays the line-sequential scanning.

【0019】本発明の第9の特徴のアクティブマトリクス型液晶表示装置は、請求項8、9、または10に記載のアクティブマトリクス型液晶表示装置において、前記画素電極1(i,j)(i=1〜N,j=1〜M)は、 The ninth active matrix liquid crystal display device of the aspect of the present invention, in an active matrix type liquid crystal display device according to claim 8, 9 or 10, wherein the pixel electrode 1 (i, j) (i = 1~N, j = 1~M) is,
赤画素電極R、緑画素電極G、或いは青画素電極Bであって、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成し、カラー表示する。 The red pixel electrodes R, green pixel electrodes G, or a blue pixel electrode B, the red pixel electrode R, by arranging a green pixel electrode G, and a blue pixel electrode B in order to form one color pixel in the horizontal direction, color indicate.

【0020】また、本発明の第3の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、図18に示す如く、請求項8、9、10、または11に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、前記第1走査ライン8−1〜8−N或いは第1走査ラインの各グループを駆動する第1走査電極ドライバ4と、前記第2走査ライン9−1〜9−N或いは第2走査ラインの各グループを駆動する第2走査電極ドライバ5と、M本のデータライン6−1〜6−Mを駆動するデータ電極ドライバ2及び3と、前記第1走査ラインのグループの1つと前記第2走査ラインのグループの1つが時分割に駆動するよう前記第1走査電極ドライバ4及び第2走査電極ドライバ5を制御し、 [0020] The driving circuit of the third active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 18, an active matrix type liquid crystal display device according to claim 8, 9, 10 or 11, a driving circuit for an active matrix liquid crystal display device that drives a first scan electrode driver 4 for driving each group of the first scan line 8-1 to 8-N or the first scan line, the second scan a second scan electrode driver 5 for driving each group of lines 9-1 to 9-N or the second scan line, a data electrode driver 2 and 3 for driving the data lines 6-1 to 6-M of the M, controls the first scanning electrode driver 4 and the second scanning electrode driver 5 such that the first one of the one group of the second scan line group of the scanning lines for driving the time division, 記第1走査ライン8−i及び第2走査ライン9−iの双方が同時に選択された表示ライン上の画素電極1(i,j)(j=1〜M)に表示データを印加するよう前記データ電極ドライバ2及び3を制御する制御手段16とを有して構成する。 Serial first scan line 8-i and the second scanning line 9-i both simultaneously selected pixel electrodes 1 on the display line of the (i, j) (j = 1~M) as to apply a display data the constituting a control means 16 for controlling the data electrode driver 2 and 3.

【0021】また、本発明の第10の特徴のアクティブマトリクス型液晶表示装置、及び第4の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、請求項1 [0021] The driving circuit of the 10 active matrix liquid crystal display device of the aspect, and the fourth active matrix liquid crystal display device of the aspect of the present invention, according to claim 1
0、11、または12に記載のアクティブマトリクス型液晶表示装置及びその駆動回路において、図21に示す如く、前記共通接続される第1走査ライン8−1〜8− 0,11 or in an active matrix type liquid crystal display and a driving circuit according to 12, as shown in FIG. 21, a first scan line which is the commonly connected 8-1~8-
N及び第2走査ライン9−1〜9−Nの各グループの配線は、表示パネル基板上に施される。 Wiring of each group of N and second scan lines 9-1 to 9-N is applied to the display panel substrate.

【0022】本発明の第11の特徴のアクティブマトリクス型液晶表示装置、及び第5の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、請求項10、1 The driving circuit of the 11 active matrix liquid crystal display device characteristics, and the fifth active matrix liquid crystal display device of the aspect of the present invention, according to claim 10, 1
1、または12に記載のアクティブマトリクス型液晶表示装置及びその駆動回路において、図22に示す如く、 In an active matrix liquid crystal display and a driving circuit according to 1 or 12, as shown in FIG. 22,
前記共通接続される第1走査ライン8−1〜8−N及び第2走査ライン9−1〜9−Nの各グループの配線は、 Said common wiring connected to each group of the first scan line 8-1 to 8-N and the second scan lines 9-1 to 9-N is
駆動回路基板上に施される。 It applied to the drive circuit substrate.

【0023】また、本発明の第12の特徴のアクティブマトリクス型液晶表示装置は、図3に示す如く、画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、N+1本の走査ライン8−1〜8−N+1と、M Further, the 12 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 3, the pixel electrode M × N (M, N is an arbitrary positive integer) arranged in a matrix of comprising an active matrix type liquid crystal display device, the scanning line 8-1 to 8-N + 1 of the N + 1 present, M
本のデータライン6−1〜6−Mとを有し、走査方向の第i番目(i=1〜N)の表示ライン上の各画素電極1 And a data line 6-1 to 6-M of the i-th scanning direction pixel electrodes on the display line of (i = 1 to N) 1
(i,j)(j=1〜M)において、制御端子を第i番目の走査ライン8−iに、一方の端子をデータライン6 (I, j) in the (j = 1~M), a control terminal to the i th scan line 8-i, data line one terminal 6
−jに接続した第1のTFTゲートQ1と、制御端子を第i+1番目の走査ライン8−i+1に、一方の端子を該画素電極1(i,j)に、他方の端子を前記第1のT A first TFT gate Q1 connected to -j, the control terminal of the (i + 1) -th scan line 8-i + 1, the one terminal to the pixel electrode 1 (i, j), the other terminal of the first T
FTゲートQ1の他方の端子に接続した第2のTFTゲートQ2とを有して構成する。 And a second TFT gate Q2 connected to the other terminal of FT gate Q1 constitutes.

【0024】本発明の第13の特徴のアクティブマトリクス型液晶表示装置は、請求項15に記載のアクティブマトリクス型液晶表示装置において、前記画素電極1 [0024] 13 active matrix liquid crystal display device of the aspect of the present invention, in an active matrix type liquid crystal display device according to claim 15, wherein the pixel electrode 1
(i,j)(i=1〜N,j=1〜M)は、赤画素電極R、緑画素電極G、或いは青画素電極Bであって、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成し、カラー表示する。 (I, j) (i = 1~N, j = 1~M) the red pixel electrodes R, green pixel electrodes G, or a blue pixel electrode B, transversely to red pixel electrodes R, the green pixel electrode G, and the blue pixel electrode B constitute one color pixel are arranged in order, and a color display.

【0025】また、本発明の第6の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、図23または図25に示す如く、請求項15または16に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、K(K< Further, a sixth drive circuit for an active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 23 or FIG. 25, for driving an active matrix type liquid crystal display device according to claim 15 or 16 a driving circuit for an active matrix liquid crystal display device, K (K <
N+1)個のドライバ出力を備えて前記走査ライン8− N + 1) pieces of the scanning lines includes a driver output 8-
1〜8−N+1を駆動する走査電極ドライバ4と、M本のデータライン6−1〜6−Mを駆動するデータ電極ドライバ2と、前記第i番目(i=1〜N)の走査ライン8−i及び第i+1番目の走査ライン8−i+1の双方により同時に選択された第i番目の表示ライン上の画素電極1(i,j)(j=1〜M)に表示データを印加するよう前記データ電極ドライバ2を制御する制御手段1 1 to 8-N + 1 and the scan electrode driver 4 for driving a data electrode driver 2 for driving the data lines 6-1 to 6-M of the M scan lines 8 of the i-th (i = 1 to N) -i and the i + 1 th scan line 8-i + 1 of the pixel electrode of the i-th display on line selected simultaneously by both 1 (i, j) (j = 1~M) as to apply a display data the control means for controlling the data electrode driver 2 1
6とを有して構成する。 Make up and a 6.

【0026】本発明の第7の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、図23に示す如く、請求項17に記載のアクティブマトリクス型液晶表示装置の駆動回路において、前記走査電極ドライバ4は、2L The seventh driving circuit of an active matrix type liquid crystal display device of the aspect of the present invention, as shown in FIG. 23, in the driving circuit of an active matrix liquid crystal display device according to claim 17, wherein the scan electrode driver 4 It is, 2L
(2L=K<N+1)個のドライバ出力O1,E1,O (2L = K <N + 1) pieces of driver output O1, E1, O
2,E2,…,OL,ELを備え、前記走査ライン8− 2, E2, comprises ..., OL, the EL, the scanning line 8
1〜8−N+1の奇数番目に対しては、前記ドライバ出力の奇数番目の出力O1,O2,…,OLを順に接続し、前記走査ライン8−1〜8−N+1の偶数番目に対しては、前記ドライバ出力の偶数番目の出力E1,E 1 to 8-N + 1 with respect to odd-numbered, the odd-numbered output O1 of the driver output, O2, ..., connect the OL in order, for the even-numbered of the scan lines 8-1 to 8-N + 1 is , the even-numbered outputs of the driver output E1, E
2,…,ELを1周期毎に2つずらしながら(E1,E 2, ..., while shifting two in the EL 1 per cycle (E1, E
2,…,EL,E3,…,EL,E5,…)接続する。 2, ..., EL, E3, ..., EL, E5, ...) are connected.

【0027】本発明の第8の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、請求項17に記載のアクティブマトリクス型液晶表示装置の駆動回路において、図25に示す如く、前記走査電極ドライバ4は、2 The eighth driving circuit of an active matrix type liquid crystal display device of the aspect of the present invention, in the driving circuit of an active matrix liquid crystal display device according to claim 17, as shown in FIG. 25, the scan electrode driver 4 is, 2
L+1(2L+1=K<N+1)個のドライバ出力を備え、前記走査ライン8−1〜8−N+1に対して、第i L + 1 (2L + 1 = K <N + 1) comprises a number of driver outputs, to the scan lines 8-1 to 8-N + 1, the i
番目(i=1〜N)の走査ライン8−i及び第i+1番目の走査ライン8−i+1に2L+1個のドライバ出力から異なる2出力の組み合わせ((2L+1)×2L/ Th scan line 8-i and the i + 1 th combination of two different output from 2L + 1 single driver output to the scanning line 8-i + 1 of the (i = 1~N) ((2L + 1) × 2L /
2個)の内、1つずつが接続される。 Of the two), one is connected.

【0028】また、本発明の第14の特徴のアクティブマトリクス型液晶表示装置は、図4に示す如く、画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、N+1本の走査ライン8−1〜8−N+1と、M Further, the 14 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 4, the pixel electrode M × N (M, N is an arbitrary positive integer) arranged in a matrix of comprising an active matrix type liquid crystal display device, the scanning line 8-1 to 8-N + 1 of the N + 1 present, M
/2本のデータライン6−1〜6−M/2とを有し、走査方向の第i番目(i=1〜N)の表示ライン上の奇数番目の各画素電極1(i,k)(k=1〜Mの奇数)において、制御端子を第i番目の走査ライン8−iに、一方の端子をデータライン6−j(jはk/2+1以下の最大の整数)に接続した第1のTFTゲートP1と、制御端子を第i+1番目の走査ライン8−i+1に、一方の端子を該画素電極1(i,k)に、他方の端子を前記第1のTFTゲートP1の他方の端子に接続した第2のTFTゲートP2とを有し、走査方向の第i番目の表示ライン上の偶数番目の各画素電極1(i,k+1)において、制御端子を第i番目の走査ライン8−iに、一方の端子を該画素電極1(i,k+1)に、他方の端子をデータライン6− / Has two data lines 6-1 to 6-M / 2, the i-th scanning direction (i = 1 to N) of the display odd-numbered pixel electrodes on the line 1 (i, k) in (odd k = 1 to M), a control terminal to the i th scan line 8-i, first connecting the one terminal to the data line 6-j (j is k / 2 + 1 is equal to or less than a maximum integer) a first TFT gate P1, a control terminal of the (i + 1) -th scan line 8-i + 1, the one terminal to the pixel electrode 1 (i, k), the other terminal of the first TFT gate P1 other and a second TFT gate P2 connected to a terminal, the even-numbered pixel electrodes 1 on the i-th display line in the scanning direction (i, k + 1) at the control terminal the i-th scan line 8 to -i, to one terminal pixel electrode 1 (i, k + 1), the other terminal data lines 6 に接続した第3のTFTゲートP3 The connected to the third TFT gate P3
を有して構成する。 The make up has.

【0029】本発明の第15の特徴のアクティブマトリクス型液晶表示装置は、図4に示す如く、画素電極をM [0029] 15 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 4, the pixel electrode M
×N(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、 × N (M, N is an arbitrary positive integer) and an active matrix type liquid crystal display device comprising arranged in a matrix of,
N+1本の走査ライン8−1〜8−N+1と、M/2+ N + 1 pieces of the scanning lines 8-1~8-N + 1, M / 2 +
1本のデータライン6−1〜6−M/2+1とを有し、 One and a data line 6-1~6-M / 2 + 1 of
走査方向の第i番目(i=1〜N)の表示ライン上の偶数番目の各画素電極1(i,h)(h=1〜Mの偶数) The i-th scanning direction pixel electrodes of the even-numbered on display lines (i = 1~N) 1 (i, h) (even h = 1 to M)
において、制御端子を第i番目の走査ライン8−iに、 In the control terminal to the i th scan line 8-i,
一方の端子をデータライン6−j(j=h/2+1)に接続した第1のTFTゲートP1と、制御端子を第i+ A first TFT gate P1 connected to one terminal to the data line 6-j (j = h / 2 + 1), the control terminal the i +
1番目の走査ライン8−i+1に、一方の端子を該画素電極1(i,h)に、他方の端子を前記第1のTFTゲートP1の他方の端子に接続した第2のTFTゲートP To the first scanning line 8-i + 1, the one terminal to the pixel electrode 1 (i, h), the second TFT gate P which the other terminal is connected to the other terminal of the first TFT gate P1
2とを有し、走査方向の第i番目の表示ライン上の奇数番目の各画素電極1(i,h+1)において、制御端子を第i番目の走査ライン8−iに、一方の端子を該画素電極1(i,h+1)に、他方の端子をデータライン6 And a 2, odd-numbered pixel electrodes 1 (i, h + 1) on the i-th display line in the scanning direction at the control terminal to the i th scan line 8-i, the one terminal the pixel electrode 1 (i, h + 1), the data line 6 and the other terminal
−jに接続した第3のTFTゲートP3を有して構成する。 A third TFT gate P3 connected to -j configure.

【0030】本発明の第16の特徴のアクティブマトリクス型液晶表示装置は、図5(1)に示す如く、画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、N+1本の走査ライン8−1〜8−N+1と、M The first 16 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 5 (1), the pixel electrode M × N (M, N is an arbitrary positive integer) are arranged in a matrix of an active matrix type liquid crystal display device comprising Te in a scan line 8-1 to 8-N + 1 of the N + 1 present, M
/2本のデータライン6−1〜6−M/2とを有し、走査方向の第i番目(i=1〜N)の表示ライン上の奇数番目の各画素電極1(i,k)(k=1〜Mの奇数)において、制御端子を第i+1番目の走査ライン8−i+ / Has two data lines 6-1 to 6-M / 2, the i-th scanning direction (i = 1 to N) of the display odd-numbered pixel electrodes on the line 1 (i, k) in (k = odd number of 1 to M), a control terminal (i + 1) -th scan line 8-i +
1に、一方の端子を該画素電極1(i,k)に接続した第2のTFTゲートP2と、制御端子を第i+2番目の走査ライン8−i+2に、一方の端子をデータライン6 1, pixel electrodes 1 of one terminal (i, k) and the second TFT gate P2 connected to the control terminal of the first (i + 2) th scan line 8-i + 2, the data line 6 to one terminal
−j(jはk/2+1以下の最大の整数)に、他方の端子を前記第2のTFTゲートP2の他方の端子に接続した第1のTFTゲートP1とを有し、走査方向の第i番目の表示ライン上の偶数番目の各画素電極1(i,k+ To -j (j is k / 2 + 1 is equal to or less than a maximum integer), and a first TFT gate P1 to the other terminal connected to the other terminal of the second TFT gate P2, i th scanning direction th display even-numbered pixel electrodes 1 on the line (i, k +
1)において、制御端子を第i番目の走査ライン8−i In 1), a control terminal i-th scan line 8-i
に、一方の端子を該画素電極1(i,k+1)に、他方の端子をデータライン6−jに接続した第3のTFTゲートP3を有して構成する。 To the one terminal to the pixel electrode 1 (i, k + 1), constituting a third TFT gate P3 connected to the other terminal on the data line 6-j.

【0031】本発明の第17の特徴のアクティブマトリクス型液晶表示装置は、図5(1)に示す如く、画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、N+1本の走査ライン8−1〜8−N+1と、M [0031] 17 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 5 (1), the pixel electrode M × N (M, N is an arbitrary positive integer) are arranged in a matrix of an active matrix type liquid crystal display device comprising Te in a scan line 8-1 to 8-N + 1 of the N + 1 present, M
/2+1本のデータライン6−1〜6−M/2+1とを有し、走査方向の第i番目(i=1〜N)の表示ライン上の偶数番目の各画素電極1(i,h)(h=1〜Mの偶数)において、制御端子を第i+1番目の走査ライン8−i+1に、一方の端子を該画素電極1(i,h)に接続した第2のTFTゲートP2と、制御端子を第i+ / 2 + 1 and a data line 6-1 to 6-M / 2 + 1 of the i-th scanning direction pixel electrodes of the even-numbered on display lines (i = 1~N) 1 (i, h) in (even h = 1 to M), a control terminal (i + 1) -th scan line 8-i + 1, and the second TFT gate P2 which one terminal is connected to the pixel electrode 1 (i, h), the control the terminal the i +
2番目の走査ライン8−i+2に、一方の端子をデータライン6−j(j=h/2+1)に、他方の端子を前記第2のTFTゲートP2の他方の端子に接続した第1のTFTゲートP1とを有し、走査方向の第i番目の表示ライン上の偶数番目の各画素電極1(i,h+1)において、制御端子を第i番目の走査ライン8−iに、一方の端子を該画素電極1(i,h+1)に、他方の端子をデータライン6−jに接続した第3のTFTゲートP3 The second scan line 8-i + 2, the first TFT connected to one terminal to the data line 6-j (j = h / 2 + 1), the other terminal to the other terminal of the second TFT gate P2 and a gate P1, the i-th display even-numbered pixel electrodes 1 on the line (i, h + 1) in the scanning direction at the control terminal to the i th scan line 8-i, one terminal to the pixel electrode 1 (i, h + 1), third TFT gate is connected to the other terminal on the data line 6-j P3
を有して構成する。 The make up has.

【0032】本発明の第18の特徴のアクティブマトリクス型液晶表示装置は、請求項20、21、22、または23に記載のアクティブマトリクス型液晶表示装置において、図5(2)に示す如く、前記第1のTFTトランジスタP1または第2のTFTトランジスタP2は、 [0032] The 18 active matrix liquid crystal display device of the aspect of the present invention, in an active matrix type liquid crystal display device according to claim 20, 21, 22 or 23, as shown in FIG. 5 (2), wherein the first TFT transistor P1 or the second TFT transistor P2,
走査ライン8−i上に構成される。 Constructed on the scanning line 8-i.

【0033】本発明の第19の特徴のアクティブマトリクス型液晶表示装置は、請求項20、21、21、2 The first 19 active matrix liquid crystal display device of the aspect of the present invention, claim 20,21,21,2
3、または24に記載のアクティブマトリクス型液晶表示装置において、図5(3)に示す如く、前記第3のT 3 or an active matrix type liquid crystal display device according to 24, as shown in FIG. 5 (3), the third T
FTトランジスタP3と該画素電極1(i,k+1)または1(i,h+1)の間に、制御端子を第i番目の走査ライン8−iに接続した第4のTFTゲートP4を有して構成する。 FT transistor P3 and the pixel electrode 1 (i, k + 1) or 1 (i, h + 1) between, configured with a fourth TFT gate P4 connected to the control terminal to the i th scan line 8-i to.

【0034】本発明の第20の特徴のアクティブマトリクス型液晶表示装置は、請求項20、21、22、2 [0034] The 20 active matrix liquid crystal display device of the aspect of the present invention, claim 20,21,22,2
3、24、または25に記載のアクティブマトリクス型液晶表示装置において、前記画素電極1(i,j)(i 3,24 or in an active matrix type liquid crystal display device according to 25, wherein the pixel electrode 1 (i, j) (i
=1〜N,j=1〜M)は、赤画素電極R、緑画素電極G、或いは青画素電極Bであって、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1 = 1 to N, j = 1 to M) is a red pixel electrodes R, green pixel electrodes G, or a blue pixel electrode B, the red pixel electrode R in the horizontal direction, the green pixel electrode G, and the blue pixel electrode B the are arranged in the order 1
カラー画素を構成し、カラー表示する。 And a color pixel, color display.

【0035】また、本発明の第9の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、図27に示す如く、請求項20、21、22、23、24、25、または26に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、前記走査ライン8−1〜8−N+1を駆動する走査電極ドライバ4及び5と、前記M/2またはM [0035] The driving circuit of the ninth active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 27, the active of claim 20,21,22,23,24,25 or 26, a driving circuit for an active matrix liquid crystal display device for driving a matrix type liquid crystal display device, a scanning electrode driver 4 and 5 for driving the scan lines 8-1 to 8-N + 1, wherein M / 2 or M
/2+1本のデータライン6−1〜6−M/2または6 / 2 + 1 data lines 6-1 to 6-M / 2 or 6
−M/2+1を駆動するデータ電極ドライバ2と、所定のタイミングで、前記第i番目の走査ライン8−i及び第i+1番目の走査ライン8−i+1に選択電圧を印加し、次のタイミングで、前記第i番目の走査ライン8− A data electrode driver 2 for driving the -M / 2 + 1, at a predetermined timing, and applying the i-th scan line 8-i and (i + 1) th selection voltage to the scanning line 8-i + 1, at the next timing, I said i-th scan line 8-
iに選択電圧を、前記第i+1番目の走査ライン8−i I to select voltage, the (i + 1) -th scan line 8-i
+1に非選択電圧をそれぞれ印加し、更に次のタイミングで、前記第i番目の走査ライン8−iに非選択電圧を印加するという一連の動作を、iの昇順に繰り返すよう前記走査電極ドライバ4及び5を制御する制御手段16 Non-selective voltage is applied respectively to +1, further at the next timing, the i-th scan line 8-i in a series of operations of applying a non-selection voltage, the scan electrode driver to repeat the ascending order of i 4 and control means 16 for controlling the 5
とを有して構成する。 It is configured with a door.

【0036】本発明の第10の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、請求項27に記載のアクティブマトリクス型液晶表示装置の駆動回路において、図27に示す如く、前記走査電極ドライバ4及び5 The driving circuit of the 10 active matrix liquid crystal display device of the aspect of the present invention, in the driving circuit of an active matrix liquid crystal display device according to claim 27, as shown in FIG. 27, the scan electrode driver 4 and 5
は、前記制御手段16の制御の下、当該走査電極ドライバ4及び5の選択電圧入力の切り換え、またはイネーブル制御により、前記偶数番目或いは奇数番目の走査ライン8−iを強制的に非選択電圧にするシフトレジスタを有して構成する。 Under the control of the control means 16, switching of the selection voltage input of the scan electrode driver 4 and 5 or by the enable control, to the even-numbered or forcibly unselected voltage odd-numbered scanning lines 8-i, constituting a shift register.

【0037】また、本発明の第21の特徴のアクティブマトリクス型液晶表示装置は、図7(1)に示す如く、 Further, the 21 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 7 (1),
画素電極をM×2Nまたは2N+1(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、3Nまたは3N+2本の走査ライン8−1〜8−3Nまたは3N+2と、M/2 An active matrix type liquid crystal display device comprising arranged in a matrix of pixel electrodes M × 2N or 2N + 1 (M, N is an arbitrary positive integer), 3N or 3N + 2 scan lines 8-1~8-3N or the 3N + 2, M / 2
またはM/2+1本のデータライン6−1〜6−M/2 Or M / 2 + 1 data lines 6-1 to 6-M / 2
またはM/2+1とを有し、走査方向の第i番目(i= Or M / 2 + 1 and have a i-th scanning direction (i =
1〜2Nまたは2N+1の奇数)の表示ライン上の偶数番目または奇数番目の各画素電極1(i,k+1)または1(i,h+1)(k=1〜Mの奇数、h=1〜Mの偶数)において、制御端子を第x番目の走査ライン8− 1~2N or 2N + 1 odd) of the display even-numbered or odd-numbered pixel electrodes 1 on line (i, k + 1) or 1 (i, h + 1) (in k = 1 to M odd, the h = 1 to M in an even number), the control terminal x-th scan line 8-
x(xは3i/2以下の最大の整数)に、一方の端子を該画素電極1(i,k+1)または1(i,h+1) x (x is 3i / 2 greatest integer less than or equal to), the one terminal pixel electrode 1 (i, k + 1) or 1 (i, h + 1)
に、他方の端子をデータライン6−j(jはk/2+1 To the other terminal the data line 6-j (j is k / 2 + 1
以下の最大の整数、またはj=h/2+1)に接続した第1のTFTゲートF1と、走査方向の第i番目の表示ライン上の奇数番目または偶数番目の各画素電極1 Greatest integer less than or equal to or j = h / 2 + 1 and the first TFT gate F1 connected to), odd on the i-th display line in the scanning direction or the even-numbered pixel electrodes 1,
(i,k)または1(i,h)において、制御端子を第x+1番目の走査ライン8−x+1に、一方の端子を該画素電極1(i,k)または1(i,h)に、他方の端子を前記第1のTFTゲートF1の一方の端子に接続した第2のTFTゲートF2と、走査方向の第i+1番目の表示ライン上の偶数番目または奇数番目の各画素電極1(i+1,k+1)または1(i+1,h+1)において、制御端子を第x+2番目の走査ライン8−x+2 (I, k) or 1 (i, h) at the control terminal to the x + 1 th scan line 8-x + 1, to one terminal pixel electrode 1 (i, k) or 1 (i, h), a second TFT gate F2 to the other terminal connected to one terminal of the first TFT gate F1, numbered on the (i + 1) th display line in the scanning direction or the odd-numbered pixel electrodes 1 (i + 1, k + 1) or 1 (i + 1, h + 1 in), the control terminal first x + 2 th scan line 8-x + 2
に、一方の端子を該画素電極1(i+1,k+1)または1(i+1,h+1)に、他方の端子をデータライン6−jに接続した第3のTFTゲートF3と、走査方向の第i+1番目の表示ライン上の奇数番目または偶数番目の各画素電極1(i+1,k)または1(i+1, To the one terminal to the pixel electrode 1 (i + 1, k + 1) or 1 (i + 1, h + 1), and the third TFT gate F3 connected to the other terminal on the data line 6-j, the (i + 1) th scan direction odd or even-numbered pixel electrodes 1 on the display line of the (i + 1, k) or 1 (i + 1,
h)において、制御端子を第x+1番目の走査ライン8 In h), a control terminal first x + 1 th scan line 8
−x+1に、一方の端子を該画素電極1(i+1,k) The -x + 1, one terminal pixel electrode 1 (i + 1, k)
または1(i+1,h)に、他方の端子を前記第3のT Or 1 to (i + 1, h), the other terminal of the second 3 T
FTゲートF3の一方の端子に接続した第4のTFTゲートF4とを有して構成する。 And a fourth TFT gate F4 connected to one terminal of FT gate F3 constituting.

【0038】また、本発明の第22の特徴のアクティブマトリクス型液晶表示装置は、図8(1)に示す如く、 Further, the 22 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 8 (1),
画素電極をM×2Nまたは2N+1(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、3Nまたは3N+2本の走査ライン8−1〜8−3Nまたは3N+2と、M/2 An active matrix type liquid crystal display device comprising arranged in a matrix of pixel electrodes M × 2N or 2N + 1 (M, N is an arbitrary positive integer), 3N or 3N + 2 scan lines 8-1~8-3N or the 3N + 2, M / 2
またはM/2+1本のデータライン6−1〜6−M/2 Or M / 2 + 1 data lines 6-1 to 6-M / 2
またはM/2+1とを有し、走査方向の第i番目(i= Or M / 2 + 1 and have a i-th scanning direction (i =
1〜2Nまたは2N+1の奇数)の表示ライン上の偶数番目または奇数番目の各画素電極1(i,k+1)または1(i,h+1)(k=1〜Mの奇数、h=1〜Mの偶数)において、制御端子を第x番目の走査ライン8− 1~2N or 2N + 1 odd) of the display even-numbered or odd-numbered pixel electrodes 1 on line (i, k + 1) or 1 (i, h + 1) (in k = 1 to M odd, the h = 1 to M in an even number), the control terminal x-th scan line 8-
x(xは3i/2以下の最大の整数)に、一方の端子を該画素電極1(i,k+1)または1(i,h+1) x (x is 3i / 2 greatest integer less than or equal to), the one terminal pixel electrode 1 (i, k + 1) or 1 (i, h + 1)
に、他方の端子をデータライン6−j(jはk/2+1 To the other terminal the data line 6-j (j is k / 2 + 1
以下の最大の整数、またはj=h/2+1)に接続した第1のTFTゲートF1と、走査方向の第i番目の表示ライン上の奇数番目または偶数番目の各画素電極1 Greatest integer less than or equal to or j = h / 2 + 1 and the first TFT gate F1 connected to), odd on the i-th display line in the scanning direction or the even-numbered pixel electrodes 1,
(i,k)または1(i,h)において、制御端子を第x+1番目の走査ライン8−x+1に、一方の端子を該画素電極1(i,k)または1(i,h)に、他方の端子を前記第1のTFTゲートF1の一方の端子に接続した第2のTFTゲートF2と、走査方向の第i+1番目の表示ライン上の偶数番目または奇数番目の各画素電極1(i+1,k+1)または1(i+1,h+1)において、制御端子を第x+1番目の走査ライン8−x+1 (I, k) or 1 (i, h) at the control terminal to the x + 1 th scan line 8-x + 1, to one terminal pixel electrode 1 (i, k) or 1 (i, h), a second TFT gate F2 to the other terminal connected to one terminal of the first TFT gate F1, numbered on the (i + 1) th display line in the scanning direction or the odd-numbered pixel electrodes 1 (i + 1, k + 1) or 1 (i + 1, h + 1 in), the control terminal the x + 1 th scan line 8-x + 1
に、一方の端子を該画素電極1(i+1,k+1)または1(i+1,h+1)に、他方の端子をデータライン6−jに接続した第3のTFTゲートF3と、走査方向の第i+1番目の表示ライン上の奇数番目または偶数番目の各画素電極1(i+1,k)または1(i+1, To the one terminal to the pixel electrode 1 (i + 1, k + 1) or 1 (i + 1, h + 1), and the third TFT gate F3 connected to the other terminal on the data line 6-j, the (i + 1) th scan direction odd or even-numbered pixel electrodes 1 on the display line of the (i + 1, k) or 1 (i + 1,
h)に、他方の端子を前記第3のTFTゲートF3の一方の端子に接続した第4のTFTゲートF4とを有して構成する。 To h), it constitutes and a fourth TFT gate F4 to the other terminal connected to one terminal of the third TFT gate F3.

【0039】本発明の第23の特徴のアクティブマトリクス型液晶表示装置は、図9(1)に示す如く、画素電極をM×2Nまたは2N+1(M,Nは任意の正整数) The 23 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 9 (1), the pixel electrode M × 2N or 2N + 1 (M, N is an arbitrary positive integer)
のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、3Nまたは3N+2本の走査ライン8−1〜8−3N+3N+2と、M/2本のデータライン6−1〜6−M/2とを有し、走査方向の第i番目(i=1〜2Nまたは2N+1の奇数)の表示ライン上の奇数番目の各画素電極1(i,k)(k=1〜Mの偶数)において、制御端子を第x番目の走査ライン8− A of the active matrix type liquid crystal display device comprising arranged in a matrix, a scanning line 8-1~8-3N + 3N + 2 of 3N or 3N + 2 present, M / 2 data lines 6-1 to 6-M / 2 has the door, in the i-th scanning direction (i = 1 to 2N or 2N + 1 odd) of the display odd-numbered pixel electrodes 1 on the line (i, k) (even k = 1 to M), a control terminal x-th scan line 8-
xに、一方の端子を該画素電極1(i,k)に、他方の端子をデータライン6−j(jはk/2+1以下の最大の整数)に接続した第1のTFTゲートF1と、走査方向の第i番目の表示ライン上の偶数番目の各画素電極1 To x, the one terminal pixel electrode 1 (i, k), the other data line 6-j terminal (j is the largest integer k / 2 + 1 or less) and the first TFT gate F1 connected to, even-numbered pixel electrodes on the i-th display line in the scanning direction 1
(i,k+1)において、制御端子を第x+1番目の走査ライン8−x+1に、一方の端子を該画素電極1 (I, k + 1) at the control terminal to the x + 1 th scan line 8-x + 1, pixel electrodes 1 of one terminal
(i,k+1)に、他方の端子を前記奇数番目の画素電極1(i,k)に接続した第2のTFTゲートF2と、 (I, k + 1) to, and the second TFT gate F2 to the other terminal connected to the odd-numbered pixel electrodes 1 (i, k),
走査方向の第i+1番目の表示ライン上の奇数番目の各画素電極1(i+1,k)において、制御端子を第x+ In odd-numbered pixel electrodes 1 on the (i + 1) th display line in the scanning direction (i + 1, k), a control terminal first x +
2番目の走査ライン8−x+2に、一方の端子を該画素電極1(i+1,k)に、他方の端子をデータライン6 The second scan line 8-x + 2, the one terminal to the pixel electrode 1 (i + 1, k), the other terminal data lines 6
−jに接続した第3のTFTゲートF3と、走査方向の第i+1番目の表示ライン上の偶数番目の各画素電極1 A third TFT gate F3 connected to -j, the even-numbered pixel electrodes on the (i + 1) th display line in the scanning direction 1
(i+1,k+1)において、制御端子を第x+1番目の走査ライン8−x+1に、一方の端子を該画素電極1 (I + 1, k + 1) at the control terminal to the x + 1 th scan line 8-x + 1, pixel electrodes 1 of one terminal
(i+1,k+1)に、他方の端子を前記奇数番目の画素電極1(i+1,k)に接続した第4のTFTゲートF4とを有して構成する。 (I + 1, k + 1) to constitute and a fourth TFT gate F4 to the other terminal connected to the odd-numbered pixel electrodes 1 (i + 1, k).

【0040】本発明の第24の特徴のアクティブマトリクス型液晶表示装置は、図10(1)に示す如く、画素電極をM×2Nまたは2N+1(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、3Nまたは3N+2本の走査ライン8−1〜8−3Nまたは3N+2と、M/2本のデータライン6−1〜6−M/2とを有し、走査方向の第i番目(i=1〜2Nまたは2N+1の奇数)の表示ライン上の奇数番目の各画素電極1(i,k)(k= The first 24 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 10 (1), the pixel electrode M × 2N or 2N + 1 (M, N is an arbitrary positive integer) in a matrix of an active matrix type liquid crystal display device formed by arrangement, the scan line 8-1~8-3N or 3N + 2 of 3N or 3N + 2 present, the data lines 6-1 to 6-M / 2 of M / 2 present a i-th scanning direction (i = 1 to 2N or 2N + 1 odd) odd pixel electrodes 1 on the display line of (i, k) (k =
1〜Mの奇数)において、制御端子を第x番目の走査ライン8−x(xとは3i/2以下の最大の整数)に、一方の端子を該画素電極1(i,k)に、他方の端子をデータライン6−j(jはk/2+1以下の最大の整数) In odd) of 1 to M, the control terminal to the x-th scan line 8-x (x The 3i / 2 greatest integer less than or equal to), the one terminal pixel electrode 1 (i, k), the other terminal data line 6-j (j is k / 2 + 1 is equal to or less than a maximum integer)
に接続した第1のTFTゲートF1と、走査方向の第i A first TFT gate F1 connected to the i-th scan direction
番目の表示ライン上の偶数番目の各画素電極1(i,k Even-numbered pixel electrodes 1 on th display lines (i, k
+1)において、制御端子を第x+1番目の走査ライン8−x+1に、一方の端子を該画素電極1(i,k+ In +1), a control terminal to the x + 1 th scan line 8-x + 1, one terminal pixel electrode 1 (i, k +
1)に、他方の端子を前記奇数番目の画素電極1(i, 1), wherein the other terminal odd-numbered pixel electrodes 1 (i,
k)に接続した第2のTFTゲートF2と、走査方向の第i番目の表示ライン上の奇数番目の各画素電極1(i A second TFT gate F2 connected to k), the odd-numbered pixel electrodes on the i-th display line in the scanning direction 1 (i
+1,k)において、制御端子を第x+1番目の走査ライン8−x+1に、一方の端子を該画素電極1(i+ + 1, in k), a control terminal to the x + 1 th scan line 8-x + 1, one terminal of the pixel electrodes 1 (i +
1,k)に、他方の端子をデータライン6−jに接続した第3のTFTゲートF3と、走査方向の第i+1番目の表示ライン上の偶数番目の各画素電極1(i+1,k 1, the k), and the third TFT gate F3 connected to the other terminal on the data line 6-j, the even-numbered pixel electrodes on the (i + 1) th display line in the scanning direction 1 (i + 1, k
+1)において、制御端子を第x+2番目の走査ライン8−x+2に、一方の端子を該画素電極1(i+1,k In +1), the control terminal to the x + 2 th scan line 8-x + 2, one terminal pixel electrode 1 (i + 1, k
+1)に、他方の端子を前記奇数番目の画素電極1(i +1), wherein the other terminal odd-numbered pixel electrodes 1 (i
+1,k)に接続した第4のTFTゲートF4とを有して構成する。 + 1, it constitutes and a fourth TFT gate F4 connected to k).

【0041】本発明の第25の特徴のアクティブマトリクス型液晶表示装置は、請求項29、30、31、または32に記載のアクティブマトリクス型液晶表示装置において、図11(1)に示す如く、前記第1、第2、第3及びまたは第4のTFTゲートF1、F2、F3、及びまたはF4は、複数個のTFTゲートを並列接続して構成される。 The first 25 active matrix liquid crystal display device of the aspect of the present invention, in an active matrix type liquid crystal display device according to claim 29, 30, 31 or 32, as shown in FIG. 11 (1), wherein first, second, third and or fourth TFT gate F1, F2, F3, and or F4 is configured by parallel connection of a plurality of TFT gate.

【0042】本発明の第26の特徴のアクティブマトリクス型液晶表示装置は、請求項29、30、31、3 [0042] 26 active matrix liquid crystal display device of the aspect of the present invention, claim 29,30,31,3
2、または33に記載のアクティブマトリクス型液晶表示装置において、前記画素電極1(i,j)(i=1〜 In an active matrix liquid crystal display device according to 2 or 33, wherein the pixel electrode 1 (i, j) (i = 1~
2Nまたは2N+1,j=1〜M)は、赤画素電極R、 2N or 2N + 1, j = 1~M) the red pixel electrodes R,
緑画素電極G、或いは青画素電極Bであって、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成し、カラー表示する。 Green pixel electrode G, or a blue pixel electrode B, the red pixel electrode R, the green pixel electrode G, and a blue pixel electrode B are arranged in this order to form one color pixel in the horizontal direction, to color display.

【0043】更に、本発明の第11の特徴のアクティブマトリクス型液晶表示装置の駆動回路は、図29に示す如く、請求項29、30、31、32、33、または3 [0043] Furthermore, the driving circuit of the 11 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 29, claim 29,30,31,32,33 or 3,
4に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、前記走査ライン8−1〜8−3Nまたは3N+ A driving circuit for an active matrix liquid crystal display device for driving an active matrix type liquid crystal display device according to 4, wherein the scanning line 8-1~8-3N or 3N +
2を駆動する走査電極ドライバ4と、前記データライン6−1〜6−M/2またはM/2+1を駆動するデータ電極ドライバ2と、前記第x番目(表示ラインを第i番目とすれば;xは2i/2以下の最大の整数)の走査ライン8−x及び第x+1番目の走査ライン8−x+1の双方により同時に選択された第i番目の表示ライン上の画素電極1(i,j)(j=1〜M)に表示データを印加するよう前記データ電極ドライバ2を制御する制御手段16とを有して構成する。 A scanning electrode driver 4 for driving the 2, wherein the data lines 6-1 to 6-M / 2 or the data electrode driver 2 for driving the M / 2 + 1, if the i-th the x-th (display line; x is 2i / 2 is equal to or less than a maximum integer) scan line 8-x and the x + 1 th scan line 8-x + 1 of the pixel electrode of the i-th display on line selected simultaneously by both 1 (i, j) (j = 1 to M) to which applies the display data constitutes a control unit 16 for controlling the data electrode driver 2.

【0044】 [0044]

【作用】第1、第2、第3、第4、及び第5の特徴のアクティブマトリクス型液晶表示装置では、図1に示す如く、アクティブマトリクス回路構成において、走査方向の1表示ラインを2本の走査ラインで構成すると共に、 [Action] first, second, third, and fourth, and fifth active matrix liquid crystal display device of the aspect, as shown in FIG. 1, in the active matrix circuit configuration, two one display line in the scanning direction together comprise a scan line,
同一のデータラインに接続された2個のTFTゲートG Two TFT gate G connected to the same data line
1及びG2を2本の走査ラインに独立に接続して、2個の表示画素を構成し、カラー表示を行なう場合には、横方向に赤画素電極R、緑画素電極G、及び青画素電極B Connect the 1 and G2 independently two scan lines, constitute two display pixels, when performing color display, laterally red pixel electrodes R, green pixel electrodes G, and blue pixel electrodes B
を順に配列して1カラー画素を構成し、2本の走査ライン8−i及び8−i+1(i=1〜2N)を時分割で駆動して表示を行なう。 The then sequentially arranged constitute one color pixel performs display by driving in a time division two scanning lines 8-i and 8-i + 1 (i = 1~2N).

【0045】時分割な走査ラインの駆動表示方法としては、1走査ライン分の表示データを、奇数番目の画素電極に対応した奇数ラインデータと偶数番目の画素電極に対応した偶数ラインデータとに分割し、任意の表示ラインに対する2本の走査ライン8−i及び8−i+1を、 [0045] As a driving method for displaying time-division scanning line divides the display data for one scanning line, to the even line data corresponding to the odd line data and even-numbered pixel electrodes corresponding to the odd-numbered pixel electrodes and, two scanning lines 8-i and 8-i + 1 for any display lines,
1水平走査期間内に時分割に駆動し、一方の走査ライン8−iの駆動期間中はデータライン6−1〜6−M/2 Driven in time division within one horizontal scanning period, during the drive period of one scan line 8-i data lines 6-1 to 6-M / 2
に奇数ラインデータまたは偶数ラインデータを、他方の走査ライン8−i+1の駆動期間中はデータライン6− Odd line data or even line data, the other scan lines 8-i + 1 in the driving period data line 6-
1〜6−M/2に偶数ラインデータまたは奇数ラインデータを印加する方法と、1垂直走査期間を第1の期間及び第2の期間に分け、第1の期間には、データライン6 A method of applying an even line data or the odd line data in 1 to 6-M / 2, divided one vertical scanning period to the first period and the second period, the first period, the data line 6
−1〜6−M/2に奇数ラインデータまたは偶数ラインデータを印加し、各表示ラインに対して一方の走査ライン8−iのみを順に駆動し、第2の期間には、データライン6−1〜6−M/2に偶数ラインデータまたは奇数ラインデータを印加し、各表示ラインに対して他方の走査ライン8−i+1のみを順に駆動する方法とがある。 Applying the odd line data or even line data -1~6-M / 2, by driving only one of the scan lines 8-i sequentially for each display line, in the second period, the data line 6 applying an even line data or the odd line data to 1~6-M / 2, and a method of driving only the other scan line 8-i + 1 in order for each display line.

【0046】これにより、駆動回路数が走査電極側で2 [0046] In this manner, the drive circuit number scanning electrode side 2
倍になるものの、データ電極側で2分の1になり、全体として約4分の3になる。 Although doubles, becomes one half the data electrode side, and about three-quarters as a whole. 回路コストは現状の技術ではデータ電極側:走査電極側=3:1であるため、全体としてコストの低減率は約5分の3となる。 Circuit cost data electrode side in the state of the art: the scanning electrode side = 3: 1. Therefore, the reduction rate of the cost as a whole is 3 to about 5 minutes. また、接続ピッチは、走査電極側で2分の1になるものの、データ電極側で2倍になる。 The connection pitch, although becomes one-half the scanning electrode side, doubles the data electrode side. 従って、駆動回路数を低減でき、回路とパネル端子電極の接続が容易になり、表示装置の低コスト化が実現できる。 Therefore, it is possible to reduce the number of driving circuits, it facilitates the connection of the circuit and the panel terminal electrodes, can be realized cost reduction of the display device.

【0047】また、本発明の第1の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図12に示す如く、データ処理回路15で、1走査ライン分の表示データを奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割して出力し、制御手段16により、任意の表示ラインに対する2本の走査ライン8−i及び8−i+1 Further, in the driving circuit of an active matrix type liquid crystal display device of the first aspect of the present invention, as shown in FIG. 12, the data processing circuit 15, the display data for one scanning line to the odd-numbered pixel electrodes an odd line data corresponding even-numbered divided into the even line data corresponding to the pixel electrode outputs, the control unit by 16, two for any display lines scan line 8-i and 8-i + 1
(i=1〜2N)を1水平走査期間内に時分割に駆動するよう走査電極ドライバ4を制御し、一方の走査ライン8−iの駆動期間中はデータライン6−1〜6−M/2 (I = 1 to 2N) and controls the scan electrode driver 4 so as to drive the time division within one horizontal scanning period, during the drive period of one scan line 8-i data lines 6-1 to 6-M / 2
に奇数ラインデータまたは偶数ラインデータを、他方の走査ライン8−i+1の駆動期間中はデータライン6− Odd line data or even line data, the other scan lines 8-i + 1 in the driving period data line 6-
1〜6−M/2に偶数ラインデータまたは奇数ラインデータを印加するようデータ電極ドライバ2及び3を制御する。 Controls the data electrode driver 2 and 3 to apply an even line data or the odd line data in 1 to 6-M / 2.

【0048】本発明の第2の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図12に示す如く、 [0048] In the driving circuit of an active matrix type liquid crystal display device of the second aspect of the present invention, as shown in FIG. 12,
データ処理回路15で、1走査ライン分の表示データを奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割して出力し、制御手段16により、1垂直走査期間を第1の期間及び第2の期間に分け、第1の期間には、データライン6−1〜6−M/2に奇数ラインデータまたは偶数ラインデータを印加して、各表示ラインに対して一方の走査ライン8−i(i=1〜2N)のみを順に駆動し、第2の期間には、データライン6−1〜6−M/2 In the data processing circuit 15, the odd line data corresponding to display data for one scanning line to the odd-numbered pixel electrode is divided into the even line data corresponding to the even-numbered pixel electrode outputs, the control unit 16 divides one vertical scanning period to the first period and the second period, the first period, the data lines 6-1 to 6-M / 2 by applying the odd line data or even line data, each driving one of the scanning lines 8-i only (i = 1 to 2N) in order with respect to the display line, in the second period, the data lines 6-1 to 6-M / 2
に偶数ラインデータまたは奇数ラインデータを印加して、各表示ラインに対して他方の走査ライン8−i+1 Even line data or by applying odd line data and the other scanning line for each display line to 8-i + 1
のみを順に駆動するようデータ電極ドライバ2及び3及び走査電極ドライバ4を制御する。 Controls the data electrode driver 2 and 3 and the scanning electrode driver 4 so as to drive only sequentially.

【0049】また、本発明の第6、第7、第8、及び第9の特徴のアクティブマトリクス型液晶表示装置では、 [0049] Further, in the sixth, seventh, active matrix liquid crystal display device of the eighth and ninth aspect of the present invention,
図2に示す如く、画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して、2N本の走査ラインの内、走査方向の1表示ラインに対して第1走査ライン8−1〜8−N及び第2走査ライン9−1〜9−Nの2 As shown in FIG. 2, by arranging the pixel electrode M × N (M, N is an arbitrary positive integer) in a matrix of, among 2N scan lines, the first scanning to the scanning direction of one display line 2 lines 8-1 to 8-N and the second scan lines 9-1 to 9-N
本ずつ割り当て、各表示ラインにおいて、M本のデータライン6−1〜6−Mの内、任意のデータライン6−j Allocation by the, in each display line, among the data lines 6-1 to 6-M of the M, any data line 6-j
に第1のTFTゲートT1及び第2のTFTゲートT2 The first TFT gate T1 and the second TFT gate T2 to
を直列に接続すると共に、各TFTゲートT1及びT2 With the connection in series, each TFT gate T1 and T2
がそれぞれ第1走査ライン8−1〜8−N及び第2走査ライン9−1〜9−Nに独立に接続して、1個の表示画素を構成し、カラー表示を行なう場合には、画素電極1 There are connected independently to the first scan line 8-1 to 8-N and the second scan lines 9-1 to 9-N, respectively, constitute one display pixel, when performing color display, the pixel electrode 1
(i,j)(i=1〜N,j=1〜M)として、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成する。 (I, j) as the (i = 1~N, j = 1~M), the red pixel electrode R in the horizontal direction, constituting the green pixel electrode G, and a color pixel by arranging a blue pixel electrode B in order.

【0050】また、第1走査ライン8−1〜8−16及び第2走査ライン9−1〜9−16を、それぞれルートN本=L本ずつのグループ(10−L〜10−4及び1 [0050] Further, the first scan line 8-1~8-16 and second scan lines 9-1~9-16 each route the N = group L present each (10-L~10-4 and 1
1−1〜11−L)に分けて、各グループは共通接続する。 1-1~11-L) to be divided, each group is connected in common. このアクティブマトリクス型液晶表示装置においては、第1走査ライン8−1〜8−Nのグループの1つと第2走査ライン9−1〜9−Nのグループの1つが時分割に選択され、第1走査ライン8−i及び第2走査ライン9−iの双方が同時に選択された表示ライン上の画素電極1(i,j)(i=1〜N,j=1〜M)に表示データを書き込み、線順次走査して表示する。 In this active matrix type liquid crystal display device, one of a group of one second scan line 9-1 to 9-N groups of the first scan line 8-1 to 8-N has been selected in time division, the first writing display data to the scan line 8-i and the second scanning line 9-i pixel electrodes both on display lines are selected simultaneously 1 (i, j) (i = 1~N, j = 1~M) and displays the line-sequential scanning.

【0051】従って、ルートN個の出力ドライバを備える2個の走査電極ドライバ4及び5の構成により、出力ドライバ数を大幅に低減でき、アクティブマトリクス型液晶表示装置の低コスト化が実現できる。 [0051] Thus, the configuration of the two scan electrode driver 4 and 5 comprises a root N output drivers, the number of output drivers can be significantly reduced, the cost of the active matrix liquid crystal display device can be realized.

【0052】また、本発明の第3の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図18に示す如く、制御手段16により、第1走査ラインのグループの1つと第2走査ラインのグループの1つが時分割に駆動するよう第1走査電極ドライバ4及び第2走査電極ドライバ5を制御し、第1走査ライン8−i及び第2走査ライン9−iの双方が同時に選択された表示ライン上の画素電極1(i,j)(j=1〜M)に表示データを印加するようデータ電極ドライバ2及び3を制御する。 [0052] The third drive circuit of an active matrix type liquid crystal display device features, as shown in FIG. 18, the control unit 16, one group of the second scan line group in the first scan line of the present invention display lines one that controls the first scan electrode driver 4 and the second scanning electrode driver 5 to drive the time division, both the first scan line 8-i and the second scanning line 9-i is selected at the same time the pixel electrodes 1 above to control the data electrode driver 2 and 3 to apply the display data on the (i, j) (j = 1~M).

【0053】本発明の第10の特徴のアクティブマトリクス型液晶表示装置、及び第4の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図21に示す如く、共通接続される第1走査ライン8−1〜8−N及び第2走査ライン9−1〜9−Nの各グループの配線を、 [0053] In the driving circuit of the 10 active matrix liquid crystal display device of the aspect, and the fourth active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 21, the first scan line 8 is commonly connected the wiring of each group of -1~8-N and the second scan lines 9-1 to 9-N,
表示パネル基板上に設ける。 Provided on the display panel on the substrate. これにより、表示パネル基板と駆動回路の接続点数を大幅に減らすことができる。 This makes it possible to significantly reduce the number of connection points of the display panel substrate and the driving circuit.

【0054】本発明の第11の特徴のアクティブマトリクス型液晶表示装置、及び第5の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図22に示す如く、共通接続される第1走査ライン8−1〜8−N及び第2走査ライン9−1〜9−Nの各グループの配線を、 [0054] In the driving circuit of the 11 active matrix liquid crystal display device characteristics, and the fifth active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 22, the first scan line 8 is commonly connected the wiring of each group of -1~8-N and the second scan lines 9-1 to 9-N,
駆動回路基板上に設ける。 Provided on the drive circuit substrate. これにより、表示パネル基板内部での配線クロスオーバーが無くなり、表示パネルの歩留りが向上する。 This eliminates the wires cross over on the display panel substrate interior, improves the yield of the display panel.

【0055】また、本発明の第12及び第13の特徴のアクティブマトリクス型液晶表示装置では、図3に示す如く、画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して、N+1本の走査ライン8−1〜 [0055] Further, in the twelfth and thirteenth active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 3, the pixel electrode M × N (M, N is an arbitrary positive integer) in a matrix of arranged to, N + 1 scan lines 8-1
8−N+1の内、走査方向の1表示ラインに対して2本ずつ割り当て、各表示ラインにおいて、M本のデータライン6−1〜6−Mの内、任意のデータライン6−jに第1のTFTゲートQ1及び第2のTFTゲートQ2を直列に接続すると共に、各TFTゲートQ1及びQ2をそれぞれ1表示ラインに対して割り当てられた2本の走査ライン8−i及び走査ライン8−i+1に独立に接続して、1個の表示画素を構成し、カラー表示を行なう場合には、画素電極1(i,j)(i=1〜N,j=1〜 8-N + 1 of, assigned two each for one display line in the scanning direction, in each display line, among the data lines 6-1 to 6-M of the M, the first to arbitrary data line 6-j the TFT gate Q1 and the second TFT gate Q2 together connected in series, the scan line 8-i and the scanning line 8-i + 1 of two assigned each TFT gate Q1 and Q2 against each display line of connect independently constitute one display pixel, when performing color display, the pixel electrodes 1 (i, j) (i = 1~N, j = 1~
M)として、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成する。 As M), constitutes a red pixel electrode R in the horizontal direction, the green pixel electrode G, and a color pixel by arranging a blue pixel electrode B in order.

【0056】本発明の第6及び第7の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図23に示す如く、走査電極ドライバ4は、2L(2L=K<N+ [0056] In the sixth and seventh driving circuit of an active matrix type liquid crystal display device of the aspect of the present invention, as shown in FIG. 23, the scan electrode driver 4, 2L (2L = K <N +
1)個のドライバ出力O1,E1,O2,E2,…,O 1) number of driver output O1, E1, O2, E2, ..., O
L,ELを備え、走査ライン8−1〜8−N+1の奇数番目に対しては、ドライバ出力の奇数番目の出力O1, L, equipped with EL, for the odd-numbered scanning lines 8-1 to 8-N + 1, the odd-numbered output O1 of the driver output,
O2,…,OLを順に接続し、走査ライン8−1〜8− O2, and connection ..., the OL in the order, scanning line 8-1~8-
N+1の偶数番目に対しては、ドライバ出力の偶数番目の出力E1,E2,…,ELを1周期毎に2つずらしながら(E1,E2,…,EL,E3,…,EL,E5, For even-numbered N + 1, even-numbered output E1, E2 of the driver output, ..., while two shifting the EL every cycle (E1, E2, ..., EL, E3, ..., EL, E5,
…)接続し、制御手段16により、第i番目(i=1〜 ...) are connected, the control unit 16, the i-th (i =. 1 to
N)の走査ライン8−i及び第i+1番目の走査ライン8−i+1の双方が同時に選択された第i番目の表示ライン上の画素電極1(i,j)(j=1〜M)に表示データを印加するようデータ電極ドライバ2を制御する。 Scan line 8-i and the i + 1 th scan line 8-i + 1 of the pixel electrodes of both the i-th display lines are selected simultaneously 1 (i of N), j) displayed in (j = 1 to M) It controls the data electrode driver 2 to apply a data.

【0057】従って、N本の表示ラインに対して2× [0057] Thus, 2 × for the N number of display lines
(ルートN)個のドライバ出力を備える走査電極ドライバ4を構成すればよく、ドライバ出力数を大幅に低減でき、アクティブマトリクス型液晶表示装置の低コスト化が実現できる。 (Route N) may be configured to scan electrode driver 4 comprises a number of driver output, can significantly reduce the number of driver output, the cost of the active matrix liquid crystal display device can be realized.

【0058】本発明の第6及び第8の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図25に示す如く、走査電極ドライバ4は、2L+1(2L+1= [0058] In the driving circuit of an active matrix type liquid crystal display device of the sixth and eighth aspect of the present invention, as shown in FIG. 25, the scan electrode driver 4, 2L + 1 (2L + 1 =
K<N+1)個のドライバ出力を備え、走査ライン8− K <N + 1) comprises a number of driver output, the scan line 8-
1〜8−N+1に対して、第i番目(i=1〜N)の走査ライン8−i及び第i+1番目の走査ライン8−i+ Against 1~8-N + 1, the i-th (i = 1 to N) of scanning lines 8-i and the i + 1 th scan line 8-i +
1に2L+1個のドライバ出力から異なる2出力の組み合わせ((2L+1)×2L/2個)の内、1つずつを接続し、制御手段16により、第i番目(i=1〜N) The combination of two different output from 2L + 1 pieces of driver outputs 1 ((2L + 1) × 2L / 2 pieces) of the, connected one by one, by the control unit 16, the i-th (i = 1 to N)
の走査ライン8−i及び第i+1番目の走査ライン8− Scan line 8-i and the i + 1 th scan line 8-
i+1の双方が同時に選択された第i番目の表示ライン上の画素電極1(i,j)(j=1〜M)に表示データを印加するようデータ電極ドライバ2を制御する。 Both i + 1 controls the data electrode driver 2 to apply a display data to the pixel electrodes 1 on the i-th display line selected (i, j) (j = 1~M) simultaneously.

【0059】従って、2L+1個のドライバ出力を備える走査電極ドライバ4により、(2L+1)×L本の表示ラインを駆動することができ、ドライバ出力数を大幅に低減できるので、アクティブマトリクス型液晶表示装置の低コスト化が実現できる。 [0059] Thus, the scanning electrode driver 4 comprises a 2L + 1 pieces of driver output, (2L + 1) × can drive L display lines, it is possible to greatly reduce the number of driver output, an active matrix type liquid crystal display device the cost of the can be realized.

【0060】また、本発明の第14及び第15の特徴のアクティブマトリクス型液晶表示装置では、図4に示す如く、画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して、N+1本の走査ライン8−1〜 [0060] Further, in the fourteenth and fifteenth active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 4, the pixel electrode M × N (M, N is an arbitrary positive integer) in a matrix of arranged to, N + 1 scan lines 8-1
8−N+1の内、走査方向の1表示ラインに対して走査ラインを2本ずつ割り当て、M/2本のデータライン6 8-N + 1 of, assigned two by two scan lines to the scanning direction of the display line, M / 2 data lines 6
−1〜6−M/2の内、任意のデータライン6−jに接続される第1のTFTゲートP1及び第2のTFTゲートP2を、1表示ラインに対して割り当てられた2本の走査ライン8−i及び8−i+1(i=1〜N)に独立に接続し、またデータライン6−jに接続される第3のTFTゲートP3を、走査ライン8−iに独立に接続して、2個の表示画素を構成する。 -1~6-M / 2 of the first TFT gate P1 and a second TFT gate P2 which is connected to any data line 6-j, 2 scanning allocated to one display line connect independently line 8-i and 8-i + 1 (i = 1~N), also the third TFT gate P3 is connected to the data line 6-j, connected independently to the scanning line 8-i constitute two display pixels.

【0061】本発明の第16及び第17の特徴のアクティブマトリクス型液晶表示装置では、図5(1)に示す如く、第14及び第15の特徴のアクティブマトリクス型液晶表示装置において、第2のTFTゲートP2を第i番目の走査ライン8−iに、第1のTFTゲートP1 [0061] In the active matrix type liquid crystal display device of the features of the sixteenth and seventeenth invention, as shown in FIG. 5 (1), of the first 14 and second 15 in the active matrix type liquid crystal display device features, the second the TFT gate P2 to the i th scan line 8-i, the first TFT gate P1
を第i+1番目の走査ライン8−i+1にそれぞれ接続する。 The connection (i + 1) -th to a scanning line 8-i + 1.

【0062】本発明の第18の特徴のアクティブマトリクス型液晶表示装置では、図5(2)に示す如く、第1 [0062] In the 18 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 5 (2), first
4、第15、第16、または第17の特徴のアクティブマトリクス型液晶表示装置において、第1のTFTトランジスタP1または第2のTFTトランジスタP2を、 4, 15, in an active matrix type liquid crystal display device of the features of the sixteenth or seventeenth, the first TFT transistor P1 or the second TFT transistor P2,
走査ライン8−i上に構成する。 Configured on the scanning line 8-i. この構成でもデータライン6−1〜6−M/2に印加する電圧のタイミングが多少異なるのみで、同様の動作が行なえ、更にTFTゲートを構成する面積を小さくすることができ、画素電極を大きくとることができる。 This consists of even data lines 6-1 to 6-M / 2 somewhat Timing of voltage application differ only, perform the same operation, it is possible to reduce an area further constituting the TFT gate, increasing the pixel electrode it can be taken.

【0063】本発明の第19の特徴のアクティブマトリクス型液晶表示装置では、図5(3)に示す如く、第1 [0063] In the 19 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 5 (3), first
4、第15、第16、第17、または第18の特徴のアクティブマトリクス型液晶表示装置において、第3のT 4, 15, 16, in an active matrix type liquid crystal display device of the features of the seventeenth or eighteenth, third T
FTトランジスタP3と画素電極1(i,k+1)または1(i,h+1)の間に、制御端子を第i番目の走査ライン8−iに接続した第4のTFTゲートP4を構成する。 FT transistor P3 and the pixel electrode 1 (i, k + 1) or 1 (i, h + 1) between, constituting the fourth TFT gate P4 connected to the control terminal to the i th scan line 8-i. これにより、全ての画素電極に対して2つのTF Thus, two TF to all the pixel electrodes
Tゲートが接続されることになり、書き込みの特性を均一にすることができる。 Will be T gate connected, it is possible to make uniform the characteristics of the writing.

【0064】第14、第15、第16、第17、第1 [0064] 14, 15, 16, 17, first
8、または第19の特徴のアクティブマトリクス型液晶表示装置において、カラー表示を行なう場合には、画素電極1(i,j)(i=1〜N,j=1〜M)として、 8 or an active matrix type liquid crystal display device of the features of the nineteenth, in the case of performing color display, a pixel electrode 1 (i, j) (i = 1~N, j = 1~M),
横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成する。 The red pixel electrode R in the horizontal direction, by arranging a green pixel electrode G, and a blue pixel electrode B in order to form one color pixel.

【0065】また、本発明の第14、第15、第16、 [0065] Further, fourteenth, fifteenth, sixteenth invention,
第17、第18、第19、または第20の特徴のアクティブマトリクス型液晶表示装置、並びに第9及び第10 17th, 18th, 19th or 20th active matrix liquid crystal display device features, as well as ninth and tenth,
の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図27に示す如く、制御手段16により、所定のタイミングで、第i番目の走査ライン8−i及び第i In the driving circuit of an active matrix type liquid crystal display device of the features of, as shown in FIG. 27, the control unit 16 at a predetermined timing, the i-th scan line 8-i and the i
+1番目の走査ライン8−i+1に選択電圧を印加し、 +1 th selection voltage is applied to the scanning line 8-i + 1,
次のタイミングで、第i番目の走査ライン8−iに選択電圧を、第i+1番目の走査ライン8−i+1に非選択電圧をそれぞれ印加し、更に次のタイミングで、第i番目の走査ライン8−iに非選択電圧を印加するという一連の動作を、iの昇順に繰り返すよう走査電極ドライバ4及び5を制御する。 At the next timing, the selection voltage to the i th scan line 8-i, a non-selective voltage is applied respectively to the i + 1 th scan line 8-i + 1, a further next timing, the i-th scan line 8 the series of operations of applying a non-selection voltage to -i, and controls the scan electrode driver 4 and 5 to repeat the ascending order of i. 尚、走査電極ドライバ4及び5はシフトレジスタによって構成し、制御手段16の制御の下、走査電極ドライバ4及び5の選択電圧入力の切り換え、またはイネーブル制御により、偶数番目或いは奇数番目の走査ライン8−iを強制的に非選択電圧にする。 The scanning electrode driver 4 and 5 to a shift register, under the control of the control unit 16, selecting the voltage input of the switching of the scan electrode driver 4 and 5 or by the enable control, even-numbered or odd-numbered scanning lines 8, forcibly deselecting voltage -i.

【0066】つまり、図6に示す如く、第i番目の走査ライン8−i及び第i+1番目の走査ライン8−i+1 [0066] That is, as shown in FIG. 6, the i-th scan line 8-i and the i + 1 th scan line 8-i + 1
に選択電圧を印加することにより、第1〜第3のTFT By applying a selection voltage to the first to third TFT
ゲートP1〜P3は全て導通状態となり、この時データライン6−1〜6−M/2には、奇数番目の画素電極に対応した奇数ラインデータが印加される。 Gate P1~P3 becomes all the conducting state, this time the data lines 6-1 to 6-M / 2, the odd line data corresponding to the odd-numbered pixel electrodes are applied. 次に、第i番目の走査ライン8−iに選択電圧を、第i+1番目の走査ライン8−i+1に非選択電圧をそれぞれ印加することにより、第2のTFTゲートP2は非導通状態となり、これに接続された画素電極の電圧は液晶セルの容量によって保持される。 Then, the selected voltage to the i th scan line 8-i, by a non-selection voltage is applied respectively to the (i + 1) th scan line 8-i + 1, the second TFT gate P2 is rendered non-conductive, which voltage of a pixel electrode connected is held by the capacitance of the liquid crystal cell. この時、第3のTFTゲートP3 At this time, the third TFT gate P3
は導通状態を保っており、ここでデータライン6−1〜 It is kept conductive, wherein the data lines 6-1
6−M/2には、偶数番目の画素電極に対応した偶数ラインデータが印加されているので、この電圧が新たに画素電極に印加される。 The 6-M / 2, since the even line data corresponding to the even-numbered pixel electrode is applied, the voltage is applied to the new pixel electrode. 次に、第i番目の走査ライン8− Next, the i-th scan line 8-
iに非選択電圧を印加することにより、第1及び第2のTFTゲートP1及びP3は非導通状態となり、第3のTFTゲートに接続された画素電極の電圧はその画素の液晶セルの容量によりやはり保持され、次の書き込みまで液晶セルの印加電圧が保たれる。 By applying a non-selection voltage to i, the first and second TFT gate P1 and P3 becomes nonconductive, the voltage of the third TFT gate connected to the pixel electrodes by the capacitance of the liquid crystal cell of the pixel again held, the voltage applied to the liquid crystal cell is maintained until the next writing.

【0067】以上のように、表示ライン上の2個の画素電極がTFTゲートP1〜P3またはP1〜P4を介して1本のデータライン6−jに接続されており、データラインを従来の半分とし、データ電極ドライバ2のドライバ出力数も半分にすることができ、回路コストを低減することができる。 [0067] As described above, has two pixel electrodes on the display line is connected to one data line 6-j via the TFT gate P1~P3 or P1 to P4, the data line half of the conventional and then, the number of driver outputs of the data electrode driver 2 can also be halved, it is possible to reduce the circuit costs.

【0068】また、本発明の第21の特徴のアクティブマトリクス型液晶表示装置では、図7(1)に示す如く、画素電極をM×2Nまたは2N+1(M,Nは任意の正整数)のマトリクス状に配置して、3Nまたは3N [0068] Further, in the first 21 active matrix liquid crystal display device of the aspect of the present invention, matrix as shown in FIG. 7 (1), the pixel electrode M × 2N or 2N + 1 (M, N is an arbitrary positive integer) arranged to Jo, 3N or 3N
+2本の走査ライン8−1〜8−3Nまたは3N+2の内、走査方向の第i番目(i=1〜2Nまたは2N+1 +2 present among the scan lines 8-1~8-3N or 3N + 2, the i-th scanning direction (i = 1 to 2N or 2N + 1
の奇数)の表示ラインに対して走査ライン8−x及び8 Scanning lines with respect to the display lines in odd) 8-x and 8
−x+1(xは3i/2以下の最大の整数)を割り当て、M/2本のデータライン6−1〜6−M/2の内、 -x + 1 (x is 3i / 2 is equal to or less than a maximum integer) assigned to, among the M / 2 data lines 6-1 to 6-M / 2,
任意のデータライン6−jに接続される第1のTFTゲートF1及び第2のTFTゲートF2を、それぞれ走査ライン8−x及び8−x+1に独立に接続し、また、走査方向の第i+1番目の表示ラインに対して走査ライン8−x+1及び8−x+2を割り当て、任意のデータライン6−jに接続される第3のTFTゲートF3及び第4のTFTゲートF4を、それぞれ走査ライン8−x+ The first TFT gate F1 and the second TFT gate F2 connected to any data line 6-j, respectively connected to independently scan line 8-x and 8-x + 1, also, the (i + 1) th scan direction display Assign the scan line 8-x + 1 and 8-x + 2 to the line of the third TFT gate F3 and the fourth TFT gate F4 connected to any data line 6-j, respectively scan line 8-x +
2及び8−x+1に独立に接続して、4個の表示画素を構成する。 2 and 8-x + 1 are connected independently to form a four display pixels.

【0069】図7(2)に示す如く、先ず、走査ライン8−x及び8−x+1を選択電圧とすると共に、データライン6−1〜6−M/2に第i番目の表示ラインの奇数ラインデータを印加し、第i番目の表示ラインの奇数番目の画素電極1(i,k)に映像信号が印加される。 [0069] As shown in FIG. 7 (2), first, the scanning line 8-x and 8-x + 1 as well as the selection voltage, the data line 6-1 to 6-M / 2 of the i-th display line odd the line data is applied, the video signal is applied to the odd-numbered pixel electrodes 1 of the i-th display line (i, k).
次に、走査ライン8−x+1及び8−x+2を選択電圧とすると共に、データライン6−1〜6−M/2に第i Next, the scanning line 8-x + 1 and 8-x + 2 with a selection voltage, the i-th data line 6-1 to 6-M / 2
+1番目の表示ラインの奇数ラインデータを印加し、第i+1番目の表示ラインの奇数番目の画素電極1(i+ Odd line data of +1 -th display line is applied, the odd-numbered pixel electrodes 1 of the (i + 1) -th display line (i +
1,k)に映像信号が印加される。 1, k) video signal is applied. 次に、走査ライン8 Then, scanning line 8
−x+2を選択電圧とすると共に、データライン6−1 The -x + 2 with a selection voltage, the data line 6-1
〜6−M/2に第i+1番目の表示ラインの偶数ラインデータを印加し、第i+1番目の表示ラインの偶数番目の画素電極1(i+1,k+1)に映像信号が印加される。 Even line data of the (i + 1) -th display line is applied to ~6-M / 2, the video signal is applied to the even-numbered pixel electrodes 1 of the (i + 1) -th display line (i + 1, k + 1). 更に、走査ライン8−iを選択電圧とすると共に、 Moreover, while the selection voltage scan line 8-i,
データライン6−1〜6−M/2に第i番目の表示ラインの偶数ラインデータを印加し、第i番目の表示ラインの偶数番目の画素電極1(i,k+1)に映像信号が印加される。 Even line data of the i-th display line is applied to the data line 6-1~6-M / 2, the even-numbered pixel electrodes 1 (i, k + 1) of the i-th display line video signal is applied that.

【0070】従って、表示ライン上の4個の画素電極がTFTゲートF1〜F4を介して1本のデータライン6 [0070] Accordingly, one data line four pixel electrodes on the display line via a TFT gate F1 to F4 6
−jに接続されており、データラインを従来の半分とし、データ電極ドライバ2のドライバ出力数も半分にすることができ、回路コストを低減することができる。 Is connected to -j, the data line to a conventional half number driver output of the data electrode driver 2 can also be halved, it is possible to reduce the circuit costs.

【0071】本発明の第22の特徴のアクティブマトリクス型液晶表示装置では、図8(1)に示す如く、画素電極をM×2Nまたは2N+1(M,Nは任意の正整数)のマトリクス状に配置して、3Nまたは3N+2の走査ライン8−1〜8−3Nまたは3N+2の内、走査方向の第i番目(i=1〜2Nまたは2N+1の奇数) [0071] In the 22 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 8 (1), the pixel electrode M × 2N or 2N + 1 (M, N is an arbitrary positive integer) in a matrix of They arranged to, among the scan line 8-1~8-3N or 3N + 2 of 3N or 3N + 2, the i-th scanning direction (i = 1 to 2N or 2N + 1 odd)
の表示ラインに対して走査ライン8−x及び8−x+1 Line relative display line scan 8-x and 8-x + 1
(xは3i/2以下の最大の整数)を割り当て、M/2 (X is 3i / 2 is equal to or less than a maximum integer) assigned to, M / 2
本のデータライン6−1〜6−M/2の内、任意のデータライン6−jに接続される第1のTFTゲートF1及び第2のTFTゲートF2を、それぞれ走査ライン8− Among the data lines 6-1 to 6-M / 2 of the present, the first TFT gate F1 and the second TFT gate F2 connected to any data line 6-j, respectively scan line 8-
x及び8−x+1に独立に接続して、また、走査方向の第i+1番目の表示ラインに対して走査ライン8−x+ Connect independently in the x and 8-x + 1, also, the scan line 8-x with respect to the (i + 1) th display line in the scanning direction +
1及び8−x+2を割り当て、任意のデータライン6− Assignment 1 and 8-x + 2, arbitrary data lines 6
jに接続される第3のTFTゲートF3及び第4のTF The connected to j 3 of the TFT gates F3 and the fourth TF
TゲートF4を、それぞれ走査ライン8−x+1及び8 The T gate F4, respectively scan line 8-x + 1 and 8
−x+2に独立に接続し、4個の表示画素を構成する。 -x + 2 to connect independently constitute the four display pixels.

【0072】図8(2)に示す如く、先ず、走査ライン8−x及び8−x+1を選択電圧とすると共に、データライン6−1〜6−M/2に第i番目の表示ラインの奇数ラインデータを印加し、第i番目の表示ラインの奇数番目の画素電極1(i,k)に映像信号が印加される。 [0072] As shown in FIG. 8 (2), first, the scanning line 8-x and 8-x + 1 as well as the selection voltage, the data line 6-1 to 6-M / 2 of the i-th display line odd the line data is applied, the video signal is applied to the odd-numbered pixel electrodes 1 of the i-th display line (i, k).
次に、走査ライン8−x+1及び8−x+2を選択電圧とすると共に、データライン6−1〜6−M/2に第i Next, the scanning line 8-x + 1 and 8-x + 2 with a selection voltage, the i-th data line 6-1 to 6-M / 2
+1番目の表示ラインの奇数ラインデータを印加し、第i+1番目の表示ラインの奇数番目の画素電極1(i+ Odd line data of +1 -th display line is applied, the odd-numbered pixel electrodes 1 of the (i + 1) -th display line (i +
1,k)に映像信号が印加される。 1, k) video signal is applied. 次に、走査ライン8 Then, scanning line 8
−xを選択電圧とすると共に、データライン6−1〜6 With a selection voltage of -x, the data lines 46-1 to 46
−M/2に第i番目の表示ラインの偶数ラインデータを印加し、第i番目の表示ラインの偶数番目の画素電極1 Even line data of the i-th display line is applied to -M / 2, the even-numbered pixel electrodes 1 of the i-th display line
(i,k+1)に映像信号が印加される。 (I, k + 1) video signals are applied. 更に、走査ライン8−x+1を選択電圧とすると共に、データライン6−1〜6−M/2に第i+1番目の表示ラインの偶数ラインデータを印加し、第i+1番目の表示ラインの偶数番目の画素電極1(i+1,k+1)に映像信号が印加される。 Further, the scanning lines 8-x + 1 as well as the selection voltage, the even line data of the (i + 1) -th display line is applied to the data lines 6-1 to 6-M / 2, the even-numbered in the (i + 1) -th display line video signal is applied to the pixel electrode 1 (i + 1, k + 1).

【0073】本発明の第23の特徴のアクティブマトリクス型液晶表示装置では、図9(1)に示す如く、画素電極をM×2Nまたは2N+1(M,Nは任意の正整数)のマトリクス状に配置して、3N+3N+2本の走査ライン8−1〜8−3N+3N+2の内、走査方向の第i番目(i=1〜2Nまたは2N+1の奇数)の表示ラインに対して走査ライン8−x及び8−x+1(xは3i/2以下の最大の整数)を割り当て、M/2本のデータライン6−1〜6−M/2の内、任意のデータライン6−j及び走査ライン8−xに第1のTFTゲートF [0073] In the 23 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 9 (1), the pixel electrode M × 2N or 2N + 1 (M, N is an arbitrary positive integer) in a matrix of arranged to, 3N + 3N + 2 present among the scan lines 8-1~8-3N + 3N + 2, the i-th scanning direction (i = 1 to 2N or 2N + 1 odd) scanning lines 8-x and relative display lines 8- x + 1 (x is 3i / 2 is equal to or less than a maximum integer) assigned to, among the M / 2 data lines 6-1 to 6-M / 2, the arbitrary data line 6-j and the scanning lines 8-x 1 of TFT gate F
1を、奇数番目の画素電極1(i,k)と偶数番目の画素電極1(i,k+1)間で走査ライン8−x+1に第2のTFTゲートF2を、それぞれ独立に接続し、また、走査方向の第i+1番目の表示ラインに対して走査ライン8−x+1及び8−x+2を割り当て、任意のデータライン6−j及び走査ライン8−x+2に第3のT 1, connect the odd-numbered pixel electrodes 1 (i, k) and even-numbered pixel electrodes 1 (i, k + 1) of the second TFT gate F2 to scan line 8-x + 1 between each independently also scan line relative the (i + 1) th display line in the scanning direction 8-x + 1 and 8-x + 2 assignment, third T at any of the data line 6-j and the scanning lines 8-x + 2
FTゲートF3を、奇数番目の画素電極1(i+1, The FT gate F3, odd-numbered pixel electrodes 1 (i + 1,
k)と偶数番目の画素電極1(i+1,k+1)間で走査ライン8−x+1に第4のTFTゲートF4を、それぞれ独立に接続して、4個の表示画素を構成する。 k) and the even-numbered pixel electrodes 1 (i + 1, k + 1) in the scan line 8-x + 1 between the fourth TFT gate F4, and independently connected to form a four display pixels.

【0074】図9(2)に示す如く、先ず、走査ライン8−x及び8−x+1を選択電圧とすると共に、データライン6−1〜6−M/2に第i番目の表示ラインの偶数ラインデータを印加し、第i番目の表示ラインの偶数番目の画素電極1(i,k+1)に映像信号が印加される。 [0074] As shown in FIG. 9 (2), first, the scanning line 8-x and 8-x + 1 as well as the selection voltage, the data line 6-1 to 6-M / 2 of the i-th display line even number the line data is applied, the even-numbered pixel electrodes 1 (i, k + 1) of the i-th display line video signal is applied. 次に、走査ライン8−x+1及び8−x+2を選択電圧とすると共に、データライン6−1〜6−M/2に第i+1番目の表示ラインの偶数ラインデータを印加し、第i+1番目の表示ラインの偶数番目の画素電極1 Next, the scanning line 8-x + 1 and 8-x + 2 with a selection voltage, the even line data of the (i + 1) -th display line is applied to the data lines 6-1 to 6-M / 2, the (i + 1) -th display even-numbered pixel electrode line 1
(i+1,k+1)に映像信号が印加される。 Video signal is applied to the (i + 1, k + 1). 次に、走査ライン8−xを選択電圧とすると共に、データライン6−1〜6−M/2に第i番目の表示ラインの奇数ラインデータを印加し、第i番目の表示ラインの奇数番目の画素電極1(i,k)に映像信号が印加される。 Next, the scanning line 8-x with a selection voltage, the odd line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, the odd-numbered i-th display line the pixel electrode 1 (i, k) video signal is applied to. 更に、 In addition,
走査ライン8−x+2を選択電圧とすると共に、データライン6−1〜6−M/2に第i+1番目の表示ラインの奇数ラインデータを印加し、第i+1番目の表示ラインの奇数番目の画素電極1(i+1,k)に映像信号が印加される。 The scan line 8-x + 2 with a selection voltage, the odd line data of the (i + 1) -th display line is applied to the data lines 6-1 to 6-M / 2, the odd-numbered pixel electrodes in the (i + 1) -th display line video signal is applied to 1 (i + 1, k).

【0075】本発明の第24の特徴のアクティブマトリクス型液晶表示装置では、図10(1)に示す如く、画素電極をM×2Nまたは2N+1(M,Nは任意の正整数)のマトリクス状に配置して、3Nまたは3N+2本の走査ライン8−1〜8−3Nまたは3N+2の内、走査方向の第i番目(i=1〜2Nまたは2N+1の奇数)の表示ラインに対して走査ライン8−x及び8−x [0075] In the 24 active matrix liquid crystal display device of the aspect of the present invention, as shown in FIG. 10 (1), the pixel electrode M × 2N or 2N + 1 (M, N is an arbitrary positive integer) in a matrix of arranged to, 3N or 3N + 2 present within the scan line 8-1~8-3N or 3N + 2, scan with respect to the display line of the i-th scanning direction (i = 1 to 2N or 2N + 1 odd) lines 8- x and 8-x
+1(xは3i/2以下の最大の整数)を割り当て、M +1 (x is 3i / 2 is equal to or less than a maximum integer) assigned to, M
/2本のデータライン6−1〜6−M/2の内、任意のデータライン6−j及び走査ライン8−xに第1のTF / 2 among data lines 6-1 to 6-M / 2, the first TF to any data line 6-j and the scanning lines 8-x
TゲートF1を、奇数番目の画素電極1(i,k)と偶数番目の画素電極1(i,k+1)間で走査ライン8− The T gate F1, the odd-numbered pixel electrodes 1 (i, k) and even-numbered pixel electrodes 1 (i, k + 1) between a scanning line 8
x+1に第2のTFTゲートF2を、それぞれ独立に接続し、また、走査方向の第i+1番目の表示ラインに対して走査ライン8−x+1及び8−x+2を割り当て、 A second TFT gate F2 to x + 1, connected independently, also assigned to the scanning lines 8-x + 1 and 8-x + 2 with respect to the (i + 1) th display line in the scanning direction,
任意のデータライン6−j及び走査ライン8−x+1に第3のTFTゲートF3を、奇数番目の画素電極1(i Any data line 6-j and the scanning lines 8-x + 1 to the third TFT gate F3, odd-numbered pixel electrodes 1 (i
+1,k)と偶数番目の画素電極1(i+1,k+1) + 1, k) and even-numbered pixel electrodes 1 (i + 1, k + 1)
間で走査ライン8−x+2に第4のTFTゲートF4 Fourth TFT gate F4 to scan line 8-x + 2 between
を、それぞれ独立に接続して、4個の表示画素を構成する。 And by connecting each independently constitute the four display pixels.

【0076】図10(2)に示す如く、先ず、走査ライン8−x及び8−x+1を選択電圧とすると共に、データライン6−1〜6−M/2に第i番目の表示ラインの偶数ラインデータを印加し、第i番目の表示ラインの偶数番目の画素電極1(i,k+1)に映像信号が印加される。 [0076] As shown in FIG. 10 (2), first, the scanning line 8-x and 8-x + 1 as well as the selection voltage, the data line 6-1 to 6-M / 2 of the i-th display line even number the line data is applied, the even-numbered pixel electrodes 1 (i, k + 1) of the i-th display line video signal is applied. 次に、走査ライン8−x+1及び8−x+2を選択電圧とすると共に、データライン6−1〜6−M/2 Next, the scanning line 8-x + 1 and 8-x + 2 with a selection voltage, the data line 6-1 to 6-M / 2
に第i+1番目の表示ラインの偶数ラインデータを印加し、第i+1番目の表示ラインの偶数番目の画素電極1 The (i + 1) th even line data of the display line is applied, even-numbered pixels of the (i + 1) -th display line electrodes 1
(i+1,k+1)に映像信号が印加される。 Video signal is applied to the (i + 1, k + 1). 次に、走査ライン8−x+1を選択電圧とすると共に、データライン6−1〜6−M/2に第i+1番目の表示ラインの奇数ラインデータを印加し、第i+1番目の表示ラインの奇数番目の画素電極1(i+1,k)に映像信号が印加される。 Next, the scanning line 8-x + 1 as well as the selection voltage, the odd line data of the (i + 1) -th display line is applied to the data lines 6-1 to 6-M / 2, the odd-numbered (i + 1) -th display line video signal is applied to the pixel electrode 1 (i + 1, k). 更に、走査ライン8−xを選択電圧とすると共に、データライン6−1〜6−M/2に第i番目の表示ラインの奇数ラインデータを印加し、第i番目の表示ラインの奇数番目の画素電極1(i,k)に映像信号が印加される。 Further, the scanning lines 8-x with a selection voltage, the odd line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, the odd-numbered i-th display line pixel electrodes 1 (i, k) video signal is applied.

【0077】本発明の第25の特徴のアクティブマトリクス型液晶表示装置では、第21、第22、第23、または第24の特徴のアクティブマトリクス型液晶表示装置において、図11(1)に示す如く、第1、第2、第3及びまたは第4のTFTゲートF1、F2、F3、及びまたはF4を、2個のTFTゲートを並列接続して構成する。 [0077] In the 25 active matrix liquid crystal display device of the aspect of the present invention, 21, 22, in an active matrix type liquid crystal display device of the features of the 23 or 24, as shown in FIG. 11 (1) , first, second, third and or fourth TFT gate F1, F2, F3, and or F4, constitutes the two TFT gates connected in parallel.

【0078】図11(2)に示す如く、先ず、走査ライン8−x及び8−x+1(xは表示ラインをiとすると、3i/2以下の最大の整数)を選択電圧とすると共に、データライン6−1〜6−M/2に第i番目の表示ラインの偶数ラインデータを印加し、第i番目の表示ラインの偶数番目の画素電極1(i,k+1)に映像信号が印加される。 [0078] As shown in FIG. 11 (2), first, (when x is a display line and i, 3i / 2 is equal to or less than a maximum integer) scan lines 8-x and 8-x + 1 as well as the selection voltage, the data even line data of the i-th display line is applied to the line 6-1~6-M / 2, the video signal is applied to the even-numbered pixel electrodes 1 of the i-th display line (i, k + 1) . 次に、走査ライン8−x+1及び8−x Next, the scanning line 8-x + 1 and 8-x
+2を選択電圧とすると共に、データライン6−1〜6 With a selection voltage of +2, data lines 46-1 to 46
−M/2に第i+1番目の表示ラインの偶数ラインデータを印加し、第i+1番目の表示ラインの偶数番目の画素電極1(i+1,k+1)に映像信号が印加される。 Even line data of the (i + 1) -th display line is applied to -M / 2, the video signal is applied to the even-numbered pixel electrodes 1 of the (i + 1) -th display line (i + 1, k + 1).
次に、走査ライン8−x+1を選択電圧とすると共に、 Next, the scanning line 8-x + 1 as well as the selection voltage,
データライン6−1〜6−M/2に第i番目の表示ラインの奇数ラインデータを印加し、第i番目の表示ラインの奇数番目の画素電極1(i,k)に映像信号が印加される。 Odd line data of the i-th display line is applied to the data line 6-1~6-M / 2, the odd-numbered pixel electrodes 1 (i, k) of the i-th display line video signal is applied that. 更に、走査ライン8−x+2を選択電圧とすると共に、データライン6−1〜6−M/2に第i+1番目の表示ラインの奇数ラインデータを印加し、第i+1番目の表示ラインの奇数番目の画素電極1(i+1,k) Further, the scanning lines 8-x + 2 with a selection voltage, the odd line data of the (i + 1) -th display line is applied to the data lines 6-1 to 6-M / 2, the odd-numbered of the (i + 1) -th display line pixel electrodes 1 (i + 1, k)
に映像信号が印加される。 Video signal is applied to.

【0079】これにより、TFTゲートの冗長構成になりながら、並列につながれたTFTゲートに欠陥が無い場合には、より大きな電流を液晶セルに供給できるので、高速な駆動が可能となる。 [0079] Thus, while in the redundant configuration of the TFT gates, when there is no defect in the TFT gate connected in parallel, since a larger current can be supplied to the liquid crystal cell, thereby enabling high-speed driving.

【0080】本発明の第26の特徴のアクティブマトリクス型液晶表示装置では、第21、第22、第23、第24、または第25の特徴のアクティブマトリクス型液晶表示装置において、カラー表示を行なう場合には、画素電極1(i,j)(i=1〜N,j=1〜M)として、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成する。 [0080] In the 26 active matrix liquid crystal display device of the aspect of the present invention, 21, 22, 23, in an active matrix type liquid crystal display device of the 24th or 25th aspect, when performing color display the, as the pixel electrode 1 (i, j) (i = 1~N, j = 1~M), the red pixel electrode R in the horizontal direction, the green pixel electrode G, and a blue pixel electrode B arranged in this order 1 constituting the color pixel.

【0081】更に、本発明の第27の特徴のアクティブマトリクス型液晶表示装置の駆動回路では、図29に示す如く、制御手段16によって、第i番目(i=1〜2 [0081] Further, at the 27 driving circuit of an active matrix type liquid crystal display device of the aspect of the present invention, as shown in FIG. 29, the control unit 16, the i-th (i = 1 to 2
Nまたは2N+2)の走査ライン8−x及び第x+1番目の走査ライン8−x+1の双方が同時に選択された第i番目の表示ライン上の画素電極1(i,j)(j=1 N or 2N + 2) of the scanning lines 8-x and the x + 1 th scan line 8-x + 1 of both the i-th display pixel electrodes 1 on the line (i simultaneously selected, j) (j = 1
〜M)に表示データを印加するようデータ電極ドライバ2を制御する。 It controls the data electrode driver 2 to apply a display data ~M).

【0082】 [0082]

【実施例】次に、本発明に係る実施例を図面に基づいて説明する。 EXAMPLES now be described with reference to examples according to the present invention with reference to the drawings. 第1実施例 図12に本発明の第1実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。 Shows a block diagram of an active matrix type liquid crystal display and a driving circuit according to a first embodiment of the present invention in the first embodiment Figure 12.

【0083】本実施例のアクティブマトリクス型液晶表示装置の駆動回路では、図1に示すような構成のアクティブマトリクス型液晶表示パネル1を駆動対象としている。 [0083] In the driving circuit of an active matrix type liquid crystal display device of this embodiment has the active matrix liquid crystal display panel 1 of the configuration as shown in FIG. 1 and driven. 即ち、画素電極をM×N(M,Nは任意の正整数) That is, the pixel electrode M × N (M, N is an arbitrary positive integer)
のマトリクス状に配置して、2N本の走査ライン8−1 Disposed in the matrix, 2N scan lines 8-1
〜8−2Nの内、走査方向の1表示ラインに対して走査ラインを2本ずつ割り当て、M/2本のデータライン6 Of ~8-2N, allocated by two scan lines to the scanning direction of the display line, M / 2 data lines 6
−1〜6−M/2の内、任意のデータライン6−jに接続される第1のTFTゲートG1及び第2のTFTゲートG2を、1表示ラインに対して割り当てられた2本の走査ライン8−i及び8−i+1(i=1〜2N)に独立に接続して、2個の表示画素を構成し、カラー表示を行なう場合には、画素電極1(i,j)(i=1〜N, -1~6-M / 2 of the first TFT gate G1 and the second TFT gate connected to any data line 6-j G2, 2 scanning allocated to one display line connect independently line 8-i and 8-i + 1 (i = 1~2N), constitute two display pixels, when performing color display, the pixel electrodes 1 (i, j) (i = 1~N,
j=1〜M)として、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成するものである。 As j = 1 to M), and constitutes a red pixel electrode R in the horizontal direction, the green pixel electrode G, and a color pixel by arranging a blue pixel electrode B in order.

【0084】本実施例では、その一例として、1120 [0084] In the present embodiment, as an example, 1120
×780のカラー画素(画素数:1120×3×78 × 780 color pixels (number of pixels: 1120 × 3 × 78
0)を備えるアクティブマトリクス型液晶表示パネル1 An active matrix comprising a 0) liquid crystal display panel 1
を駆動対象としている。 It is a drive target.

【0085】このような構成のアクティブマトリクス型液晶表示パネル1を駆動する駆動回路として、本実施例では図12に示す構成を取る。 [0085] As a driving circuit for driving an active matrix type liquid crystal display panel 1 having such a configuration, in this embodiment takes the configuration shown in FIG. 12. 即ち、駆動回路はデータ電極ドライバ2及び3、走査電極ドライバ4、データ処理回路15、並びにタイミング発生回路16から構成されている。 That is, the drive circuit is a data electrode driver 2 and 3, the scan electrode driver 4, and a data processing circuit 15 and the timing generating circuit 16,.

【0086】データ電極ドライバ2及び3は、それぞれデータライン6−1〜6−1680の奇数番目及び偶数番目のデータラインを駆動し、それぞれ840出力を備える。 [0086] Data electrode driver 2 and 3, respectively drive the odd and even data lines of the data lines 6-1~6-1680, each with a 840 output.

【0087】走査電極ドライバ4は、走査ライン8−1 [0087] scan electrode driver 4, scanning lines 8-1
〜8−1560を駆動し、1560(=780×2)出力を備える。 Drives ~8-1560 comprises 1560 (= 780 × 2) output. データ処理回路15は、データ信号Rda The data processing circuit 15, data signal Rda
ta、Gdata、及びBdataをデータ電極ドライバ2及び3に必要なタイミングに変換する回路であり、 ta, a circuit for converting Gdata, and Bdata the timing required for the data electrode driver 2 and 3,
1走査ライン分の表示データを、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割して出力する。 The display data for one scanning line, and the odd-line data corresponding to the odd-numbered pixel electrodes, and outputs the split into even line data corresponding to the even-numbered pixel electrodes.

【0088】タイミング発生回路16は、水平同期信号Hsync及び垂直同期信号Vsyncから、走査ドライバ制御信号Sconを出力して、任意の表示ラインに対する2本の走査ライン8−i及び8−i+1(i=1 [0088] The timing generating circuit 16, the horizontal synchronizing signal Hsync and a vertical synchronization signal Vsync, a scan driver control signal Scon outputs a, two scanning lines 8-i and 8-i + 1 for any display line (i = 1
〜1559の奇数)を1水平走査期間内に時分割に駆動するよう走査電極ドライバ4を制御し、また、データドライバ制御信号Dconを出力して、一方の走査ライン8−iの駆動期間中はデータライン6−1〜6−167 ~1559 odd) and controls the scan electrode driver 4 so as to drive the time division within one horizontal scanning period, also, outputs a data driver control signal Dcon, during the drive period of one scan line 8-i data line 6-1~6-167
9(奇数)に奇数ラインデータを、他方の走査ライン8 9 odd line data in (odd number), the other scan lines 8
−i+1の駆動期間中はデータライン6−1〜6−16 -i + 1 during the drive period data line 6-1~6-16
80(偶数)に偶数ラインデータを印加するようデータ電極ドライバ2及び3を制御する。 Controls the data electrode driver 2 and 3 to apply the even line data 80 (even).

【0089】図13及び14に、本実施例の駆動回路の動作を説明するタイミングチャートを示す。 [0089] Figure 13 and 14 shows a timing chart for explaining the operation of the driving circuit of this embodiment. 同図に示すように、本実施例では、1ライン分の表示データを奇数ラインデータ及び偶数ラインデータに分割して、1水平期間に時分割で書き込む。 As shown in the figure, in this embodiment, by dividing the display data of one line in the odd line data and even line data is written in a time division in one horizontal period. また、これに同期して走査電極ドライバ4から走査電圧を出力する。 Also outputs a scanning voltage in synchronization with the scan electrode driver 4 thereto. つまり、1ライン(奇数)データに対して1走査ライン目、1ライン(偶数)データに対して2走査ライン目にそれぞれ走査電圧を出力する。 That is, one scan line for one line (odd) data, and outputs a 1-line (even), respectively scan voltage to the second scanning line to the data. これを繰り返し行なって、1フレーム期間(1垂直期間)で1560本の走査ラインを駆動する。 Repeatedly performed which drives the 1560 scan lines in one frame period (one vertical period). 第2実施例 図12に本発明の第2実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。 Shows a block diagram of an active matrix type liquid crystal display and a driving circuit according to a second embodiment of the present invention to the second embodiment 12. FIG. 第2実施例の構成は第1実施例の構成と同等である。 Configuration of the second embodiment is equivalent to the configuration of the first embodiment.

【0090】即ち、図1の構成を有するアクティブマトリクス型液晶表示パネル1を駆動する駆動回路として、 [0090] That is, as a driving circuit for driving an active matrix type liquid crystal display panel 1 having the structure of FIG. 1,
データ電極ドライバ2及び3、走査電極ドライバ4、データ処理回路15、並びにタイミング発生回路16から構成されている。 Data electrode driver 2 and 3, the scan electrode driver 4, and a data processing circuit 15 and the timing generating circuit 16,.

【0091】データ電極ドライバ2及び3、走査電極ドライバ4、並びにデータ処理回路15の機能は、第1実施例と同等である。 [0091] function of the data electrode driver 2 and 3, the scan electrode driver 4, and data processing circuit 15 is equivalent to the first embodiment. タイミング発生回路16は、1垂直走査期間を第1の期間(奇数フレーム)及び第2の期間(偶数フレーム)に分け、奇数フレームでは、データライン6−1〜6−1679(奇数)に奇数ラインデータを印加して、各表示ラインに対して一方の走査ライン8 Timing generating circuit 16 divides the one vertical scanning period the first period (odd frames) and second time periods (even frame), the odd frame, the odd lines to the data lines 6-1~6-1679 (odd) data by applying, one scan line 8 with respect to each display line
−i(i=1〜1559の奇数)のみを順に駆動し、偶数フレームでは、データライン6−1〜6−1680 Only -i (i = 1~1559 odd) driven sequentially, in the even frame, the data line 6-1~6-1680
(偶数)に偶数ラインデータを印加して、各表示ラインに対して他方の走査ライン8−i+1のみを順に駆動するように、水平同期信号Hsync及び垂直同期信号V By applying an even line data (even), the respective display line only the other scan line 8-i + 1 to drive in order, a horizontal synchronization signal Hsync and the vertical synchronizing signal V
syncから、走査ドライバ制御信号Scon及びデータドライバ制御信号Dconを出力して、データ電極ドライバ2及び3、並びに走査電極ドライバ4を制御する。 From sync, and outputs a scan driver control signal Scon and the data driver control signal Dcon, the data electrode driver 2 and 3, and controls the scan electrode driver 4.

【0092】図15及び16に、本実施例の駆動回路の動作を説明するタイミングチャートを示す。 [0092] Figure 15 and 16 shows a timing chart for explaining the operation of the driving circuit of this embodiment. 同図に示すように、本実施例では、先ず奇数フレームでは、1ライン分の表示データの内、奇数ラインデータのデータを1 As shown in the figure, in this embodiment, the first odd frame, among the display data for one line, the data of the odd line data 1
水平期間に書き込み、これに同期して奇数ラインの走査電極ドライバ4から走査電圧を出力する。 Writing the horizontal period, in synchronization therewith to output a scanning voltage from the scanning electrode driver 4 of the odd-numbered lines. そして次の偶数フレームでは、1ライン分の表示データの内、偶数ラインデータを1水平期間に書き込み、これに同期して走査電極ドライバ4から走査電圧を出力する。 And in the next even frame, among the display data for one line, writing the even line data in one horizontal period, and outputs the scanning voltage in synchronization with the scan electrode driver 4 thereto. つまり、1 In other words, 1
フレーム期間(奇数フレーム)で780本(奇数走査ライン)、次のフレーム期間(偶数フレーム)で780本(偶数走査ライン)の走査を行なう、所謂インタレース走査を行なう。 780 present in the frame period (odd frame) (odd scan lines), to scan the 780 present in the next frame period (the even frame) (even scan lines), the so-called interlace scanning.

【0093】以上のように、第1及び第2の実施例では、アクティブマトリクス回路構成において、走査方向の1表示ラインを2本の走査ライン(ゲートバス)で構成すると共に、同一のデータラインに接続された2個のTFTゲートG1及びG2を2本の走査ラインに独立に接続して、2個の表示画素を構成し、カラー表示を行なう場合には、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成し、 [0093] As described above, in the first and second embodiments, the active matrix circuitry, the display line in the scanning direction together constitute at two scanning lines (gate bus), the same data line connect independently connected two a TFT gate G1 and G2 in two scan lines, constitute two display pixels, when performing color display, a red pixel electrode R in the horizontal direction, green by arranging the pixel electrode G, and a blue pixel electrode B in order to form one color pixel,
2本の走査ラインを時分割で駆動して表示を行なう。 Performs display by driving in a time division two scan lines.

【0094】これにより、図17に示すように、駆動回路数が走査電極側で2倍になるものの、データ電極側で2分の1になり、全体として約4分の3になる。 [0094] Thus, as shown in FIG. 17, although the drive circuit number is doubled in the scanning electrode side, the data electrode side becomes one half, becomes about three-quarters as a whole. 回路コストは現状の技術ではデータ電極側:走査電極側=3: Circuit cost in the state of the art data electrode side: the scanning electrode side = 3:
1であるため、全体としてコストの低減率は約5分の3 Since 1, 3 reduction rate costs about 5 minutes as a whole
となる。 To become. また、接続ピッチは、走査電極側で2分の1になるものの、データ電極側で2倍になる。 The connection pitch, although becomes one-half the scanning electrode side, doubles the data electrode side. OA用途の表示パネルでは画素構成が縦ストライプであるため、画素ピッチは例えばデータ電極側で0.1mm、走査電極側で0.3mmとなり、走査側が2分の1となっても特に接続の歩留りが低下することはない。 Since the pixels constituting the display panel of OA applications are vertical stripe, the pixel pitch 0.1mm, for example, data electrode side, 0.3 mm becomes the scanning electrode side, the scanning side, especially the yield of the connection even when a one-half There will not be lowered. 第3実施例 図18に本発明の第3実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。 Shows a block diagram of an active matrix type liquid crystal display and a driving circuit according to a third embodiment of the present invention in the third embodiment FIG 18.

【0095】本実施例のアクティブマトリクス型液晶表示装置の駆動回路では、図2に示すような構成のアクティブマトリクス型液晶表示パネル1を駆動対象としている。 [0095] In the driving circuit of an active matrix type liquid crystal display device of this embodiment has the active matrix liquid crystal display panel 1 of the configuration as shown in FIG. 2 and driven. 即ち、画素電極をM×N(M,Nは任意の正整数) That is, the pixel electrode M × N (M, N is an arbitrary positive integer)
のマトリクス状に配置して、2N本の走査ラインの内、 Disposed in a matrix, among the 2N scan lines,
走査方向の1表示ラインに対して第1走査ライン8−1 The first scan line for one display line in the scanning direction 8-1
〜8−N及び第2走査ライン9−1〜9−Nの2本ずつ割り当て、各表示ラインにおいて、M本のデータライン6−1〜6−Mの内、任意のデータライン6−jに第1 To 8-N and assigned two each of the second scan lines 9-1 to 9-N, in each display line, among the data lines 6-1 to 6-M of the M, the arbitrary data line 6-j first
のTFTゲートT1及び第2のTFTゲートT2を直列に接続すると共に、各TFTゲートT1及びT2をそれぞれ第1走査ライン8−1〜8−N及び第2走査ライン9−1〜9−Nに独立に接続して、1個の表示画素を構成し、カラー表示を行なう場合には、画素電極1(i, The TFT gate T1 and the second TFT gate T2 together connected in series, each TFT gate T1 and T2 to the first scan line 8-1 to 8-N and the second scan lines 9-1 to 9-N each connect independently constitute one display pixel, when performing color display, the pixel electrodes 1 (i,
j)(i=1〜N,j=1〜M)として、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成するものである。 j) (i = 1~N, as j = 1 to M), and constitutes a red pixel electrode R in the horizontal direction, the green pixel electrode G, and a color pixel by arranging a blue pixel electrode B in order.

【0096】例えば、図19に示すように、走査方向にN=16本の表示ラインを持つ表示パネルにおいては、 [0096] For example, as shown in FIG. 19, in the display panel in the scanning direction with N = 16 display lines are
16×2本の走査ラインを第1走査ライン8−1〜8− The 16 × 2 scan lines first scan line 8-1~8-
16及び第2走査ライン9−1〜9−16とし、それぞれルートN本=4本ずつのグループ(10−1〜10− 16 and the second and the scanning line 9-1~9-16, groups of each present route N present = 4 (10-1~10-
4及び11−1〜11−4)に分けられて、各グループは共通接続される。 4 and 11-1 to 11-4) to be divided, each group are commonly connected.

【0097】このアクティブマトリクス型液晶表示装置においては、第1走査ライン8−1〜8−Nのグループの1つと第2走査ライン9−1〜9−Nのグループの1 [0097] 1 of this in an active matrix type liquid crystal display device, a group of one second scan line 9-1 to 9-N groups of the first scan line 8-1 to 8-N
つが時分割に選択され、第1走査ライン8−i及び第2 One is selected in time division, a first scan line 8-i and a second
走査ライン9−iの双方が同時に選択された表示ライン上の画素電極1(i,j)(j=1〜M)に表示データを書き込み、線順次走査して表示する。 Scanning line 9-i both pixel electrodes on the display lines are simultaneously selected first write display data to the (i, j) (j = 1~M), and displays the line-sequential scanning.

【0098】本実施例では、その一例として、640× [0098] In the present embodiment, as an example, 640 ×
400のカラー画素(画素数6420×3×400)を備えるアクティブマトリクス型液晶表示パネル1を駆動対象としている。 The active matrix liquid crystal display panel 1 with a 400 color pixels (pixel number 6420 × 3 × 400) is set to be driven.

【0099】このような構成のアクティブマトリクス型液晶表示パネル1を駆動する駆動回路として、本実施例では図18に示す構成を取る。 [0099] As a driving circuit for driving an active matrix type liquid crystal display panel 1 having such a configuration, in this embodiment takes the configuration shown in FIG. 18. 即ち、駆動回路はデータ電極ドライバ2及び3、走査電極ドライバ4及び5、データ処理回路15、並びにタイミング発生回路16から構成されている。 That is, the drive circuit and a data electrode driver 2 and 3, the scan electrode driver 4 and 5, the data processing circuit 15 and the timing generating circuit 16,.

【0100】第1走査電極ドライバ4は、第1走査ライン8−1〜8−400の各グループ10−1〜10−2 [0100] The first scan electrode driver 4, each group of first scan lines 8-1~8-400 10-1~10-2
0を駆動し、第2走査電極ドライバ5は、第2走査ライン9−1〜9−200の各グループ11−1〜11−2 Drives the 0, the second scan electrode driver 5, each group of second scan lines 9-1~9-200 11-1~11-2
0を駆動する。 To drive 0.

【0101】データ電極ドライバ2及び3は、それぞれデータライン6−1〜6−1920の奇数番目及び偶数番目のデータラインを駆動し、それぞれ960出力を備える。 [0102] Data electrode driver 2 and 3, respectively drive the odd and even data lines of the data lines 6-1~6-1920, each with a 960 output.

【0102】データ処理回路15は、データ信号Rda [0102] The data processing circuit 15, the data signal Rda
ta、Gdata、及びBdataをデータ電極ドライバ2及び3に必要なタイミングに変換する回路であり、 ta, a circuit for converting Gdata, and Bdata the timing required for the data electrode driver 2 and 3,
1走査ライン分の表示データを、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割して出力する。 The display data for one scanning line, and the odd-line data corresponding to the odd-numbered pixel electrodes, and outputs the split into even line data corresponding to the even-numbered pixel electrodes.

【0103】タイミング発生回路16は、水平同期信号Hsync及び垂直同期信号Vsyncから、走査ドライバ制御信号Scon及びデータドライバ制御信号Dc [0103] The timing generating circuit 16, the horizontal synchronizing signal Hsync and a vertical synchronization signal Vsync, a scan driver control signal Scon and the data driver control signal Dc
onを出力して、第1走査ラインのグループ10−1〜 And outputs the on, the group of the first scanning line 10-1
10−20の1つと第2走査ラインのグループ11−1 One group of the second scan lines 10-20 11-1
〜11−20の1つが時分割に駆動するよう第1走査電極ドライバ4及び第2走査電極ドライバ5を制御し、第1走査ライン8−i及び第2走査ライン9−iの双方が同時に選択された表示ライン上の画素電極1(i,j) One ~11-20 but controls the first scan electrode driver 4 and the second scanning electrode driver 5 to drive the time division selection both of the first scan line 8-i and the second scanning line 9-i at the same time It has been displayed pixel electrodes 1 on the line (i, j)
(j=1〜1920)に表示データを印加するようデータ電極ドライバ2及び3を制御する。 Controls the data electrode driver 2 and 3 to apply the display data on the (j = 1~1920).

【0104】本実施例の動作原理を、表示ラインが16 [0104] The principle of operation of the present embodiment, the display line 16
本の場合(図19)を例に説明する。 For this (Fig. 19) will be described as an example. 例えば走査電極ドライバ4の出力ドライバDa1と走査電極ドライバ5の出力ドライバDb1から駆動電圧を出力することにより、走査ライングループ10−1及び11−1に駆動電圧が印加される。 For example by outputting a drive voltage output driver Da1 scan electrode driver 4 from the output driver Db1 of the scan electrode driver 5, the driving voltage is applied to the scanning line groups 10-1 and 11-1. その結果、1ライン目の表示ラインでは、上下2個のTFTゲートT1及びT2が共にオンになり画素電極にデータ信号が書き込まれるが、2、3、 As a result, 1 in the line of the display line, but the upper and lower two TFT gates T1 and T2 data signal is written into the pixel electrode both turned on, 2,3,
4ライン目の表示ラインではTFTゲートT1のみがオン、5、9、13ライン目の表示ラインではTFTゲートT2のみがオンになるため、その他の表示ラインの画素電極にはデータ信号は書き込まれない。 Only TFT gate T1 in the fourth line of the display line on, only TFT gate T2 is turned on at 5, 9 and 13 line display line, the data signal is not written into the pixel electrodes of other display lines . つまり、2個のTFTゲートT1及びT2が同時にオンになる時のみ書き込みが行なわれる。 In other words, the unwritten when two TFT gates T1 and T2 are turned on simultaneously performed.

【0105】図20に、表示ラインが16本の場合の動作を説明するタイミングチャートを示す。 [0105] FIG. 20 shows a timing chart for explaining the operation when the display line is 16. 同図に示すように、走査電極ドライバ4の出力ドライバDa1〜Da As shown in the figure, the output driver Da1~Da scan electrode driver 4
4と走査電極ドライバ5の出力ドライバDb1〜Db4 4 and the scanning electrode driver 5 of the output driver Db1~Db4
から駆動電圧出力が同時にオンになるタイミングで1本の表示ラインが選択されて、1〜16ラインまで線順次で走査される。 Drive voltage output is selected one display line at a timing when turned on simultaneously, it is scanned line-sequentially 1 to 16 lines.

【0106】以上のように、本実施例の走査側の表示ライン数が400本の場合には、20個の出力ドライバを備える2個の走査電極ドライバ4及び5を構成すればよく、出力ドライバ数を大幅に低減できる。 [0106] As described above, when the number of display lines of the scanning of the present example is 400 may be configured to two scan electrode driver 4 and 5 with a 20 output drivers, the output driver the number can be significantly reduced.

【0107】また、図21に示すように、本実施例の実装として、共通接続する第1走査ライン8−1〜8−N [0107] Further, as shown in FIG. 21, as the implementation of this embodiment, the first scan line 8-1 to 8-N commonly connecting
及び第2走査ライン9−1〜9−Nの配線を、表示パネル1の基板上に設けた場合には、表示パネル基板と駆動回路(例えばTAB−IC)の接続点数を大幅に減らすことができる。 And the wiring of the second scan lines 9-1 to 9-N, if provided on the substrate of the display panel 1, can significantly reduce the number of connection points of the display panel substrate and the driving circuit (e.g., TAB-IC) it can.

【0108】更に、図22に示すように、本実施例の実装として、共通接続する第1走査ライン8−1〜8−N [0108] Further, as shown in FIG. 22, as the implementation of this embodiment, the first scan line 8-1 to 8-N commonly connecting
及び第2走査ライン9−1〜9−Nの配線を、駆動回路基板上(例えばFPC:フレキシブルプリント回路基板)に設けた場合には、表示パネル基板内部での配線クロスオーバーが無くなり、表示パネルの歩留りが向上する。 And the wiring of the second scan lines 9-1 to 9-N, the drive circuit substrate (e.g., FPC: flexible printed circuit board) in the case of providing the, no wiring crossovers on the display panel substrate inside the display panel to improve the yield. 第4実施例 図23に本発明の第4実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。 Shows a block diagram of an active matrix type liquid crystal display and a driving circuit according to a fourth embodiment of the present invention in the fourth embodiment Figure 23.

【0109】本実施例のアクティブマトリクス型液晶表示装置の駆動回路では、図3に示すような構成のアクティブマトリクス型液晶表示パネル1を駆動対象としている。 [0109] In the driving circuit of an active matrix type liquid crystal display device of this embodiment has the active matrix liquid crystal display panel 1 of the configuration as shown in FIG. 3 and driven. 即ち、画素電極をM×N(M,Nは任意の正整数) That is, the pixel electrode M × N (M, N is an arbitrary positive integer)
のマトリクス状に配置して、N+1本の走査ライン8− Disposed in the matrix, N + 1 scanning lines 8-
1〜8−N+1の内、走査方向の1表示ラインに対して2本ずつ割り当て、各表示ラインにおいて、M本のデータライン6−1〜6−Mの内、任意のデータライン6− Of 1 to 8-N + 1, assigned two each for one display line in the scanning direction, in each display line, among the data lines 6-1 to 6-M of the M, any data line 6
jに第1のTFTゲートQ1及び第2のTFTゲートQ The first TFT gate Q1 and the second TFT gate Q in j
2を直列に接続すると共に、各TFTゲートQ1及びQ With connecting 2 in series, each TFT gate Q1 and Q
2をそれぞれ1表示ラインに対して割り当てられた2本の走査ライン8−i及び走査ライン8−i+1に独立に接続して、1個の表示画素を構成し、カラー表示を行なう場合には、画素電極1(i,j)(i=1〜N,j= 2 connected independently to two scan lines 8-i and the scanning line 8-i + 1 assigned to each display line, when constitute one display pixel, a color display, pixel electrodes 1 (i, j) (i = 1~N, j =
1〜M)として、横方向に赤画素電極R、緑画素電極G、及び青画素電極Bを順に配列して1カラー画素を構成するものである。 As 1 to M), and constitutes a red pixel electrode R in the horizontal direction, the green pixel electrode G, and a color pixel by arranging a blue pixel electrode B in order.

【0110】本実施例では、その一例として、8×16 [0110] In the present embodiment, as an example, 8 × 16
の画素電極を備えるアクティブマトリクス型液晶表示パネル1を駆動対象としている。 The active matrix liquid crystal display panel 1 with a pixel electrode is set to be driven. このような構成のアクティブマトリクス型液晶表示パネル1を駆動する駆動回路として、本実施例では図23に示す構成を取る。 A driving circuit for driving an active matrix type liquid crystal display panel 1 having such a configuration, in this embodiment takes the configuration shown in FIG. 23. 即ち、 In other words,
駆動回路はデータ電極ドライバ2、走査電極ドライバ4、データ処理回路15、及びタイミング発生回路16 Driving circuit data electrode driver 2, the scan electrode driver 4, data processing circuit 15 and the timing generating circuit 16,
から構成されている。 It is constructed from.

【0111】走査電極ドライバ4は、走査ライン8−1 [0111] scan electrode driver 4, scanning lines 8-1
〜8−17をドライバ出力10−1〜10−8で駆動する。 The driven by driver outputs 10-1 to 10-8 ~8-17. つまり、8個のドライバ出力10−1〜10−8を備え、走査ライン8−1〜8−17の奇数番目に対しては、ドライバ出力の奇数番目の出力10−1,10− That is, with eight driver outputs 10-1 to 10-8, for the odd-numbered scanning lines 8-1~8-17, odd-numbered output driver outputs 10-1,10-
3,10−5,10−7を順に接続し、走査ライン8− Connect 3,10-5,10-7 sequentially scanning line 8-
1〜8−17の偶数番目に対しては、ドライバ出力の偶数番目の出力10−2,10−4,10−6,10−8 For even-numbered 1~8-17, even-numbered output driver outputs 10-2,10-4,10-6,10-8
を1周期毎に2つずらしながら、即ち、10−1,10 While two shifted every cycle, that is, 10-1 and 10
−2,…,10−8,10−1,10−6,10−3, -2, ..., 10-8,10-1,10-6,10-3,
10−8,10−5,10−2,10−7,10−4, 10-8,10-5,10-2,10-7,10-4,
10−1と接続する。 10-1 and connected.

【0112】データ電極ドライバ2は、データライン6 [0112] The data electrode driver 2, data line 6
−1〜6−8を駆動する。 To drive the -1~6-8. データ処理回路15は、データ信号Rdata、Gdata、及びBdataをデータ電極ドライバ2に必要なタイミングに変換する回路である。 The data processing circuit 15 is a circuit for converting data signals Rdata, Gdata, and Bdata the timing required for data electrode driver 2.

【0113】タイミング発生回路16は、水平同期信号Hsync及び垂直同期信号Vsyncから、走査ドライバ制御信号Scon及びデータドライバ制御信号Dc [0113] The timing generating circuit 16, the horizontal synchronizing signal Hsync and a vertical synchronization signal Vsync, a scan driver control signal Scon and the data driver control signal Dc
onを出力して、第i番目(i=1〜16)の走査ライン8−i及び第i+1番目の走査ライン8−i+1の双方が同時に選択された第i番目の表示ライン上の画素電極1(i,j)(j=1〜8)に表示データを印加するよう制御する。 Outputs the on, the i-th (i = 1 to 16) of the scanning line 8-i and the i + 1 th scan line 8-i + 1 of the pixel electrodes of both the i-th display lines are selected simultaneously 1 controls to apply the display data on the (i, j) (j = 1~8).

【0114】図24に本実施例の動作を説明するタイミングチャートを示す。 [0114] shows a timing chart for explaining the operation of the embodiment in FIG 24. 本実施例では、上述のようなドライバ出力10−1〜10−8と走査ライン8−1〜8− In this embodiment, the above-described driver outputs 10-1 to 10-8 and the scanning line 8-1~8-
17の接続関係とすることにより、隣接する走査ラインに印加されるドライバ出力10−1〜10−8が同じ組み合わせになることを防止することができ、図24に示すように、第1番目から第16番目の表示ラインを順に駆動させていく。 With connection of 17, it is possible to prevent the driver output 10-1 to 10-8 to be applied to the adjacent scan lines is the same combination, as shown in FIG. 24, from the first going to drive the first 16 th display line to order.

【0115】また、走査電極ドライバ4が16個のドライバ出力10−1〜10−16を備える場合には、奇数番目のドライバ出力は同じ順番で4回ずつ接続し、偶数番目の出力ドライバは2つずつ順番をずらしながら4回ずつ走査電極に接続することで、容易に64行の表示ラインを備える表示パネルを駆動することができる。 [0115] Further, when the scan electrode driver 4 is provided with sixteen driver output 10-1~10-16 the odd-numbered driver output is connected by 4 times in the same order, even-numbered output driver 2 One each by connecting to the scan electrodes four times while shifting the order, it is possible to drive the display panel to easily provided with 64 lines of display lines. 但し、偶数番目のドライバ出力を6つずつずらしながら接続してもよいし、また不規則な接続をしてもよい。 However, it may be connected while shifting the even-numbered driver output one by 6, or may be irregular connection.

【0116】以上のように本実施例によれば、例えば、 [0116] According to this embodiment, as described above, for example,
400本の表示ラインに対して2×20=40個のドライバ出力を備える走査電極ドライバ4を構成すればよく、ドライバ出力数を10分の1と大幅に低減でき、アクティブマトリクス型液晶表示装置の低コスト化が実現できる。 May be configured to scan electrode driver 4 with a 2 × 20 = 40 pieces of the driver output to 400 display lines, the number of driver outputs can be significantly reduced and one-tenth, of the active matrix liquid crystal display device cost reduction can be achieved. 第5実施例 図25に本発明の第5実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。 Shows a block diagram of an active matrix type liquid crystal display and a driving circuit according to a fifth embodiment of the present invention to the fifth embodiment Figure 25.

【0117】本実施例のアクティブマトリクス型液晶表示装置の駆動回路では、第4実施例と同様に、図3に示すような構成のアクティブマトリクス型液晶表示パネル1を駆動対象としている。 [0117] In the driving circuit of an active matrix type liquid crystal display device of this embodiment, like the fourth embodiment, and an active matrix type liquid crystal display panel 1 of the configuration as shown in FIG. 3 and driven.

【0118】本実施例では、その一例として、8×21 [0118] In the present embodiment, as an example, 8 × 21
の画素電極を備えるアクティブマトリクス型液晶表示パネル1を駆動対象としている。 The active matrix liquid crystal display panel 1 with a pixel electrode is set to be driven. このような構成のアクティブマトリクス型液晶表示パネル1を駆動する駆動回路として、本実施例では図25に示す構成を取る。 A driving circuit for driving an active matrix type liquid crystal display panel 1 having such a configuration, in this embodiment takes the configuration shown in FIG. 25. 即ち、 In other words,
駆動回路はデータ電極ドライバ2、走査電極ドライバ4、データ処理回路15、及びタイミング発生回路16 Driving circuit data electrode driver 2, the scan electrode driver 4, data processing circuit 15 and the timing generating circuit 16,
から構成されている。 It is constructed from.

【0119】走査電極ドライバ4は、走査ライン8−1 [0119] scan electrode driver 4, scanning lines 8-1
〜8−22をドライバ出力10−1〜10−7で駆動する。 The driven by driver outputs 10-1 to 10-7 ~8-22. つまり、7個のドライバ出力10−1〜10−7を備え、走査ライン8−1〜8−22に対して、第i番目(i=1〜21)の走査ライン8−i及び第i+1番目の走査ライン8−i+1に7個のドライバ出力から異なる2出力の組み合わせの内、1つずつが接続されている。 That includes the seven driver output 10-1 to 10-7, the scanning line 8-1~8-22, the i-th (i = 1 to 21) scanning lines 8-i and the i + 1 th scan line 8-i + 1 within the combination of the two different output of seven driver output, one is connected to.

【0120】データ電極ドライバ2は、データライン6 [0120] The data electrode driver 2, data line 6
−1〜6−8を駆動する。 To drive the -1~6-8. データ処理回路15は、データ信号Rdata、Gdata、及びBdataをデータ電極ドライバ2に必要なタイミングに変換する回路である。 The data processing circuit 15 is a circuit for converting data signals Rdata, Gdata, and Bdata the timing required for data electrode driver 2.

【0121】タイミング発生回路16は、水平同期信号Hsync及び垂直同期信号Vsyncから、走査ドライバ制御信号Scon及びデータドライバ制御信号Dc [0121] The timing generating circuit 16, the horizontal synchronizing signal Hsync and a vertical synchronization signal Vsync, a scan driver control signal Scon and the data driver control signal Dc
onを出力して、第i番目(i=1〜21)の走査ライン8−i及び第i+1番目の走査ライン8−i+1の双方が同時に選択された第i番目の表示ライン上の画素電極1(i,j)(j=1〜8)に表示データを印加するよう制御する。 Outputs the on, the i-th (i = 1 to 21) of the scanning line 8-i and the i + 1 th scan line 8-i + 1 of the pixel electrodes of both the i-th display lines are selected simultaneously 1 controls to apply the display data on the (i, j) (j = 1~8).

【0122】図26に本実施例の動作を説明するタイミングチャートを示す。 [0122] shows a timing chart for explaining the operation of the embodiment in FIG 26. 本実施例では、上述のようなドライバ出力10−1〜10−7と走査ライン8−1〜8− In this embodiment, the above-described driver outputs 10-1 to 10-7 and the scanning line 8-1~8-
22の接続関係とすることにより、隣接する走査ラインに印加されるドライバ出力10−1〜10−7が同じ組み合わせになることを防止することができ、図26に示すように、第1番目から第21番目の表示ラインを順に駆動させていく。 With connection of 22, it is possible to prevent the driver output 10-1 to 10-7 to be applied to the adjacent scan lines is the same combination, as shown in FIG. 26, from the first going to drive the first 21 th display line to order.

【0123】以上のように本実施例によれば、例えば3 [0123] According to this embodiment, as described above, for example 3
1個のドライバ出力を備える走査電極ドライバ4により、465本の表示ラインを駆動することができ、ドライバ出力数を大幅に低減できるので、アクティブマトリクス型液晶表示装置の低コスト化が実現できる。 The scan electrode driver 4 with a single driver output, it is possible to drive the 465 display lines, it is possible to greatly reduce the number of driver output, the cost of the active matrix liquid crystal display device can be realized. 更に、 In addition,
表示ライン数が2倍となった場合でも必要なドライバ出力数は1.5倍以下にしか増加せず、特に高精細表示でコスト低減の効果が大きい。 Number driver output required even when the number of display lines is doubled increases only 1.5 times or less, the effect of cost reduction is large, especially in high-definition display.

【0124】尚、第4及び第5実施例では、全ての行の画素電極に2つのTFTゲートQ1及びQ2を設けているが、従来または他の実施例のアクティブマトリクス型液晶表示装置の構成としてもよく、また、2つのTFT [0124] In the fourth and fifth embodiments, is provided with the two TFT gates Q1 and Q2 to the pixel electrodes of all rows, a configuration of an active matrix type liquid crystal display device of the prior art or another embodiment also good, also, two of TFT
ゲートQ1及びQ2のどちらを上下の走査ラインに接続するかは、基本的な動作には影響しない。 Connect the both gates Q1 and Q2 in the vertical scan lines do not affect the basic operation. 第6実施例 図27に本発明の第6実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。 Shows a block diagram of an active matrix type liquid crystal display and a driving circuit according to a sixth embodiment of the present invention to the sixth embodiment Figure 27.

【0125】本実施例のアクティブマトリクス型液晶表示装置の駆動回路では、図4に示すような構成のアクティブマトリクス型液晶表示パネル1を駆動対象としている。 [0125] In the driving circuit of an active matrix type liquid crystal display device of this embodiment has the active matrix liquid crystal display panel 1 of the configuration as shown in FIG. 4 and driven. 即ち、画素電極をM×N(M,Nは任意の正整数) That is, the pixel electrode M × N (M, N is an arbitrary positive integer)
のマトリクス状に配置して、N+1本の走査ライン8− Disposed in the matrix, N + 1 scanning lines 8-
1〜8−N+1の内、走査方向の1表示ラインに対して走査ラインを2本ずつ割り当て、M/2本のデータライン6−1〜6−M/2の内、任意のデータライン6−j Of 1 to 8-N + 1, assigned two by two scan lines to the scanning direction of the display line, out of M / 2 data lines 6-1 to 6-M / 2, any data line 6 j
に接続される第1のTFTゲートP1及び第2のTFT The first TFT gate P1 and a second TFT connected to the
ゲートP2を、1表示ラインに対して割り当てられた2 Gate P2, allocated to one display line 2
本の走査ライン8−i及び8−i+1(i=1〜N)に独立に接続し、またデータライン6−jに接続される第3のTFTゲートP3を、走査ライン8−iに独立に接続して、2個の表示画素を構成し、カラー表示を行なう場合には、画素電極1(i,j)(i=1〜N,j=1 Connect independently of scanning lines 8-i and 8-i + 1 (i = 1~N), also the third TFT gate P3 is connected to the data line 6-j, independently of the scanning line 8-i connect constitute two display pixels, when performing color display, the pixel electrodes 1 (i, j) (i = 1~N, j = 1
〜M)として、横方向に赤画素電極R、緑画素電極G、 As ~M), the red pixel electrode laterally R, green pixel electrodes G,
及び青画素電極Bを順に配列して1カラー画素を構成するものである。 And blue pixel electrodes B are arranged in this order constitute a first color pixel.

【0126】このような構成のアクティブマトリクス型液晶表示パネル1を駆動する駆動回路として、本実施例では図27に示す構成を取る。 [0126] As a driving circuit for driving an active matrix type liquid crystal display panel 1 having such a configuration, in this embodiment takes the configuration shown in FIG. 27. 即ち、駆動回路はデータ電極ドライバ2、第1走査電極ドライバ4、第2走査電極ドライバ5、データ処理回路15、及びタイミング発生回路16から構成されている。 That is, the drive circuit and a data electrode driver 2, the first scan electrode driver 4, a second scan electrode driver 5, the data processing circuit 15 and the timing generating circuit 16,.

【0127】第1走査電極ドライバ4は走査ライン8− [0127] The first scan electrode driver 4 scan lines 8-
1〜8−N+1の内奇数番目を、第2走査電極ドライバ5は走査ライン8−1〜8−N+1の内偶数番目をそれぞれ駆動する。 The inner odd 1~8-N + 1, a second scan electrode driver 5 drives the inner even scan lines 8-1 to 8-N + 1, respectively. 第1走査電極ドライバ4及び第2走査電極ドライバ5の内部構成は、タイミング発生回路16の制御の下、第1走査電極ドライバ4及び第2走査電極ドライバ5の出力イネーブル制御により、偶数番目或いは奇数番目の走査ライン8−iを強制的に非選択電圧にするシフトレジスタを備えた一般的な構成である。 Internal structure of the first scanning electrode driver 4 and the second scanning electrode driver 5, under the control of the timing generating circuit 16, the output enable control of the first scanning electrode driver 4 and the second scanning electrode driver 5, the even-numbered or odd th is a common configuration with force the shift register to non-selection voltage of the scanning line 8-i.

【0128】データ電極ドライバ2は、データライン6 [0128] The data electrode driver 2, data line 6
−1〜6−M/2を駆動する。 To drive the -1~6-M / 2. データ処理回路15は、 Data processing circuit 15,
データ信号Rdata、Gdata、及びBdataをデータ電極ドライバ2に必要なタイミングに変換する回路であり、1走査ライン分の表示データを、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割して出力する。 Data signal Rdata, a circuit for converting Gdata, and Bdata the timing required for data electrode driver 2, the display data for one scanning line, and the odd-line data corresponding to the odd-numbered pixel electrodes, even-numbered pixels It is divided into the even line data corresponding to the electrode output.

【0129】タイミング発生回路16は、水平同期信号Hsync及び垂直同期信号Vsyncから、第1走査ドライバ制御信号Scon1、第2走査ドライバ制御信号Scon2、及びデータドライバ制御信号Dconを出力して、所定のタイミングで、第i番目の走査ライン8−i及び第i+1番目の走査ライン8−i+1に選択電圧を印加し、次のタイミングで、第i番目の走査ライン8−iに選択電圧を、第i+1番目の走査ライン8− [0129] The timing generating circuit 16, the horizontal synchronizing signal Hsync and a vertical synchronization signal Vsync, a first scan driver control signal SCON1, the second scan driver control signal SCON2, and outputs the data driver control signal Dcon, a predetermined timing in i-th selected voltage is applied to the scanning line 8-i and the i + 1 th scan line 8-i + 1, at the next timing, the selection voltage to the i th scan line 8-i, (i + 1) -th of the scanning line 8
i+1に非選択電圧をそれぞれ印加し、更に次のタイミングで、第i番目の走査ライン8−iに非選択電圧を印加するという一連の動作を、iの昇順に繰り返すよう制御する。 Non-selective voltage is applied respectively to the i + 1, a further next timing, a series of operations of applying a non-selection voltage to the i th scan line 8-i, and controls so as to repeat the ascending order of i.

【0130】つまり、第i番目の走査ライン8−i及び第i+1番目の走査ライン8−i+1に選択電圧を印加することにより、第1〜第3のTFTゲートP1〜P3 [0130] That is, by applying the i-th scan line 8-i and (i + 1) th selection voltage to the scanning line 8-i + 1, the first to third TFT gate P1~P3
は全て導通状態となり、この時データライン6−1〜6 It becomes all conductive state, this time, the data line 6-1 through 6
−M/2には、奇数番目の画素電極に対応した奇数ラインデータが印加される。 The -M / 2, the odd line data corresponding to the odd-numbered pixel electrodes are applied. 次に、第i番目の走査ライン8 Next, the i-th scan line 8
−iに選択電圧を、第i+1番目の走査ライン8−i+ A selection voltage to -i, the i + 1 th scan line 8-i +
1に非選択電圧をそれぞれ印加することにより、第2のTFTゲートP2は非導通状態となり、これに接続された画素電極の電圧は液晶セルの容量によって保持される。 By applying respectively the non-selection voltage to 1, the second TFT gate P2 becomes nonconductive, the voltage of a pixel electrode connected thereto is held by the capacitance of the liquid crystal cell. この時、第3のTFTゲートP3は導通状態を保っており、ここでデータライン6−1〜6−M/2には、 At this time, the third TFT gate P3 is kept conductive, wherein the data lines 6-1 to 6-M / 2, the
偶数番目の画素電極に対応した偶数ラインデータが印加されているので、この電圧が新たに画素電極に印加される。 Since even line data corresponding to the even-numbered pixel electrode is applied, the voltage is applied to the new pixel electrode. 次に、第i番目の走査ライン8−iに非選択電圧を印加することにより、第1及び第2のTFTゲートP1 Next, by applying a non-selection voltage to the i th scan line 8-i, the first and second TFT gate P1
及びP3は非導通状態となり、第3のTFTゲートに接続された画素電極の電圧はその画素の液晶セルの容量によりやはり保持され、次の書き込みまで液晶セルの印加電圧が保たれる。 And P3 is turned off, and the voltage of the third pixel electrode connected to a TFT gate also being held by the capacitance of the liquid crystal cell of the pixel, the voltage applied to the liquid crystal cell is maintained until the next writing.

【0131】図28に、本実施例の駆動回路の動作を説明するタイミングチャートを示す。 [0131] FIG. 28 shows a timing chart for explaining the operation of the drive circuit of the present embodiment. タイミング発生回路16からの第1走査ドライバ制御信号Scon1及び第2走査ドライバ制御信号Scon2には、シフト入力S The first scan driver control signal Scon1 and second scan driver control signal Scon2 from the timing generating circuit 16, a shift input S
I1及びSI2と出力イネーブル信号OE1及びOE2 I1 and SI2 and the output enable signal OE1 and OE2
があり、これら制御信号により、同図に示すような走査ライン8−1〜8−N+1の電圧波形を生成して、各表示ラインの奇数ドット及び偶数ドットの液晶セルに順次電圧を印加して行く。 There is, these control signals, to generate a scan line 8-1 to 8-N + 1 of the voltage waveform as shown in the drawing, and sequentially applying a voltage to the liquid crystal cells in the odd-numbered dots and even dots of each display line go.

【0132】以上のように本実施例によれば、表示ライン上の2個の画素電極がTFTゲートP1〜P3を介して1本のデータライン6−jに接続されており、データラインを従来の半分とし、データ電極ドライバ2のドライバ出力数も半分にすることができ、回路コストを低減することができる。 [0132] According to this embodiment, as described above, are connected to one data line 6-j 2 pieces of pixel electrodes on the display line via a TFT gate P1 to P3, the data lines prior half and then, the number of driver outputs of the data electrode driver 2 can also be halved, it is possible to reduce the circuit costs.

【0133】また、本実施例の変形例として以下のような構成が考えられる。 [0133] Further, the following configuration as a modification of this embodiment are contemplated. (1)アクティブマトリクス型液晶表示装置の構成を、 (1) the structure of an active matrix type liquid crystal display device,
図5(1)に示す構成とする。 The configuration shown in FIG. 5 (1). 即ち、第2のTFTゲートP2を第i番目の走査ライン8−iに、第1のTFT That is, the second TFT gate P2 to the i th scan line 8-i, the first TFT
ゲートP1を第i+1番目の走査ライン8−i+1にそれぞれ接続した構成である。 Gate P1 to the i + 1 th scan line 8-i + 1 is a configuration connected, respectively. (2)アクティブマトリクス型液晶表示装置の構成を、 (2) the configuration of an active matrix type liquid crystal display device,
図5(2)に示す如く、第1のTFTトランジスタP1 As shown in FIG. 5 (2), the first TFT transistor P1
または第2のTFTトランジスタP2を、走査ライン8 Or second TFT transistor P2, the scanning line 8
−i上に構成する。 Configured on -i. この構成でもデータライン6−1〜 Data line 6-1 in this configuration
6−M/2に印加する電圧のタイミングが多少異なるのみで、上記実施例と同様の動作が行なえ、更にTFTゲートを構成する面積を小さくすることができ、画素電極を大きくとれる効果がある。 6-M / 2 somewhat Timing of voltage application differ only, perform the same operation as described above embodiment, it is possible to reduce an area further constituting the TFT gate, there is a large take effect pixel electrode. (3)アクティブマトリクス型液晶表示装置の構成を、 (3) the structure of an active matrix type liquid crystal display device,
図5(3)に示す如く、第3のTFTトランジスタP3 As shown in FIG. 5 (3), the third TFT transistor P3
と画素電極1(i,k+1)または1(i,h+1)の間に、制御端子を第i番目の走査ライン8−iに接続した第4のTFTゲートP4を構成する。 The pixel electrode 1 (i, k + 1) or 1 (i, h + 1) between, constituting the fourth TFT gate P4 connected to the control terminal to the i th scan line 8-i. この構成によれば、全ての画素電極に対して2つのTFTゲートが接続されることになり、書き込みの特性を均一にすることができる。 According to this structure, the two TFT gates for all of the pixel electrodes are connected, it can be made uniform characteristics of writing. (4)以上の実施例及びその変形例において、走査ライン上の奇数番目の画素電極と偶数番目の画素電極を逆にして、アクティブマトリクス型液晶表示装置を構成する。 (4) In the above embodiment and its modified example, and the odd-numbered pixel electrodes and the even-numbered pixel electrodes on the scanning lines in the opposite, constituting an active matrix type liquid crystal display device. (5)1つの表示パネル内で、以上の実施例並びに変形例の構成を混在させる、或いは、従来の1画素電極に対して1個のTFTゲートの構成と混在させる。 (5) in one display panel, mix configuration of the above embodiment and the modifications, or mix structure of one TFT gates and the conventional 1 pixel electrodes. 第7実施例 図29に本発明の第7実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図を示す。 Shows a block diagram of an active matrix type liquid crystal display and a driving circuit according to a seventh embodiment of the present invention to Example 7 Figure 29.

【0134】本実施例のアクティブマトリクス型液晶表示装置の駆動回路では、図7(1)に示すような構成のアクティブマトリクス型液晶表示パネル1を駆動対象としている。 [0134] In the driving circuit of an active matrix type liquid crystal display device of this embodiment has the active matrix liquid crystal display panel 1 of the configuration as shown in FIG. 7 (1) and driven. 即ち、画素電極をM×2Nまたは2N+1 That is, the pixel electrode M × 2N or 2N + 1
(M,Nは任意の正整数)のマトリクス状に配置して、 (M, N is an arbitrary positive integer) arranged in a matrix of,
3Nまたは3N+2本の走査ライン8−1〜8−3Nまたは3N+2の内、走査方向の第i番目(i=2Nまたは2N+1の奇数)の表示ラインに対して走査ライン8 Of 3N or 3N + 2 scan lines 8-1~8-3N or 3N + 2, scan line 8 with respect to the display line of the i-th scanning direction (i = 2N or 2N + 1 odd)
−x及び8−x+1(xは3i/2以下の最大の整数) -x and 8-x + 1 (x is 3i / 2 is equal to or less than a maximum integer)
を割り当て、M/2本のデータライン6−1〜6−M/ Assignment, M / 2 data lines 6-1 to 6-M /
2の内、任意のデータライン6−jに接続される第1のTFTゲートF1及び第2のTFTゲートF2を、それぞれ走査ライン8−x及び8−x+1に独立に接続し、 Of 2 is connected independently of the first TFT gate F1 and the second TFT gate F2 connected to any data line 6-j, each scan line 8-x and 8-x + 1,
また、走査方向の第i+1番目の表示ラインに対して走査ライン8−x+1及び8−x+2を割り当て、任意のデータライン6−jに接続される第3のTFTゲートF Also, assign the scanning line 8-x + 1 and 8-x + 2 with respect to the (i + 1) th display line in the scanning direction, the third TFT gate F are connected to any data line 6-j
3及び第4のTFTゲートF4を、それぞれ走査ライン8−x+2及び8−x+1に独立に接続して、4個の表示画素を構成し、カラー表示を行なう場合には、画素電極1(i,j)(i=1〜2Nまたは2N+1,j=1 3 and the fourth TFT gate F4, each independently connected to the scan line 8-x + 2, and 8-x + 1, constitutes the four display pixels, when performing color display, the pixel electrodes 1 (i, j) (i = 1~2N or 2N + 1, j = 1
〜M)として、横方向に赤画素電極R、緑画素電極G、 As ~M), the red pixel electrode laterally R, green pixel electrodes G,
及び青画素電極Bを順に配列して1カラー画素を構成するものである。 And blue pixel electrodes B are arranged in this order constitute a first color pixel.

【0135】このような構成のアクティブマトリクス型液晶表示パネル1を駆動する駆動回路として、本実施例では図27に示す構成を取る。 [0135] As a driving circuit for driving an active matrix type liquid crystal display panel 1 having such a configuration, in this embodiment takes the configuration shown in FIG. 27. 即ち、駆動回路はデータ電極ドライバ2、走査電極ドライバ4、データ処理回路15、及びタイミング発生回路16から構成されている。 That is, the drive circuit and a data electrode driver 2, the scan electrode driver 4, data processing circuit 15 and the timing generating circuit 16,.

【0136】走査電極ドライバ4は走査ライン8−1〜 [0136] scanning electrode driver 4 scanning line 8-1
8−3Nまたは3N+2を駆動する。 Driving the 8-3N or 3N + 2. データ電極ドライバ2は、データライン6−1〜6−M/2を駆動する。 Data electrode driver 2 drives the data lines 6-1 to 6-M / 2.

【0137】データ処理回路15は、データ信号Rda [0137] The data processing circuit 15, the data signal Rda
ta、Gdata、及びBdataをデータ電極ドライバ2に必要なタイミングに変換する回路であり、1走査ライン分の表示データを、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割して出力する。 ta, Gdata, and a circuit for converting the timing required for data electrode driver 2 to Bdata, the display data for one scanning line, and the odd-line data corresponding to the odd-numbered pixel electrodes, the even-numbered pixel electrodes and outputs the divided into even line data corresponding.

【0138】タイミング発生回路16は、水平同期信号Hsync及び垂直同期信号Vsyncから、走査ドライバ制御信号Scon及びデータドライバ制御信号Dc [0138] The timing generating circuit 16, the horizontal synchronizing signal Hsync and a vertical synchronization signal Vsync, a scan driver control signal Scon and the data driver control signal Dc
onを出力して、第x番目(x=1〜3N、xは表示ラインをi番目とし、3i/2以下の最大の整数)の走査ライン8−x及び第x+1番目の走査ライン8−x+1 Outputs the on, the x-th (x = 1~3N, x is a display line and i-th, 3i / 2 is equal to or less than a maximum integer) scan lines 8-x and the x + 1 th scan line 8-x + 1 of
の双方が同時に選択された第i番目の表示ライン上の画素電極1(i,j)(j=1〜M)に表示データを印加するよう制御する。 Both controlled to apply the display data to the pixel electrodes 1 on the i-th display line selected (i, j) (j = 1~M) simultaneously.

【0139】図7(2)に示すタイミングチャートを参照して本実施例の駆動回路の動作を説明する。 [0139] with reference to the timing chart shown in FIG. 7 (2) for explaining the operation of the driving circuit of the present embodiment. 先ず、走査ライン8−x及び8−x+1を選択電圧とすると共に、データライン6−1〜6−M/2に第i番目の表示ラインの奇数ラインデータを印加し、第i番目の表示ラインの奇数番目の画素電極1(i,k)に映像信号が印加される。 First, a scan line 8-x and 8-x + 1 as well as the selection voltage, the odd line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, the i-th display line the odd-numbered pixel electrodes 1 (i, k) video signal is applied to. 次に、走査ライン8−x+1及び8−x+2 Next, the scanning line 8-x + 1 and 8-x + 2
を選択電圧とすると共に、データライン6−1〜6−M With a selection voltage, the data line 6-1 to 6-M
/2に第i+1番目の表示ラインの奇数ラインデータを印加し、第i+1番目の表示ラインの奇数番目の画素電極1(i+1,k)に映像信号が印加される。 / 2 odd line data of the (i + 1) -th display line is applied to the video signal is applied to the odd-numbered pixel electrodes 1 of the (i + 1) -th display line (i + 1, k). 次に、走査ライン8−x+2を選択電圧とすると共に、データライン6−1〜6−M/2に第i+1番目の表示ラインの偶数ラインデータを印加し、第i+1番目の表示ラインの偶数番目の画素電極1(i+1,k+1)に映像信号が印加される。 Next, the scanning line 8-x + 2 with a selection voltage, the even line data of the (i + 1) -th display line is applied to the data lines 6-1 to 6-M / 2, the even-numbered (i + 1) -th display line video signal is applied to the pixel electrode 1 (i + 1, k + 1). 更に、走査ライン8−xを選択電圧とすると共に、データライン6−1〜6−M/2に第i番目の表示ラインの偶数ラインデータを印加し、第i番目の表示ラインの偶数番目の画素電極1(i,k+1)に映像信号が印加される。 Further, the scanning lines 8-x with a selection voltage, the even line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, the even-numbered i-th display line pixel electrodes 1 (i, k + 1) video signals are applied.

【0140】以上のように本実施例によれば、表示ライン上の4個の画素電極がTFTゲートF1〜F4を介して1本のデータライン6−jに接続されており、データラインを従来の半分とし、データ電極ドライバ2のドライバ出力数も半分にすることができ、回路コストを低減することができる。 [0140] The above manner, according to this embodiment has four pixel electrodes on the display line is connected to one data line 6-j via the TFT gate F1 to F4, the data lines prior half and then, the number of driver outputs of the data electrode driver 2 can also be halved, it is possible to reduce the circuit costs.

【0141】尚、アクティブマトリクス型液晶表示装置を、データライン6−jに対して左右対象とした構成でも、走査ライン8−x+1に対して上下対象とした構成でも、同様な制御方法により駆動できる。 [0141] Incidentally, an active matrix type liquid crystal display device, be configured as a left-right symmetrical with respect to the data line 6-j, be configured as a vertically symmetrical with respect to the scanning lines 8-x + 1, it can be driven by the same control method . また、図7 In addition, FIG. 7
(2)とは異なる電圧波形により、画素電極1(i, The different voltage waveforms and (2), the pixel electrode 1 (i,
k)、1(i,k+1)、1(i+1,k)、及び1 k), 1 (i, k + 1), 1 (i + 1, k), and 1
(i+1,k+1)の駆動順序を変更することも可能である。 (I + 1, k + 1) It is also possible to change the order of driving.

【0142】また、本実施例の変形例として以下のような構成が考えられる。 [0142] Further, the following configuration as a modification of this embodiment are contemplated. (1)第1の変形例 アクティブマトリクス型液晶表示装置を、図8(1)に示す如く、画素電極をM×2Nまたは2N+1(M,N (1) a first variation the active matrix type liquid crystal display device, as shown in FIG. 8 (1), the pixel electrode M × 2N or 2N + 1 (M, N
は任意の正整数)のマトリクス状に配置して、3Nまたは3N+2本の走査ライン8−1〜8−3Nまたは3N Be placed any positive integer) matrix of, 3N or 3N + 2 scan lines 8-1~8-3N or 3N
+2の内、走査方向の第i番目(i=1〜2Nまたは2 Among +2, the i-th scanning direction (i = 1 to 2N, or 2
N+1の奇数)の表示ラインに対して、走査ライン8− Relative N + 1 odd) of display lines, scanning lines 8-
x及び8−x+1(xは3i/2以下の最大の整数)を割り当て、M/2本のデータライン6−1〜6−M/2 x and 8-x + 1 (x is 3i / 2 is equal to or less than a maximum integer) assigned to, M / 2 data lines 6-1 to 6-M / 2
の内、任意のデータライン6−jに接続される第1のT First T among, connected to any data line 6-j of
FTゲートF1及び第2のTFTゲートF2を、それぞれ走査ライン8−x及び8−x+1に独立に接続し、また、走査方向の第i+1番目の表示ラインに対して走査ライン8−x+1及び8−x+2を割り当て、任意のデータライン6−jに接続される第3のTFTゲートF3 The FT gate F1 and the second TFT gate F2, respectively independently connected to the scan line 8-x and 8-x + 1, also, the scan line 8-x with respect to the (i + 1) th display line in the scanning direction + 1 and 8 Assign the x + 2, a third TFT gate connected to any data line 6-j F3
及び第4のTFTゲートF4を、それぞれ走査ライン8 And fourth TFT gate F4, respectively scan line 8
−x+1及び8−x+2に独立に接続して、4個の表示画素を構成する。 Connect independently -x + 1 and 8-x + 2, constitute the four display pixels.

【0143】図8(2)に示すタイミングチャートを参照して動作を説明する。 [0143] The operation will be described with reference to the timing chart shown in FIG. 8 (2). 先ず、走査ライン8−x及び8 First, the scanning line 8-x and 8
−x+1を選択電圧とすると共に、データライン6−1 The -x + 1 with a selection voltage, the data line 6-1
〜6−M/2に第i番目の表示ラインの奇数ラインデータを印加し、第i番目の表示ラインの奇数番目の画素電極1(i,k)に映像信号が印加される。 Odd line data of the i-th display line is applied to ~6-M / 2, the video signal is applied to the odd-numbered pixel electrodes 1 of the i-th display line (i, k). 次に、走査ライン8−x+1及び8−x+2を選択電圧とすると共に、データライン6−1〜6−M/2に第i+1番目の表示ラインの奇数ラインデータを印加し、第i+1番目の表示ラインの奇数番目の画素電極1(i+1,k)に映像信号が印加される。 Next, the scanning line 8-x + 1 and 8-x + 2 with a selection voltage, the odd line data of the (i + 1) -th display line is applied to the data lines 6-1 to 6-M / 2, the (i + 1) -th display video signal is applied to the odd-numbered pixel electrodes 1 of the line (i + 1, k). 次に、走査ライン8−xを選択電圧とすると共に、データライン6−1〜6−M/2に第i番目の表示ラインの偶数ラインデータを印加し、第i番目の表示ラインの偶数番目の画素電極1(i,k+ Next, the scanning line 8-x with a selection voltage, the even line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, the even-numbered i-th display line the pixel electrode 1 (i, k +
1)に映像信号が印加される。 1) video signal is applied to. 更に、走査ライン8−x Furthermore, the scanning lines 8-x
+1を選択電圧とすると共に、データライン6−1〜6 With a selection voltage of +1, the data lines 46-1 to 46
−M/2に第i+1番目の表示ラインの偶数ラインデータを印加し、第i+1番目の表示ラインの偶数番目の画素電極1(i+1,k+1)に映像信号が印加される。 Even line data of the (i + 1) -th display line is applied to -M / 2, the video signal is applied to the even-numbered pixel electrodes 1 of the (i + 1) -th display line (i + 1, k + 1).

【0144】尚、アクティブマトリクス型液晶表示装置を、データライン6−jに対して左右対象とした構成でも、同様な制御方法により駆動できる。 [0144] Incidentally, an active matrix type liquid crystal display device, be configured as a left-right symmetrical with respect to the data line 6-j, it can be driven by the same control method. また、図8 In addition, FIG. 8
(2)とは異なる電圧波形により、画素電極1(i, The different voltage waveforms and (2), the pixel electrode 1 (i,
k)、1(i,k+1)、1(i+1,k)、及び1 k), 1 (i, k + 1), 1 (i + 1, k), and 1
(i+1,k+1)の駆動順序を変更することも可能である。 (I + 1, k + 1) It is also possible to change the order of driving. (2)第2の変形例 アクティブマトリクス型液晶表示装置を、図9(1)に示す如く、画素電極をM×2Nまたは2N+1(M,N (2) a second variation the active matrix type liquid crystal display device, as shown in FIG. 9 (1), the pixel electrode M × 2N or 2N + 1 (M, N
は任意の正整数)のマトリクス状に配置して、3Nまたは3N+2本の走査ライン8−1〜8−3Nまたは3N Be placed any positive integer) matrix of, 3N or 3N + 2 scan lines 8-1~8-3N or 3N
+2の内、走査方向の第i番目(i=1〜2Nまたは2 Among +2, the i-th scanning direction (i = 1 to 2N, or 2
N+1の奇数)の表示ラインに対して走査ライン8−x N + 1 odd) scanning lines 8-x with respect to the display line of
及び8−x+1(xは3i/2以下の最大の整数)を割り当て、M/2本のデータライン6−1〜6−M/2の内、任意のデータライン6−jと奇数番目の画素電極1 And 8-x + 1 (x is 3i / 2 is equal to or less than a maximum integer) assigned to, among the M / 2 data lines 6-1 to 6-M / 2, any of the data line 6-j and odd-numbered pixels electrode 1
(i,k)間で走査ライン8−xに第1のTFTゲートF1を、奇数番目の画素電極1(i,k)と偶数番目の画素電極1(i,k+1)間で走査ライン8−x+1に第2のTFTゲートF2を、それぞれ独立に接続し、また、走査方向の第i+1番目の表示ラインに対して走査ライン8−x+1及び8−x+2を割り当て、任意のデータライン6−jと奇数番目の画素電極1(i+1, (I, k) the first TFT gate F1 to scan line 8-x between the odd-numbered pixel electrodes 1 (i, k) and even-numbered pixel electrodes 1 (i, k + 1) between a scanning line 8 a second TFT gate F2 to x + 1, connected independently, also assigned to the scanning lines 8-x + 1 and 8-x + 2 with respect to the (i + 1) th display line in the scanning direction, and any data lines 6-j the odd-numbered pixel electrodes 1 (i + 1,
k)間で走査ライン8−x+2に第3のTFTゲートF k) the scanning lines 8-x + 2 between the third TFT gate F
3を、奇数番目の画素電極1(i+1,k)と偶数番目の画素電極1(i+1,k+1)間で走査ライン8−x 3, the odd-numbered pixel electrodes 1 (i + 1, k) and even-numbered pixel electrodes 1 (i + 1, k + 1) between the scanning lines 8-x
+1に第4のTFTゲートF4を、それぞれ独立に接続して、4個の表示画素を構成する。 The fourth TFT gate F4 to +1, and independently connected to form a four display pixels.

【0145】図9(2)に示すタイミングチャートを参照して動作を説明する。 [0145] The operation will be described with reference to the timing chart shown in FIG. 9 (2). 先ず、走査ライン8−x及び8 First, the scanning line 8-x and 8
−x+1を選択電圧とすると共に、データライン6−1 The -x + 1 with a selection voltage, the data line 6-1
〜6−M/2に第i番目の表示ラインの偶数ラインデータを印加し、第i番目の表示ラインの偶数番目の画素電極1(i,k+1)に映像信号が印加される。 Even line data of the i-th display line is applied to ~6-M / 2, the even-numbered pixel electrodes 1 (i, k + 1) of the i-th display line video signal is applied. 次に、走査ライン8−x+1及び8−x+2を選択電圧とすると共に、データライン6−1〜6−M/2に第i+1番目の表示ラインの偶数ラインデータを印加し、第i+1番目の表示ラインの偶数番目の画素電極1(i+1,k+ Next, the scanning line 8-x + 1 and 8-x + 2 with a selection voltage, the even line data of the (i + 1) -th display line is applied to the data lines 6-1 to 6-M / 2, the (i + 1) -th display even-numbered pixel electrodes 1 of the line (i + 1, k +
1)に映像信号が印加される。 1) video signal is applied to. 次に、走査ライン8−x Then, scanning line 8-x
を選択電圧とすると共に、データライン6−1〜6−M With a selection voltage, the data line 6-1 to 6-M
/2に第i番目の表示ラインの奇数ラインデータを印加し、第i番目の表示ラインの奇数番目の画素電極1 / 2 odd line data of the i-th display line is applied to the odd-numbered pixel electrodes 1 of the i-th display line
(i,k)に映像信号が印加される。 (I, k) video signal is applied to. 更に、走査ライン8−x+2を選択電圧とすると共に、データライン6− Further, the scanning lines 8-x + 2 with a selection voltage, the data line 6
1〜6−M/2に第i+1番目の表示ラインの奇数ラインデータを印加し、第i+1番目の表示ラインの奇数番目の画素電極1(i+1,k)に映像信号が印加される。 Odd line data of the (i + 1) -th display line is applied to 1~6-M / 2, the video signal is applied to the odd-numbered pixel electrodes 1 of the (i + 1) -th display line (i + 1, k).

【0146】尚、アクティブマトリクス型液晶表示装置を、データライン6−jに対して左右対象とした構成でも、走査ライン8−x+1に対して上下対象とした構成でも、同様な制御方法により駆動できる。 [0146] Incidentally, an active matrix type liquid crystal display device, be configured as a left-right symmetrical with respect to the data line 6-j, be configured as a vertically symmetrical with respect to the scanning lines 8-x + 1, it can be driven by the same control method . また、図9 In addition, FIG. 9
(2)とは異なる電圧波形により、画素電極1(i, The different voltage waveforms and (2), the pixel electrode 1 (i,
k)、1(i,k+1)、1(i+1,k)、及び1 k), 1 (i, k + 1), 1 (i + 1, k), and 1
(i+1,k+1)の駆動順序を変更することも可能である。 (I + 1, k + 1) It is also possible to change the order of driving. (3)第3の変形例 アクティブマトリクス型液晶表示装置を、図10(1) (3) a third modification active matrix type liquid crystal display device, FIG. 10 (1)
に示す如く、画素電極をM×2Nまたは2N+1(M, As shown in, the pixel electrode M × 2N or 2N + 1 (M,
Nは任意の正整数)のマトリクス状に配置して、3Nまたは3N+2本の走査ライン8−1〜8−3Nまたは3 N is placed on any positive integer) matrix, 3N or 3N + 2 scan lines 8-1~8-3N or 3
N+2の内、走査方向の第i番目(i=1〜2Nまたは2N+1の奇数)の表示ラインに対して走査ライン8− Of N + 2, the scanning with respect to the display line of the i-th scanning direction (i = 1 to 2N or 2N + 1 odd) lines 8-
x及び8−x+1(xは3i/2以下の最大の整数)を割り当て、M/2本のデータライン6−1〜6−M/2 x and 8-x + 1 (x is 3i / 2 is equal to or less than a maximum integer) assigned to, M / 2 data lines 6-1 to 6-M / 2
の内、任意のデータライン6−jと奇数番目の画素電極1(i,k)間で走査ライン8−xに第1のTFTゲートF1を、奇数番目の画素電極1(i,k)と偶数番目の画素電極1(i,k+1)間で走査ライン8−x+1 Of, any data line 6-j and odd-numbered pixel electrodes 1 (i, k) the first TFT gate F1 to scan line 8-x between the odd-numbered pixel electrodes 1 (i, k) and even-numbered pixel electrodes 1 (i, k + 1) scanned between lines 8-x + 1
に第2のTFTゲートF2を、それぞれ独立に接続し、 Second the TFT gate F2, and independently connected to,
また、走査方向の第i+1番目の表示ラインに対して走査ライン8−x+1及び8−x+2割り当て、任意のデータライン6−jと奇数番目の画素電極1(i+1, The scanning lines 8-x + 1 and 8-x + 2 assigned to the (i + 1) th display line in the scanning direction, any data line 6-j and odd-numbered pixel electrodes 1 (i + 1,
k)間で走査ライン8−x+1に第3のTFTゲートF k) the scanning lines 8-x + 1 between the third TFT gate F
3を、奇数番目の画素電極1(i+1,k)と偶数番目の画素電極1(i+1,k+1)間で走査ライン8−x 3, the odd-numbered pixel electrodes 1 (i + 1, k) and even-numbered pixel electrodes 1 (i + 1, k + 1) between the scanning lines 8-x
+2に第4のTFTゲートF4を、それぞれ独立に接続して、4個の表示画素を構成する。 The fourth TFT gate F4 +2, and independently connected to form a four display pixels.

【0147】図10(2)に示すタイミングチャートを参照して動作を説明する。 [0147] The operation will be described with reference to the timing chart shown in FIG. 10 (2). 先ず、走査ライン8−x及び8−x+1を選択電圧とすると共に、データライン6− First, a scan line 8-x and 8-x + 1 as well as the selection voltage, the data line 6
1〜6−M/2に第i番目の表示ラインの偶数ラインデータを印加し、第i番目の表示ラインの偶数番目の画素電極1(i,k+1)に映像信号が印加される。 Even line data of the i-th display line is applied to 1~6-M / 2, the even-numbered pixel electrodes 1 (i, k + 1) of the i-th display line video signal is applied. 次に、 next,
走査ライン8−x+1及び8−x+2を選択電圧とすると共に、データライン6−1〜6−M/2に第i+1番目の表示ラインの偶数ラインデータを印加し、第i+1 The scan line 8-x + 1 and 8-x + 2 with a selection voltage, the even line data of the (i + 1) -th display line is applied to the data lines 6-1 to 6-M / 2, the (i + 1)
番目の表示ラインの偶数番目の画素電極1(i+1,k Even-numbered-numbered display line of the pixel electrodes 1 (i + 1, k
+1)に映像信号が印加される。 +1) video signal is applied to. 次に、走査ライン8− Then, scanning line 8
x+1を選択電圧とすると共に、データライン6−1〜 With a selection voltage to x + 1, the data line 6-1
6−M/2に第i+1番目の表示ラインの奇数ラインデータを印加し、第i+1番目の表示ラインの奇数番目の画素電極1(i+1,k)に映像信号が印加される。 Odd line data of the (i + 1) -th display line is applied to 6-M / 2, the video signal is applied to the odd-numbered pixel electrodes 1 of the (i + 1) -th display line (i + 1, k). 更に、走査ライン8−xを選択電圧とすると共に、データライン6−1〜6−M/2に第i番目の表示ラインの奇数ラインデータを印加し、第i番目の表示ラインの奇数番目の画素電極1(i,k)に映像信号が印加される。 Further, the scanning lines 8-x with a selection voltage, the odd line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, the odd-numbered i-th display line pixel electrodes 1 (i, k) video signal is applied.

【0148】尚、アクティブマトリクス型液晶表示装置を、データライン6−jに対して左右対象とした構成でも、同様な制御方法により駆動できる。 [0148] Incidentally, an active matrix type liquid crystal display device, be configured as a left-right symmetrical with respect to the data line 6-j, it can be driven by the same control method. また、図10 In addition, FIG. 10
(2)とは異なる電圧波形により、画素電極1(i, The different voltage waveforms and (2), the pixel electrode 1 (i,
k)、1(i,k+1)、1(i+1,k)、及び1 k), 1 (i, k + 1), 1 (i + 1, k), and 1
(i+1,k+1)の駆動順序を変更することも可能である。 (I + 1, k + 1) It is also possible to change the order of driving. (4)第4の変形例 上記実施例、並びに第1、第2、及び第3の変形例において、図11(1)に示す如く、第1、第2、第3及びまたは第4のTFTゲートF1、F2、F3、及びまたはF4を、2個のTFTゲートを並列接続して構成する。 (4) Fourth Modification Example In the above embodiments, and the first, the second, and the third modification, as shown in FIG. 11 (1), first, second, third and or fourth TFT gate F1, F2, F3, and or F4, constructed by parallel connection of two TFT gate.

【0149】図11(2)に示すタイミングチャートを参照して動作を説明する。 [0149] Operation will be described with reference to the timing chart shown in FIG. 11 (2). 先ず、走査ライン8−x及び8−x+1(xは表示ラインをx番目とすると、3i/ First, the scanning line 8-x and 8-x + 1 (x, upon the x-th display lines, 3i /
2以下の最大の整数)を選択電圧とすると共に、データライン6−1〜6−M/2に第i番目の表示ラインの偶数ラインデータを印加し、第i番目の表示ラインの偶数番目の画素電極1(i,k+1)に映像信号が印加される。 With a 2 equal to or less than a maximum integer) a selection voltage, the even line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, the even-numbered i-th display line pixel electrodes 1 (i, k + 1) video signals are applied. 次に、走査ライン8−x+1及び8−x+2を選択電圧とすると共に、データライン6−1〜6−M/2に第i+1番目の表示ラインの偶数ラインデータを印加し、第i+1番目の表示ラインの偶数番目の画素電極1 Next, the scanning line 8-x + 1 and 8-x + 2 with a selection voltage, the even line data of the (i + 1) -th display line is applied to the data lines 6-1 to 6-M / 2, the (i + 1) -th display even-numbered pixel electrode line 1
(i+1,k+1)に映像信号が印加される。 Video signal is applied to the (i + 1, k + 1). 次に、走査ライン8−x+1を選択電圧とすると共に、データライン6−1〜6−M/2に第i番目の表示ラインの奇数ラインデータを印加し、第i番目の表示ラインの奇数番目の画素電極1(i,k)に映像信号が印加される。 Next, the scanning line 8-x + 1 as well as the selection voltage, the odd line data of the i-th display line is applied to the data lines 6-1 to 6-M / 2, the odd-numbered i-th display line the pixel electrode 1 (i, k) video signal is applied to. 更に、走査ライン8−x+2を選択電圧とすると共に、データライン6−1〜6−M/2に第i+1番目の表示ラインの奇数ラインデータを印加し、第i+1番目の表示ラインの奇数番目の画素電極1(i+1,k)に映像信号が印加される。 Further, the scanning lines 8-x + 2 with a selection voltage, the odd line data of the (i + 1) -th display line is applied to the data lines 6-1 to 6-M / 2, the odd-numbered of the (i + 1) -th display line video signal is applied to the pixel electrode 1 (i + 1, k).

【0150】本変形例では、TFTゲートの冗長構成になりながら、並列につながれたTFTゲートに欠陥が無い場合には、より大きな電流を液晶セルに供給できるので、高速な駆動が可能となる。 [0150] In this modification, while in the redundant configuration of the TFT gates, when there is no defect in the TFT gate connected in parallel, since a larger current can be supplied to the liquid crystal cell, thereby enabling high-speed driving.

【0151】尚、アクティブマトリクス型液晶表示装置を、データライン6−jに対して左右対象とした構成でも、同様な制御方法により駆動できる。 [0151] Incidentally, an active matrix type liquid crystal display device, be configured as a left-right symmetrical with respect to the data line 6-j, it can be driven by the same control method. また、図11 In addition, FIG. 11
(2)とは異なる電圧波形により、画素電極1(i, The different voltage waveforms and (2), the pixel electrode 1 (i,
k)、1(i,k+1)、1(i+1,k)、及び1 k), 1 (i, k + 1), 1 (i + 1, k), and 1
(i+1,k+1)の駆動順序を変更することも可能である。 (I + 1, k + 1) It is also possible to change the order of driving.

【0152】 [0152]

【発明の効果】以上説明したように、第1、第2、第3、第4、及び第5の特徴のアクティブマトリクス型液晶表示装置によれば、アクティブマトリクス回路構成において、走査方向の1表示ラインを2本の走査ラインで構成すると共に、同一のデータラインに接続された2個のTFTゲートを2本の走査ラインに独立に接続して、 As described above, according to the present invention, first, second, third, fourth, and according to the fifth active matrix liquid crystal display device of the aspect, the active matrix circuit configuration, one display of scanning direction together constitute a line at two scanning lines, by connecting two TFT gate connected to the same data line two scan lines independently,
2個の表示画素を構成し、2本の走査ラインを時分割で駆動して表示を行なうこととしたので、駆動回路数が走査電極側で2倍になるものの、データ電極側で2分の1 Constitute two display pixels, so it was decided to perform display by driving in a time division two scan lines, although the drive circuit number is doubled in the scanning electrode side, 2 minutes data electrode side 1
になり、全体として約4分の3に減少させることができ、また、接続ピッチをデータ電極側で2倍とすることができ、結果として、低コストで回路とパネル端子電極の接続が容易なアクティブマトリクス型液晶表示装置を提供することができる。 To be, can be reduced to about three-quarters as a whole, also can be twice the connection pitch in the data electrode side, as a result, easy connection of the circuit and the panel terminal electrodes at low cost it is possible to provide an active matrix type liquid crystal display device.

【0153】また、本発明の第1及び第2の特徴のアクティブマトリクス型液晶表示装置の駆動回路によれば、 [0153] Further, according to the driving circuit of an active matrix type liquid crystal display device of the first and second aspects of the present invention,
制御手段により、任意の表示ラインに対する2本の走査ラインを1水平走査期間内に時分割に駆動するよう走査電極ドライバを制御し、一方の走査ラインの駆動期間中はデータラインに奇数ラインデータまたは偶数ラインデータを、他方の走査ラインの駆動期間中はデータラインに偶数ラインデータまたは奇数ラインデータを印加するようデータ電極ドライバを制御するか、或いは、1垂直走査期間を第1の期間及び第2の期間に分け、第1の期間には、データラインに奇数ラインデータまたは偶数ラインデータを印加して、各表示ラインに対して一方の走査ラインのみを順に駆動し、第2の期間には、データラインに偶数ラインデータまたは奇数ラインデータを印加して、各表示ラインに対して他方の走査ラインのみを順に駆動するようデ The control unit controls the scan electrode driver to drive in a time-division two scanning lines with respect to any display line in the 1 horizontal scanning period, during the drive period of one scanning line is an odd line data or the data line the even line data, or during the driving period of the other scan lines to control the data electrode driver to apply an even line data or the odd line data to the data line, or period one vertical scanning period first and second divided into periods, in the first period, by applying the odd line data or even line data to the data lines to drive only one of the scan lines sequentially for each display line, in the second period, de so that by applying an even line data or the odd line data to the data lines, and drives only other scan lines sequentially for each display line タ電極ドライバ及び走査電極ドライバを制御することとしたので、駆動回路数を減少させることができ、低コストのアクティブマトリクス型液晶表示装置の駆動回路を提供することができる。 Since it was decided to control the data electrode driver and the scan electrode driver, it is possible to reduce the number of drive circuits, it is possible to provide a driving circuit of an active matrix type liquid crystal display device of low cost.

【0154】また、本発明の第6、第7、第8、及び第9の特徴のアクティブマトリクス型液晶表示装置によれば、N×Mのアクティブマトリクス回路構成において、 [0154] Further, in the sixth, seventh, according to the eighth, and an active matrix type liquid crystal display device of the ninth feature, the active matrix circuit configuration of the N × M of the present invention,
走査方向の1表示ラインに対して第1走査ライン及び第2走査ラインの2本ずつ割り当て、各表示ラインにおいて、任意のデータラインに第1のTFTゲート及び第2 Assigned to one display line in the scanning direction by two of the first scanning line and the second scanning lines in each display line, the first TFT gate and a second arbitrary data line
のTFTゲートを直列に接続すると共に、各TFTゲートがそれぞれ第1走査ライン及び第2走査ラインに独立に接続して構成し、第1走査ライン及び第2走査ラインを、それぞれルートN本ずつのグループに分けて、各グループを共通接続することとし、第1走査ラインのグループの1つと第2走査ラインのグループの1つが時分割に選択され、第1走査ライン及び第2走査ラインの双方が同時に選択された表示ライン上の画素電極に表示データを書き込み、線順次走査して表示することとしたので、ルートN個の出力ドライバを備える2個の走査電極ドライバの構成により、出力ドライバ数を大幅に低減でき、低コストなアクティブマトリクス型液晶表示装置を提供することができる。 Of the TFT gate with connected in series, each TFT gate is configured by connecting independently to the first scan line and the second scan lines respectively, of the first scan line and the second scan line, one by each route N present in groups, and that each group is connected in common, one of the one group of the second scan line group in the first scanning line is selected in time division, both of the first scan line and the second scan line At the same time writes the selected display data to the pixel electrodes of the display line was, therefore it was decided to be displayed by line-sequential scanning, the configuration of the two scan electrode driver comprising a root N output drivers, the number of output drivers able to greatly reduce, it is possible to provide a low-cost active matrix liquid crystal display device.

【0155】また、本発明の第3の特徴のアクティブマトリクス型液晶表示装置の駆動回路によれば、制御手段により、第1走査ラインのグループの1つと第2走査ラインのグループの1つが時分割に駆動するよう第1走査電極ドライバ及び第2走査電極ドライバを制御し、第1 [0155] Further, according to the driving circuit of the third active matrix liquid crystal display device of the aspect of the present invention, the control means, dividing one time group of one second scan line group in the first scan line It controls the first scanning electrode driver and the second scan electrode driver to drive the first
走査ライン及び第2走査ラインの双方が同時に選択された表示ライン上の画素電極に表示データを印加するようデータ電極ドライバを制御することとしたので、走査電極ドライバの出力ドライバ数を大幅に低減でき、低コストなアクティブマトリクス型液晶表示装置の駆動回路を提供することができる。 Since both the scan line and the second scan line has a controlling data electrode driver to apply the display data to the pixel electrodes of the display lines are selected simultaneously, greatly reduces the number of output drivers scan electrode driver , it is possible to provide a driving circuit of a low-cost active matrix liquid crystal display device.

【0156】本発明の第10の特徴のアクティブマトリクス型液晶表示装置、及び第4の特徴のアクティブマトリクス型液晶表示装置の駆動回路によれば、共通接続される第1走査ライン及び第2走査ラインの各グループの配線を、表示パネル基板上に設けることにより、表示パネル基板と駆動回路の接続点数を大幅に減らすことができる。 [0156] The 10 active matrix liquid crystal display device of the aspect of the present invention, and the fourth according to the driving circuit of an active matrix type liquid crystal display device characteristics, the first scan line and the second scan lines are commonly connected the wiring of each group of, by providing a display panel substrate, it is possible to significantly reduce the number of connection points of the display panel substrate and the driving circuit.

【0157】本発明の第11の特徴のアクティブマトリクス型液晶表示装置、及び第5の特徴のアクティブマトリクス型液晶表示装置の駆動回路によれば、共通接続される第1走査ライン及び第2走査ラインの各グループの配線を、駆動回路基板上に設けることにより、表示パネル基板内部での配線クロスオーバーが無くなり、表示パネルの歩留りが向上する。 [0157] The 11 active matrix liquid crystal display device of the aspect of the present invention, and according to the driving circuit of an active matrix type liquid crystal display device of the fifth aspect, the first scan line and the second scan lines are commonly connected the wiring of each group of, by providing the drive circuit board, there is no wiring crossovers on the display panel substrate interior, improves the yield of the display panel.

【0158】また、本発明の第12及び第13の特徴のアクティブマトリクス型液晶表示装置、並びに第6及び第7の特徴のアクティブマトリクス型液晶表示装置の駆動回路によれば、N×Mのアクティブマトリクス回路構成において、走査方向の1表示ラインに対して2本ずつ割り当て、各表示ラインにおいて、任意のデータラインに第1のTFTゲート及び第2のTFTゲートを直列に接続すると共に、各TFTゲートをそれぞれ1表示ラインに対して割り当てられた2本の走査ラインに独立に接続して、1個の表示画素を構成し、走査電極ドライバのドライバ出力(O1,E1,O2,E2,…,OL,E [0158] Further, twelfth and thirteenth active matrix liquid crystal display device of the aspect of the present invention, and according to the driving circuit of an active matrix type liquid crystal display device of the sixth and seventh aspect, active N × M in the matrix circuit configuration, two by two assigned to the scanning direction of the display line, in each display line, thereby connecting the first TFT gate and the second TFT gate in series with any of the data lines, each TFT gate to two scanning lines allocated to each display line by connecting independently constitute one display pixel, the driver output of the scan electrode driver (O1, E1, O2, E2, ..., OL , E
L)を、走査ラインの奇数番目に対しては、ドライバ出力の奇数番目の出力(O1,O2,…,OL)を順に接続し、走査ラインの偶数番目に対しては、ドライバ出力の偶数番目の出力(E1,E2,…,EL)を1周期毎に2つずらしながら(E1,E2,…,EL,E3, The L), for the odd-numbered scanning lines, connect the odd-numbered outputs of the driver output (O1, O2, ..., OL) in sequence, with respect to the even-numbered scanning lines, the even-numbered driver output the output of the (E1, E2, ..., EL) while shifting two per cycle (E1, E2, ..., EL, E3,
…,EL,E5,…)接続し、制御手段により、第i番目の走査ライン及び第i+1番目の走査ラインの双方が同時に選択された第i番目の表示ライン上の画素電極に表示データを印加するようデータ電極ドライバ2を制御することとしたので、N本の表示ラインに対して2× Applying ..., EL, E5, ...) connected by a control unit, the display data to the i th scan line and the i-th pixel electrode on the display line in which both are simultaneously selected in the (i + 1) -th scan line it and was so controlling the data electrode driver 2 to, 2 × for N display lines
(ルートN)個のドライバ出力を備える走査電極ドライバを構成すればよく、ドライバ出力数を大幅に低減でき、低コストなアクティブマトリクス型液晶表示装置及びその駆動回路を提供することができる。 May be configured to scan electrode driver comprising a (root N) pieces of driver output, can significantly reduce the number of driver output, it is possible to provide a low-cost active matrix type liquid crystal display device and its driving circuit.

【0159】本発明の第12及び第13の特徴のアクティブマトリクス型液晶表示装置、並びに第6及び第8の特徴のアクティブマトリクス型液晶表示装置の駆動回路によれば、走査電極ドライバのドライバ出力を、第i番目の走査ライン及び第i+1番目の走査ラインに、ドライバ出力から異なる2出力の組み合わせの内1つずつを接続し、制御手段により、第i番目の走査ライン及び第i+1番目の走査ラインの双方が同時に選択された第i [0159] twelfth and thirteenth active matrix liquid crystal display device of the aspect of the present invention, and according to the driving circuit of an active matrix type liquid crystal display device of the sixth and eighth features, the driver output of the scan electrode driver , to the i th scan line and the (i + 1) th scan line, connects one of the combination of two different output from the driver output, the control means, the i-th scan line and the (i + 1) th scan line i-th both are selected simultaneously
番目の表示ライン上の画素電極に表示データを印加するようデータ電極ドライバを制御することとしたので、走査電極ドライバのドライバ出力数を大幅に低減でき、低コストなアクティブマトリクス型液晶表示装置及びその駆動回路を提供することができる。 Since it was decided to control the data electrode driver to apply a th display display data to the pixel electrodes on the line, the number of driver outputs of the scan electrode driver greatly reduced, the liquid crystal display device and a active matrix type, low-cost it is possible to provide a driving circuit.

【0160】また、本発明の第14、第15、第16、 [0160] Further, fourteenth, fifteenth, sixteenth invention,
第17、第18、第19、及び第20の特徴のアクティブマトリクス型液晶表示装置、並びに第9及び第10の特徴のアクティブマトリクス型液晶表示装置の駆動回路によれば、N×Mのアクティブマトリクス回路構成において、走査方向の1表示ラインに対して走査ラインを2 17th, 18th, 19th, and 20th active matrix liquid crystal display device of the features of, and according to the driving circuit of an active matrix type liquid crystal display device of the ninth and tenth aspect, the active matrix of N × M in the circuit configuration, the scanning line to the scanning direction of the display line 2
本ずつ割り当て、任意のデータラインに接続される第1 Allocation by the first to be connected to any data line
のTFTゲート及び第2のTFTゲートを、1表示ラインに対して割り当てられた2本の走査ラインに独立に接続し、またデータラインに接続される第3のTFTゲートを、一方の走査ラインに独立に接続するか、或いは第2のTFTゲートを第i番目の走査ラインに、第1のT A TFT gate and the second TFT gate is connected independently to two scan lines allocated to one display line and the third TFT gate connected to the data lines, the one scanning line It is connected independently or second TFT gate to the i th scan line, the first T
FTゲートを第i+1番目の走査ラインにそれぞれ接続して、2個の表示画素を構成し、制御手段により、所定のタイミングで、第i番目の走査ライン及び第i+1番目の走査ラインに選択電圧を印加し、次のタイミングで、第i番目の走査ラインに選択電圧を、第i+1番目の走査ラインに非選択電圧をそれぞれ印加し、更に次のタイミングで、第i番目の走査ラインに非選択電圧を印加するという一連の動作を、iの昇順に繰り返すよう走査電極ドライバを制御することとしたので、表示ライン上の2個の画素電極がTFTゲートを介して1本のデータラインに接続されてデータラインを従来の半分とし、 The FT gate respectively connected to the i + 1 th scan line, constitute two display pixels, the control means, at predetermined timing, a selection voltage to the i th scan line and the (i + 1) th scan line applied, and at the next timing, the selection voltage to the i th scan line, a non-selective voltage is applied respectively to the i + 1 th scan line, a further next timing, the non-selection voltage to the i th scan line the series of operations of applying a, so it was decided to control the scan electrode driver to repeat the ascending order of i, 2 pieces of pixel electrodes on the display line is connected to one data line via a TFT gate the data line as a conventional half,
データ電極ドライバのドライバ出力数を半分にすることができ、低コストなアクティブマトリクス型液晶表示装置及びその駆動回路を提供することができる。 The number driver output of the data electrode driver can be reduced to half, it is possible to provide a low-cost active matrix type liquid crystal display device and its driving circuit.

【0161】本発明の第18の特徴のアクティブマトリクス型液晶表示装置によれば、第1のTFTトランジスタまたは第2のTFTトランジスタを、走査ライン上に構成することとしたので、TFTゲートを構成する面積を小さくすることができ、画素電極を大きくとることができる。 [0161] According to the 18 active matrix liquid crystal display device of the aspect of the present invention, the first TFT transistor or the second TFT transistor, so it was decided to configure on the scan line, constituting the TFT gate it is possible to reduce the area, it is possible to increase the pixel electrode.

【0162】本発明の第19の特徴のアクティブマトリクス型液晶表示装置によれば、第3のTFTトランジスタと画素電極の間に、制御端子を第i番目の走査ラインに接続した第4のTFTゲートを構成することとしたので、全ての画素電極に対して2つのTFTゲートが接続されることになり、書き込みの特性を均一にすることができる。 [0162] According to a nineteenth active matrix liquid crystal display device of the aspect of the present invention, during the third TFT transistors and pixel electrodes, a fourth TFT gate connected to the control terminal to the i th scan line since it was decided to configure, it will be two TFT gates for all of the pixel electrodes are connected, can be made uniform characteristics of writing.

【0163】また、本発明の第21の特徴のアクティブマトリクス型液晶表示装置によれば、2Nまたは2N+ [0163] Further, according to the 21 active matrix liquid crystal display device of the aspect of the present invention, 2N or 2N +
1×Mのアクティブマトリクス回路構成において、走査方向の第i番目の表示ラインに対してx番目及びx+1 In the active matrix circuit configuration of the 1 × M, x-th and x + 1 with respect to the i-th display line in the scanning direction
番目(xは3i/2以下の最大の整数)の2本の走査ラインを割り当て、任意のデータライン6−jに接続される第1のTFTゲート及び第2のTFTゲートを、それぞれx番目及びx+1番目の走査ラインに独立に接続し、また、走査方向の第i+1番目の表示ラインに対してx+1番目及びx+2番目の走査ラインを割り当て、 Th (x is 3i / 2 is equal to or less than a maximum integer) assigned to two scanning lines, the first TFT gate and a second TFT gate connected to any data line 6-j, x th respectively and connect independently x + 1 th scan line, also assigned to x + 1 th and x + 2 th scan line relative the (i + 1) th display line in the scanning direction,
任意のデータラインに接続される第3のTFTゲート及び第4のTFTゲートを、それぞれx+2番目及びx+ The third TFT gate and the fourth TFT gate connected to any data line, respectively x + 2 th and x +
1番目の走査ラインに独立に接続して、4個の表示画素を構成することとしたので、2本の表示ライン上の4個の画素電極がTFTゲートを介して1本のデータラインに接続されており、データラインを従来の半分とし、データ電極ドライバのドライバ出力数を半分にすることができ、低コストなアクティブマトリクス型液晶表示装置を提供することができる。 Connect independently to the first scan line, so it was decided to constitute four display pixels, connected to one data line four pixel electrodes on the two display lines via a TFT gate are the data lines as a conventional half can halve the number of driver outputs of the data electrode driver, it is possible to provide a low-cost active matrix liquid crystal display device.

【0164】本発明の第22の特徴のアクティブマトリクス型液晶表示装置によれば、2Nまたは2N+1×M [0164] According to the 22 active matrix liquid crystal display device of the aspect of the present invention, 2N or 2N + 1 × M
のアクティブマトリクス回路構成において、走査方向の第i番目の表示ラインに対してx番目及びx+1番目(xは3i/2以下の最大の整数)の2本の走査ラインを割り当て、任意のデータライン6−jに接続される第1のTFTゲート及び第2のTFTゲートを、それぞれx目及びx+1番目の走査ラインに独立に接続し、また、走査方向の第i+1番目の表示ラインに対してx+ In the active matrix circuit configuration, to assign the two scanning lines in the x-th and x + 1 -th against the i-th display line in the scanning direction (x is 3i / 2 greatest integer less than or equal to), any data line 6 the first TFT gate and a second TFT gate connected to -j, respectively independently connected to the x-th and x + 1 th scan line, also with respect to the (i + 1) th display line in the scanning direction x +
1番目及びx+2番目の走査ラインを割り当て、任意のデータラインに接続される第3のTFTゲート及び第4 Assign the first and x + 2 th scan line, the third TFT gate and a fourth that is connected to any data line
のTFTゲートを、それぞれx+1番目及びx+2番目の走査ラインに独立に接続して、4個の表示画素を構成することとしたので、2本の表示ライン上の4個の画素電極がTFTゲートを介して1本のデータラインに接続されており、データラインを従来の半分とし、データ電極ドライバのドライバ出力数を半分にすることができ、 A TFT gate, each connected independently to the x + 1-th and x + 2 th scan line, so it was decided to constitute four display pixels, four pixels electrodes on the two display lines a TFT gate via is connected to one data line, a data line to a conventional half can halve the number of driver outputs of the data electrode driver,
低コストなアクティブマトリクス型液晶表示装置を提供することができる。 It is possible to provide a low-cost active matrix liquid crystal display device.

【0165】本発明の第23の特徴のアクティブマトリクス型液晶表示装置によれば、2Nまたは2N+1×M [0165] According to the 23 active matrix liquid crystal display device of the aspect of the present invention, 2N or 2N + 1 × M
のアクティブマトリクス回路構成において、走査方向の第i番目の表示ラインに対してx番目及びx+1番目の2本の走査ラインを割り当て、任意のデータライン及びx番目(xは3i/2以下の最大の整数)の走査ラインに第1のTFTゲートを、奇数番目の画素電極と偶数番目の画素電極間でx+1番目の走査ラインに第2のTF In the active matrix circuit configuration, to assign the x-th and x + 1 th two scanning lines with respect to the i-th display line in the scanning direction, any data line and the x-th (x is 3i / 2 or less of the maximum of the first TFT gate scan lines integer), the second TF to x + 1 th scan line between the odd-numbered pixel electrodes and the even-numbered pixel electrodes
Tゲートを、それぞれ独立に接続し、また、走査方向の第i+1番目の表示ラインに対してx+1番目及びx+ The T gate, connected independently, also, x against the (i + 1) th display line in the scanning direction + 1 th and x +
2番目の走査ラインを割り当て、任意のデータライン及びx+2番目の走査ラインに第3のTFTゲートを、奇数番目の画素電極と偶数番目の画素電極間でx+1番目の走査ラインに第4のTFTゲートを、それぞれ独立に接続して、4個の表示画素を構成することとしたので、 Assign a second scan line, the fourth TFT gate third TFT gate to any data line and x + 2 th scan line, the x + 1 th scan line between the odd-numbered pixel electrodes and the even-numbered pixel electrodes and by connecting each independently, so it was decided to constitute four display pixels,
2本の表示ライン上の4個の画素電極がTFTゲートを介して1本のデータラインに接続されており、データラインを従来の半分とし、データ電極ドライバのドライバ出力数を半分にすることができ、低コストなアクティブマトリクス型液晶表示装置を提供することができる。 Four pixel electrodes on the two display lines are connected to one data line via a TFT gate, the data line to a conventional half and halving the number of driver outputs of the data electrode driver can, it is possible to provide a low-cost active matrix liquid crystal display device.

【0166】本発明の第24の特徴のアクティブマトリクス型液晶表示装置によれば、2Nまたは2N+1×M [0166] According to the 24 active matrix liquid crystal display device of the aspect of the present invention, 2N or 2N + 1 × M
のアクティブマトリクス回路構成において、走査方向の第i番目の表示ラインに対してx番目及びx+1番目(xは3i/2以下の最大の整数)の2本の走査ラインを割り当て、任意のデータライン及びx番目の走査ラインに第1のTFTゲートを、奇数番目の画素電極と偶数番目の画素電極間でx+1番目の走査ラインに第2のT In the active matrix circuit configuration of x-th and x + 1 -th against the i-th display line in the scanning direction (x is 3i / 2 is equal to or less than a maximum integer) assigned to two scanning lines, and any data lines the first TFT gate x th scan line, the second T to x + 1 th scan line between the odd-numbered pixel electrodes and the even-numbered pixel electrodes
FTゲートを、それぞれ独立に接続し、また、走査方向の第i+1番目の表示ラインに対してx+1番目及びx The FT gate, connected independently, also, x + 1 -th against the (i + 1) th display line in the scanning direction and x
+2番目の走査ラインを割り当て、任意のデータライン及びx+1番目の走査ラインに第3のTFTゲートを、 Assign +2 th scan line, the third TFT gate to any data line and x + 1 th scan line,
奇数番目の画素電極と偶数番目の画素電極間でx+2番目の走査ラインに第4のTFTゲートを、それぞれ独立に接続して、4個の表示画素を構成する事としたので、 The fourth TFT gates x + 2 th scan line between the odd-numbered pixel electrodes and the even-numbered pixel electrodes, connected independently, since the fact that constitute the four display pixels,
2本の表示ライン上の4個の画素電極がTFTゲートを介して1本のデータラインに接続されており、データラインを従来の半分とし、データ電極ドライバのドライバ出力数を半分にすることができ、低コストなアクティブマトリクス型液晶表示装置を提供することができる。 Four pixel electrodes on the two display lines are connected to one data line via a TFT gate, the data line to a conventional half and halving the number of driver outputs of the data electrode driver can, it is possible to provide a low-cost active matrix liquid crystal display device.

【0167】本発明の第25の特徴のアクティブマトリクス型液晶表示装置によれば、第1、第2、第3及びまたは第4のTFTゲートF1、F2、F3、及びまたはF4を、2個のTFTゲートを並列接続して構成することとしたので、TFTゲートの冗長構成になりながら、 According to the 25 active matrix liquid crystal display device of the aspect of the [0167] present invention, first, second, third and or fourth TFT gate F1, F2, F3, and or F4, two since it was decided to constitute a TFT gate connected in parallel, while in the redundant configuration of the TFT gate,
並列につながれたTFTゲートに欠陥が無い場合には、 If there is no defect in the TFT gate which is connected in parallel,
より大きな電流を液晶セルに供給できるので、高速な駆動が可能となる。 Since a larger current can be supplied to the liquid crystal cell, thereby enabling high-speed driving.

【0168】また、本発明の第21、第22、第23、 [0168] Further, the 21 of the present invention, the first 22, second 23,
第24、第25、及び第26の特徴のアクティブマトリクス型液晶表示装置、並びに第11の特徴のアクティブマトリクス型液晶表示装置の駆動回路によれば、制御手段によって、第x番目の走査ライン及び第x+1番目の走査ラインの双方が同時に選択された第i番目の表示ライン上の画素電極に表示データを印加するようデータ電極ドライバを制御することとしたので、データ電極ドライバのドライバ出力数を低減させることができ、低コストなアクティブマトリクス型液晶表示装置及びその駆動装置を提供することができる。 24, 25, and 26 an active matrix type liquid crystal display device features, as well as according to the 11 driving circuit of an active matrix type liquid crystal display device of the aspect, the control means, the x-th scan line and the since it was decided to control the data electrode driver to both the x + 1 th scan line is applied to display data on the i-th display pixel electrodes on line selected simultaneously, reducing the number of driver outputs of the data electrode driver it is possible, it is possible to provide a low-cost active matrix type liquid crystal display device and a driving device.

【0169】更に、本発明のアクティブマトリクス型液晶表示装置では、カラー表示を行なう場合には、画素電極として、横方向に赤画素電極、緑画素電極、及び青画素電極を順に配列して1カラー画素を構成することとしたので、カラー表示に対応できる。 [0169] Further, an active matrix type liquid crystal display device of the present invention, when performing color display, a pixel electrode, laterally red pixel electrode, by arranging a green pixel electrode, and a blue pixel electrode in this order 1 color since it was decided to constitute a pixel, it can correspond to a color display.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明(請求項1、2、3、4、または5)の原理説明図である。 1 is a diagram illustrating a principle of the present invention (claim 1, 2, 3, 4 or 5).

【図2】本発明(請求項8、9、19、または11)の原理説明図である。 2 is a diagram illustrating a principle of the present invention (claim 8,9,19 or 11).

【図3】本発明(請求項15または16)の原理説明図である。 3 is a diagram illustrating a principle of the present invention (Claim 15 or 16).

【図4】本発明(請求項20または21)の原理説明図である。 Diagram for explaining the principle of the invention; FIG (claim 20).

【図5】本発明の原理説明図であり、図5(1)は請求項22または23に、図5(2)は請求項24に、図5 FIG. 5 is an explanatory view of the principle of the present invention, in FIG. 5 (1) is according to claim 22 or 23, FIG. 5 (2) in claim 24, Figure 5
(3)は請求項25にそれぞれ対応する。 (3) correspond respectively to claim 25.

【図6】本発明(請求項20、21、22、23、2 [6] The present invention (claim 20,21,22,23,2
4、または25)の作用説明図である。 4, or a view illustrating the operation of the 25).

【図7】図7(1)は本発明(請求項29)の原理説明図、図7(2)は作用説明図である。 Figure 7 (1) The principle diagram of the present invention (Claim 29), 7 (2) is an explanatory view effect.

【図8】図8(1)は本発明(請求項30)の原理説明図、図8(2)は作用説明図である。 Figure 8 (1) The principle diagram of the present invention (Claim 30), 8 (2) is an explanatory view effect.

【図9】図9(1)は本発明(請求項31)の原理説明図、図9(2)は作用説明図である。 Figure 9 (1) The principle diagram of the present invention (Claim 31), 9 (2) is an explanatory view effect.

【図10】図10(1)は本発明(請求項32)の原理説明図、図10(2)は作用説明図である。 Figure 10 (1) The principle diagram of the present invention (Claim 32), 10 (2) is an explanatory view effect.

【図11】図11(1)は本発明(請求項33)の原理説明図、図11(2)は作用説明図である。 Figure 11 (1) The principle diagram of the present invention (Claim 33), 11 (2) is an explanatory view effect.

【図12】本発明の第1実施例及び第2実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図である。 It is a configuration diagram of an active matrix type liquid crystal display and a driving circuit according to the first embodiment and the second embodiment of the present invention; FIG.

【図13】第1実施例の動作を説明するタイミングチャートである。 13 is a timing chart for explaining the operation of the first embodiment.

【図14】第1実施例の動作を説明するタイミングチャートである。 14 is a timing chart for explaining the operation of the first embodiment.

【図15】第2実施例の動作を説明するタイミングチャートである。 15 is a timing chart for explaining the operation of the second embodiment.

【図16】第2実施例の動作を説明するタイミングチャートである。 16 is a timing chart for explaining the operation of the second embodiment.

【図17】従来例と第1及び第2実施例のアクティブマトリクス型液晶表示装置の回路数及びコストの比較図である。 17 is a comparison diagram of a circuit number and cost of the active matrix type liquid crystal display device of the conventional example and the first and second embodiments.

【図18】本発明の第3実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図である。 18 is a configuration diagram of an active matrix type liquid crystal display and a driving circuit according to a third embodiment of the present invention.

【図19】第3実施例の動作説明図である。 19 is a diagram for describing operation of the third embodiment.

【図20】第3実施例の動作を説明するタイミングチャートである。 20 is a timing chart for explaining the operation of the third embodiment.

【図21】第3実施例の実装配線図である。 21 is a mounting wiring diagram of a third embodiment.

【図22】第3実施例の実装配線図である。 22 is a mounting wiring diagram of a third embodiment.

【図23】本発明の第4実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図である。 FIG. 23 is a configuration diagram of an active matrix type liquid crystal display and a driving circuit according to a fourth embodiment of the present invention.

【図24】第4実施例の動作を説明するタイミングチャートである。 24 is a timing chart for explaining the operation of the fourth embodiment.

【図25】本発明の第5実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図である。 FIG. 25 is a configuration diagram of an active matrix type liquid crystal display and a driving circuit according to a fifth embodiment of the present invention.

【図26】第5実施例の動作を説明するタイミングチャートである。 26 is a timing chart for explaining the operation of the fifth embodiment.

【図27】本発明の第6実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図である。 27 is a configuration diagram of an active matrix type liquid crystal display and a driving circuit according to a sixth embodiment of the present invention.

【図28】第6実施例の動作を説明するタイミングチャートである。 FIG. 28 is a timing chart for explaining the operation of the sixth embodiment.

【図29】本発明の第7実施例に係るアクティブマトリクス型液晶表示装置及びその駆動回路の構成図である。 29 is a configuration diagram of an active matrix type liquid crystal display and a driving circuit according to a seventh embodiment of the present invention.

【図30】従来のアクティブマトリクス型液晶表示装置及びその駆動回路の構成図である。 FIG. 30 is a configuration diagram of a conventional active matrix type liquid crystal display device and its driving circuit.

【符号の説明】 DESCRIPTION OF SYMBOLS

1,101…液晶表示パネル 2,102…(第1)データ電極ドライバ 3…(第2)データ電極ドライバ 4,104…(第1)走査電極ドライバ 5…(第2)走査電極ドライバ 6,6−1,…,6−j,…6−M/2,6−M/2+ 1,101 ... liquid crystal display panel 2, 102 ... (first) data electrode driver 3 ... (second) data electrode driver 4,104 ... (first) scan electrode driver 5 ... (second) scan electrode driver 6,6 -1, ..., 6-j, ... 6-M / 2,6-M / 2 +
1,…,6−M…データライン 8,8−1,…,8−i,8−i+1,8−i+2, 1, ..., 6-M ... data line 8,8-1, ..., 8-i, 8-i + 1,8-i + 2,
…,8−N,8−N+1,…,8−2N…走査ライン 10,11…走査ラインのグループ 15…データ処理回路 16…タイミング発生回路(制御手段) 1(i,k),1(i,k+1),1(i+1,k), ..., 8-N, 8-N + 1, ..., 8-2N ... Group 15 ... data processing circuit 16 ... timing generator circuit of the scan lines 10, 11 ... scan lines (control means) 1 (i, k), 1 (i , k + 1), 1 (i + 1, k),
1(i+1,k+1)…画素電極 R…赤画素電極 G…緑画素電極 B…青画素電極 T,T1,T2,G1,G2,Q1,Q2,P1〜P 1 (i + 1, k + 1) ... pixel electrode R ... red pixel electrode G ... green pixel electrode B ... blue pixel electrodes T, T1, T2, G1, G2, Q1, Q2, P1~P
4,F1〜F4…TFTゲート Da1〜Da4,Db1〜Db4…出力ドライバ Rdata,Gdata,Bdata…データ信号 DATA…入力データ Hsync…水平同期信号 Vsync…垂直同期信号 Scon,Scon1,Scon2…走査ドライバ制御信号 Dcon…データドライバ制御信号 CLK…クロック SI1,SI2…シフト入力 OE1,OE2…出力イネーブル信号 4, F1 to F4 ... TFT gate DA1 to DA4, DB1 to DB4 ... output driver Rdata, Gdata, Bdata ... data signal DATA ... input data Hsync ... horizontal sync signal Vsync ... vertical sync signal Scon, Scon1, Scon2 ... scan driver control signal dcon ... data driver control signal CLK ... clock SI1, SI2 ... shift input OE1, OE2 ... output enable signal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小田 政美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 星屋 隆之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 村上 浩 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 糸数 昌史 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Masami Oda Kawasaki City, Kanagawa Prefecture Nakahara-ku, Kamikodanaka 1015 address Fujitsu within Co., Ltd. (72) inventor Hoshiya Takayuki Kawasaki City, Kanagawa Prefecture Nakahara-ku, Kamikodanaka 1015 address Fujitsu within Co., Ltd. (72) inventor Hiroshi Murakami Kawasaki City, Kanagawa Prefecture Nakahara-ku, Kamikodanaka 1015 address Fujitsu within Co., Ltd. (72) inventor number of yarns Masashi Kawasaki City, Kanagawa Prefecture Nakahara-ku, Kamikodanaka 1015 address Fujitsu within Co., Ltd.

Claims (35)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、 走査方向の1表示ラインに対して2本ずつ割り当てられる2N本の走査ライン(8−1〜8−2N)と、M/2 1. A pixel electrode M × N (M, N is an arbitrary positive integer) of an active matrix type liquid crystal display device comprising arranged in a matrix of, two to the scanning direction of one display line and each assigned 2N scan lines (8-1~8-2N), M / 2
    本のデータライン(6−1〜6−M/2)と、各表示ラインにおいて、任意のデータラインと一方の走査ラインに接続される第1のTFTゲート(G1)と、前記データラインと他方の走査ラインに接続される第2のTFT And the data lines (6-1~6-M / 2), in each display line, the first TFT gate connected to any data line and one of the scan lines (G1), the data line and the other second TFT connected to the scan line
    ゲート(G2)とを有することを特徴とするアクティブマトリクス型液晶表示装置。 Gate (G2) and an active matrix type liquid crystal display device characterized by having.
  2. 【請求項2】 任意の表示ラインに対する2本の走査ライン(8−i及び8−i+1;i=1〜2N)は、それぞれ時分割で駆動されることを特徴とする請求項1に記載のアクティブマトリクス型液晶表示装置。 2. A two scan lines for any display line (8-i and 8-i + 1; i = 1~2N) is according to claim 1, characterized in that it is driven by the respective time division active matrix liquid crystal display device.
  3. 【請求項3】 前記第1のTFTゲート(G1)は走査方向に対して偶数または奇数番目の画素電極に接続され、前記第2のTFTゲート(G2)は走査方向に対して奇数または偶数番目の画素電極に接続され、 1走査ライン分の表示データは、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割され、 任意の表示ラインに対する2本の走査ライン(8−i及び8−i+1)は、1水平走査期間内に時分割に駆動され、前記一方の走査ライン(8−i)の駆動期間中は前記データライン(6−1〜6−M/2)に奇数ラインデータまたは偶数ラインデータが、前記他方の走査ライン(8−i+1)の駆動期間中は前記データライン(6− Wherein the first TFT gate (G1) is connected to the even or odd-numbered pixel electrode with respect to the scanning direction, the second TFT gate (G2) is odd or even numbered with respect to the scanning direction is connected to the pixel electrode, one display data of the scanning line is divided and odd line data corresponding to the odd-numbered pixel electrodes, in the even line data corresponding to the even-numbered pixel electrodes, for any display line two scanning lines (8-i and 8-i + 1) is 1 is driven in time-division in the horizontal scanning period, said during drive period of one scanning line (8-i) said data line (6-1 ~6-M / 2) to the odd line data or even line data, during the driving period of said other scanning line (8-i + 1) the data line (6
    1〜6−M/2)に偶数ラインデータまたは奇数ラインデータが印加されることを特徴とする請求項1または2 Claim, characterized in that the even line data or the odd line data is applied to the 1 to 6-M / 2) 1 or 2
    に記載のアクティブマトリクス型液晶表示装置。 Active matrix liquid crystal display device according to.
  4. 【請求項4】 前記第1のTFTゲート(G1)は走査方向に対して偶数または奇数番目の画素電極に接続され、前記第2のTFTゲート(G2)は走査方向に対して奇数または偶数番目の画素電極に接続され、 1走査ライン分の表示データは、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割され、 1垂直走査期間を第1の期間及び第2の期間に分け、 前記第1の期間には、前記データライン(6−1〜6− Wherein said first TFT gate (G1) is connected to the even or odd-numbered pixel electrode with respect to the scanning direction, the second TFT gate (G2) is odd or even numbered with respect to the scanning direction is connected to the pixel electrode, one display data of the scanning line is an odd line data corresponding to the odd-numbered pixel electrode is divided into even line data corresponding to the even-numbered pixel electrodes, one vertical scanning period divided into a first period and the second period, the first period, the data line (6-1~6-
    M/2)に奇数ラインデータまたは偶数ラインデータが印加され、各表示ラインに対して一方の走査ライン(8 M / 2) the odd line data or even line data is applied to, one of the scan lines for each display line (8
    −i)のみが順に駆動され、前記第2の期間には、前記データライン(6−1〜6−M/2)に偶数ラインデータまたは奇数ラインデータが印加され、各表示ラインに対して他方の走査ライン(8−i+1)のみが順に駆動されることを特徴とする請求項1または2に記載のアクティブマトリクス型液晶表示装置。 -i) only is driven in sequence, wherein the second period, the data line (6-1~6-M / 2) even-line data or the odd line data is applied, while for each display line active matrix liquid crystal display device according to claim 1 or 2 only the scanning lines (8-i + 1) is characterized in that it is driven in the order of.
  5. 【請求項5】 前記画素電極(1(i,j);i=1〜 Wherein said pixel electrode (1 (i, j); i = 1~
    N,j=1〜M)は、赤画素電極(R)、緑画素電極(G)、或いは青画素電極(B)であって、横方向に赤画素電極(R)、緑画素電極(G)、及び青画素電極(B)を順に配列して1カラー画素を構成し、カラー表示することを特徴とする請求項1、2、3、または4に記載のアクティブマトリクス型液晶表示装置。 N, j = 1 to M) is a red pixel electrode (R), a green pixel electrode (G), or blue pixel electrode (B), transverse to red pixel electrode (R), green pixel electrode (G ), and blue pixel electrodes (B) are arranged in order to form one color pixel, an active matrix type liquid crystal display device according to claim 1, 2, 3 or 4, characterized in that the color display.
  6. 【請求項6】 請求項1、2、3、または5に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、 1走査ライン分の表示データを、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割して出力するデータ処理回路(15)と、2N本の走査ライン(8−1〜8− 6. A driving circuit for an active matrix liquid crystal display device for driving an active matrix type liquid crystal display device according to claim 1, 2, 3 or 5, the display data for one scanning line, odd th and odd line data corresponding to the pixel electrode, the data processing circuit and outputting the divided into even line data corresponding to the even-numbered pixel electrode and (15), 2N scan lines (8-1~8-
    2N)を駆動する走査電極ドライバ(4)と、M/2本のデータライン(6−1〜6−M/2)を駆動するデータ電極ドライバ(2及び3)と、 任意の表示ラインに対する2本の走査ライン(8−i及び8−i+1;i=1〜2N)を1水平走査期間内に時分割に駆動するよう前記走査電極ドライバ(4)を制御し、前記一方の走査ライン(8−i)の駆動期間中は前記データライン(6−1〜6−M/2)に奇数ラインデータまたは偶数ラインデータを、前記他方の走査ライン(8−i+1)の駆動期間中は前記データライン(6− A scanning electrode driver for driving the 2N) (4), and M / 2 data lines (6-1 to 6-M / 2) for driving the data electrode driver (2 and 3), 2 for any display line of scanning lines (8-i and 8-i + 1; i = 1~2N) controls the scan electrode driver to drive in a time division (4) within one horizontal scanning period, the one scanning line (8 odd line data or even line data to the data lines (6-1~6-M / 2) during the drive period -i), during the driving period of said other scanning line (8-i + 1) is the data line (6-
    1〜6−M/2)に偶数ラインデータまたは奇数ラインデータを印加するよう前記データ電極ドライバ(2及び3)を制御する制御手段(16)とを有することを特徴とするアクティブマトリクス型液晶表示装置の駆動回路。 Active matrix liquid crystal display, characterized by a control means (16) for controlling the data electrode driver (2 and 3) to apply an even line data or the odd line data in 1 to 6-M / 2) the drive circuit of the device.
  7. 【請求項7】 請求項1、2、4、または5に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、 1走査ライン分の表示データを、奇数番目の画素電極に対応した奇数ラインデータと、偶数番目の画素電極に対応した偶数ラインデータとに分割して出力するデータ処理回路(15)と、2N本の走査ライン(8−1〜8− 7. The driving circuit of an active matrix type liquid crystal display device for driving an active matrix type liquid crystal display device according to claim 1, 2, 4, or 5, the display data for one scanning line, odd th and odd line data corresponding to the pixel electrode, the data processing circuit and outputting the divided into even line data corresponding to the even-numbered pixel electrode and (15), 2N scan lines (8-1~8-
    2N)を駆動する走査電極ドライバ(4)と、M/2本のデータライン(6−1〜6−M/2)を駆動するデータ電極ドライバ(2及び3)と、 1垂直走査期間を第1の期間及び第2の期間に分け、前記第1の期間には、前記データライン(6−1〜6−M A scanning electrode driver for driving the 2N) (4), and M / 2 data lines (6-1 to 6-M / 2) for driving the data electrode driver (2 and 3), one vertical scanning period the divided into the first period and the second period, wherein the first period, the data lines (6-1 to 6-M
    /2)に奇数ラインデータまたは偶数ラインデータを印加して、各表示ラインに対して一方の走査ライン(8− / 2) by applying a odd line data or even line data, one scan line for each display line (8-
    i;i=1〜2N)のみを順に駆動し、前記第2の期間には、前記データライン(6−1〜6−M/2)に偶数ラインデータまたは奇数ラインデータを印加して、各表示ラインに対して他方の走査ライン(8−i+1)のみを順に駆動するよう前記データ電極ドライバ(2及び3)及び走査電極ドライバ(4)を制御する制御手段(16)とを有することを特徴とするアクティブマトリクス型液晶表示装置の駆動回路。 i; i = 1~2N) by driving only in the order, wherein the second period, by applying an even line data or the odd line data to the data lines (6-1~6-M / 2), each characterized by a control means for controlling said data electrode driver to drive only the other scanning lines (8-i + 1) in this order with respect to the display lines (2 and 3) and the scanning electrode driver (4) (16) driving circuit of an active matrix type liquid crystal display device according to.
  8. 【請求項8】 画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、 走査方向の1表示ラインに対して第1走査ライン(8− 8. A pixel electrode M × N (M, N is an arbitrary positive integer) and an active matrix type liquid crystal display device comprising arranged in a matrix of, first for one display line in the scanning direction scanning line (8-
    1〜8−N)及び第2走査ライン(9−1〜9−N)の2本ずつが割り当てられる2N本の走査ラインと、M本のデータライン(6−1〜6−M)と、各表示ラインにおいて、任意のデータラインと一方の走査ライン(8− And 1 to 8-N) and the second scanning line (9-1~9-N) 2N book two by two are allocated for the scanning lines, and the M data lines (6-1 to 6-M), in each display line, any data lines and one scan line (8-
    i;i=1〜N)に接続される第1のTFTゲート(T i; i = 1~N) connected to the first TFT gate (T
    1)と、前記第1のTFTゲート(T1)と他方の走査ライン(9−i)に接続される第2のTFTゲート(T 1), the first TFT gate (T1) and the second TFT gate connected to the other scanning lines (9-i) (T
    2)とを有することを特徴とするアクティブマトリクス型液晶表示装置。 Active matrix liquid crystal display device characterized by having a 2).
  9. 【請求項9】 前記N本の第1走査ライン(8−1〜8 Wherein said N number of first scan lines (8-1 to 8
    −N)及び第2走査ライン(9−1〜9−N)は、それぞれN1/2 本ずつのグループに分けられて、各グループは共通接続されることを特徴とする請求項8に記載のアクティブマトリクス型液晶表示装置。 -N) and the second scan lines (9-1 to 9-N) are divided into groups of each present N1 / 2, according to claim 8, each group characterized by being commonly connected active matrix liquid crystal display device.
  10. 【請求項10】 前記第1走査ライン(8−1〜8− Wherein said first scan line (8-1~8-
    N)のグループの1つと前記第2走査ライン(9−1〜 One said second scan line of a group of N) (. 9-1 to
    9−N)のグループの1つが時分割に選択され、前記第1走査ライン(8−i)及び第2走査ライン(9−i) One group of 9-N) is selected in time division, the first scan line (8-i) and the second scanning line (9-i)
    の双方が同時に選択された表示ライン上の画素電極(1 Pixel electrodes on the display line which both are selected simultaneously (1
    (i,j);j=1〜M)に表示データを書き込み、線順次走査して表示することを特徴とする請求項9に記載のアクティブマトリクス型液晶表示装置。 (I, j); j = 1~M) to write the display data, the active matrix type liquid crystal display device according to claim 9, characterized in that displayed by line-sequential scanning.
  11. 【請求項11】 前記画素電極(1(i,j);i=1 Wherein said pixel electrode (1 (i, j); i = 1
    〜N,j=1〜M)は、赤画素電極(R)、緑画素電極(G)、或いは青画素電極(B)であって、横方向に赤画素電極(R)、緑画素電極(G)、及び青画素電極(B)を順に配列して1カラー画素を構成し、カラー表示することを特徴とする請求項8、9、または10に記載のアクティブマトリクス型液晶表示装置。 To N, j = 1 to M) is a red pixel electrode (R), a green pixel electrode (G), or blue pixel electrode (B), transverse to red pixel electrode (R), green pixel electrodes ( G), and blue pixel electrodes (B) are arranged in order to form one color pixel, an active matrix type liquid crystal display device according to claim 8, 9 or 10, characterized in that the color display.
  12. 【請求項12】 請求項8、9、10、または11に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、 前記第1走査ライン(8−1〜8−N)或いは第1走査ラインの各グループを駆動する第1走査電極ドライバ(4)と、前記第2走査ライン(9−1〜9−N)或いは第2走査ラインの各グループを駆動する第2走査電極ドライバ(5)と、M本のデータライン(6−1〜6− 12. A driving circuit of an active matrix type liquid crystal display device for driving an active matrix type liquid crystal display device according to claim 8, 9, 10 or 11, wherein the first scan line (8-1 8-N) or the first scanning electrode driver for driving each group of the first scan line (4), to drive each group of the second scan lines (9-1 to 9-N) or the second scan line a second scanning electrode driver (5), M of data lines (6-1~6-
    M)を駆動するデータ電極ドライバ(2及び3)と、 前記第1走査ラインのグループの1つと前記第2走査ラインのグループの1つが時分割に駆動するよう前記第1 A data electrode driver for driving the M) (2 and 3), the so said first one of the one group of the second scan line group of the scanning lines for driving the division when the first
    走査電極ドライバ(4)及び第2走査電極ドライバ(5)を制御し、前記第1走査ライン(8−i;i=1 And controls the scan electrode driver (4) and the second scanning electrode driver (5), the first scan line (8-i; i = 1
    〜N)及び第2走査ライン(9−i)の双方が同時に選択された表示ライン上の画素電極(1(i,j);j= To N) and the second scanning line (9-i) a pixel electrode on the display line which both are selected simultaneously (1 (i, j); j =
    1〜M)に表示データを印加するよう前記データ電極ドライバ(2及び3)を制御する制御手段(16)とを有することを特徴とするアクティブマトリクス型液晶表示装置の駆動回路。 Driving circuit of an active matrix type liquid crystal display apparatus characterized by a control means (16) for controlling the data electrode driver (2 and 3) to apply the display data to 1 to M).
  13. 【請求項13】 前記共通接続される第1走査ライン(8−1〜8−N)及び第2走査ライン(9−1〜9− Wherein said commonly connected by a first scan line (8-1 to 8-N) and the second scanning line (9-1~9-
    N)の各グループの配線は、表示パネル基板上に施されることを特徴とする請求項10、11、または12に記載のアクティブマトリクス型液晶表示装置及びその駆動回路。 Wiring of each group of N), the active matrix type liquid crystal display and a driving circuit according to claim 10, 11 or 12, characterized in that it is applied to the display panel substrate.
  14. 【請求項14】 前記共通接続される第1走査ライン(8−1〜8−N)及び第2走査ライン(9−1〜9− 14. The commonly connected by a first scan line (8-1 to 8-N) and the second scanning line (9-1~9-
    N)の各グループの配線は、駆動回路基板上に施されることを特徴とする請求項10、11、または12に記載のアクティブマトリクス型液晶表示装置及びその駆動回路。 Each group of lines of N), the active matrix type liquid crystal display and a driving circuit according to claim 10, 11 or 12, characterized in that it is applied to the drive circuit substrate.
  15. 【請求項15】 画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、 N+1本の走査ライン(8−1〜8−N+1)と、M本のデータライン(6−1〜6−M)とを有し、 走査方向の第i番目(i=1〜N)の表示ライン上の各画素電極(1(i,j);j=1〜M)において、制御端子を第i番目の走査ライン(8−i)に、一方の端子をデータライン(6−j)に接続した第1のTFTゲート(Q1)と、制御端子を第i+1番目の走査ライン(8−i+1)に、一方の端子を該画素電極(1(i, 15. The pixel electrode M × N (M, N is an arbitrary positive integer) and an active matrix type liquid crystal display device comprising arranged in a matrix of, N + 1 scan lines (8-1 to 8 -N + 1) and having a M number of data lines (6-1 to 6-M), the i-th scanning direction (i = each pixel electrode of the display line 1 to N) (1 (i, j); in j = 1 to M), a control terminal to the i th scan line (8-i), the first TFT gate and (Q1) connected to one terminal to the data line (6-j) , a control terminal (i + 1) th scan line (8-i + 1), one terminal of the pixel electrode (1 (i,
    j))に、他方の端子を前記第1のTFTゲート(Q To j)), the other terminal of the first TFT gate (Q
    1)の他方の端子に接続した第2のTFTゲート(Q Second TFT gate connected to the other terminal of 1) (Q
    2)とを有することを特徴とするアクティブマトリクス型液晶表示装置。 Active matrix liquid crystal display device characterized by having a 2).
  16. 【請求項16】 前記画素電極(1(i,j);i=1 16. The pixel electrode (1 (i, j); i = 1
    〜N,j=1〜M)は、赤画素電極(R)、緑画素電極(G)、或いは青画素電極(B)であって、横方向に赤画素電極(R)、緑画素電極(G)、及び青画素電極(B)を順に配列して1カラー画素を構成し、カラー表示することを特徴とする請求項15に記載のアクティブマトリクス型液晶表示装置。 To N, j = 1 to M) is a red pixel electrode (R), a green pixel electrode (G), or blue pixel electrode (B), transverse to red pixel electrode (R), green pixel electrodes ( G), and blue pixel electrodes (B) constitutes a first color pixel are arranged in order, an active matrix type liquid crystal display device according to claim 15, characterized in that the color display.
  17. 【請求項17】 請求項15または16に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、 K(K<N+1)個のドライバ出力を備えて前記走査ライン(8−1〜8−N+1)を駆動する走査電極ドライバ(4)と、M本のデータライン(6−1〜6−M)を駆動するデータ電極ドライバ(2)と、 前記第i番目(i=1〜N)の走査ライン(8−i)及び第i+1番目の走査ライン(8−i+1)の双方が同時に選択された第i番目の表示ライン上の画素電極(1 17. A driving circuit of an active matrix type liquid crystal display device for driving an active matrix type liquid crystal display device according to claim 15 or 16, K (K <N + 1) pieces of the scanning includes a driver output a line (8-1 to 8-N + 1) for driving the scanning electrode driver (4), a data electrode driver for driving the M number of data lines (6-1 to 6-M) (2), said i-th scanning lines (8-i) of (i = 1 to N) and the i + 1 th scan line (8-i + 1) the i-th display pixel electrodes on the line both are selected simultaneously (1
    (i,j);j=1〜M)に表示データを印加するよう前記データ電極ドライバ(2)を制御する制御手段(1 (I, j); j = 1~M) to the control means for controlling said data electrode driver to apply the display data (2) (1
    6)とを有することを特徴とするアクティブマトリクス型液晶表示装置の駆動回路。 Driving circuit of an active matrix type liquid crystal display device characterized by having a 6) and.
  18. 【請求項18】 前記走査電極ドライバ(4)は、2L 18. The scanning electrode driver (4), 2L
    (2L=K<N+1)個のドライバ出力(O1,E1, (2L = K <N + 1) number of driver outputs (O1, E1,
    O2,E2,…,OL,EL)を備え、前記走査ライン(8−1〜8−N+1)の奇数番目に対しては、前記ドライバ出力の奇数番目の出力(O1,O2,…,OL) O2, E2, ..., OL, equipped with EL), for the odd of the scanning lines (8-1~8-N + 1), the odd-numbered outputs of the driver output (O1, O2, ..., OL)
    を順に接続し、前記走査ライン(8−1〜8−N+1) Were connected in order, the scan lines (8-1~8-N + 1)
    の偶数番目に対しては、前記ドライバ出力の偶数番目の出力(E1,E2,…,EL)を1周期毎に2つずらしながら(E1,E2,…,EL,E3,…,EL,E For even-numbered, the driver output of the even-numbered output (E1, E2, ..., EL) with two shifting every cycle (E1, E2, ..., EL, E3, ..., EL, E
    5,…)接続することを特徴とする請求項17に記載のアクティブマトリクス型液晶表示装置の駆動回路。 5, ...) driving circuit for an active matrix liquid crystal display device according to claim 17, characterized in that the connection.
  19. 【請求項19】 前記走査電極ドライバ(4)は、2L 19. The scanning electrode driver (4), 2L
    +1(2L+1=K<N+1)個のドライバ出力を備え、前記走査ライン(8−1〜8−N+1)に対して、 Relative +1 (2L + 1 = K <N + 1) comprises a number of driver output, the scan lines (8-1~8-N + 1),
    第i番目(i=1〜N)の走査ライン(8−i)及び第i+1番目の走査ライン(8−i+1)に2L+1個のドライバ出力から異なる2出力の組み合わせ((2L+ The i-th scan line (8-i) of (i = 1 to N) and the (i + 1) -th combination of two different output from the 2L + 1 single driver output scan lines (8-i + 1) ((2L +
    1)×2L/2個)の内、1つずつが接続されることを特徴とする請求項17に記載のアクティブマトリクス型液晶表示装置の駆動回路。 1) × 2L / 2 pieces) of the drive circuit of an active matrix type liquid crystal display device of claim 17, one by one, characterized in that it is connected.
  20. 【請求項20】 画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、 N+1本の走査ライン(8−1〜8−N+1)と、M/ 20. The pixel electrode M × N (M, N is an arbitrary positive integer) of an active matrix type liquid crystal display device comprising arranged in a matrix of, N + 1 scan lines (8-1 to 8 -N + 1) and, M /
    2本のデータライン(6−1〜6−M/2)とを有し、 走査方向の第i番目(i=1〜N)の表示ライン上の奇数番目の各画素電極(1(i,k);k=1〜Mの奇数)において、制御端子を第i番目の走査ライン(8− And a two data lines (6-1~6-M / 2), the i-th scanning direction (i = 1 to N) odd pixel electrode (1 (i on display lines, k); k = 1 to M odd), the control terminal i-th scan line (8-
    i)に、一方の端子をデータライン(6−j;jはk/ To i), the one terminal data line (6-j; j is k /
    2+1以下の最大の整数)に接続した第1のTFTゲート(P1)と、制御端子を第i+1番目の走査ライン(8−i+1)に、一方の端子を該画素電極(1(i, 2 + 1 following up the first TFT gate connected to an integer) (P1), the control terminal of the (i + 1) -th scan line (8-i + 1), one terminal of the pixel electrode (1 (i,
    k))に、他方の端子を前記第1のTFTゲート(P To k)), the other terminal of the first TFT gate (P
    1)の他方の端子に接続した第2のTFTゲート(P Second TFT gate connected to the other terminal of 1) (P
    2)とを有し、 走査方向の第i番目の表示ライン上の偶数番目の各画素電極(1(i,k+1))において、制御端子を第i番目の走査ライン(8−i)に、一方の端子を該画素電極(1(i,k+1))に、他方の端子をデータライン(6−j)に接続した第3のTFTゲート(P3)を有することを特徴とするアクティブマトリクス型液晶表示装置。 2) and has a i-th even-numbered pixel electrodes on the display line of (1 (i, k + 1) in the scanning direction), the control terminal to the i th scan line (8-i), to one terminal pixel electrode (1 (i, k + 1)), an active matrix type liquid crystal, characterized in that it comprises a third TFT gate connected to the other terminal on the data line (6-j) (P3) display device.
  21. 【請求項21】 画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、 N+1本の走査ライン(8−1〜8−N+1)と、M/ 21. The pixel electrode M × N (M, N is an arbitrary positive integer) and an active matrix type liquid crystal display device comprising arranged in a matrix of, N + 1 scan lines (8-1 to 8 -N + 1) and, M /
    2+1本のデータライン(6−1〜6−M/2+1)とを有し、 走査方向の第i番目(i=1〜N)の表示ライン上の偶数番目の各画素電極(1(i,h);h=1〜Mの偶数)において、制御端子を第i番目の走査ライン(8− 2 + 1 and a data line (6-1~6-M / 2 + 1) of the i-th scanning direction even-numbered pixel electrodes on the display line (i = 1~N) (1 (i, h); h = even 1 to M) in the control terminal i-th scan line (8-
    i)に、一方の端子をデータライン(6−j;j=h/ To i), the one terminal data line (6-j; j = h /
    2+1)に接続した第1のTFTゲート(P1)と、制御端子を第i+1番目の走査ライン(8−i+1)に、 A first TFT gate connected to 2 + 1) (P1), a control terminal (i + 1) th scan line (8-i + 1),
    一方の端子を該画素電極(1(i,h))に、他方の端子を前記第1のTFTゲート(P1)の他方の端子に接続した第2のTFTゲート(P2)とを有し、 走査方向の第i番目の表示ライン上の奇数番目の各画素電極(1(i,h+1))において、制御端子を第i番目の走査ライン(8−i)に、一方の端子を該画素電極(1(i,h+1))に、他方の端子をデータライン(6−j)に接続した第3のTFTゲート(P3)を有することを特徴とするアクティブマトリクス型液晶表示装置。 One terminal pixel electrode (1 (i, h)) to have a second TFT gate (P2) and connected to the other terminal to the other terminal of the first TFT gate (P1), odd-numbered pixel electrodes on the i-th display line in the scanning direction (1 (i, h + 1)) at the control terminal to the i th scan line (8-i), pixel electrodes one terminal (1 (i, h + 1)), the active matrix liquid crystal display device characterized by having a third TFT gate connected to the other terminal on the data line (6-j) (P3).
  22. 【請求項22】 画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、 N+1本の走査ライン(8−1〜8−N+1)と、M/ 22. The pixel electrode M × N (M, N is an arbitrary positive integer) and an active matrix type liquid crystal display device comprising arranged in a matrix of, N + 1 scan lines (8-1 to 8 -N + 1) and, M /
    2本のデータライン(6−1〜6−M/2)とを有し、 走査方向の第i番目(i=1〜N)の表示ライン上の奇数番目の各画素電極(1(i,k);k=1〜Mの奇数)において、制御端子を第i+1番目の走査ライン(8−i+1)に、一方の端子を該画素電極(1(i, And a two data lines (6-1~6-M / 2), the i-th scanning direction (i = 1 to N) odd pixel electrode (1 (i on display lines, k); k = the odd number) of 1 to M, the control terminal of the (i + 1) -th scan line (8-i + 1), one terminal of the pixel electrode (1 (i,
    k))に接続した第2のTFTゲート(P2)と、制御端子を第i+2番目の走査ライン(8−i+2)に、一方の端子をデータライン(6−j;jはk/2+1以下の最大の整数)に、他方の端子を前記第2のTFTゲート(P2)の他方の端子に接続した第1のTFTゲート(P1)とを有し、 走査方向の第i番目の表示ライン上の偶数番目の各画素電極(1(i,k+1))において、制御端子を第i番目の走査ライン(8−i)に、一方の端子を該画素電極(1(i,k+1))に、他方の端子をデータライン(6−j)に接続した第3のTFTゲート(P3)を有することを特徴とするアクティブマトリクス型液晶表示装置。 A second TFT gate connected to k)) (P2), the control terminal to the first (i + 2) th scanning line (8-i + 2), one terminal data line (6-j; j is k / 2 + 1 following the maximum integer), having a first TFT gate (P1) and connected to the other terminal to the other terminal of the second TFT gate (P2), of the i-th scanning direction display on a line of even-numbered pixel electrodes (1 (i, k + 1)) at the control terminal to the i th scan line (8-i), to one terminal pixel electrode (1 (i, k + 1)), the other active matrix liquid crystal display device characterized by having a third TFT gate connected to the terminal on the data line (6-j) (P3).
  23. 【請求項23】 画素電極をM×N(M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、 N+1本の走査ライン(8−1〜8−N+1)と、M/ 23. The pixel electrode M × N (M, N is an arbitrary positive integer) and an active matrix type liquid crystal display device comprising arranged in a matrix of, N + 1 scan lines (8-1 to 8 -N + 1) and, M /
    2+1本のデータライン(6−1〜6−M/2+1)とを有し、 走査方向の第i番目(i=1〜N)の表示ライン上の偶数番目の各画素電極(1(i,h);h=1〜Mの偶数)において、制御端子を第i+1番目の走査ライン(8−i+1)に、一方の端子を該画素電極(1(i, 2 + 1 and a data line (6-1~6-M / 2 + 1) of the i-th scanning direction even-numbered pixel electrodes on the display line (i = 1~N) (1 (i, h); h = the even number) of 1 to M, the control terminal of the (i + 1) -th scan line (8-i + 1), one terminal of the pixel electrode (1 (i,
    h))に接続した第2のTFTゲート(P2)と、制御端子を第i+2番目の走査ライン(8−i+2)に、一方の端子をデータライン(6−j;j=h/2+1) Second TFT gate connected to h)) (P2) and the control terminal to the i + 2-th scanning line (8-i + 2), one terminal data line (6-j; j = h / 2 + 1)
    に、他方の端子を前記第2のTFTゲート(P2)の他方の端子に接続した第1のTFTゲート(P1)とを有し、 走査方向の第i番目の表示ライン上の偶数番目の各画素電極(1(i,h+11))において、制御端子を第i A, has a first TFT gate (P1) and connected to the other terminal to the other terminal of the second TFT gate (P2), the even-numbered each on the i-th display line in the scanning direction in the pixel electrode (1 (i, h + 11)), the control terminal the i
    番目の走査ライン(8−i)に、一方の端子を該画素電極(1(i,h+1))に、他方の端子をデータライン(6−j)に接続した第3のTFTゲート(P3)を有することを特徴とするアクティブマトリクス型液晶表示装置。 To th scan line (8-i), one terminal pixel electrode (1 (i, h + 1)), the third TFT gate connected to the other terminal on the data line (6-j) (P3) active matrix liquid crystal display device characterized by having.
  24. 【請求項24】 前記第1のTFTトランジスタ(P 24. The first TFT transistor (P
    1)または第2のTFTトランジスタ(P2)は、走査ライン(8−i)上に構成されることを特徴とする請求項20、21、22、または23に記載のアクティブマトリクス型液晶表示装置。 1) or the second TFT transistor (P2), the active matrix liquid crystal display device according to claim 20, 21, 22 or 23, characterized in that it is configured on the scanning line (8-i).
  25. 【請求項25】 前記第3のTFTトランジスタ(P 25. The third TFT transistor (P
    3)と該画素電極(1(i,k+1)または1(i,h 3) and the pixel electrode (1 (i, k + 1) or 1 (i, h
    +1))の間に、制御端子を第i番目の走査ライン(8 Between +1)), a control terminal i-th scan line (8
    −i)に接続した第4のTFTゲート(P4)を有することを特徴とする請求項20、21、21、23、または24に記載のアクティブマトリクス型液晶表示装置。 Active matrix liquid crystal display device according to claim 20,21,21,23 or 24, and having a fourth TFT gate (P4) connected to -i).
  26. 【請求項26】 前記画素電極(1(i,j);i=1 26. The method of claim 25, wherein the pixel electrode (1 (i, j); i = 1
    〜N,j=1〜M)は、赤画素電極(R)、緑画素電極(G)、或いは青画素電極(B)であって、横方向に赤画素電極(R)、緑画素電極(G)、及び青画素電極(B)を順に配列して1カラー画素を構成し、カラー表示することを特徴とする請求項20、21、22、2 To N, j = 1 to M) is a red pixel electrode (R), a green pixel electrode (G), or blue pixel electrode (B), transverse to red pixel electrode (R), green pixel electrodes ( claim G), and blue pixel electrodes (B) are arranged in order to form one color pixel, wherein the color display 20,21,22,2
    3、24、または25に記載のアクティブマトリクス型液晶表示装置。 3,24 active matrix liquid crystal display device according to or 25.
  27. 【請求項27】 請求項20、21、22、23、2 27. The claim 20,21,22,23,2
    4、25、または26に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、 前記走査ライン(8−1〜8−N+1)を駆動する走査電極ドライバ(4)と、前記M/2またはM/2+1本のデータライン(6−1〜6−M/2または6−M/2 4, 25 or a driving circuit of an active matrix type liquid crystal display device for driving an active matrix type liquid crystal display device according to 26, wherein the scan lines (8-1~8-N + 1) for driving the scanning electrode driver, ( and 4), the M / 2 or M / 2 + 1 data lines (6-1 to 6-M / 2 or 6-M / 2
    +1)を駆動するデータ電極ドライバ(2)と、 所定のタイミングで、前記第i番目の走査ライン(8− A data electrode driver for driving the +1) (2), at a predetermined timing, the i-th scan line (8-
    i)及び第i+1番目の走査ライン(8−i+1)に選択電圧を印加し、次のタイミングで、前記第i番目の走査ライン(8−i)に選択電圧を、前記第i+1番目の走査ライン(8−i+1)に非選択電圧をそれぞれ印加し、更に次のタイミングで、前記第i番目の走査ライン(8−i)に非選択電圧を印加するという一連の動作を、iの昇順に繰り返すよう前記走査電極ドライバ(4)を制御する制御手段(16)とを有することを特徴とするアクティブマトリクス型液晶表示装置の駆動回路。 i) and a selection voltage is applied the i + 1 th scan line (8-i + 1), at the next timing, the selection voltage to the i-th scan line (8-i), wherein the i + 1 th scan line (8-i + 1) in a non-selective voltage is applied, respectively, a further next timing, a series of operations of applying a non-selection voltage to the i-th scan line (8-i), is repeated in the ascending order of i driving circuit of an active matrix type liquid crystal display apparatus characterized by a control means (16) for controlling the scanning electrode driver (4) as.
  28. 【請求項28】 前記走査電極ドライバ(4)は、前記制御手段(16)の制御の下、当該走査電極ドライバ(4)の選択電圧入力の切り換え、またはイネーブル制御により、前記偶数番目或いは奇数番目の走査ライン(8−i)を強制的に非選択電圧にするシフトレジスタを有することを特徴とする請求項27に記載のアクティブマトリクス型液晶表示装置の駆動回路。 28. The scanning electrode driver (4) under the control of said control means (16), switching of the selection voltage input of the scan electrode driver (4) or by the enable control, the even-numbered or odd-numbered driving circuit of an active matrix type liquid crystal display device according to claim 27, characterized in that it comprises a shift register to a scan line (8-i) forcing non-selected voltage.
  29. 【請求項29】 画素電極をM×2Nまたは2N+1 The method according to claim 29 pixel electrode M × 2N or 2N + 1
    (M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、 3Nまたは3N+2本の走査ライン(8−1〜8−3N (M, N is an arbitrary positive integer) and an active matrix type liquid crystal display device comprising arranged in a matrix of, 3N or 3N + 2 scan lines (8-1~8-3N
    または3N+2)と、M/2またはM/2+1本のデータライン(6−1〜6−M/2またはM/2+1)とを有し、 走査方向の第i番目(i=1〜2Nまたは2N+1の奇数)の表示ライン上の偶数番目または奇数番目の各画素電極(1(i,k+1)または1(i,h+1);k= Or 3N + 2) and, M / 2 or M / 2 + 1 data lines (6-1~6-M / 2 or M / 2 + 1) and having a, the i-th scanning direction (i = 1 to 2N or 2N + 1 even-numbered or odd-numbered pixel electrodes on the display line of odd) (1 (i, k + 1) or 1 (i, h + 1); k =
    1〜Mの奇数、h=1〜Mの偶数)において、制御端子を第x番目の走査ライン(8−x;xは3i/2以下の最大の整数)に、一方の端子を該画素電極(1(i,k Odd 1 to M, in an even number) of h = 1 to M, the control terminal x-th scan line (8-x; x is 3i / 2 to the largest integer less than or equal to), the pixel electrodes one terminal (1 (i, k
    +1)または1(i,h+1))に、他方の端子をデータライン(6−j;jはk/2+1以下の最大の整数、 +1) or 1 (i, h + 1) in), the other terminal data line (6-j; j is k / 2 + 1 is equal to or less than a maximum integer,
    またはj=h/2+1)に接続した第1のTFTゲート(F1)と、 走査方向の第i番目の表示ライン上の奇数番目または偶数番目の各画素電極(1(i,k)または1(i, Or j = h / 2 + 1 (and F1), odd or even-numbered pixel electrodes on the i-th display line in the scanning direction (1 (i, k) first TFT gate connected to) or 1 ( i,
    h))において、制御端子を第x+1番目の走査ライン(8−x+1)に、一方の端子を該画素電極(1(i, In h)), the control terminal to the first x + 1 th scan line (8-x + 1), one terminal of the pixel electrode (1 (i,
    k)または1(i,h))に、他方の端子を前記第1のTFTゲート(F1)の一方の端子に接続した第2のT k) or 1 (i, in h)), a second T of connecting the other terminal to one terminal of the first TFT gate (F1)
    FTゲート(F2)と、 走査方向の第i+1番目の表示ライン上の偶数番目または奇数番目の各画素電極(1(i+1,k+1)または1(i+1,h+1))において、制御端子を第x+2 And FT gate (F2), the even-numbered or odd-numbered pixel electrodes on the (i + 1) th display line in the scanning direction (1 (i + 1, k + 1) or 1 (i + 1, h + 1)) at the control terminal the x + 2
    番目の走査ライン(8−x+2)に、一方の端子を該画素電極(1(i+1,k+1)または1(i+1,h+ Th to the scanning line (8-x + 2), one terminal of the pixel electrode (1 (i + 1, k + 1) or 1 (i + 1, h +
    1))に、他方の端子をデータライン(6−j)に接続した第3のTFTゲート(F3)と、 走査方向の第i+1番目の表示ライン上の奇数番目または偶数番目の各画素電極(1(i+1,k)または1 1)), the third and TFT gate (F3), the scanning direction of the i + 1 th odd on display lines or even-numbered pixel electrode connected to the other terminal on the data line (6-j) ( 1 (i + 1, k) or 1
    (i+1,h))において、制御端子を第x+1番目の走査ライン(8−x+1)に、一方の端子を該画素電極(1(i+1,k)または1(i+1,h))に、他方の端子を前記第3のTFTゲート(F3)の一方の端子に接続した第4のTFTゲート(F4)とを有することを特徴とするアクティブマトリクス型液晶表示装置。 In (i + 1, h)), a control terminal (the 8-x + 1), one terminal pixel electrode (1 (i + 1, k) the x + 1 th scan line or 1 (i + 1, h)), the other active matrix liquid crystal display device characterized by having a fourth TFT gate connected terminals to one terminal of the third TFT gate (F3) (F4).
  30. 【請求項30】 画素電極をM×2Nまたは2N+1 The method according to claim 30 pixel electrode M × 2N or 2N + 1
    (M,Nは任意の正整数)のマトリクス状に配置して成るアクティブマトリクス型液晶表示装置であって、 3Nまたは3N+2本の走査ライン(8−1〜8−3N (M, N is an arbitrary positive integer) and an active matrix type liquid crystal display device comprising arranged in a matrix of, 3N or 3N + 2 scan lines (8-1~8-3N
    または3N+2)と、M/2またはM/2+1本のデータライン(6−1〜6−M/2またはM/2+1)とを有し、 走査方向の第i番目(i=1〜2Nまたは2N+1の奇数)の表示ライン上の偶数番目または奇数番目の各画素電極(1(i,k+1)または1(i,h+1);k= Or 3N + 2) and, M / 2 or M / 2 + 1 data lines (6-1~6-M / 2 or M / 2 + 1) and having a, the i-th scanning direction (i = 1 to 2N or 2N + 1 even-numbered or odd-numbered pixel electrodes on the display line of odd) (1 (i, k + 1) or 1 (i, h + 1); k =
    1〜Mの奇数、h=1〜Mの偶数)において、制御端子を第x番目の走査ライン(8−x;xは3i/2以下の最大の整数)に、一方の端子を該画素電極(1(i,k Odd 1 to M, in an even number) of h = 1 to M, the control terminal x-th scan line (8-x; x is 3i / 2 to the largest integer less than or equal to), the pixel electrodes one terminal (1 (i, k
    +1)または1(i,h+1))に、他方の端子をデータライン(6−j;jはk/2+1以下の最大の整数、 +1) or 1 (i, h + 1) in), the other terminal data line (6-j; j is k / 2 + 1 is equal to or less than a maximum integer,
    またはj=h/2+1)に接続した第1のTFTゲート(F1)と、 走査方向の第i番目の表示ライン上の奇数番目または偶数番目の各画素電極(1(i,k)または1(i, Or j = h / 2 + 1 (and F1), odd or even-numbered pixel electrodes on the i-th display line in the scanning direction (1 (i, k) first TFT gate connected to) or 1 ( i,
    h))において、制御端子を第x+1番目の走査ライン(8−x+1)に、一方の端子を該画素電極(1(i, In h)), the control terminal to the first x + 1 th scan line (8-x + 1), one terminal of the pixel electrode (1 (i,
    k)または1(i,h))に、他方の端子を前記第1のTFTゲート(F1)の一方の端子に接続した第2のT k) or 1 (i, in h)), a second T of connecting the other terminal to one terminal of the first TFT gate (F1)
    FTゲート(F2)と、 走査方向の第i+1番目の表示ライン上の偶数番目または奇数番目の各画素電極(1(i+1,k+1)または1(i+1,h+1))において、制御端子を第x+1 And FT gate (F2), the even-numbered or odd-numbered pixel electrodes on the (i + 1) th display line in the scanning direction (1 (i + 1, k + 1) or 1 (i + 1, h + 1)) at the control terminal the x + 1
    番目の走査ライン(8−x+1)に、一方の端子を該画素電極(1(i+1,k+1)または1(i+1,h+ Th to the scanning line (8-x + 1), one terminal of the pixel electrode (1 (i + 1, k + 1) or 1 (i + 1, h +
    1))に、他方の端子をデータライン(6−j)に接続した第3のTFTゲート(F3)と、 走査方向の第i+1番目の表示ライン上の奇数番目または偶数番目の各画素電極(1(i+1,k)または1 1)), the third and TFT gate (F3), the scanning direction of the i + 1 th odd on display lines or even-numbered pixel electrode connected to the other terminal on the data line (6-j) ( 1 (i + 1, k) or 1
    (i+1,h))において、制御端子を第x+2番目の走査ライン(8−x+2)に、一方の端子を該画素電極(1(i+1,k)または1(i+1,h))に、他方の端子を前記第3のTFTゲート(F3)の一方の端子に接続した第4のTFTゲート(F4)とを有することを特徴とするアクティブマトリクス型液晶表示装置。 In (i + 1, h)), a control terminal (the 8-x + 2), one terminal pixel electrode (1 (i + 1, k) first x + 2 th scan line, or 1 (i + 1, h)), the other active matrix liquid crystal display device characterized by having a fourth TFT gate connected terminals to one terminal of the third TFT gate (F3) (F4).
  31. 【請求項31】 画素電極をM×2Nまたは2N+1 The method according to claim 31 pixel electrode M × 2N or 2N + 1
    (M,Nは任意の正整数)のマトリクス上に配置して成るアクティブマトリクス型液晶表示装置であって、 3Nまたは3N+2本の走査ライン(8−1〜8−3N (M, N is an arbitrary positive integer) and an active matrix type liquid crystal display device comprising arranged in a matrix of, 3N or 3N + 2 scan lines (8-1~8-3N
    または3N+2)と、M/2本のデータライン(6−1 Or 3N + 2) and, M / 2 data lines (6-1
    〜6−M/2)とを有し、 走査方向の第i番目(i=1〜2Nまたは2N+1の奇数)の表示ライン上の奇数番目の各画素電極(1(i, To 6-M / 2) and has a i-th scanning direction (i = 1 to 2N or 2N + 1 odd) odd-numbered pixel electrodes on the display line of (1 (i,
    k);k=1〜Mの奇数)において、制御端子を第x番目の走査ライン(8−x;xは3i/2以下の最大の整数)に、一方の端子を該画素電極(1(i,k))に、 k); k = the odd number) of 1 to M, the x-th scan line (8-x control terminal; x is 3i / 2 to the largest integer less than or equal to), the pixel electrode (1 one terminal ( i, the k)),
    他方の端子をデータライン(6−j;jはk/2+1以下の最大の整数)に接続した第1のTFTゲート(F The other terminal data line (6-j; j is k / 2 + 1 is equal to or less than a maximum integer) first TFT gate connected to (F
    1)と、 走査方向の第i番目の表示ライン上の偶数番目の各画素電極(1(i,k+1))において、制御端子を第x+ 1), in the even-numbered pixel electrodes on the i-th display line in the scanning direction (1 (i, k + 1)), a control terminal first x +
    1番目の走査ライン(8−x+1)に、一方の端子を該画素電極(1(i,k+1))に、他方の端子を前記奇数番目の画素電極(1(i,k))に接続した第2のT To the first scanning line (8-x + 1), it was connected to one terminal to the pixel electrode (1 (i, k + 1)), the other terminal the odd-numbered pixel electrodes (1 (i, k)) to the the second of T
    FTゲート(F2)と、 走査方向の第i+1番目の表示ライン上の奇数番目の各画素電極(1(i+1,k))において、制御端子を第x+2番目の走査ライン(8−x+2)に、一方の端子を該画素電極(1(i+1,k))に、他方の端子をデータライン(6−j)に接続した第3のTFTゲート(F3)と、 走査方向の第i+1番目の表示ライン上の偶数番目の各画素電極(1(i+1,k+1))において、制御端子を第x+1番目の走査ライン(8−x+1)に、一方の端子を該画素電極(1(i+1,k))に接続した第4 And FT gate (F2), to the (i + 1) -th display odd-numbered pixel electrodes on the line in the scanning direction (1 (i + 1, k)) at the control terminal the x + 2 th scan line (8-x + 2), to one terminal pixel electrode (1 (i + 1, k)), the third TFT gate and (F3), (i + 1) th display line in the scanning direction of connecting the other terminal on the data line (6-j) in even-numbered pixel electrodes of the upper (1 (i + 1, k + 1)), a control terminal to the x + 1 th scan line (8-x + 1), to one terminal of the pixel electrode (1 (i + 1, k)) Chapter 4 connected
    のTFTゲート(F4)とを有することを特徴とするアクティブマトリクス型液晶表示装置。 Active matrix liquid crystal display device characterized by having a the TFT gate (F4).
  32. 【請求項32】 画素電極をM×2Nまたは2N+1 32. The pixel electrode M × 2N or 2N + 1
    (M,Nは任意の正整数)のマトリクス上に配置して成るアクティブマトリクス型液晶表示装置であって、 3Nまたは3N+2本の走査ライン(8−1〜8−3N (M, N is an arbitrary positive integer) and an active matrix type liquid crystal display device comprising arranged in a matrix of, 3N or 3N + 2 scan lines (8-1~8-3N
    または3N+2)と、M/2本のデータライン(6−1 Or 3N + 2) and, M / 2 data lines (6-1
    〜6−M/2)とを有し、 走査方向の第i番目(i=1〜2Nまたは2N+1の奇数)の表示ライン上の奇数番目の各画素電極(1(i, To 6-M / 2) and has a i-th scanning direction (i = 1 to 2N or 2N + 1 odd) odd-numbered pixel electrodes on the display line of (1 (i,
    k);k=1〜Mの奇数)において、制御端子を第x番目の走査ライン(8−x;xは3i/2以下の最大の整数)に一方の端子を該画素電極(1(i,k))に、他方の端子をデータライン(6−j;jはk/2+1以下の最大の整数)に接続した第1のTFTゲート(F1) k); k = the odd number) of 1 to M, the control terminal x-th scan line (8-x; x is 3i / 2 the largest integer less than or equal to) the pixel electrodes one terminal (1 (i , k) in), the other terminal data line (6-j; j is first TFT gate connected to the k / 2 + 1 is equal to or less than a maximum integer) (F1)
    と、 走査方向の第i番目の表示ライン上の偶数番目の各画素電極(1(i,k+1))において、制御端子を第x+ When, in the i-th display even-numbered pixel electrodes on the line in the scanning direction (1 (i, k + 1)), a control terminal first x +
    1番目の走査ライン(8−x+1)に、一方の端子を該画素電極(1(i,k+1))に、他方の端子を前記奇数番目の画素電極(1(i,k))に接続した第2のT To the first scanning line (8-x + 1), it was connected to one terminal to the pixel electrode (1 (i, k + 1)), the other terminal the odd-numbered pixel electrodes (1 (i, k)) to the the second of T
    FTゲート(F2)と、 走査方向の第i+1番目の表示ライン上の奇数番目の各画素電極(1(i+1,k))において、制御端子を第x+1番目の走査ライン(8−x+1)に、一方の端子を該画素電極(1(i+1,k))に、他方の端子をデータライン(6−j)に接続した第3のTFTゲート(F3)と、 走査方向の第i+1番目の表示ライン上の偶数番目の各画素電極(1(i+1,k))において、制御端子を第x+2番目の走査ライン(8−x+2)に、一方の端子を該画素電極(1(i+1,k))に接続した第4のT And FT gate (F2), to the (i + 1) -th display odd-numbered pixel electrodes on the line in the scanning direction (1 (i + 1, k)) at the control terminal the x + 1 th scan line (8-x + 1), to one terminal pixel electrode (1 (i + 1, k)), the third TFT gate and (F3), (i + 1) th display line in the scanning direction of connecting the other terminal on the data line (6-j) in even-numbered pixel electrodes of the upper (1 (i + 1, k)), a control terminal to the x + 2 th scan line (8-x + 2), to one terminal of the pixel electrode (1 (i + 1, k)) fourth of T connected
    FTゲート(F4)とを有することを特徴とするアクティブマトリクス型液晶表示装置。 Active matrix liquid crystal display device characterized by having a FT gate (F4).
  33. 【請求項33】 前記第1、第2、第3及びまたは第4 33. The first, second, third and or fourth
    のTFTゲート(F1、F2、F3、及びまたはF4) The TFT gate (F1, F2, F3, and or F4)
    は、複数個のTFTゲートを並列接続して構成されることを特徴とする請求項29、30、31、または32に記載のアクティブマトリクス型液晶表示装置。 An active matrix liquid crystal display device according to claim 29, 30, 31 or 32, characterized in that it is constituted by parallel connecting a plurality of the TFT gate.
  34. 【請求項34】 前記画素電極(1(i,j);i=1 34. The pixel electrode (1 (i, j); i = 1
    〜2Nまたは2N+1,j=1〜M)は、赤画素電極(R)、緑画素電極(G)、或いは青画素電極(B)であって、横方向に赤画素電極(R)、緑画素電極(G)、及び青画素電極(B)を順に配列して1カラー画素を構成し、カラー表示することを特徴とする請求項29、30、31、32、または33に記載のアクティブマトリクス型液晶表示装置。 ~2N or 2N + 1, j = 1~M) the red pixel electrode (R), a green pixel electrode (G), or blue pixel electrode (B), transverse to red pixel electrode (R), green pixel electrode (G), and blue pixel electrodes (B) constitutes a first color pixel are arranged in order, an active matrix type according to claim 29, 30, 31, 32 or 33, characterized in that the color display The liquid crystal display device.
  35. 【請求項35】 請求項29、30、31、32、3 35. A claim 29,30,31,32,3
    3、または34に記載のアクティブマトリクス型液晶表示装置を駆動するアクティブマトリクス型液晶表示装置の駆動回路であって、 前記走査ライン(8−1〜8−3Nまたは2N+2)を駆動する走査電極ドライバ(4)と、前記データライン(6−1〜6−M/2またはM/2+1)を駆動するデータ電極ドライバ(2)と、 前記第x番目(表示ラインを第1番目とし、xは3i/ 3 or a driving circuit of an active matrix type liquid crystal display device for driving an active matrix type liquid crystal display device according to 34, wherein the scanning line (8-1~8-3N or 2N + 2) for driving the scanning electrode driver, ( and 4), and the data lines (6-1 to 6-M / 2 or M / 2 + 1) for driving the data electrode driver (2), the x-th (display line and the first, x is 3i /
    2以下の最大の整数)の走査ライン(8−i)及び第x 2 is equal to or less than a maximum integer) scan line (8-i) and the x
    +1番目の走査ライン(8−x+1)の双方が同時に選択された第i番目の表示ライン上の画素電極(1(i, +1 th scan line (8-x + 1) the i-th display pixel electrodes on the line both are selected simultaneously (1 (i,
    j);j=1〜M)に表示データを印加するよう前記データ電極ドライバ(2)を制御する制御手段(16)とを有することを特徴とするアクティブマトリクス型液晶表示装置の駆動回路。 j); j = 1 to M) to the drive circuit of an active matrix type liquid crystal display apparatus characterized by a control means for controlling said data electrode driver (2) to apply (16) to display data.
JP6414892A 1992-03-19 1992-03-19 Active matrix liquid crystal display and a driving circuit Expired - Lifetime JP3091300B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6414892A JP3091300B2 (en) 1992-03-19 1992-03-19 Active matrix liquid crystal display and a driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6414892A JP3091300B2 (en) 1992-03-19 1992-03-19 Active matrix liquid crystal display and a driving circuit

Publications (2)

Publication Number Publication Date
JPH05265045A true JPH05265045A (en) 1993-10-15
JP3091300B2 JP3091300B2 (en) 2000-09-25

Family

ID=13249709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6414892A Expired - Lifetime JP3091300B2 (en) 1992-03-19 1992-03-19 Active matrix liquid crystal display and a driving circuit

Country Status (1)

Country Link
JP (1) JP3091300B2 (en)

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028577A (en) * 1997-01-24 2000-02-22 Nec Corporation Active-matrix type liquid-crystal display
US6075505A (en) * 1996-08-30 2000-06-13 Nec Corporation Active matrix liquid crystal display
US6075507A (en) * 1996-12-09 2000-06-13 Nec Corporation Active-matrix display system with less signal line drive circuits
EP1058233A2 (en) * 1999-06-04 2000-12-06 Oh-Kyong Kwon Liquid crystal display
JP2002082651A (en) * 2000-06-22 2002-03-22 Semiconductor Energy Lab Co Ltd Display device
US6552758B1 (en) 1996-04-16 2003-04-22 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
WO2003060868A1 (en) * 2002-01-17 2003-07-24 International Business Machines Corporation Display device, scanning line driver circuit
JP2004334216A (en) * 2003-05-06 2004-11-25 Samsung Electronics Co Ltd Display device
JP2005018066A (en) * 2003-06-23 2005-01-20 Samsung Electronics Co Ltd Liquid crystal display device and its driving method
US6859195B2 (en) 2000-12-14 2005-02-22 International Business Machines Corporation Display device driven with dual transistors
US6933910B2 (en) 2000-12-07 2005-08-23 International Business Machines Corporation Image display device and method thereof
US6933914B2 (en) 2001-07-24 2005-08-23 International Business Machines Corporation Image display apparatus
JP2005321658A (en) * 2004-05-10 2005-11-17 Ibm Japan Ltd Method for inspecting circuit, method for manufacturing liquid crystal display device, and device for inspecting circuit
US7034904B2 (en) 2002-04-30 2006-04-25 International Business Machines Corporation Liquid crystal display
US7173600B2 (en) 2003-10-15 2007-02-06 International Business Machines Corporation Image display device, pixel drive method, and scan line drive circuit
JP2008052244A (en) * 2006-08-22 2008-03-06 Au Optronics Corp Display method for improving image quality and device used therefor
JP2008225472A (en) * 2007-03-14 2008-09-25 Chi Mei Electronics Corp Transflective liquid crystal display panel and liquid crystal display panel module
JP2008241829A (en) * 2007-03-26 2008-10-09 Hitachi Displays Ltd Display device
JP2009058595A (en) * 2007-08-30 2009-03-19 Casio Comput Co Ltd Active matrix display device
JP2009128401A (en) * 2007-11-20 2009-06-11 Sony Corp Liquid crystal display device and projection type liquid crystal display apparatus
JP2009288666A (en) * 2008-05-30 2009-12-10 Casio Comput Co Ltd Display device
US7633472B2 (en) 2002-09-23 2009-12-15 Chi Mei Optoelectronics Corporation Active matrix display devices
JP2010019914A (en) * 2008-07-08 2010-01-28 Casio Comput Co Ltd Display device and display driving method
JP2010054528A (en) * 2008-08-26 2010-03-11 Casio Comput Co Ltd Display device
JP2010061135A (en) * 2008-09-04 2010-03-18 Au Optronics Corp Lcd panel and method for driving liquid crystal display
JP2010072198A (en) * 2008-09-17 2010-04-02 Casio Computer Co Ltd Display device and drive method for the display device
JP2010096793A (en) * 2008-10-14 2010-04-30 Casio Computer Co Ltd Liquid crystal display device
JP2010224555A (en) * 2010-05-07 2010-10-07 Au Optronics Corp Image display device
JP2010224564A (en) * 2010-05-20 2010-10-07 Casio Computer Co Ltd Display device
JP2010237685A (en) * 2010-05-20 2010-10-21 Casio Computer Co Ltd Display device
JP2010244060A (en) * 2010-05-25 2010-10-28 Casio Computer Co Ltd Display device
JP2010250332A (en) * 2010-05-25 2010-11-04 Casio Computer Co Ltd Display device
US7907131B2 (en) 2006-03-09 2011-03-15 Au Optronics Corp. Low color-shift liquid crystal display and driving method therefor
KR101032948B1 (en) * 2004-04-19 2011-05-09 삼성전자주식회사 Liquid crystal display and driving method thereof
WO2011089851A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US8115714B2 (en) 2007-06-06 2012-02-14 Sharp Kabushiki Kaisha Display device and method of driving the same
US8159435B2 (en) 2006-09-29 2012-04-17 Casio Computer Co., Ltd. Active matrix type display device which compensates for an electrical potential variation caused by inter-pixel parasitic capacitance between two adjacent pixels connected to different signal lines
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
KR101158899B1 (en) * 2005-08-22 2012-06-25 삼성전자주식회사 Liquid crystal display device, and method for driving thereof
US8310471B2 (en) 2008-07-08 2012-11-13 Casio Computer Co., Ltd. Display apparatus and method for driving the same
US8330700B2 (en) 2007-03-29 2012-12-11 Casio Computer Co., Ltd. Driving circuit and driving method of active matrix display device, and active matrix display device
KR101232154B1 (en) * 2006-05-15 2013-02-12 엘지디스플레이 주식회사 A liquid crystal display device
KR101307950B1 (en) * 2006-11-30 2013-09-12 엘지디스플레이 주식회사 Liquid crystal display and driving method thereof
US8643638B2 (en) 2009-01-07 2014-02-04 Samsung Electronics Co., Ltd. Multiple mode driving circuit and display device including the same
US8754878B2 (en) 2010-02-01 2014-06-17 Samsung Display Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
JP2014197202A (en) * 2014-05-07 2014-10-16 株式会社半導体エネルギー研究所 Liquid crystal display device
CN104299555A (en) * 2014-07-21 2015-01-21 友达光电股份有限公司 Planar display panel
US9117703B2 (en) 2010-09-24 2015-08-25 Japan Display Inc. Liquid crystal display device
US9196635B2 (en) 2012-05-24 2015-11-24 Sharp Kabushiki Kaisha Circuit board and display device
US9341908B2 (en) 2007-05-17 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN108538236A (en) * 2018-04-25 2018-09-14 京东方科技集团股份有限公司 Array substrate and its driving method, display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654834B1 (en) 2009-11-05 2016-09-07 삼성디스플레이 주식회사 Thin film transistor display panel and method of manufacturing the same

Cited By (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552758B1 (en) 1996-04-16 2003-04-22 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
US6075505A (en) * 1996-08-30 2000-06-13 Nec Corporation Active matrix liquid crystal display
US6075507A (en) * 1996-12-09 2000-06-13 Nec Corporation Active-matrix display system with less signal line drive circuits
US6028577A (en) * 1997-01-24 2000-02-22 Nec Corporation Active-matrix type liquid-crystal display
EP1058233A2 (en) * 1999-06-04 2000-12-06 Oh-Kyong Kwon Liquid crystal display
EP1058233A3 (en) * 1999-06-04 2001-04-18 Oh-Kyong Kwon Liquid crystal display
EP1058232B1 (en) * 1999-06-04 2011-11-02 Samsung Electronics Co., Ltd. Liquid crystal display
JP2002082651A (en) * 2000-06-22 2002-03-22 Semiconductor Energy Lab Co Ltd Display device
US6933910B2 (en) 2000-12-07 2005-08-23 International Business Machines Corporation Image display device and method thereof
US6859195B2 (en) 2000-12-14 2005-02-22 International Business Machines Corporation Display device driven with dual transistors
US6933914B2 (en) 2001-07-24 2005-08-23 International Business Machines Corporation Image display apparatus
WO2003060868A1 (en) * 2002-01-17 2003-07-24 International Business Machines Corporation Display device, scanning line driver circuit
CN100399400C (en) * 2002-01-17 2008-07-02 联想(新加坡)私人有限公司 Display device and scan line driver circuit
KR100757766B1 (en) * 2002-01-17 2007-09-12 레노보 (싱가포르) 피티이. 엘티디. Display device, scanning line driver circuit
US7034904B2 (en) 2002-04-30 2006-04-25 International Business Machines Corporation Liquid crystal display
US7633472B2 (en) 2002-09-23 2009-12-15 Chi Mei Optoelectronics Corporation Active matrix display devices
JP2004334216A (en) * 2003-05-06 2004-11-25 Samsung Electronics Co Ltd Display device
JP4630570B2 (en) * 2003-05-06 2011-02-09 三星電子株式会社Samsung Electronics Co.,Ltd. Display device
JP2005018066A (en) * 2003-06-23 2005-01-20 Samsung Electronics Co Ltd Liquid crystal display device and its driving method
US8274460B2 (en) 2003-06-23 2012-09-25 Samsung Electronics Co., Ltd. Display driving device and method and liquid crystal display apparatus having the same
US7173600B2 (en) 2003-10-15 2007-02-06 International Business Machines Corporation Image display device, pixel drive method, and scan line drive circuit
KR101032948B1 (en) * 2004-04-19 2011-05-09 삼성전자주식회사 Liquid crystal display and driving method thereof
JP2005321658A (en) * 2004-05-10 2005-11-17 Ibm Japan Ltd Method for inspecting circuit, method for manufacturing liquid crystal display device, and device for inspecting circuit
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
KR101158899B1 (en) * 2005-08-22 2012-06-25 삼성전자주식회사 Liquid crystal display device, and method for driving thereof
US7907131B2 (en) 2006-03-09 2011-03-15 Au Optronics Corp. Low color-shift liquid crystal display and driving method therefor
KR101232154B1 (en) * 2006-05-15 2013-02-12 엘지디스플레이 주식회사 A liquid crystal display device
JP2008052244A (en) * 2006-08-22 2008-03-06 Au Optronics Corp Display method for improving image quality and device used therefor
US8159435B2 (en) 2006-09-29 2012-04-17 Casio Computer Co., Ltd. Active matrix type display device which compensates for an electrical potential variation caused by inter-pixel parasitic capacitance between two adjacent pixels connected to different signal lines
KR101307950B1 (en) * 2006-11-30 2013-09-12 엘지디스플레이 주식회사 Liquid crystal display and driving method thereof
JP2008225472A (en) * 2007-03-14 2008-09-25 Chi Mei Electronics Corp Transflective liquid crystal display panel and liquid crystal display panel module
US8654069B2 (en) 2007-03-26 2014-02-18 Hitachi Displays, Ltd. Display device
JP2008241829A (en) * 2007-03-26 2008-10-09 Hitachi Displays Ltd Display device
US8330700B2 (en) 2007-03-29 2012-12-11 Casio Computer Co., Ltd. Driving circuit and driving method of active matrix display device, and active matrix display device
US10281788B2 (en) 2007-05-17 2019-05-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9341908B2 (en) 2007-05-17 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8115714B2 (en) 2007-06-06 2012-02-14 Sharp Kabushiki Kaisha Display device and method of driving the same
JP2009058595A (en) * 2007-08-30 2009-03-19 Casio Comput Co Ltd Active matrix display device
JP4548475B2 (en) * 2007-11-20 2010-09-22 ソニー株式会社 Liquid crystal display element and projection type liquid crystal display device
US8004634B2 (en) 2007-11-20 2011-08-23 Sony Corporation Liquid crystal display device and projection type liquid crystal display apparatus
JP2009128401A (en) * 2007-11-20 2009-06-11 Sony Corp Liquid crystal display device and projection type liquid crystal display apparatus
KR101040790B1 (en) * 2008-05-30 2011-06-13 가시오게산키 가부시키가이샤 Display apparatus
TWI423231B (en) * 2008-05-30 2014-01-11 Casio Computer Co Ltd Display device
JP2009288666A (en) * 2008-05-30 2009-12-10 Casio Comput Co Ltd Display device
US8310471B2 (en) 2008-07-08 2012-11-13 Casio Computer Co., Ltd. Display apparatus and method for driving the same
JP2010019914A (en) * 2008-07-08 2010-01-28 Casio Comput Co Ltd Display device and display driving method
JP4596058B2 (en) * 2008-08-26 2010-12-08 カシオ計算機株式会社 Display device
JP2010054528A (en) * 2008-08-26 2010-03-11 Casio Comput Co Ltd Display device
JP2010061135A (en) * 2008-09-04 2010-03-18 Au Optronics Corp Lcd panel and method for driving liquid crystal display
JP2010072198A (en) * 2008-09-17 2010-04-02 Casio Computer Co Ltd Display device and drive method for the display device
JP2010096793A (en) * 2008-10-14 2010-04-30 Casio Computer Co Ltd Liquid crystal display device
US8643638B2 (en) 2009-01-07 2014-02-04 Samsung Electronics Co., Ltd. Multiple mode driving circuit and display device including the same
WO2011089851A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US8767021B2 (en) 2010-01-20 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US8754878B2 (en) 2010-02-01 2014-06-17 Samsung Display Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
JP2010224555A (en) * 2010-05-07 2010-10-07 Au Optronics Corp Image display device
JP2010237685A (en) * 2010-05-20 2010-10-21 Casio Computer Co Ltd Display device
JP2010224564A (en) * 2010-05-20 2010-10-07 Casio Computer Co Ltd Display device
JP2010250332A (en) * 2010-05-25 2010-11-04 Casio Computer Co Ltd Display device
JP2010244060A (en) * 2010-05-25 2010-10-28 Casio Computer Co Ltd Display device
US9117703B2 (en) 2010-09-24 2015-08-25 Japan Display Inc. Liquid crystal display device
US9196635B2 (en) 2012-05-24 2015-11-24 Sharp Kabushiki Kaisha Circuit board and display device
JP2014197202A (en) * 2014-05-07 2014-10-16 株式会社半導体エネルギー研究所 Liquid crystal display device
CN104299555A (en) * 2014-07-21 2015-01-21 友达光电股份有限公司 Planar display panel
CN108538236A (en) * 2018-04-25 2018-09-14 京东方科技集团股份有限公司 Array substrate and its driving method, display device
WO2019206181A1 (en) * 2018-04-25 2019-10-31 京东方科技集团股份有限公司 Array substrate and driving method therefor, and display device

Also Published As

Publication number Publication date
JP3091300B2 (en) 2000-09-25

Similar Documents

Publication Publication Date Title
KR100291770B1 (en) Liquid crystal display
JP3262908B2 (en) Lcd display and the number of its suppression data drive line
KR100242443B1 (en) Liquid crystal panel for dot inversion driving and liquid crystal display device using the same
KR100642558B1 (en) Display device and method for driving the same
KR100965571B1 (en) Liquid Crystal Display Device and Method of Driving The Same
JP3084293B2 (en) lcd driver ic with pixel inversion operation
US7215332B2 (en) Display device employing time-division-multiplexed driving of driver circuits
US6933910B2 (en) Image display device and method thereof
KR940001117B1 (en) Liquid crystal display method and the system which is able to display multi-level tone
US6323871B1 (en) Display device and its driving method
JP4232227B2 (en) Display device
US6424328B1 (en) Liquid-crystal display apparatus
US7724269B2 (en) Device for driving a display apparatus
KR100378885B1 (en) A semiconductor display device
US5172108A (en) Multilevel image display method and system
KR20080084081A (en) Liquid crystal display apparatus
KR100527156B1 (en) Liquid crystal display device
JP4124582B2 (en) display
EP2237257A1 (en) Liquid crystal display, liquid crystal display driving method, and television receiver
KR100272873B1 (en) Active-matrix display system with less signal line drive circuits
KR940005241B1 (en) Liquid crystal display device and driving method thereof
US7362299B2 (en) Liquid crystal display device, driving circuit for the same and driving method for the same
KR100248838B1 (en) Driving circuit for liquid crystal display device, liquid crystal display device,and driving method liquid crystal display device
JP5214601B2 (en) Liquid crystal display device, driving method of liquid crystal display device, and television receiver
JP3092537B2 (en) The liquid crystal display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000711

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070721

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 12