JPH05252207A - Data transfer system - Google Patents

Data transfer system

Info

Publication number
JPH05252207A
JPH05252207A JP4084518A JP8451892A JPH05252207A JP H05252207 A JPH05252207 A JP H05252207A JP 4084518 A JP4084518 A JP 4084518A JP 8451892 A JP8451892 A JP 8451892A JP H05252207 A JPH05252207 A JP H05252207A
Authority
JP
Japan
Prior art keywords
data
transmission
transfer
interruption
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4084518A
Other languages
Japanese (ja)
Inventor
Takahiro Ito
隆弘 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4084518A priority Critical patent/JPH05252207A/en
Publication of JPH05252207A publication Critical patent/JPH05252207A/en
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To allow a receiver side to identify an intended interruption of a sender side from a usual momentary error when the sender side desires intentionally the interruption of transmission during packet transfer. CONSTITUTION:An information flag (field 20) able to recognize an attribute of data is added to the data for each parallel/serial conversion unit per one time and the receiver side distinguishes valid data and interruption information depending on the information flag. Thus, the intentional interruption is surely sent from the sender side to the receiver side.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、意識的にパケット方
式のシリアルデータ伝送システムに関し、特にパケット
転送の途中で送信側が転送を意識的に中止する場合のデ
ータ転送方式に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a packet-type serial data transmission system, and more particularly to a data transfer system in the case where a transmission side intentionally cancels transfer during packet transfer.

【0002】[0002]

【従来の技術】図4は、例えば、特開平2−39902
号公報に示された、従来のデータ転送方式におけるパケ
ットデータ転送時の中断処理を示すシステム構成の一例
である。図4において、1はデータ処理回路、2は誤り
検出符号発生回路、3は排他的論理和ゲート(EO
R)、4は選択回路、5は終了符号発生回路、6,7は
伝送路インターフェース、8は誤り検出回路、9は終了
符号検出回路、10は回線、11は端末である。図3は
従来例におけるデータフォーマットの一例を示す図であ
る。図4において、40はデータを送信するフィール
ド、41は終了符号を送信するフィールド、42は誤り
検出符号を送信するフィールドである。図3(a)に示
しているのが通常のパケット転送時のフォーマットであ
る。もしパケット転送途中で送信を中断する場合、従来
例では図3(b)のように、フィールド41に終了符号
EDを入れて送信し、その後にフィールド42に誤り検
出符号CHKを反転させた符号(CHK*)を入れて送
信する。
2. Description of the Related Art FIG. 4 shows, for example, JP-A-2-39902.
2 is an example of a system configuration showing interruption processing at the time of packet data transfer in the conventional data transfer method disclosed in Japanese Patent Publication No. In FIG. 4, 1 is a data processing circuit, 2 is an error detection code generation circuit, 3 is an exclusive OR gate (EO).
R), 4 is a selection circuit, 5 is an end code generation circuit, 6 and 7 are transmission line interfaces, 8 is an error detection circuit, 9 is an end code detection circuit, 10 is a line, and 11 is a terminal. FIG. 3 is a diagram showing an example of a data format in the conventional example. In FIG. 4, 40 is a field for transmitting data, 41 is a field for transmitting an end code, and 42 is a field for transmitting an error detection code. FIG. 3A shows a format for normal packet transfer. If the transmission is interrupted during the packet transfer, in the conventional example, as shown in FIG. 3B, the end code ED is put in the field 41 for transmission, and then the error detection code CHK is inverted in the field 42 ( Insert CHK *) and send.

【0003】次に、従来のデータ転送方式の動作につい
て説明する。データ処理回路1は回線10を介して図示
しない上位システムから送られてきたデータを受信す
る。このデータは選択回路4及びインターフェース6を
介して端末11に出力される。選択回路4は誤り検出符
号発生回路2に与えられたそのデータに対応した誤り検
出符号を発生する。データ処理回路1はその記データを
選択回路4を介して送出し、終了信号を終了符号発生回
路5と誤り検出符号発生回路2に出力する。このとき、
データ処理回路1は、終了信号に応答して、終了符号及
び誤り検出符号を選択回路4に出力するとともに選択切
替信号も選択回路4に出力する。ここで、何らかの要因
によって、データ処理回路1にデータ送信を中止する必
要が発生すると、データ処理回路1はただちに誤り検出
符号発生回路2と終了符号発生回路5に送信中止信号を
出力する。これと共に、送信中止信号tを”1”とし、
排他的論理和(E0R)ゲート3を介して、誤り検出符
号CHKを反転し、中止された送信データ(フィールド
40)の後に、終了符号ED(フィールド41)及び反
転誤り符号CHK*(フィールド42)を出力する。端
末11では終了符号ED及び反転誤り符号CHK*を検
出することによりデータ処理回路1の異常を検出する。
一方、端末11の受信信号は、受信インターフェース回
路7を介してデータ処理回路1に入力されるとともに、
誤り検出回路8に入力され、また、同時に伝送路インタ
ーフェース回路7からの信号は終了符号検出回路9にも
入力され、終了符号EDの検出が行われる。
Next, the operation of the conventional data transfer method will be described. The data processing circuit 1 receives the data sent from a host system (not shown) via the line 10. This data is output to the terminal 11 via the selection circuit 4 and the interface 6. The selection circuit 4 generates an error detection code corresponding to the data given to the error detection code generation circuit 2. The data processing circuit 1 sends out the data via the selection circuit 4 and outputs an end signal to the end code generation circuit 5 and the error detection code generation circuit 2. At this time,
In response to the end signal, the data processing circuit 1 outputs the end code and the error detection code to the selection circuit 4 and also outputs the selection switching signal to the selection circuit 4. Here, when it becomes necessary to stop data transmission to the data processing circuit 1 due to some factor, the data processing circuit 1 immediately outputs a transmission stop signal to the error detection code generation circuit 2 and the termination code generation circuit 5. At the same time, the transmission stop signal t is set to "1",
The error detection code CHK is inverted via the exclusive OR (E0R) gate 3, and after the aborted transmission data (field 40), the end code ED (field 41) and the inverted error code CHK * (field 42). Is output. The terminal 11 detects an abnormality in the data processing circuit 1 by detecting the end code ED and the inversion error code CHK *.
On the other hand, the reception signal of the terminal 11 is input to the data processing circuit 1 via the reception interface circuit 7, and
The signal from the transmission line interface circuit 7 is also input to the error detection circuit 8 and also to the end code detection circuit 9, and the end code ED is detected.

【0004】[0004]

【発明が解決しようとする課題】以上のように、従来の
データ転送方式は、転送データの送出完了前にデータの
中断を即時に行いたい場合、既に送出したデータ(フィ
ールド40)に続いて、送信終了符号ED(フィールド
41)を送るとともに、誤り検出符号CHK(フィール
ド41)を反転してCHK*として出力している。一
方、受信側では、その誤り検出符号が異常であることか
ら、受信側では今回発生したエラーが送信側が意識的に
中断したものなのか、本来のチェック機能である伝送路
上での瞬時エラーが発生したのか切り分けることが不可
能であるという問題がある。また、送信終了符号EDと
誤り検出符号CHKの反転、送出という手順をデータ処
理回路1が行わなければならないため、処理回路構成が
複雑になるという問題もある。
As described above, according to the conventional data transfer method, when it is desired to immediately interrupt the data before the completion of the transmission of the transfer data, the data already transmitted (field 40) is The transmission end code ED (field 41) is sent, and the error detection code CHK (field 41) is inverted and output as CHK *. On the other hand, on the receiving side, the error detection code is abnormal.Therefore, on the receiving side, an instantaneous error on the transmission line, which is the original check function, may have occurred whether the error that occurred this time was intentionally interrupted by the transmitting side. There is a problem that it is impossible to separate it. Further, since the data processing circuit 1 has to perform the procedure of inverting and transmitting the transmission end code ED and the error detection code CHK, there is a problem that the processing circuit configuration becomes complicated.

【0005】この発明は上記のような問題点を解消する
ためになされたもので、従来の長所でもある送信側が送
信中断したい場合に即時に受信側に異常を知らせること
ができるとともに、送信側の意識的なデータ転送中断と
伝送路上の瞬時エラーを明確に区別でき、また、送信中
断の伝達手段を単純化して、装置としても簡単で安価に
できるデータ伝送方式を提供することを目的としてい
る。
The present invention has been made in order to solve the above problems, and when the transmitting side, which is also an advantage of the prior art, wants to interrupt the transmission, it can immediately notify the receiving side of the abnormality, and the transmitting side can It is an object of the present invention to provide a data transmission method that can clearly distinguish between intentional data transfer interruption and instantaneous error on the transmission path, and also that simplifies transmission means of transmission interruption and is simple and inexpensive as an apparatus.

【0006】[0006]

【課題を解決するための手段】この発明に係るデータ伝
送方式は、図1で示すように、1回のパラレル/シリア
ル変換単位のデータ列を1転送ごとに、パケット方式で
シリアル転送し、送信側が伝送エラー等で送信中断する
場合に受信側にこの中断を伝えるようにしたデータ転送
方式において、上記1転送単位のデータ列のそれぞれに
ビット情報フラグ(フィールド20)を付加し、送信側
が中断する場合に当該ビット情報フラグを中断情報とし
て設定して受信側に伝えることを特徴とするデータ転送
方式。
A data transmission system according to the present invention, as shown in FIG. 1, serially transfers a data string of one parallel / serial conversion unit for each transfer by a packet system and transmits the data. In the data transfer method in which when the transmission side interrupts transmission due to a transmission error or the like, in the data transfer system in which the interruption is transmitted to the reception side, a bit information flag (field 20) is added to each data string of one transfer unit, and the transmission side interrupts. In this case, a data transfer method characterized in that the bit information flag is set as interruption information and transmitted to the receiving side.

【0007】[0007]

【作用】この発明によるデータ伝送方式は、1データ転
送単位毎にそのデータの情報種別を区別するビット情報
フラグを持ち、受信側では上記情報フラグを認識するこ
とによって正常データ転送と異常データ転送を簡単に区
別できるようにするものである。
The data transmission method according to the present invention has a bit information flag for distinguishing the information type of the data for each data transfer unit, and the receiving side recognizes the normal data transfer and the abnormal data transfer by recognizing the information flag. It makes it easy to distinguish.

【0008】[0008]

【実施例】以下、この発明の一実施例を図について説明
する。図1はこの発明の一実施例によるデータ転送方式
のパケットデータのフォーマットを示す図である。図1
において、20はビット情報フラグとしての情報フラグ
が入力されるフィールド、21は選択回路出力データの
フィールドであり、1回のパラレル/シリアル変換単位
を1転送単位としている。また、この実施例では1転送
単位につき2ビットの情報(00〜11)フラグを付加
している。フィールド20の情報フラグにより、各転送
単位は「00」のアイドル情報、「01」の有効デー
タ、「10」の誤り検出符号、「11」の転送中断の4
種類に分類される。図2は図1のデータフォーマットを
用いるデータ送受信部のシステム構成のブロック図であ
り、図1において、1はデータ処理回路、2は誤り検出
符号発生回路、4は選択回路、5は情報フラグ発生回
路、6,7は伝送路インターフェース、8は誤り検出回
路、9は情報フラグ認識回路、10は回線、11は端末
である。なお、従来例(図4)と同じ部分には同符号を
付し、以下の説明を省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a format of packet data of a data transfer system according to an embodiment of the present invention. Figure 1
In the figure, 20 is a field to which an information flag as a bit information flag is input, and 21 is a field of the selection circuit output data, and one parallel / serial conversion unit is one transfer unit. In this embodiment, a 2-bit information (00-11) flag is added to each transfer unit. According to the information flag of the field 20, each transfer unit has four pieces of idle information of "00", valid data of "01", error detection code of "10", and transfer interruption of "11".
Classified into types. 2 is a block diagram of a system configuration of a data transmission / reception unit using the data format of FIG. 1. In FIG. 1, 1 is a data processing circuit, 2 is an error detection code generation circuit, 4 is a selection circuit, and 5 is an information flag generation. Circuits, 6 and 7 are transmission line interfaces, 8 is an error detection circuit, 9 is an information flag recognition circuit, 10 is a line, and 11 is a terminal. The same parts as those in the conventional example (FIG. 4) are designated by the same reference numerals, and the following description will be omitted.

【0009】次に、この実施例の動作について説明す
る。まず、データ処理回路1は回線10を介して、図示
しない上位システムから送られてきたデータを受信す
る。データ処理回路1は、伝送路インターフェースに送
出するデータがない間は、情報フラグ発生回路5に対し
てアイドル情報「00」を指定している。また、このデ
ータ処理回路1により上位システムからのデータを送信
する場合は、データを選択回路4、伝送路インターフェ
ース6,7、端末11を経由して回線10に出力し、こ
れと同時に、誤り検出符号発生回路2にデータを入力す
る。また、このデータの送信と同期して情報フラグ発生
回路5から有効データ「01」を送出し、選択回路4か
らの出力データ付加して1転送単位のパケットデータを
生成する。この1転送単位のパケットデータの送信完了
後、データ処理回路1は選択回路4を切り換えて、誤り
検出符号発生回路2の情報データを送出すると同時に、
この情報データの情報フラグ(フィールド20)として
誤り検出符号「10」を付加する。一方、受信側の情報
フラグ認識回路9では、常に送られてくる1転送単位毎
の情報種別をチェックしており、フィールド20の情報
フラグがアイドル情報「00」であれば受け捨てとし、
有効データ「01」であればパケットデータをデータ処
理回路1に入力する。また誤り検出符号「10」であれ
ば誤り検出回路8で既に受け取ったパケットデータの正
当性をチェックする。
Next, the operation of this embodiment will be described. First, the data processing circuit 1 receives, via the line 10, data sent from a host system (not shown). The data processing circuit 1 specifies the idle information “00” to the information flag generating circuit 5 while there is no data to be sent to the transmission line interface. When the data processing circuit 1 transmits data from the host system, the data is output to the line 10 via the selection circuit 4, the transmission line interfaces 6 and 7, and the terminal 11, and at the same time, error detection is performed. Data is input to the code generation circuit 2. Also, in synchronization with the transmission of this data, the effective data "01" is sent from the information flag generation circuit 5, and the output data from the selection circuit 4 is added to generate packet data of one transfer unit. After the completion of the transmission of the packet data of one transfer unit, the data processing circuit 1 switches the selection circuit 4 to send the information data of the error detection code generation circuit 2 and at the same time.
An error detection code "10" is added as an information flag (field 20) of this information data. On the other hand, the information flag recognition circuit 9 on the receiving side checks the information type of each transfer unit that is always sent, and if the information flag of the field 20 is idle information "00", it is discarded.
If the valid data is “01”, the packet data is input to the data processing circuit 1. If the error detection code is "10", the error detection circuit 8 checks the validity of the packet data already received.

【0010】もし、パケットデータ転送中に何等かの理
由で送信側がデータ転送を中断したい場合は、送信側の
データ処理回路1は、情報フラグ発生回路5に対し、転
送中断「11」の情報データを設定すればよい。一方、
受信側の情報フラグ認識回路9では情報フラグから転送
中断を認識し、送信側が意図的に送信終了したと判断
し、各々の上位システムで取り決めている中断処理を行
う。
If the transmitting side wants to interrupt the data transfer for some reason during the packet data transfer, the data processing circuit 1 on the transmitting side instructs the information flag generating circuit 5 to transfer the information data of the transfer interruption "11". Should be set. on the other hand,
The information flag recognition circuit 9 on the receiving side recognizes the interruption of the transfer from the information flag, judges that the transmitting side has intentionally completed the transmission, and carries out the interruption process arranged by each host system.

【0011】[0011]

【発明の効果】以上のように、この発明によれば、送信
側が受信側に対して伝送エラー等の異常以外で送信を中
断する場合に、その中断情報を伝えるビット情報フラグ
を設けたため、送信側の送信中断要求を受信側に即時
に、かつ従来とは違って瞬時エラーと区別をつけて認識
することができる効果がある。また、回路構成も簡単に
なるため、従来よりも安価でコンパクトなシステムを構
成することができる効果もある。
As described above, according to the present invention, when the transmitting side interrupts the transmission to the receiving side except for an abnormality such as a transmission error, the bit information flag for transmitting the interruption information is provided. There is an effect that the transmission interruption request from the side can be recognized immediately by the reception side, unlike the conventional case, by distinguishing from the instantaneous error. Further, since the circuit configuration is simple, there is also an effect that it is possible to configure a system that is cheaper and more compact than the conventional one.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例によるデータ転送方式のデ
ータフォーマットを示す図である。
FIG. 1 is a diagram showing a data format of a data transfer system according to an embodiment of the present invention.

【図2】図1のデータフォーマットを用いるデータ送受
信部のシステムの構成図である。
FIG. 2 is a configuration diagram of a system of a data transmitting / receiving unit using the data format of FIG.

【図3】従来例によるデータフォーマットを示す図であ
る。
FIG. 3 is a diagram showing a data format according to a conventional example.

【図4】図3のデータフォーマットを用いるデータ送受
信部のシステム構成図である。
FIG. 4 is a system configuration diagram of a data transmission / reception unit using the data format of FIG.

【符号の説明】[Explanation of symbols]

1 データ処理回路 2 誤り検出符号発生回路 4 選択回路 5 情報フラグ発生回路 8 誤り検出回路 9 情報フラグ認識回路 20 フィールド(情報フラグ) 1 data processing circuit 2 error detection code generation circuit 4 selection circuit 5 information flag generation circuit 8 error detection circuit 9 information flag recognition circuit 20 field (information flag)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 1回のパラレル/シリアル変換単位のデ
ータ列を1転送ごとに、パケット方式でシリアル転送
し、送信側が転送エラー等で送信中断する場合に受信側
にこの中断を伝えるようにしたデータ転送方式におい
て、上記1転送単位のデータ列のそれぞれにビット情報
フラグを付加し、送信側が中断する場合に、当該ビット
情報フラグを中断情報として設定して受信側に伝えるこ
とを特徴とするデータ転送方式。
1. A parallel / serial conversion unit data string is serially transferred by a packet method for each transfer, and when the transmission side interrupts the transmission due to a transfer error or the like, the interruption is notified to the receiving side. In the data transfer method, a bit information flag is added to each of the data strings of one transfer unit, and when the transmitting side suspends, the bit information flag is set as suspending information and transmitted to the receiving side. Transfer method.
JP4084518A 1992-03-06 1992-03-06 Data transfer system Pending JPH05252207A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4084518A JPH05252207A (en) 1992-03-06 1992-03-06 Data transfer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4084518A JPH05252207A (en) 1992-03-06 1992-03-06 Data transfer system

Publications (1)

Publication Number Publication Date
JPH05252207A true JPH05252207A (en) 1993-09-28

Family

ID=13832861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4084518A Pending JPH05252207A (en) 1992-03-06 1992-03-06 Data transfer system

Country Status (1)

Country Link
JP (1) JPH05252207A (en)

Similar Documents

Publication Publication Date Title
AU655303B2 (en) Method and apparatus for data collision detection in a multi-processor communication system
JP2648752B2 (en) Device that guarantees accurate decoding of data information
JPH05252207A (en) Data transfer system
JP2000324150A (en) Optical double loop management switch circuit
JPS63164554A (en) Automatic recognizing system for data speed
KR920000388B1 (en) Apparatus detecting collision between data transmission
JPS6276835A (en) Transmission control system
JPH10294772A (en) At command reception system
JP2929832B2 (en) Statistical packet multiplexing method
JP2004104410A (en) Differential transmission line apparatus
JP2640909B2 (en) Digital information transmission path abnormality detection method
JP2000259526A (en) Serial interface circuit
JPH06284121A (en) Synchronizing word detection system
JPH0863407A (en) Information transfer controller
JPH06164678A (en) Data transmitting system
JPH07200422A (en) Information processor
JP2000183864A (en) Data communication system
JPH02174328A (en) Line control processor
KR20020054388A (en) Apparatus and method for collision detection by using parity in common data bus
JPS6336638A (en) Communication control equipment for token ring
JPS6232743A (en) Packet exchange system
JPH06177941A (en) Home bus controller
JPH03108930A (en) Asynchronous communication system
JPS58188951A (en) Data transmission system
JPH0584095B2 (en)