JPH05235481A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device

Info

Publication number
JPH05235481A
JPH05235481A JP3483292A JP3483292A JPH05235481A JP H05235481 A JPH05235481 A JP H05235481A JP 3483292 A JP3483292 A JP 3483292A JP 3483292 A JP3483292 A JP 3483292A JP H05235481 A JPH05235481 A JP H05235481A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
mesa stripe
semiconductor
active layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3483292A
Other languages
Japanese (ja)
Inventor
Shinichi Matsumoto
Etsuo Noguchi
信一 松本
悦男 野口
Original Assignee
Nippon Telegr & Teleph Corp <Ntt>
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To enable a semiconductor laser to be operated stably for a long term with a high efficiency, by providing semiconductor spacer layers undoped with impurities at the corners of the skirts of a mesa stripe, each of which is formed out of a mesa stripe and a substrate or out of the mesa stripe and a first conduction type buffer layer.
CONSTITUTION: At comers 12 of the skirts of a mesa stripe 6, mass transports are induced by keeping the mesa stripe at a high temperature during a fixed time, and thereby, the side surfaces of an active layer 1 are covered with InP spacer layers 10. Then, using the vacuum vapor growth of an organic metal, Fe doped InP layers are buried in both the side parts of the mesa stripe 6 provided with the InP spacer layers 10, and thereby, current blocking layers 5 are formed. Finally, a p-type electrode 8 and an n-type electrode 9 are formed respectively, and by performing the division into individual laser chips, the semiconductor laser of a buried structure, which is provided with the active layer 1 having a uniform width, is created with a good reproducibility.
COPYRIGHT: (C)1993,JPO&Japio

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、光伝送用光源として重要な高抵抗層埋め込み構造の、半導体発光装置およびその製造方法に関するものである。 The present invention relates to important high-resistance layer buried structure as an optical transmission source, to a semiconductor light emitting device and a manufacturing method thereof.

【0002】 [0002]

【従来の技術】半絶縁性InP結晶を埋め込み層とする高抵抗層埋め込み構造半導体レーザは、素子容量が小さく高速変調が可能であることから、大容量光伝送用光源として重要視されている。 BACKGROUND ART High-resistance layer buried structure semiconductor laser according to the semi-insulating InP crystals buried layer, since the element capacity can be small high-speed modulation is important as a large capacity optical transmission source. 従来の高抵抗層埋め込み構造半導体レーザの断面図を図6に示す(佐々木達也ほか、 The cross-sectional view of an embedded conventional high-resistance layer structure semiconductor laser shown in FIG. 6 (Tatsuya Sasaki et al.,
ジャーナル・オブ・ライトウェイブ・テクノロジー、vo Journal of Light Wave Technology, vo
l. l. 8(1990)pp1343−1349)。 8 (1990) pp1343-1349). 上記素子では、活性層1を含むメサストライプの両わきを半絶縁性InP結晶を含む電流阻止層5によって埋め込んでいる。 In the above device, the: both sides of the mesa stripe including the active layer 1 is buried by the current blocking layer 5 comprising a semi-insulating InP crystal. 上記半絶縁性InP結晶はInPにFeをドーピングすることで得られるが、上記FeはInP系の半導体結晶中において比較的拡散しやすく、また、深い準位を形成し非発光再結合中心になる。 The semi-insulating InP crystal is obtained by doping with Fe in InP, but the Fe becomes relatively diffuse easily, also non-radiative recombination centers form a deep level in the semiconductor crystal of InP-based . このため、図6に示すようなFeをドーピングした半絶縁性InP結晶5が直接活性層1に接するような構造の半導体レーザでは、F Therefore, in the semiconductor laser having the structure as semi-insulating InP crystal 5 doped with Fe as shown in FIG. 6 in direct contact with the active layer 1, F
eが上記活性層1中へ拡散したり、あるいは電流阻止層を形成する埋め込み成長時の再成長界面になる活性層側面にFeがパイルアップするなどして、素子の高効率動作ならびに長期安定動作を阻むことになる。 e is in such as Fe is piled up to the active layer side face formed on the regrowth interface during burying growth to form a diffusion or, or current blocking layer to the active layer 1, a high efficiency operation as well as long-term stable operation of the device It would discourage.

【0003】上記問題点を解決するために、従来、スペーサ層を配置する方法が提案されている(特開昭63− [0003] In order to solve the above problems, conventionally, a method of placing a spacer layer has been proposed (JP 63-
128786号)。 No. 128786). この方法では、図7に示すように活性層1のわきにInP結晶からなるスペーサ層10を形成することによって、活性層1と高抵抗InP層5とを分離し、上記高抵抗InP層5から活性層1へのFeの拡散を抑えている。 In this way, by forming the spacer layer 10 made of InP crystal beside the active layer 1 as shown in FIG. 7, and separates the active layer 1 and the high resistance InP layer 5, from the high-resistance InP layer 5 thereby suppressing the diffusion of Fe into the active layer 1. またこの方法では、電流阻止層を形成する埋め込み成長時の再成長界面がスペーサ層10の側面になるため、活性層1の側面にFeがパイルアップすることがない。 Also in this method, since the regrowth interface during burying growth to form the current blocking layer is on the side surfaces of the spacer layer 10, never Fe on the side surface of the active layer 1 is piled up.

【0004】上記スペーサ層10を配置する方法としてはつぎのような方法を用いている。 As a method for arranging the spacer layer 10 is used the following method. すなわち、図8 That is, FIG. 8
(a)に示すようにメサストライプ6を形成したのち、 After forming the mesa stripe 6 (a), the
図8(b)のように活性層1の側面の一部を選択エッチングにより除去することで、上記メサストライプ6内に空隙13を形成する。 Figure 8 (b) is a part of the side surface of the active layer 1 be removed by selective etching as to form a gap 13 on the mesa stripe 6. その後、高温で一定時間保持すると、マストランスポートによって図8(c)に示すように、上記空隙13がInP結晶からなるスペーサ層10 Thereafter, when a predetermined time held at a high temperature, as shown in FIG. 8 (c) by mass transport, the spacer layer 10 in which the gap 13 is made of InP crystals
によって封鎖される。 It is blocked by. この空隙13を封鎖するスペーサ層10は活性層1とFeをドーピングした電流阻止層を分離し、上記電流阻止層から活性層1へのFeの拡散や、活性層1の側面へのFeのパイルアップを防ぐ半導体層として機能することになる。 Spacer layer 10 to seal the gap 13 separates the current blocking layer doped with active layer 1 and the Fe, Fe pile from the current blocking layer diffusion and the Fe in the active layer 1, the side surfaces of the active layer 1 It will function as a semiconductor layer to prevent up.

【0005】 [0005]

【発明が解決しようとする課題】しかしながら上記方法では、活性層側面の一部をサイドエッチングする必要がある。 In however the method [SUMMARY OF THE INVENTION], it is necessary to side-etch the portion of the active layer side. 上記サイドエッチングにはクラッド層と活性層との選択エッチングが可能なウェットエッチングが用いられるが、上記エッチング方法では、活性層の幅を共振器方向に均一に揃えることが困難であるとともに、サイドエッチング量を再現性よく決めることができない。 In the side etching selective etching can be wet etching of the cladding layer and the active layer is used, with the above-described etching method, it is difficult to align the width of the active layer uniform in the resonator direction, side etching it is not possible to determine the amount with good reproducibility. このため、活性層のサイドエッチングを行うことなく、マストランスポートによりスペーサ層の形成が可能な素子構造ならびにその製造方法が望まれていた。 Therefore, without performing side etching of the active layer, the device structure and manufacturing method thereof capable of forming the spacer layer has been desired by the mass transport.

【0006】本発明は、長期安定動作ならびに高効率動作が可能な、半絶縁性高抵抗層埋め込み構造の半導体発光装置およびその製造方法を得ることを目的とする。 The present invention, long-term stable operation and high efficiency operation is possible, and to obtain a semiconductor light-emitting device and its manufacturing method of the semi-insulating high resistance layer buried structure.

【0007】 [0007]

【課題を解決するための手段】上記目的は、第1導電型の半導体基板と、該半導体基板上に配置した第1導電型のバッファ層と、活性層および第2導電型のクラッド層を少なくとも含み、ストライプ状に形成されたメサストライプと、少なくとも半絶縁性高抵抗層を有する電流阻止層が上記メサストライプの両側面に配置され、上記活性層と上記半絶縁性高抵抗層との間に、半導体スペーサ層を有する半導体発光装置において、上記半導体スペーサ層が不純物を意図的にドーピングしていない半導体層であり、上記メサストライプと上記基板、または上記メサストライプと上記第1導電型のバッファ層から構成される、上記メサストライプ裾の角に配置されることにより達成される。 SUMMARY OF THE INVENTION The above object is achieved, at least a semiconductor substrate of a first conductivity type, a first conductivity type buffer layer disposed on the semiconductor substrate, an active layer and the cladding layer of the second conductivity type wherein, a mesa stripe formed in a stripe shape, a current blocking layer having at least a semi-insulating high resistance layer is disposed on both sides of the mesa stripe, between the active layer and the semi-insulating high resistance layer in the semiconductor light-emitting device having a semiconductor spacer layer, the a semiconductor spacer layer is a semiconductor layer that is not intentionally doped with an impurity, the mesa stripe and the substrate or the mesa stripe and the buffer layer of the first conductivity type, composed, it is accomplished by being placed at the corners of the mesa stripe hem.

【0008】 [0008]

【作用】本発明による半導体発光装置は、メサストライプ内の活性層と半絶縁性高抵抗埋め込み層を隔てる半導体スペーサ層が、メサストライプと基板、またはメサストライプと基板上に形成されたバッファ層によって構成される、メサストライプ裾の角に配置されていることを主要な特徴とする。 [Action] The semiconductor light emitting device according to the present invention, a semiconductor spacer layer that separates the active layer and the semi-insulating high resistance buried layer in the mesa stripe, the mesa stripe and the substrate or the buffer layer formed on the mesa stripe and the substrate, configured to mainly characterized in that it is arranged in a corner of the mesa stripe hem.

【0009】本発明ではメサストライプ裾の角に起きるマストランスポートを利用し、これにより活性層側面を半導体スペーサ層によって被覆する。 [0009] In the present invention utilizes the mass transport occurring at the corners of the mesa stripe skirt, thereby covering the active layer side by semiconductor spacer layer. そのため本方法によるときは、従来技術のように活性層側面の一部をウェットエッチングによりサイドエッチングすることなく、 Therefore when the present method, without side etching by wet etching a portion of the active layer side as in the prior art,
マストランスポートにより半導体スペーサ層を形成することが可能になり、活性層の幅ははじめに形成されるメサストライプ幅で決まることになる。 It is possible to form a semiconductor spacer layer by mass transport, the width of the active layer will be determined by the mesa stripe width formed initially. したがって、共振器方向に沿って均一な幅を有する活性層を備えた埋め込み構造の半導体レーザが、再現性よく作製されることになる。 Thus, the semiconductor laser of the buried structure with an active layer having a uniform width along the resonator direction, will be manufactured with high reproducibility.

【0010】 [0010]

【実施例】つぎに本発明の実施例を図面とともに説明する。 Example will be described an embodiment of the present invention in conjunction with the accompanying drawings. 図1は本発明による半導体発光装置の第1実施例を示す図、図2(a)〜(d)は上記第1実施例における各製造工程をそれぞれ示す図、図3は本発明による半導体発光装置の第2実施例を示す図、図4(a)〜(d) 1 is a diagram showing a first embodiment of a semiconductor light-emitting device according to the present invention, FIG. 2 (a) ~ (d) is a diagram showing respective manufacturing steps in the first embodiment, FIG. 3 is a semiconductor light emitting according to the present invention shows a second embodiment of the apparatus, FIG. 4 (a) ~ (d)
は上記第2実施例における各製造工程をそれぞれ示す図、図5(a)および(b)は本発明による半導体スペーサ層の形成工程を示す図である。 Illustrates the graph showing respective manufacturing steps in the second embodiment, FIG. 5 (a) and (b) the step of forming the semiconductor spacer layer according to the present invention.

【0011】第1実施例 図1に示す本発明の第1実施例は、高抵抗層埋め込み構造としてn基板FeドープInP埋め込み構造の半導体レーザである。 A first embodiment of the present invention shown in the first embodiment Figure 1 is a semiconductor laser of the n substrate Fe-doped InP buried structure as the high-resistance layer buried structure. 図1において、活性層1は発光波長1. In Figure 1, the active layer 1 is the light wavelength 1.
30μmに想到するInGaAsP半導体結晶である。 Is an InGaAsP semiconductor crystal to occur to 30μm.
上記活性層1はn型InP基板7上のメサストライプ6 Mesa stripe 6 of the active layer 1 on the n-type InP substrate 7
において、p型InPクラッド層3とn型InPバッファ層2に上下から挾まれている。 In, are sandwiched from above and below the p-type InP cladding layer 3 and the n-type InP buffer layer 2. 上記メサストライプ6 The mesa stripe 6
の両わきは、半絶縁性InP結晶からなる電流阻止層5 Of: both sides, the current blocking layer 5 made of semi-insulating InP crystals
によって埋め込まれている。 It is buried by. また、メサストライプ6の裾の角にはInP結晶からなるInPスペーサ層10が配置されており、活性層1と電流阻止層5とはInPスペーサ層10によって隔てられている。 Further, the corner of the foot of the mesa stripe 6 are arranged InP spacer layer 10 made of InP crystals are separated by InP spacer layer 10 and the active layer 1 and the current blocking layer 5. また、上記p型InPクラッド層3の上には、p型電極8と良好なコンタクトを得るため、p型InGaAsからなる電極層4 Further, on the p-type InP cladding layer 3, in order to obtain a good contact with the p-type electrode 8, a p-type InGaAs electrode layer 4
が配置されている。 There has been placed.

【0012】上記第1実施例の製造工程で各段階において形成される製品のそれぞれの断面図を、図2(a)から(d)に示す。 [0012] Each of the cross section of the product to be formed at each stage in the manufacturing process of the first embodiment, shown in FIG. 2 from (a) (d). まず、(100)面n型InP基板7 First, (100) plane n-type InP substrate 7
(キャリア濃度2×10 18 cm~ 3 )上に、Seをドーパントとするn型InPバッファ層2(キャリア濃度1× On (a carrier concentration of 2 × 10 18 cm ~ 3) , n -type InP buffer layer 2 to the Se dopant (carrier concentration of 1 ×
10 18 cm~ 3 、厚さ0.2μm)、発光波長1.30μ 10 18 cm ~ 3, thickness 0.2 [mu] m), the emission wavelength 1.30μ
mに相当するノンドープInGaAsP活性層1(厚さ0.15μm)、Znをドーパントとするp型InPクラッド層3(キャリア濃度3×10 18 cm~ 3 、厚さ1. undoped InGaAsP active layer 1 (thickness 0.15 [mu] m), p-type InP cladding layer 3 a Zn and the dopant (carrier concentration 3 × 10 18 cm ~ 3, which corresponds to m, thickness 1.
2μm)、ならびにZnをドーパントとするp型InG 2μm), as well as the p-type and Zn as dopants InG
aAs電極層4(キャリア濃度5×10 18 cm~ 3 、厚さ0.3μm)を、減圧有機金属気相成長法により形成したのち、図2(a)に示すようにSiO 2膜11(厚さ0.1μm)からなるマスクを形成する。 aAs electrode layer 4 (carrier concentration 5 × 10 18 cm ~ 3, thickness 0.3 [mu] m) and, after forming a vacuum MOCVD, SiO 2 film 11 (thickness as shown in FIG. 2 (a) forming a mask made of a 0.1 [mu] m). 上記SiO 2 The SiO 2
膜11をエッチング用マスクとして、ウェットエッチングにより高さ約1.7μm、幅約1.5μmのメサストライプ6を図2(b)のように作成する。 The film 11 as an etching mask, to create as shown in FIG. 2 (b) height of about 1.7μm by wet etching, a mesa stripe 6 having a width of about 1.5 [mu] m. 上記メサストライプ6の作成には、クラッド層3、バッファ層2であるInPと活性層1であるInGaAsPの選択エッチングが可能なエッチング液を用いるため、上記メサストライプ6の裾の角12は、活性層1とn型InPバッファ層2とから構成される。 The creation of the mesa stripe 6, cladding layer 3, for using the InGaAsP selective etching capable etchant is InP and the active layer 1 is a buffer layer 2, the corner 12 of the skirt of the mesa stripe 6, active composed of a layer 1 and the n-type InP buffer layer 2.

【0013】つぎに、高温において一定時間保持することにより、例えば本実施例では、650℃フォスフィン雰囲気中で30分間保持することで、上記メサストライプ6の裾の角12にマストランスポートを誘起し、図2 [0013] Then, by a certain time held at elevated temperatures, for example in the present embodiment, by holding in 650 ° C. phosphine atmosphere for 30 minutes, to induce mass transport on the corner 12 of the skirt of the mesa stripe 6 , as shown in FIG. 2
(c)に示すように活性層1の側面をInPスペーサ層10によって被覆する。 The side surfaces of the active layer 1 as shown in (c) covering the InP spacer layer 10. そして、上記InPスペーサ層10を備えたメサストライプ6の両わきを、減圧有機金属気相成長法を用いてFeドープInP層によって埋め込み、図2(d)に示すように電流阻止層5を形成する。 Then, form: both sides of the mesa stripe 6 with the InP spacer layer 10, buried by the Fe-doped InP layer using a vacuum metal-organic chemical vapor deposition, the current blocking layer 5, as shown in FIG. 2 (d) to. 最後にp型電極8およびn型電極9を形成し、個々のレーザチップに切り出して図1に示すような構造のレーザを得た。 Finally, a p-type electrode 8 and the n-type electrode 9, to obtain a laser structure as shown in FIG. 1 cut into individual laser chips.

【0014】上記工程により製作された半導体レーザの室温における特性は、発振しきい値電流12mA、外部微分量子効率0.25mW/mA、最高出力20mWであり、また、長時間動作しても顕著な特性の劣化は認められなかった。 [0014] characteristics at room temperature of the semiconductor laser fabricated by the above steps, the oscillation threshold current 12 mA, an external differential quantum efficiency 0.25 mW / mA, a maximum output 20 mW, also remarkable be operated long deterioration of the characteristics was observed.

【0015】第2実施例 図3に示す本発明の第2実施例は、n基板FeドープI A second embodiment of the present invention shown in the second embodiment FIG. 3, n substrate Fe-doped I
nP埋め込み構造半導体レーザである。 nP is a buried structure semiconductor laser. 図3において、 3,
活性層1は発光波長1.30μmに相当するInGaA InGaA active layer 1 corresponding to the emission wavelength 1.30μm
sP半導体結晶である。 sP is a semiconductor crystal. 上記活性層1はn型InP基板7上のメサストライプ6において、p型InPクラッド層3とn型InPバッファ層2に上下から挾まれている。 The active layer 1 in the mesa stripe 6 on the n-type InP substrate 7 is sandwiched from above and below the p-type InP cladding layer 3 and the n-type InP buffer layer 2. メサストライプ6の両わきは、半絶縁性InP結晶からなる電流阻止層5によって埋め込まれている。 : Both sides of the mesa stripe 6 are buried by the current blocking layer 5 made of semi-insulating InP crystal. また、上記メサストライプ6の裾の角にはInP結晶からなるInPスペーサ層10が配置されており、活性層1 Further, the corner of the skirt of the mesa stripe 6 are arranged InP spacer layer 10 made of InP crystal, the active layer 1
と上記電流阻止層5とはInPスペーサ層10によって隔てられている。 It is separated by InP spacer layer 10 and the current blocking layer 5 and. p型InPクラッド層3の上にはp型InPオーバークラッド層3′が配置され、その上にはp型電極8と良好なコンタクトを得るため、p型InG On top of the p-type InP cladding layer 3 is disposed p-type InP over cladding layer 3 ', since the thereon a p-type electrode 8 obtain good contact, p-type InG
aAsからなる電極層4が配置されている。 Electrode layer 4 made of aAs is disposed. n型電極9 n-type electrode 9
はn型InP基板7の裏面全面に形成されている。 It is formed on the entire back surface of the n-type InP substrate 7.

【0016】図4に第2実施例の製造工程の各段階において形成される製品の断面図を、(a)から(d)にわたって示す。 [0016] The cross-sectional view of the product formed in each stage of the second embodiment of the manufacturing process in FIG. 4, showing over (d) from (a). まず、(100)面n型InP基板7(キャリア濃度2×10 18 cm~ 3 )上に、Seをドーパントとするn型InPバッファ層2(キャリア濃度1×10 First, on (100) plane n-type InP substrate 7 (carrier concentration 2 × 10 18 cm ~ 3) , n -type InP buffer layer 2 to the Se dopant (carrier concentration 1 × 10
18 cm~ 3 、厚さ0.2μm)、発光波長1.30μmに相当するノンドープInGaAsP活性層1(厚さ0. 18 cm ~ 3, 0.2 [mu] m thick), an undoped InGaAsP active layer 1 (thickness corresponding to the emission wavelength 1.30 .mu.m 0.
15μm)、Znをドーパントとするp型InPクラッド層3(キャリア濃度3×10 18 cm~ 3 、厚さ0.2μ 15 [mu] m), p-type InP cladding layer 3 a Zn and the dopant (carrier concentration 3 × 10 18 cm ~ 3, the thickness of 0.2μ
m)、ならびにノンドープInGaAsバッファ層2′ m), and undoped InGaAs buffer layer 2 '
(厚さ0.15μm)を減圧有機金属気相成長法により形成したのち、SiO 2膜11(厚さ0.1μm)からなるマスクを図4(a)のように形成する。 After forming by (thickness 0.15 [mu] m) under reduced pressure metalorganic chemical vapor deposition, a mask made of SiO 2 film 11 (thickness: 0.1 [mu] m) as shown in FIG. 4 (a). 上記SiO The SiO
2膜11をエッチング用マスクとしてウェットエッチングを行い、高さ約0.5μm、幅約1.5μmのメサストライプ6を作成する。 By wet etching the 2 film 11 as an etching mask, to create the mesa stripe 6 of a height of about 0.5 [mu] m, a width of about 1.5 [mu] m. 上記メサストライプ6の作成には、クラッド層3、バッファ層2であるInPと活性層1であるInGaAsPの選択エッチングが可能なエッチング液を用いるため、上記メサストライプ6の裾の角は活性層1とn型InPバッファ層2から構成される。 The creation of the mesa stripe 6, cladding layer 3, for using the InGaAsP selective etching capable etchant is InP and the active layer 1 is a buffer layer 2, the hem of the corners of the mesa stripe 6 active layer 1 and composed of n-type InP buffer layer 2.
つぎに、高温において一定時間保持することにより、例えば本実施例では650℃フォスフィン雰囲気中で30 Then, by a certain time held at elevated temperatures, for example at 650 ° C. in a phosphine atmosphere in this embodiment 30
分間保持することで、上記メサストライプ裾の角にマストランスポートを誘起し、活性層1の側面を図4(b) By holding minutes, to induce mass transport at the corners of the mesa stripe skirt, 4 sides of the active layer 1 (b)
に示すようにInPスペーサ層10によって被覆する。 As shown in coated by InP spacer layer 10.

【0017】その後、上記InPスペーサ層10を備えたメサストライプ6の両わきを、減圧有機金属気相成長法を用いてFeドープ層によって埋め込み、厚さ約2. [0017] Thereafter, a: both sides of the mesa stripe 6 with the InP spacer layer 10, buried by the Fe-doped layer using a vacuum metal-organic chemical vapor deposition, a thickness of about 2.
0μmの電流阻止層5を図4(c)のように形成する。 The current blocking layer 5 of 0μm formed as FIG. 4 (c).
つぎに、SiO 2膜11とノンドープInGaAsバッファ層2′とを除去したのち、上記電流阻止層5の間に形成された溝を埋め込むように、p型InPオーバークラッド層3′(キャリア濃度3×10 18 cm~ 3 )およびp型InGaAs電極層4(キャリア濃度5×10 18 Next, 'after removing a, so as to fill the groove formed between the current blocking layer 5, p-type InP over cladding layer 3' SiO 2 film 11 and a non-doped InGaAs buffer layer 2 (carrier concentration 3 × 10 18 cm ~ 3) and p-type InGaAs electrode layer 4 (carrier concentration 5 × 10 18 c
m~ 3 、厚さ0.3μm)を、図4(d)に示すように液相成長により形成する。 m ~ 3, the thickness of 0.3 [mu] m), is formed by liquid phase growth, as shown in FIG. 4 (d). 最後に、p型電極8およびn型電極9を形成し、個々のレーザチップに切り出して図3 Finally, to form a p-type electrode 8 and the n-type electrode 9, FIG. 3 cut into individual laser chips
に示す構造の半導体レーザを得た。 The semiconductor laser having the structure shown in yield.

【0018】上記工程により製作された半導体レーザの室温における特性は、発振しきい値電流12mA、外部微分量子効率0.25mW/mA、最高出力20mWであり、また長時間動作しても顕著な特性の劣化は認められなかった。 The characteristics at room temperature of the semiconductor laser fabricated by the above steps, the oscillation threshold current 12 mA, the external differential quantum efficiency 0.25 mW / mA, a maximum output 20 mW, also remarkable properties be operated long the deterioration was observed.

【0019】なお、上記第1および第2実施例ではメサストライプ6の裾の角が、活性層1とn型InPバッファ層2によって構成されていた。 [0019] Incidentally, the hem of the corners of the mesa stripe 6 in the above first and second embodiment was constituted by the active layer 1 and the n-type InP buffer layer 2. これに対して図5 Figure In contrast 5
(a)に示すように、メサストライプ6の形成時に活性層1の下部までエッチングを行い、メサストライプ裾の角12がInP半導体だけで構成される場合でも、マストランスポートによって、図5(b)に示すようにスペーサ層10によって活性層1の側面を被覆することができる。 (A), the etching is performed until the bottom of the active layer 1 during the formation of the mesa stripe 6, even if the corners 12 of the mesa stripe skirt consists only of InP semiconductor, by mass transport, FIG 5 (b the spacer layer 10 as shown in) can cover the side surfaces of the active layer 1.

【0020】また、上記実施例では埋め込み型ファブリペローモード半導体レーザについて記載したが、サイドモード抑圧にすぐれた基本縦モード発振が可能な分布帰還型の埋め込み構造半導体レーザについても、本発明が適用できることは明らかである。 [0020] In the above embodiment has been described with regard to implantable Fabry-Perot mode semiconductor laser, the embedded structure semiconductor laser excellent fundamental longitudinal mode oscillation can DFB the side mode suppression also, that the present invention can be applied it is clear.

【0021】 [0021]

【発明の効果】上記のように本発明による半導体発光装置は、第1導電型の半導体基板と、該半導体基板上に配置した第1導電型のバッファ層と、活性層および第2導電型のクラッド層を少なくとも含み、ストライプ状に形成されたメサストライプと、少なくとも半絶縁性高抵抗層を有する電流阻止層が上記メサストライプの両側面に配置され、上記活性層と上記電流阻止層との間に半導体スペーサ層を有する半導体発光装置において、上記半導体スペーサ層が不純物を意図的にドーピングしていない半導体層であり、上記メサストライプと上記基板、または上記メサストライプと上記第1導電型のバッファ層から構成される、上記メサストライプ裾の角に配置されていることにより、従来のマストランスポートによる半導体スペーサ層の形 The semiconductor light-emitting device according to the present invention as described above according to the present invention includes a semiconductor substrate of a first conductivity type, a first conductivity type buffer layer disposed on the semiconductor substrate, an active layer and a second conductivity type includes at least a cladding layer, a mesa stripe formed in a stripe shape, a current blocking layer having at least a semi-insulating high resistance layer is disposed on both sides of the mesa stripe, between the active layer and the current blocking layer in the semiconductor light-emitting device having a semiconductor spacer layer, the a semiconductor spacer layer is a semiconductor layer that is not intentionally doped with an impurity, the mesa stripe and the substrate or the mesa stripe and the buffer layer of the first conductivity type, forms of formed, by being arranged at the corners of the mesa stripe skirt, semiconductor spacer layer by conventional mass transport from に必要であったウェットエッチングによる活性層側面のサイドエッチングが不要となり、このため、活性層幅を均一に揃えることが可能になるとともに、素子作製における再現性が著しく向上した。 Becomes unnecessary side etching of the active layer side by wet etching was required, Thus, it becomes possible to align the active layer width uniform, reproducibility in device fabrication is significantly improved. この結果、素子特性を損うFeの活性層内への拡散、ならびに活性層側面へのFeのパイルアップがなく、長期安定動作や高効率動作が可能な半絶縁性高抵抗埋め込み構造の半導体レーザを、より簡便かつ安定した製造方法によって作製することが可能になった。 As a result, diffusion of device characteristics into the active layer of waste cormorants Fe, and without pile-up of Fe in the active layer side, a semiconductor laser of long-term stable operation and high efficiency operation can be semi-insulating high resistance buried structure and it became possible to produce by a more simple and stable manufacturing process.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明による半導体発光装置の第1実施例を示す図である。 It is a diagram showing a first embodiment of a semiconductor light emitting device according to the invention; FIG.

【図2】(a)〜(d)はそれぞれ上記第1実施例の製造工程を示す図である。 Figure 2 (a) ~ (d) are respectively views showing manufacturing steps of the first embodiment.

【図3】本発明による半導体発光装置の第2実施例を示す図である。 It is a diagram illustrating a second embodiment of the semiconductor light-emitting device according to the invention, FIG.

【図4】(a)〜(d)はそれぞれ上記第2実施例の製造工程を示す図である。 [4] (a) ~ (d) are diagrams showing the manufacturing process of each of the above second embodiment.

【図5】(a)および(b)は本発明による半導体スペーサ層の形成工程をそれぞれ示す図である。 5 (a) and (b) is a diagram showing a step of forming the semiconductor spacer layer according to the present invention, respectively.

【図6】従来の高抵抗層埋め込み構造半導体発光装置を示す図である。 6 is a diagram showing a conventional high-resistance layer buried structure semiconductor light-emitting device.

【図7】半導体スペーサ層を備えた従来の高抵抗層埋め込み構造半導体発光装置を示す図である。 7 is a diagram showing a conventional high-resistance layer buried structure semiconductor light-emitting device having a semiconductor spacer layer.

【図8】マストランスポートによる従来のスペーサ層形成工程を(a)〜(c)にそれぞれ示す図である。 8 is a diagram showing each conventional spacer layer forming step using mass transport in (a) ~ (c).

【符号の説明】 1 活性層 2 バッファ層 3 クラッド層 5 電流阻止層 6 メサストライプ 7 半導体基板 10 スペーサ層 11 SiO 2膜(マスク) [Description of Reference Numerals] 1 active layer 2 buffer layer 3 cladding layer 5 current blocking layer 6 mesa stripe 7 semiconductor substrate 10 the spacer layer 11 SiO 2 film (mask)

Claims (2)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】第1導電型の半導体基板と、該半導体基板上に配置した第1導電型のバッファ層と、活性層および第2導電型のクラッド層を少なくとも含み、ストライプ状に形成されたメサストライプと、少なくとも半絶縁性高抵抗層を有する電流阻止層が上記メサストライプの両側面に配置され、上記活性層と上記電流阻止層との間に半導体スペーサ層を有する半導体発光装置において、上記半導体スペーサ層が不純物を意図的にドーピングしていない半導体層であり、上記メサストライプと上記基板、または上記メサストライプと上記第1導電型のバッファ層から構成される、上記メサストライプ裾の角に配置されていることを特徴とする半導体発光装置。 And 1. A first conductivity type semiconductor substrate, comprising at least a first conductivity type buffer layer disposed on the semiconductor substrate, an active layer and the cladding layer of the second conductivity type, formed in stripes the mesa stripe, a current blocking layer having at least a semi-insulating high resistance layer is disposed on both sides of the mesa stripe, in the semiconductor light-emitting device having a semiconductor spacer layer between the active layer and the current blocking layer, the a semiconductor layer semiconductor spacer layer is not intentionally doped with an impurity, the mesa stripe and the substrate or a buffer layer of the mesa stripe and the first conductivity type, the corner of the mesa stripe hem the semiconductor light emitting device characterized by being arranged.
  2. 【請求項2】第1導電型の半導体基板上に、少なくとも第1導電型のバッファ層と、活性層および第2導電型のクラッド層とを順次積層して積層体を形成する工程と、 To 2. A first conductivity type semiconductor substrate, and forming at least a first conductivity type buffer layer, sequentially laminated to laminate an active layer and a second conductivity type cladding layer,
    上記積層体上に形成した所定形状のマスクを介して、上記積層体を少なくとも上記活性層までエッチングしてメサストライプを形成する工程と、上記メサストライプと基板または上記メサストライプと第1導電型のバッファ層からなる上記メサストライプ裾の角に、高温中に保持して誘起したマストランスポートにより、不純物を意図的にドーピングしない半導体層からなる半導体スペーサ層を活性層側面に形成する工程と、上記半導体スペーサ層を伴うメサストライプの両わきを、少なくとも半絶縁性高抵抗層を有する電流阻止層によって埋め込む工程とを備えた半導体発光装置の製造方法。 Through a mask of a predetermined shape formed on the laminate, and forming a mesa stripe by etching the laminate at least to the active layer, the mesa stripe and the substrate or the mesa stripe and the first conductivity type the corner of the mesa stripe skirt made of the buffer layer, the mass transport which is induced by maintained in a high temperature, forming a semiconductor spacer layer made of a semiconductor layer which is not intentionally doped with an impurity into the active layer side, the the: both sides of the mesa stripe with the semiconductor spacer layer, the method for manufacturing the semiconductor light emitting device having a burying by the current blocking layer having at least a semi-insulating high resistance layer.
JP3483292A 1992-02-21 1992-02-21 Semiconductor light emitting device Pending JPH05235481A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3483292A JPH05235481A (en) 1992-02-21 1992-02-21 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3483292A JPH05235481A (en) 1992-02-21 1992-02-21 Semiconductor light emitting device

Publications (1)

Publication Number Publication Date
JPH05235481A true true JPH05235481A (en) 1993-09-10

Family

ID=12425176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3483292A Pending JPH05235481A (en) 1992-02-21 1992-02-21 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JPH05235481A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002003516A1 (en) * 2000-07-05 2002-01-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser device
JP2006511944A (en) * 2002-12-20 2006-04-06 クリー インコーポレイテッドCree Inc. Method of forming an electronic device and related devices including a semiconductor mesa structure and the conductive junction
US7166058B2 (en) 2001-04-26 2007-01-23 Fallbrook Technologies Inc. Continuously variable transmission
JP2009004450A (en) * 2007-06-19 2009-01-08 Sumitomo Electric Ind Ltd Semiconductor optical element and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002003516A1 (en) * 2000-07-05 2002-01-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser device
US6643309B1 (en) 2000-07-05 2003-11-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser device
US7166058B2 (en) 2001-04-26 2007-01-23 Fallbrook Technologies Inc. Continuously variable transmission
JP2006511944A (en) * 2002-12-20 2006-04-06 クリー インコーポレイテッドCree Inc. Method of forming an electronic device and related devices including a semiconductor mesa structure and the conductive junction
JP2009004450A (en) * 2007-06-19 2009-01-08 Sumitomo Electric Ind Ltd Semiconductor optical element and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US4937835A (en) Semiconductor laser device and a method of producing same
US5452315A (en) Semiconductor laser with semi-insulating current blocking layers
US5504768A (en) Semiconductor laser device and method for manufacturing the same
US4099305A (en) Fabrication of mesa devices by MBE growth over channeled substrates
US4932033A (en) Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same
US4503540A (en) Phase-locked semiconductor laser device
US5311533A (en) Index-guided laser array with select current paths defined by migration-enhanced dopant incorporation and dopant diffusion
US20040184497A1 (en) Laser diode with metal-oxide upper cladding layer
US4236122A (en) Mesa devices fabricated on channeled substrates
US6815786B2 (en) Semiconductor optical device and method of manufacturing the same
US4425650A (en) Buried heterostructure laser diode
US5886370A (en) Edge-emitting semiconductor lasers
US4935936A (en) Semiconductor structure with flared mesa burying layers
US5636237A (en) Semiconductor laser device which makes it possible to realize high-speed modulation
US5801071A (en) Method for producing semiconductor laser diode
US5751753A (en) Semiconductor laser with lattice mismatch
US4667332A (en) Semiconductor laser element suitable for production by a MO-CVD method
US5561681A (en) Semiconductor laser
US5470785A (en) Method of manufacturing buried heterostructure semiconductor laser
US5519722A (en) II-VI compound semiconductor laser with burying layers
US4429397A (en) Buried heterostructure laser diode
US5270246A (en) Manufacturing method of semiconductor multi-layer film and semiconductor laser
US5665612A (en) Method for fabricating a planar buried heterostructure laser diode
US3961996A (en) Process of producing semiconductor laser device
US6717187B2 (en) Semiconductor optical device and the fabrication method