JPH0523062B2 - - Google Patents

Info

Publication number
JPH0523062B2
JPH0523062B2 JP60135930A JP13593085A JPH0523062B2 JP H0523062 B2 JPH0523062 B2 JP H0523062B2 JP 60135930 A JP60135930 A JP 60135930A JP 13593085 A JP13593085 A JP 13593085A JP H0523062 B2 JPH0523062 B2 JP H0523062B2
Authority
JP
Japan
Prior art keywords
chip
wafer
silhouette image
reduced
detection area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60135930A
Other languages
Japanese (ja)
Other versions
JPS61294831A (en
Inventor
Naohito Taniwaki
Shinji Okamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP60135930A priority Critical patent/JPS61294831A/en
Publication of JPS61294831A publication Critical patent/JPS61294831A/en
Publication of JPH0523062B2 publication Critical patent/JPH0523062B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明はウエハチツプの検出方法に関する。[Detailed description of the invention] (Technical field) The present invention relates to a method for detecting wafer chips.

(背景技術) 電子部品の自動実装機の中で特に位置精度が要
求されるウエハチツプのダイボンダ等において
は、その精度を満たすため視覚認識による位置形
状の確認が必要とされる。
(Background Art) Among automatic mounting machines for electronic components, die bonders for wafer chips and the like particularly require positional accuracy, and in order to meet that accuracy, it is necessary to confirm the position and shape by visual recognition.

第3図は実装前のウエハチツプの状態を示した
ものであり、ウエハチツプ1は接着剤付き透明シ
ート3に載せたシリコンスライスを縦横に格子状
に切断した後、エキスパンドリング4により拡げ
て分離することにより得られる。また、ウエハチ
ツプ1には不良品に予めバツドマーク2が付され
ている。
FIG. 3 shows the state of the wafer chip before mounting, and the wafer chip 1 is made by cutting a silicon slice placed on an adhesive-coated transparent sheet 3 into a lattice pattern vertically and horizontally, and then expanding and separating it using an expander ring 4. It is obtained by Further, a butt mark 2 is previously attached to the wafer chip 1 to indicate a defective product.

ところで、ダイボンダにおけるチツプの認識
は、 チツプの形状(欠け、割れ等)判定 バツドマークの検出 良品チツプの位置測定 の手順に従つて行われる。
By the way, chip recognition in a die bonder is performed according to the following steps: determining the shape of the chip (chip, crack, etc.), detecting a butt mark, and measuring the position of a good chip.

次に、従来の認識方法を説明すると、 (i) 第4図イの如く透過照明によるウエハチツプ
のシルエツト像IをiTVカメラにより撮像す
る。
Next, the conventional recognition method will be explained: (i) As shown in FIG. 4A, a silhouette image I of a wafer chip is captured by an iTV camera using transmitted illumination.

(ii) そのシルエツト像Iによりウエハチツプの形
状および位置・姿勢を測定する(第4図ロ)。
(ii) The shape, position and orientation of the wafer tip are measured using the silhouette image I (FIG. 4B).

(iii) 次に形状が良品であると判定されたウエハチ
ツプについて、表面のバツドマーク2を検出す
るための検出エリアSをウエハチツプの相対位
置に作る(第4図ハ)。
(iii) Next, for the wafer chip whose shape is determined to be good, a detection area S for detecting the butt mark 2 on the surface is created at a relative position to the wafer chip (FIG. 4C).

(iv) 照明を落射照明に切り換え、ウエハチツプを
撮像し、検出エリアS内にバツトマーク2があ
るかどうかでバツドマーク2の検出を行う。
(iv) The illumination is switched to epi-illumination, the wafer chip is imaged, and the butt mark 2 is detected by checking whether or not the butt mark 2 is within the detection area S.

このように従来方式ではバツドマークの検出を
行うために、各ウエハチツプの相対位置に検出エ
リアを設定するか検出エリアの位置補正を行う必
要があり、その処理に時間を要していた。
As described above, in the conventional method, in order to detect a bud mark, it is necessary to set a detection area at the relative position of each wafer chip or to correct the position of the detection area, which takes time.

(発明の目的) 本発明は上記の点に鑑み提案されたものであ
り、その目的とするところは、バツドマークの検
出のための検出エリアの作成を容易にし、ハード
ウエアおよびソフトウエアの簡略化ならびに検出
の高速化を可能とすることにある。
(Object of the Invention) The present invention has been proposed in view of the above points, and its purpose is to facilitate the creation of a detection area for detecting butt marks, simplify hardware and software, and The purpose is to enable faster detection.

(発明の開示) 以下、本発明によるチツプ認識の方法を図に沿
つて説明する。
(Disclosure of the Invention) The chip recognition method according to the present invention will be explained below with reference to the drawings.

第1図は本発明を具体化した検出装置の構成を
示したものである。図において、1はウエハチツ
プであり、ウエハリング5上に載置されており、
予め不良のチツプにはバツドマーク2が付されて
いる。一方、8はiTVカメラであり、透過照明6
もしくは落射照明7により照明を行つてウエハチ
ツプを撮像する。iTVカメラ8より得られるビデ
オ信号は二値化部(A/D)9において二値化さ
れ、ゲート11を経て演算部12および縮小回路
13に入力されるようになつている。なお、ゲー
ト11の一端には検出エリア発生部10から信号
が与えられており、必要なエリア内の画像のみが
ゲート11を通過するようになつている。また、
演算部12は得られた二値化像から形状判定を行
うものであり、画像処理により得られた演算値は
そのまま良品レベルと比較され形状の判定が行わ
れる。
FIG. 1 shows the configuration of a detection device embodying the present invention. In the figure, 1 is a wafer chip, which is placed on a wafer ring 5.
Bad chips are marked with a butt mark 2 in advance. On the other hand, 8 is an iTV camera, and transmitted illumination 6
Alternatively, the wafer tip is imaged by illumination using epi-illumination 7. A video signal obtained from the iTV camera 8 is binarized in a binarization section (A/D) 9, and is inputted to an arithmetic section 12 and a reduction circuit 13 via a gate 11. Note that a signal is applied to one end of the gate 11 from the detection area generation section 10, so that only images within a necessary area pass through the gate 11. Also,
The calculation unit 12 performs shape determination from the obtained binarized image, and the calculated value obtained by image processing is directly compared with the non-defective level to determine the shape.

縮小回路13は本発明の特徴的な部分であり、
透過照明6により撮像したウエハチツプ1のシル
エツト像を設定画素数だけ縮小し、縮小シルエツ
ト像をフレームメモリ14に記憶するようになつ
ている。次いで、フレームメモリ14に記憶され
た縮小シルエツト像はゲート15の一端に与えら
れ、落射照明7により撮像を行いバツドマーク2
を検出する際の検出エリアとして転用されるよう
になつている。そして、演算部16はゲート15
を通過してきた信号から画像処理を行い、得られ
た演算値からバツドマーク2が存在するかどうか
を判定するものである。
The reduction circuit 13 is a characteristic part of the present invention,
The silhouette image of the wafer chip 1 captured by the transmitted illumination 6 is reduced by a set number of pixels, and the reduced silhouette image is stored in the frame memory 14. Next, the reduced silhouette image stored in the frame memory 14 is applied to one end of the gate 15, and the image is captured by epi-illumination 7 to form the butt mark 2.
It is now being used as a detection area when detecting. Then, the calculation unit 16 is operated by the gate 15.
Image processing is performed on the signal that has passed through, and it is determined from the calculated value whether or not the bud mark 2 exists.

しかして、動作を順に列挙すると、 (i) 先ず、第2図イの如く透過照明6によるウエ
ハチツプ1のシルエツト像IをiTVカメラ8に
より撮像する。
Therefore, the operations are listed in order: (i) First, as shown in FIG.

(ii) シルエツト像Iにより演算部12においてウ
エハチツプ1の形状および位置・姿勢を測定す
る(第2図ロ)。
(ii) Using the silhouette image I, the shape, position and orientation of the wafer chip 1 are measured in the calculation unit 12 (FIG. 2B).

(iii) 次に、シルエツト像Iを縮小回路13におい
て縮小し、縮小シルエツト像I′を作成し、フレ
ームメモリ14に記憶する。
(iii) Next, the silhouette image I is reduced in the reduction circuit 13 to create a reduced silhouette image I' and stored in the frame memory 14.

(iv) 記憶した縮小シルエツト像I′を検出エリア
I″として転用し、落射照明7によりiTVカメラ
8で撮像した画像からバツドマーク2の検出を
行う。
(iv) Detect the memorized reduced silhouette image I′ in the detection area
I'', and the bud mark 2 is detected from the image captured by the iTV camera 8 using the epi-illumination 7.

となる。becomes.

(発明の効果) 以上のように本発明にあつては、ウエハチツプ
のシルエツト像を縮小して検出エリアを作成する
ようにしたので、従来、チツプの相対位置に検出
エリアを作成するために、ソウトウエアあるいは
ハードウエアによる特別な手段および時間を必要
としたものが不要となり、簡易なハードウエアに
よる高速検出が可能となる効果がある。
(Effects of the Invention) As described above, in the present invention, the detection area is created by reducing the silhouette image of the wafer chip. Alternatively, it is possible to eliminate the need for special hardware-based means and time-consuming methods, thereby enabling high-speed detection using simple hardware.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を具体化した検出装置の構成
図、第2図はその動作説明図、第3図はウエハチ
ツプの説明図、第4図は従来の検出方法の説明図
である。 1……ウエハチツプ、2……バツドマーク、5
……ウエハリング、6……透過照明、7……落射
照明、8……iTVカメラ、9……二値化部(A/
D)、10……検出エリア発生部、11,15…
…ゲート、12,16……演算部、13……縮小
回路、14……フレームメモリ、I……シルエツ
ト像、I′……縮小シルエツト像、I″……転用検出
エリア。
FIG. 1 is a block diagram of a detection device embodying the present invention, FIG. 2 is an explanatory diagram of its operation, FIG. 3 is an explanatory diagram of a wafer tip, and FIG. 4 is an explanatory diagram of a conventional detection method. 1...Wheel tip, 2...Bud mark, 5
... Wafer ring, 6 ... Transmitted illumination, 7 ... Epi-illumination, 8 ... iTV camera, 9 ... Binarization section (A/
D), 10... detection area generating section, 11, 15...
...Gate, 12, 16...Arithmetic section, 13...Reducing circuit, 14...Frame memory, I...Silhouette image, I'...Reduced silhouette image, I''...Diversion detection area.

Claims (1)

【特許請求の範囲】[Claims] 1 ウエハチツプの形状良否を判定すると共に、
表面に記された不良を示すバツドマークを検出
し、良品チツプの位置データを検出するウエハチ
ツプの検出方法において、形状良否の判定を行う
際にテレビカメラにより撮像したウエハチツプの
シルエツト像を設定画素数だけ縮小し、この縮小
シルエツト像をフレームメモリに記憶し、記憶さ
れた縮小シルエツト像をバツトマークの検出の際
の検出エリアとして転用することを特徴としたウ
エハチツプの検出方法。
1. Determine whether the shape of the wafer tip is good or not, and
In a wafer chip detection method that detects a butt mark indicating a defect on the surface and detects the position data of a good chip, the silhouette image of the wafer chip captured by a television camera is reduced by a set number of pixels when determining whether the chip is in good shape or not. A method for detecting a wafer chip, characterized in that this reduced silhouette image is stored in a frame memory, and the stored reduced silhouette image is used as a detection area for detecting a butt mark.
JP60135930A 1985-06-24 1985-06-24 Detecting method for wafer chip Granted JPS61294831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60135930A JPS61294831A (en) 1985-06-24 1985-06-24 Detecting method for wafer chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60135930A JPS61294831A (en) 1985-06-24 1985-06-24 Detecting method for wafer chip

Publications (2)

Publication Number Publication Date
JPS61294831A JPS61294831A (en) 1986-12-25
JPH0523062B2 true JPH0523062B2 (en) 1993-03-31

Family

ID=15163167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60135930A Granted JPS61294831A (en) 1985-06-24 1985-06-24 Detecting method for wafer chip

Country Status (1)

Country Link
JP (1) JPS61294831A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161485A (en) * 1987-12-17 1989-06-26 Nichiden Mach Ltd Method for recognizing small work piece

Also Published As

Publication number Publication date
JPS61294831A (en) 1986-12-25

Similar Documents

Publication Publication Date Title
US6193132B1 (en) Method for bonding semiconductor chip and device therefor
JPH09504152A (en) Capillary indentation detection method and device
JPS62103548A (en) Defect inspecting device for lead frame
JP2993398B2 (en) Pickup device and pickup method
JPH0523062B2 (en)
JP2001298036A (en) Methods and devices for measuring height and position of bump, and manufacturing and packaging methods of semiconductor device
JPH04236343A (en) Detecting method of defect of glass edge
JPH0875432A (en) Cutting line measuring device
JPH06174442A (en) Bonding wire inspection device
Ngan et al. Geometric modelling of IC die bonds for inspection
JPH0766262A (en) Neck detection method in bonding wire inspection
JPH0748513B2 (en) Inspection method for joints
JP3164073B2 (en) Bonding inspection method and apparatus
JPH0367567B2 (en)
JP3481605B2 (en) Direction determination device
JPH05335390A (en) Inspection apparatus of bonding wire
JP3385949B2 (en) Inspection method of second bonding point in wire bonding
JPH0643113A (en) Inspecting method for external appearance
JPH0372203A (en) Checking method of outer appearance of soldering part
JPS62148838A (en) Defect recognizing method
JPS63178373A (en) Method for inspecting cutting state of substrate
JP2944914B2 (en) Recognition method of joint position of electronic parts
JP3171949B2 (en) Wire bonding inspection method
JP3827895B2 (en) Inspection method of second bonding point in wire bonding
JPH0619252B2 (en) Soldering inspection device for printed wiring boards