JPH05219416A - Video camera - Google Patents
Video cameraInfo
- Publication number
- JPH05219416A JPH05219416A JP4048018A JP4801892A JPH05219416A JP H05219416 A JPH05219416 A JP H05219416A JP 4048018 A JP4048018 A JP 4048018A JP 4801892 A JP4801892 A JP 4801892A JP H05219416 A JPH05219416 A JP H05219416A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flicker
- signal
- supplied
- flicker component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【図１】この発明の第一実施例であるビデオカメラのブ
ロック図である。FIG. 1 is a block diagram of a video camera that is a first embodiment of the present invention.
【図２】フリッカ低減回路の詳細なブロック図である。FIG. 2 is a detailed block diagram of a flicker reduction circuit.
【図３】フリッカ低減回路の特性を示す図である。FIG. 3 is a diagram showing characteristics of a flicker reduction circuit.
【図４】フリッカ成分低減回路の出力波形図である。FIG. 4 is an output waveform diagram of a flicker component reduction circuit.
【図５】従来の技術を説明するためのブロック図であ
る。FIG. 5 is a block diagram for explaining a conventional technique.
【図６】従来のフリッカ低減回路に関連する波形図であ
る。FIG. 6 is a waveform diagram related to a conventional flicker reduction circuit.
２５ フリッカ成分検出回路 ２７ リミッタ回路 ２９ 位相積分回路 25 Flicker Component Detection Circuit 27 Limiter Circuit 29 Phase Integrator Circuit
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成４年１１月３０日[Submission date] November 30, 1992
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【特許請求の範囲】[Claims]
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】発明の詳細な説明[Name of item to be amended] Detailed explanation of the invention
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【発明の詳細な説明】Detailed Description of the Invention
【０００１】[0001]
【産業上の利用分野】この発明は、ビデオカメラに関
し、特に、フリッカを低減させるための回路を有するビ
デオカメラに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video camera, and more particularly to a video camera having a circuit for reducing flicker.
【０００２】[0002]
【従来の技術】垂直同期信号周波数が６０ＨｚであるＮ
ＴＳＣ方式のビデオカメラを用いて、５０Ｈｚの交流電
源が使用される蛍光灯照明の下で被写体を撮影し、その
画像をテレビジョン等で再生した場合に画面がちらつく
ことがある。これは、ビデオカメラの垂直同期信号周波
数と蛍光灯の電源周波数が異なることによって発生し、
一般にフリッカ現象と呼ばれる。2. Description of the Related Art N having a vertical synchronizing signal frequency of 60 Hz
The screen may flicker when a subject is photographed using a TSC type video camera under fluorescent lamp illumination in which an AC power supply of 50 Hz is used and the image is reproduced on a television or the like. This is caused by the difference between the vertical sync signal frequency of the video camera and the power supply frequency of the fluorescent lamp,
It is generally called the flicker phenomenon.
【０００３】図５には、フリッカ現象を解消する手段で
あるフリッカ低減回路を含むビデオカメラのブロック図
が示される。なお、フリッカ低減回路は、フリッカ成分
検出回路７３及び位相成分回路７５により構成される。
図５において、レンズ５１には、光源が入射される。こ
の光源は、撮像信号としてＣＣＤ撮像素子５３の受光面
に結像され、ＡＧＣアンプ５５に供給される。ＡＧＣア
ンプ５５の出力ゲインは、後述するＤ／Ａコンバータ７
１により設定される。ＡＧＣアンプ５５の出力である撮
像信号は、Ａ／Ｄコンバータ５７に供給され、ディジタ
ル化される。このディジタル信号は、信号処理回路５９
及び検波回路６１に供給される。信号処理回路５９によ
り、ディジタル信号に所定の処理がなされ、その後、出
力端子６０から取り出される。FIG. 5 is a block diagram of a video camera including a flicker reduction circuit which is a means for eliminating the flicker phenomenon. The flicker reduction circuit is composed of a flicker component detection circuit 73 and a phase component circuit 75.
In FIG. 5, a light source is incident on the lens 51. This light source is imaged as an image pickup signal on the light receiving surface of the CCD image pickup device 53 and supplied to the AGC amplifier 55. The output gain of the AGC amplifier 55 is the D / A converter 7 described later.
It is set by 1. The image pickup signal output from the AGC amplifier 55 is supplied to the A / D converter 57 and digitized. This digital signal is processed by the signal processing circuit 59.
And to the detection circuit 61. The signal processing circuit 59 performs predetermined processing on the digital signal, and then takes out from the output terminal 60.
【０００４】検波回路６１により検波されたディジタル
信号は、コンパレータ６３及びフリッカ成分検出回路７
３に供給される。コンパレータ６３には、リファレンス
レベル入力端子６５から基準レベルが供給される。コン
パレータ６３では、検波されたディジタル信号と基準レ
ベルの比較が行われ、比較検出された値は加減演算器６
７に供給される。フリッカ成分検出回路７３では、供給
された信号に含まれるフリッカ成分の周波数帯が検出さ
れ、フリッカ成分は位相積分回路７５を介して加減演算
器６７に供給される。The digital signal detected by the detection circuit 61 is supplied to the comparator 63 and the flicker component detection circuit 7.
3 is supplied. The reference level is supplied to the comparator 63 from the reference level input terminal 65. In the comparator 63, the detected digital signal and the reference level are compared, and the detected value is compared with the addition / subtraction calculator 6
7 is supplied. The flicker component detection circuit 73 detects the frequency band of the flicker component included in the supplied signal, and the flicker component is supplied to the addition / subtraction calculator 67 via the phase integration circuit 75.
【０００５】加減演算器６７では、コンパレータ６３か
らの出力信号に対して位相積分回路７５の出力信号が加
算／減算される。加減演算器６７の出力信号は、制御量
演算器６９により撮像信号レベル及びフリッカ成分信号
レベルに応じたＡＧＣアンプ５５のゲインコントロール
量が演算される。制御量演算器６９の出力信号は、Ｄ／
Ａコンバータ７１でアナログ信号に変換され、ＡＧＣア
ンプ５５に供給される。前述のように、ＡＧＣアンプ５
５のゲインは、Ｄ／Ａコンバータ７１から供給されるア
ナログ信号によりコントロールされる。In the addition / subtraction calculator 67, the output signal of the phase integration circuit 75 is added / subtracted to / from the output signal from the comparator 63. With respect to the output signal of the addition / subtraction calculator 67, the control amount calculator 69 calculates the gain control amount of the AGC amplifier 55 according to the image pickup signal level and the flicker component signal level. The output signal of the controlled variable calculator 69 is D /
The analog signal is converted by the A converter 71 and supplied to the AGC amplifier 55. As mentioned above, the AGC amplifier 5
The gain of 5 is controlled by the analog signal supplied from the D / A converter 71.
【０００６】図６は、図５におけるフリッカ低減回路に
関連する波形図である。図６Ａは、蛍光灯の電源周波数
が５０Ｈｚ時の撮像信号（光量）の波形図であり、１サ
イクルが２０ｍｓとされる。図６Ｂは、５０Ｈｚ時の光
量を６０Ｈｚでサンプリングした場合の積分値を示し、
時間Ｔ０〜Ｔ１が１６．６ｍｓとされる。また、図６Ｂ
における点線及び横軸の手順レベル間は、図６Ａの撮像
信号の平均値を示す。この平均値と積分値の差が図６Ｃ
に示されるような波形図となる。この波形がフリッカ現
象となり、画面がちらつく原因となる。フリッカ現象に
なるフリッカ成分は、ビデオカメラの垂直同期周波数と
蛍光灯の電源周波数の時間軸での最小公倍数（２０Ｈ
ｚ）で周期が一致し、以後、同一周期で繰り返されるこ
とになる。すなわち、ビデオカメラにおいては、時間Ｔ
０〜Ｔ３、Ｔ３〜Ｔ６の３Ｖ周期で繰り返されることに
なる。FIG. 6 is a waveform diagram related to the flicker reduction circuit in FIG. FIG. 6A is a waveform diagram of the imaging signal (light amount) when the power supply frequency of the fluorescent lamp is 50 Hz, and one cycle is 20 ms. FIG. 6B shows an integrated value when the light amount at 50 Hz is sampled at 60 Hz,
The time T 0 to T 1 is set to 16.6 ms. Also, FIG. 6B
6A shows the average value of the image pickup signal in FIG. 6A. The difference between this average value and the integrated value is shown in FIG. 6C.
The waveform diagram is as shown in. This waveform causes a flicker phenomenon, which causes the screen to flicker. The flicker component that causes the flicker phenomenon is the least common multiple (20H) of the vertical synchronization frequency of the video camera and the power frequency of the fluorescent lamp on the time axis.
In z), the cycles match, and thereafter, the cycles are repeated in the same cycle. That is, in the video camera, the time T
0 ~T 3, T 3 will be repeated at 3V period of through T 6.
【０００７】[0007]
【発明が解決しようとする課題】フリッカ成分検出回路
及び位相積分回路からなるフリッカ低減回路により、フ
リッカ現象の発生は解消される。フリッカ低減回路は、
定常状態における入力信号に対してはフリッカ成分を検
出する。しかしながら、フリッカ低減回路はフリッカ成
分の周波数にピークが設定されたバンドパスフィルタの
特性を有するため、インパルス状の信号が入力される過
渡状態（例えば、急激な明るさの変化）等においては、
入力信号に含まれるフリッカ成分と同一の周波数成分の
撮像信号も検出してしまう。The occurrence of the flicker phenomenon is eliminated by the flicker reduction circuit including the flicker component detection circuit and the phase integration circuit. The flicker reduction circuit
A flicker component is detected for the input signal in the steady state. However, since the flicker reduction circuit has the characteristic of a bandpass filter in which the peak of the frequency of the flicker component is set, in a transient state (for example, a sudden change in brightness) where an impulse-shaped signal is input,
An image pickup signal having the same frequency component as the flicker component included in the input signal is also detected.
【０００８】このように、フリッカ成分以外の成分を位
相成分回路に出力してしまい、この成分により加減演算
器の出力信号が大きくなってしまう。この不要信号成分
のレベルは、本来必要なフリッカ成分に対してかなり大
きいことが多く、結果としてＡＧＣアンプのゲインを必
要以上に変調することとなり、映像信号に悪影響を及ぼ
してしまう。As described above, components other than the flicker component are output to the phase component circuit, and this component increases the output signal of the addition / subtraction calculator. The level of this unnecessary signal component is often considerably larger than the originally required flicker component, and as a result, the gain of the AGC amplifier is modulated more than necessary, which adversely affects the video signal.
【０００９】したがって、この発明の目的は、フリッカ
成分と同じ周波数成分を有する信号が位相積分回路に供
給されることを防ぎ、従って、過渡状態における映像出
力信号への影響を防止すると共に、定常状態におけるフ
リッカ低減の特性を維持することが可能なフリッカ低減
回路を有するビデオカメラを提供することである。Therefore, an object of the present invention is to prevent a signal having the same frequency component as the flicker component from being supplied to the phase integrator circuit, and thus to prevent the influence on the video output signal in the transient state and at the same time, in the steady state. It is an object of the present invention to provide a video camera having a flicker reduction circuit capable of maintaining the flicker reduction characteristics in.
【００１０】[0010]
【課題を解決するための手段】この発明は、フリッカ低
減回路を有するビデオカメラにおいて、フリッカ成分を
検出するためのフリッカ成分検出回路と、フリッカ成分
検出回路の出力信号が供給されるリミッタ回路と、リミ
ッタ回路の出力信号が供給される位相積分回路とからな
ることを特徴とするビデオカメラである。According to the present invention, in a video camera having a flicker reduction circuit, a flicker component detection circuit for detecting a flicker component, and a limiter circuit to which an output signal of the flicker component detection circuit is supplied, A video camera comprising a phase integration circuit to which an output signal of a limiter circuit is supplied.
【００１１】[0011]
【作用】フリッカ成分検出回路と位相積分回路間にリミ
ッタ回路を挿入する。このリミッタ回路は、フリッカ成
分と同一の、もしくは近似した周波数を有する撮像信号
が位相積分回路に供給されることを防止する。Function: A limiter circuit is inserted between the flicker component detection circuit and the phase integration circuit. The limiter circuit prevents the imaging signal having the same or an approximate frequency as the flicker component from being supplied to the phase integrator circuit.
【００１２】[0012]
【実施例】以下、この発明によるフリッカ低減回路が適
用されたビデオカメラを、図面を参照して説明する。図
１には、この発明の第１の実施例であるビデオカメラの
ブロック図が示される。なお、フリッカ低減回路は、フ
リッカ成分検出回路、リミッタ回路及び位相積分回路か
らなるものとする。DESCRIPTION OF THE PREFERRED EMBODIMENTS A video camera to which a flicker reduction circuit according to the present invention is applied will be described below with reference to the drawings. FIG. 1 shows a block diagram of a video camera according to a first embodiment of the present invention. The flicker reduction circuit is assumed to include a flicker component detection circuit, a limiter circuit, and a phase integration circuit.
【００１３】図１において、レンズ１には、光源が入射
される。この光源は、ＣＣＤ撮像素子３の受光面に撮像
信号として結像され、ＡＧＣアンプ５に供給される。Ａ
ＧＣアンプ５の出力ゲインは、後述するＤ／Ａコンバー
タ２３により設定される。ＡＧＣアンプ５の出力である
撮像信号は、Ａ／Ｄコンバータ７に供給され、ディジタ
ル化される。このディジタル信号は、信号処理回路９及
び検波回路１３に供給される。信号処理回路９によりデ
ィジタル信号に所定の処理がなされ、出力端子１１から
取り出される。In FIG. 1, a light source is incident on the lens 1. This light source is imaged as an image pickup signal on the light receiving surface of the CCD image pickup element 3 and supplied to the AGC amplifier 5. A
The output gain of the GC amplifier 5 is set by the D / A converter 23 described later. The image pickup signal output from the AGC amplifier 5 is supplied to the A / D converter 7 and digitized. This digital signal is supplied to the signal processing circuit 9 and the detection circuit 13. The signal processing circuit 9 performs a predetermined process on the digital signal and takes it out from the output terminal 11.
【００１４】検波回路１３により検波されたディジタル
信号は、コンパレータ１５及びフリッカ成分検出回路２
５に供給される。コンパレータ１５には、リファレンス
レベル入力端子１７から基準レベルが供給される。コン
パレータ１５では、検波されたディジタル信号と基準レ
ベルの比較が行われ、比較検出された値は加減演算器１
９に供給される。The digital signal detected by the detection circuit 13 is supplied to the comparator 15 and the flicker component detection circuit 2.
5 is supplied. A reference level is supplied from the reference level input terminal 17 to the comparator 15. In the comparator 15, the detected digital signal and the reference level are compared, and the value detected by comparison is added / subtracted by the adder / subtractor 1
9 is supplied.
【００１５】フリッカ成分検出回路２５では、供給され
た信号に含まれるフリッカ成分の周波数帯が検出され、
フリッカ成分がリミッタ回路２７に供給される。フリッ
カ成分検出回路２５の出力信号は、リミッタ回路２７で
制限された後に位相積分回路２９に供給される。位相積
分回路２９の出力信号は、加算演算器１９に供給され
る。The flicker component detection circuit 25 detects the frequency band of the flicker component contained in the supplied signal,
The flicker component is supplied to the limiter circuit 27. The output signal of the flicker component detection circuit 25 is limited by the limiter circuit 27 and then supplied to the phase integration circuit 29. The output signal of the phase integration circuit 29 is supplied to the addition calculator 19.
【００１６】加減演算器１９では、コンパレータ１５か
らの信号に対して位相積分回路２９からの信号が加算／
減算される。加減演算器１９の出力信号は、ＡＧＣアン
プ５のゲイン制御量演算器２１に供給され、撮像信号レ
ベル及びフリッカ成分信号レベルに応じたＡＧＣアンプ
のゲインコントロール量が演算される。この演算出力信
号は、Ｄ／Ａコンバータ２３に供給され、アナログ信号
に変換された後でＡＧＣ回路５に供給される。ＡＧＣ回
路５のゲインは、供給されたゲイン制御量に応じてコン
トロールされる。In the adder / subtractor 19 the signal from the phase integrator circuit 29 is added to the signal from the comparator 15 /
Is subtracted. The output signal of the adder / subtractor calculator 19 is supplied to the gain control amount calculator 21 of the AGC amplifier 5, and the gain control amount of the AGC amplifier according to the image pickup signal level and the flicker component signal level is calculated. This operation output signal is supplied to the D / A converter 23, converted into an analog signal, and then supplied to the AGC circuit 5. The gain of the AGC circuit 5 is controlled according to the supplied gain control amount.
【００１７】図２には、フリッカ成分検出回路２５、リ
ミッタ回路２７及び位相積分回路２９からなるフリッカ
低減回路の詳細なブロック図が示される。図２におい
て、フリッカ成分検出回路２５は、ディジタルフィルタ
３１、加算器３３、減算器３５及び乗算器３７からな
る。FIG. 2 shows a detailed block diagram of a flicker reduction circuit including a flicker component detection circuit 25, a limiter circuit 27 and a phase integration circuit 29. In FIG. 2, the flicker component detection circuit 25 includes a digital filter 31, an adder 33, a subtractor 35, and a multiplier 37.
【００１８】フリッカ成分検出回路２５のディジタルフ
ィルタ３１は３１ａ、３１ｂ及び３１ｃの３段からな
り、入力信号に対して１Ｖ前の入力値をそれぞれが保持
する。ディジタルフィルタ３１ａは、ディジタルフィル
タ３１ｂ及び３１ｃに直列に接続される。各ディジタル
フィルタの出力信号は、加算器３３で加算される。ま
た、ディジタルフィルタ３１ｂの出力信号が乗算器３７
で３倍に乗算される。加算器３３の加算値及び乗算器３
７の乗算値は、減算器３５において減算される。この減
算値は、リミッタ回路２７に供給される。リミッタ回路
２７では、フリッカ成分以外の２０Ｈｚ成分が制限され
る。The digital filter 31 of the flicker component detection circuit 25 is composed of three stages 31a, 31b and 31c, and each holds an input value 1V before the input signal. The digital filter 31a is connected in series with the digital filters 31b and 31c. The output signals of the digital filters are added by the adder 33. Further, the output signal of the digital filter 31b is the multiplier 37
Is multiplied by 3. Addition value of adder 33 and multiplier 3
The multiplication value of 7 is subtracted by the subtractor 35. This subtracted value is supplied to the limiter circuit 27. The limiter circuit 27 limits 20 Hz components other than the flicker component.
【００１９】リミッタ回路２７からの出力値は、位相積
分回路２９の加算器３９に供給される。なお、位相積分
回路２９は、加算器３９、乗算器４１及びディジタルフ
ィルタ４３からなる。加算器３９の出力値は、ディジタ
ルフィルタ４３に供給される。ディジタルフィルタ４３
は、直列接続された３段のディジタルフィルタ４３ａ、
４３ｂ及び４３ｃからなる。ディジタルフィルタ４３の
それぞれは、入力信号に対して１Ｖ前の入力値を保持す
る。ディジタルフィルタ４３ｃからの出力値は、乗算器
４１で定数ｋにより乗算され、加算器３９に供給され
る。加算器３９の出力値は、加減演算器１９に供給され
る。The output value from the limiter circuit 27 is supplied to the adder 39 of the phase integration circuit 29. The phase integration circuit 29 includes an adder 39, a multiplier 41 and a digital filter 43. The output value of the adder 39 is supplied to the digital filter 43. Digital filter 43
Is a three-stage digital filter 43a connected in series,
It consists of 43b and 43c. Each of the digital filters 43 holds an input value 1V before the input signal. The output value from the digital filter 43c is multiplied by the constant k in the multiplier 41 and supplied to the adder 39. The output value of the adder 39 is supplied to the addition / subtraction calculator 19.
【００２０】検波回路１３の出力値をＸ、フリッカ低減
回路の出力値をＹとすると、上述のフリッカ低減回路の
特性は、Assuming that the output value of the detection circuit 13 is X and the output value of the flicker reduction circuit is Y, the characteristics of the flicker reduction circuit are as follows.
【数１】に示す方程式により表される。It is represented by the equation shown in Equation 1.
【００２１】すなわち、フリッカ成分検出回路２５にお
いてフリッカ成分が検出され、位相積分回路でこの検出
値の位相合わせが３Ｖ周期（２０Ｈｚ）で行われ、フリ
ッカ成分が積分される。例えば、フリッカ現象がない光
源からフリッカの発生する光源へビデオカメラの画角を
切り換えた場合、最初の部分では、フリッカ成分検出回
路２５により大きなフリッカ量が検出され、また、位相
積分回路２９のディジタルフィルタ４３の値は０とされ
る。しかし、徐々にフリッカが低減されるので、フリッ
カ成分検出回路２５の検出値は基準レベルに戻り、ま
た、位相積分回路２９のディジタルフィルタ４３の出力
値は、フリッカを低減する量のフリッカ量の値に近づ
く。That is, the flicker component detecting circuit 25 detects the flicker component, and the phase integrator circuit performs phase matching of the detected values in a cycle of 3 V (20 Hz) to integrate the flicker component. For example, when the angle of view of the video camera is switched from a light source that does not have a flicker phenomenon to a light source that causes flicker, a large amount of flicker is detected by the flicker component detection circuit 25 in the first part, and the digital signal of the phase integration circuit 29 is detected. The value of the filter 43 is set to 0. However, since the flicker is gradually reduced, the detection value of the flicker component detection circuit 25 returns to the reference level, and the output value of the digital filter 43 of the phase integration circuit 29 is the value of the flicker amount that reduces the flicker. Approach.
【００２２】一般的な撮影時には、上述の関係によりフ
リッカ現象は低減される。図３には、フリッカ低減回路
の特性が示される。図３からも明らかなように、フリッ
カ低減回路は、２０Ｈｚにピーク値を有するバンドパス
フィルタである。このため、撮影の状況により、検波回
路の出力、つまり、フリッカ成分検出回路２５の入力信
号にフリッカ成分以外の２０Ｈｚ成分を含んだ入力信号
が存在する場合、図３に示される特性のフリッカ低減回
路では、この入力信号を除去することが不可能とされ
る。従って、ＡＧＣアンプのゲインコントロール出力に
影響を及ぼす。しかしながら、図１に示されるように、
フリッカ成分検出回路２５と位相積分回路２９間にリミ
ッタ回路２７を配設することにより、フリッカ成分以外
の２０Ｈｚ成分を含んだ撮像信号が位相積分回路２９に
供給されないようにしている。このため、ＡＧＣアンプ
５に適切なゲインコントロール信号を供給することがで
きる。また、３Ｖ周期毎に発生するフリッカ成分は、位
相積分回路２９に供給されることが上述の説明より明ら
かとされる。At the time of general photographing, the flicker phenomenon is reduced due to the above relationship. FIG. 3 shows the characteristics of the flicker reduction circuit. As is clear from FIG. 3, the flicker reduction circuit is a bandpass filter having a peak value at 20 Hz. Therefore, when the output of the detection circuit, that is, the input signal including the 20 Hz component other than the flicker component exists in the output of the detection circuit, that is, the flicker reduction circuit having the characteristics shown in FIG. Then, it is impossible to remove this input signal. Therefore, it affects the gain control output of the AGC amplifier. However, as shown in FIG.
By disposing the limiter circuit 27 between the flicker component detection circuit 25 and the phase integration circuit 29, the image pickup signal including the 20 Hz component other than the flicker component is prevented from being supplied to the phase integration circuit 29. Therefore, an appropriate gain control signal can be supplied to the AGC amplifier 5. Further, it is clear from the above description that the flicker component generated every 3V cycle is supplied to the phase integration circuit 29.
【００２３】図４には、図１におけるフリッカ成分低減
回路の出力波形図が示される。なお、図４Ａはフリッカ
成分検出回路２５の、また、図４Ｂはリミッタ回路２７
のフリッカ低減開始時の出力波形図であり、図４Ｃは位
相積分回路２９のフリッカ低減時の出力波形図をそれぞ
れ示す。フリッカ成分検出回路２５により検出されたフ
リッカ成分は、リミッタ回路２７に供給される。図４Ａ
において、基準レベル０を中心とする点線で示される範
囲は、リミッタ回路２７のリミッタ設定値であり、従来
の設定値に比べて小さいものとされる。また、網線で示
される範囲Ａは、フリッカ成分以外の（撮像信号の周波
数成分である）２０Ｈｚ成分である。インパルス状の２
０Ｈｚ成分を含む撮像信号が入力された場合には、リミ
ッタ回路２７により、撮像信号の２０Ｈｚ成分が制限さ
れる。このため、リミッタ回路２７の出力波形は、図４
Ｂのようになる。従って、位相積分回路２９への入力レ
ベルは、図４Ｃに示されるように、従来のレベルと同様
のものとなり、ＡＧＣアンプ５の出力コントロール、つ
まり、映像信号への影響を制限することが可能になる。FIG. 4 shows an output waveform diagram of the flicker component reducing circuit in FIG. 4A shows the flicker component detection circuit 25, and FIG. 4B shows the limiter circuit 27.
4C is an output waveform diagram at the start of flicker reduction, and FIG. 4C shows an output waveform diagram of the phase integrator circuit 29 when flicker reduction is performed. The flicker component detected by the flicker component detection circuit 25 is supplied to the limiter circuit 27. Figure 4A
In, the range shown by the dotted line centered on the reference level 0 is the limiter setting value of the limiter circuit 27, which is smaller than the conventional setting value. A range A indicated by a halftone line is a 20 Hz component (which is a frequency component of the image pickup signal) other than the flicker component. Impulsive 2
When the image pickup signal including the 0 Hz component is input, the limiter circuit 27 limits the 20 Hz component of the image pickup signal. Therefore, the output waveform of the limiter circuit 27 is as shown in FIG.
It becomes like B. Therefore, the input level to the phase integrator circuit 29 becomes similar to the conventional level as shown in FIG. 4C, and it becomes possible to limit the output control of the AGC amplifier 5, that is, the influence on the video signal. Become.
【００２４】[0024]
【発明の効果】この発明によれば、フリッカ成分検出回
路と位相積分回路間にリミッタ回路を挿入することによ
り、過渡状態時に発生する、フリッカ成分と同一の、も
しくは近似した周波数を有する撮像信号が位相積分回路
に供給されることを防ぐことが可能になる。また、従来
のフリッカ成分は、今まで同様に位相積分回路に供給さ
れる。According to the present invention, by inserting a limiter circuit between the flicker component detection circuit and the phase integration circuit, an image pickup signal having the same frequency as the flicker component or a frequency close to that of the flicker component generated in a transient state is generated. It becomes possible to prevent the supply to the phase integration circuit. Also, the conventional flicker component is supplied to the phase integrator circuit as before.
Claims (1)
において、 フリッカ成分を検出するためのフリッカ成分検出手段
と、 上記フリッカ成分検出手段の出力信号が供給されるリミ
ッタと、 上記リミッタの出力信号が供給される位相積分手段とか
らなることを特徴とするビデオカメラ。 【説明の詳細な説明】 【０００１】 【産業上の利用分野】この発明は、ビデオカメラに関
し、特に、フリッカを低減させるための回路を有するビ
デオカメラに関する。 【０００２】 【従来の技術】垂直同期信号周波数が６０ＨｚであるＮ
ＴＳＣ方式のビデオカメラを用いて、５０Ｈｚの交流電
源が使用される蛍光灯照明の下で被写体を撮影し、その
画像をテレビジョン等で再生した場合に画面がちらつく
ことがある。これは、ビデオカメラの垂直同期信号周波
数と蛍光灯の電源周波数が異なることによって発生し、
一般にフリッカ現象と呼ばれる。 【０００３】図５には、フリッカ現象を解消する手段で
あるフリッカ低減回路を含むビデオカメラのブロック図
が示される。なお、フリッカ低減回路は、フリッカ成分
検出回路７３及び位相成分回路７５により構成される。
図５において、レンズ５１には、光源が入射される。こ
の光源は、撮像信号としてＣＣＤ撮像素子５３の受光面
に結像され、ＡＧＣアンプ５５に供給される。ＡＧＣア
ンプ５５の出力ゲインは、後述するＤ／Ａコンバータ７
１により設定される。ＡＧＣアンプ５５の出力である撮
像信号は、Ａ／Ｄコンバータ５７に供給され、ディジタ
ル化される。このディジタル信号は、信号処理回路５９
及び検波回路６１に供給される。信号処理回路５９によ
り、ディジタル信号に所定の処理がなされ、その後、出
力端子６０から取り出される。 【０００４】検波回路６１により検波されたディジタル
信号は、コンパレータ６３及びフリッカ成分検出回路７
３に供給される。コンパレータ６３には、リファレンス
レベル入力端子６５から基準レベルが供給される。コン
パレータ６３では、検波されたディジタル信号と基準レ
ベルの比較が行われ、比較検出された値は加減演算器６
７に供給される。フリッカ成分検出回路７３では、供給
された信号に含まれるフリッカ成分の周波数帯が検出さ
れ、フリッカ成分は位相積分回路７５を介して加減演算
器６７に供給される。 【０００５】加減演算器６７では、コンパレータ６３か
らの出力信号に対して位相積分回路７５の出力信号が加
算／減算される。加減演算器６７の出力信号は、制御量
演算器６９により撮像信号レベル及びフリッカ成分信号
レベルに応じたＡＧＣアンプ５５のゲインコントロール
量が演算される。制御量演算器６９の出力信号は、Ｄ／
Ａコンバータ７１でアナログ信号に変換され、ＡＧＣア
ンプ５５に供給される。前述のように、ＡＧＣアンプ５
５のゲインは、Ｄ／Ａコンバータ７１から供給されるア
ナログ信号によりコントロールされる。 【０００６】図６は、図５におけるフリッカ低減回路に
関連する波形図である。図６Ａは、蛍光灯の電源周波数
が５０Ｈｚ時の撮像信号（光量）の波形図であり、１サ
イクルが２０ｍｓとされる。図６Ｂは、５０Ｈｚ時の光
量を６０Ｈｚでサンプリングした場合の積分値を示し、
時間Ｔ0 〜Ｔ1 が１６．６ｍｓとされる。また、図６Ｂ
における点線及び横軸の手順レベル間は、図６Ａの撮像
信号の平均値を示す。この平均値と積分値の差が図６Ｃ
に示されるような波形図となる。この波形がフリッカ現
象となり、画面がちらつく原因となる。フリッカ現象に
なるフリッカ成分は、ビデオカメラの垂直同期周波数と
蛍光灯の電源周波数の時間軸での最小公倍数（２０Ｈ
ｚ）で周期が一致し、以後、同一周期で繰り返されるこ
とになる。すなわち、ビデオカメラにおいては、時間Ｔ
0 〜Ｔ3 、Ｔ3 〜Ｔ6 の３Ｖ周期で繰り返されることに
なる。 【０００７】 【発明が解決しようとする課題】フリッカ成分検出回路
及び位相積分回路からなるフリッカ低減回路により、フ
リッカ現象の発生は解消される。フリッカ低減回路は、
定常状態における入力信号に対してはフリッカ成分を検
出する。しかしながら、フリッカ低減回路はフリッカ成
分の周波数にピークが設定されたバンドパスフィルタの
特性を有するため、インパルス状の信号が入力される過
渡状態（例えば、急激な明るさの変化）等においては、
入力信号に含まれるフリッカ成分と同一の周波数成分の
撮像信号も検出してしまう。 【０００８】このように、フリッカ成分以外の成分を位
相成分回路に出力してしまい、この成分により加減演算
器の出力信号が大きくなってしまう。この不要信号成分
のレベルは、本来必要なフリッカ成分に対してかなり大
きいことが多く、結果としてＡＧＣアンプのゲインを必
要以上に変調することとなり、映像信号に悪影響を及ぼ
してしまう。 【０００９】したがって、この発明の目的は、フリッカ
成分と同じ周波数成分を有する信号が位相積分回路に供
給されることを防ぎ、従って、過渡状態における映像出
力信号への影響を防止すると共に、定常状態におけるフ
リッカ低減の特性を維持することが可能なフリッカ低減
回路を有するビデオカメラを提供することである。 【００１０】 【課題を解決するための手段】この発明は、フリッカ低
減回路を有するビデオカメラにおいて、フリッカ成分を
検出するためのフリッカ成分検出回路と、フリッカ成分
検出回路の出力信号が供給されるリミッタ回路と、リミ
ッタ回路の出力信号が供給される位相積分回路とからな
ることを特徴とするビデオカメラである。 【００１１】 【作用】フリッカ成分検出回路と位相積分回路間にリミ
ッタ回路を挿入する。このリミッタ回路は、フリッカ成
分と同一の、もしくは近似した周波数を有する撮像信号
が位相積分回路に供給されることを防止する。 【００１２】 【実施例】以下、この発明によるフリッカ低減回路が適
用されたビデオカメラを、図面を参照して説明する。図
１には、この発明の第１の実施例であるビデオカメラの
ブロック図が示される。なお、フリッカ低減回路は、フ
リッカ成分検出回路、リミッタ回路及び位相積分回路か
らなるものとする。 【００１３】図１において、レンズ１には、光源が入射
される。この光源は、ＣＣＤ撮像素子３の受光面に撮像
信号として結像され、ＡＧＣアンプ５に供給される。Ａ
ＧＣアンプ５の出力ゲインは、後述するＤ／Ａコンバー
タ２３により設定される。ＡＧＣアンプ５の出力である
撮像信号は、Ａ／Ｄコンバータ７に供給され、ディジタ
ル化される。このディジタル信号は、信号処理回路９及
び検波回路１３に供給される。信号処理回路９によりデ
ィジタル信号に所定の処理がなされ、出力端子１１から
取り出される。 【００１４】検波回路１３により検波されたディジタル
信号は、コンパレータ１５及びフリッカ成分検出回路２
５に供給される。コンパレータ１５には、リファレンス
レベル入力端子１７から基準レベルが供給される。コン
パレータ１５では、検波されたディジタル信号と基準レ
ベルの比較が行われ、比較検出された値は加減演算器１
９に供給される。 【００１５】フリッカ成分検出回路２５では、供給され
た信号に含まれるフリッカ成分の周波数帯が検出され、
フリッカ成分がリミッタ回路２７に供給される。フリッ
カ成分検出回路２５の出力信号は、リミッタ回路２７で
制限された後に位相積分回路２９に供給される。位相積
分回路２９の出力信号は、加算演算器１９に供給され
る。 【００１６】加減演算器１９では、コンパレータ１５か
らの信号に対して位相積分回路２９からの信号が加算／
減算される。加減演算器１９の出力信号は、ＡＧＣアン
プ５のゲイン制御量演算器２１に供給され、撮像信号レ
ベル及びフリッカ成分信号レベルに応じたＡＧＣアンプ
のゲインコントロール量が演算される。この演算出力信
号は、Ｄ／Ａコンバータ２３に供給され、アナログ信号
に変換された後でＡＧＣ回路５に供給される。ＡＧＣ回
路５のゲインは、供給されたゲイン制御量に応じてコン
トロールされる。 【００１７】図２には、フリッカ成分検出回路２５、リ
ミッタ回路２７及び位相積分回路２９からなるフリッカ
低減回路の詳細なブロック図が示される。図２におい
て、フリッカ成分検出回路２５は、ディジタルフィルタ
３１、加算器３３、減算器３５及び乗算器３７からな
る。 【００１８】フリッカ成分検出回路２５のディジタルフ
ィルタ３１は３１ａ、３１ｂ及び３１ｃの３段からな
り、入力信号に対して１Ｖ前の入力値をそれぞれが保持
する。ディジタルフィルタ３１ａは、ディジタルフィル
タ３１ｂ及び３１ｃに直列に接続される。各ディジタル
フィルタの出力信号は、加算器３３で加算される。ま
た、ディジタルフィルタ３１ｂの出力信号が乗算器３７
で３倍に乗算される。加算器３３の加算値及び乗算器３
７の乗算値は、減算器３５において減算される。この減
算値は、リミッタ回路２７に供給される。リミッタ回路
２７では、フリッカ成分以外の２０Ｈｚ成分が制限され
る。 【００１９】リミッタ回路２７からの出力値は、位相積
分回路２９の加算器３９に供給される。なお、位相積分
回路２９は、加算器３９、乗算器４１及びディジタルフ
ィルタ４３からなる。加算器３９の出力値は、ディジタ
ルフィルタ４３に供給される。ディジタルフィルタ４３
は、直列接続された３段のディジタルフィルタ４３ａ、
４３ｂ及び４３ｃからなる。ディジタルフィルタ４３の
それぞれは、入力信号に対して１Ｖ前の入力値を保持す
る。ディジタルフィルタ４３ｃからの出力値は、乗算器
４１で定数ｋにより乗算され、加算器３９に供給され
る。加算器３９の出力値は、加減演算器１９に供給され
る。 【００２０】検波回路１３の出力値をＸ、フリッカ低減
回路の出力値をＹとすると、上述のフリッカ低減回路の
特性は、 【数１】 に示す方程式により表される。 【００２１】すなわち、フリッカ成分検出回路２５にお
いてフリッカ成分が検出され、位相積分回路でこの検出
値の位相合わせが３Ｖ周期（２０Ｈｚ）で行われ、フリ
ッカ成分が積分される。例えば、フリッカ現象がない光
源からフリッカの発生する光源へビデオカメラの画角を
切り換えた場合、最初の部分では、フリッカ成分検出回
路２５により大きなフリッカ量が検出され、また、位相
積分回路２９のディジタルフィルタ４３の値は０とされ
る。しかし、徐々にフリッカが低減されるので、フリッ
カ成分検出回路２５の検出値は基準レベルに戻り、ま
た、位相積分回路２９のディジタルフィルタ４３の出力
値は、フリッカを低減する量のフリッカ量の値に近づ
く。 【００２２】一般的な撮影時には、上述の関係によりフ
リッカ現象は低減される。図３には、フリッカ低減回路
の特性が示される。図３からも明らかなように、フリッ
カ低減回路は、２０Ｈｚにピーク値を有するバンドパス
フィルタである。このため、撮影の状況により、検波回
路の出力、つまり、フリッカ成分検出回路２５の入力信
号にフリッカ成分以外の２０Ｈｚ成分を含んだ入力信号
が存在する場合、図３に示される特性のフリッカ低減回
路では、この入力信号を除去することが不可能とされ
る。従って、ＡＧＣアンプのゲインコントロール出力に
影響を及ぼす。しかしながら、図１に示されるように、
フリッカ成分検出回路２５と位相積分回路２９間にリミ
ッタ回路２７を配設することにより、フリッカ成分以外
の２０Ｈｚ成分を含んだ撮像信号が位相積分回路２９に
供給されないようにしている。このため、ＡＧＣアンプ
５に適切なゲインコントロール信号を供給することがで
きる。また、３Ｖ周期毎に発生するフリッカ成分は、位
相積分回路２９に供給されることが上述の説明より明ら
かとされる。 【００２３】図４には、図１におけるフリッカ成分低減
回路の出力波形図が示される。なお、図４Ａはフリッカ
成分検出回路２５の、また、図４Ｂはリミッタ回路２７
のフリッカ低減開始時の出力波形図であり、図４Ｃは位
相積分回路２９のフリッカ低減時の出力波形図をそれぞ
れ示す。フリッカ成分検出回路２５により検出されたフ
リッカ成分は、リミッタ回路２７に供給される。図４Ａ
において、基準レベル０を中心とする点線で示される範
囲は、リミッタ回路２７のリミッタ設定値であり、従来
の設定値に比べて小さいものとされる。また、網線で示
される範囲Ａは、フリッカ成分以外の（撮像信号の周波
数成分である）２０Ｈｚ成分である。インパルス状の２
０Ｈｚ成分を含む撮像信号が入力された場合には、リミ
ッタ回路２７により、撮像信号の２０Ｈｚ成分が制限さ
れる。このため、リミッタ回路２７の出力波形は、図４
Ｂのようになる。従って、位相積分回路２９への入力レ
ベルは、図４Ｃに示されるように、従来のレベルと同様
のものとなり、ＡＧＣアンプ５の出力コントロール、つ
まり、映像信号への影響を制限することが可能になる。 【００２４】 【発明の効果】この発明によれば、フリッカ成分検出回
路と位相積分回路間にリミッタ回路を挿入することによ
り、過渡状態時に発生する、フリッカ成分と同一の、も
しくは近似した周波数を有する撮像信号が位相積分回路
に供給されることを防ぐことが可能になる。また、従来
のフリッカ成分は、今まで同様に位相積分回路に供給さ
れる。1. A video camera having a flicker reduction circuit, wherein a flicker component detecting means for detecting a flicker component, a limiter to which an output signal of the flicker component detecting means is supplied, and an output signal of the limiter are supplied. A video camera, comprising: Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video camera, and more particularly to a video camera having a circuit for reducing flicker. N having a vertical synchronizing signal frequency of 60 Hz
The screen may flicker when a subject is photographed using a TSC type video camera under fluorescent lamp illumination in which an AC power supply of 50 Hz is used and the image is reproduced on a television or the like. This is caused by the difference between the vertical sync signal frequency of the video camera and the power supply frequency of the fluorescent lamp,
It is generally called the flicker phenomenon. FIG. 5 is a block diagram of a video camera including a flicker reduction circuit which is a means for eliminating the flicker phenomenon. The flicker reduction circuit is composed of a flicker component detection circuit 73 and a phase component circuit 75.
In FIG. 5, a light source is incident on the lens 51. This light source is imaged as an image pickup signal on the light receiving surface of the CCD image pickup device 53 and supplied to the AGC amplifier 55. The output gain of the AGC amplifier 55 is the D / A converter 7 described later.
It is set by 1. The image pickup signal output from the AGC amplifier 55 is supplied to the A / D converter 57 and digitized. This digital signal is processed by the signal processing circuit 59.
And to the detection circuit 61. The signal processing circuit 59 performs predetermined processing on the digital signal, and then takes out from the output terminal 60. The digital signal detected by the detection circuit 61 is supplied to the comparator 63 and the flicker component detection circuit 7.
3 is supplied. The reference level is supplied to the comparator 63 from the reference level input terminal 65. In the comparator 63, the detected digital signal and the reference level are compared, and the detected value is compared with the addition / subtraction calculator 6
7 is supplied. The flicker component detection circuit 73 detects the frequency band of the flicker component included in the supplied signal, and the flicker component is supplied to the addition / subtraction calculator 67 via the phase integration circuit 75. In the addition / subtraction calculator 67, the output signal of the phase integration circuit 75 is added / subtracted to / from the output signal from the comparator 63. With respect to the output signal of the addition / subtraction calculator 67, the control amount calculator 69 calculates the gain control amount of the AGC amplifier 55 according to the image pickup signal level and the flicker component signal level. The output signal of the controlled variable calculator 69 is D /
The analog signal is converted by the A converter 71 and supplied to the AGC amplifier 55. As mentioned above, the AGC amplifier 5
The gain of 5 is controlled by the analog signal supplied from the D / A converter 71. FIG. 6 is a waveform diagram related to the flicker reduction circuit in FIG. FIG. 6A is a waveform diagram of the imaging signal (light amount) when the power supply frequency of the fluorescent lamp is 50 Hz, and one cycle is 20 ms. FIG. 6B shows an integrated value when the light amount at 50 Hz is sampled at 60 Hz,
The time T 0 to T 1 is set to 16.6 ms. Also, FIG. 6B
6A shows the average value of the image pickup signal in FIG. 6A. The difference between this average value and the integrated value is shown in FIG. 6C.
The waveform diagram is as shown in. This waveform causes a flicker phenomenon, which causes the screen to flicker. The flicker component that causes the flicker phenomenon is the lowest common multiple (20H) of the vertical synchronization frequency of the video camera and the power supply frequency of the fluorescent lamp on the time axis.
In z), the cycles match, and thereafter, the cycles are repeated in the same cycle. That is, in the video camera, the time T
It is repeated in a 3V cycle of 0 to T 3 and T 3 to T 6 . The occurrence of the flicker phenomenon is eliminated by the flicker reduction circuit including the flicker component detection circuit and the phase integration circuit. The flicker reduction circuit
A flicker component is detected for the input signal in the steady state. However, since the flicker reduction circuit has the characteristic of a bandpass filter in which the peak of the frequency of the flicker component is set, in a transient state (for example, a sudden change in brightness) where an impulse-shaped signal is input,
An image pickup signal having the same frequency component as the flicker component included in the input signal is also detected. As described above, components other than the flicker component are output to the phase component circuit, and this component increases the output signal of the addition / subtraction calculator. The level of this unnecessary signal component is often considerably larger than the originally required flicker component, and as a result, the gain of the AGC amplifier is modulated more than necessary, which adversely affects the video signal. Therefore, an object of the present invention is to prevent a signal having the same frequency component as the flicker component from being supplied to the phase integrator circuit, and thus to prevent the influence on the video output signal in the transient state and at the same time, in the steady state. It is an object of the present invention to provide a video camera having a flicker reduction circuit capable of maintaining the flicker reduction characteristics in. According to the present invention, in a video camera having a flicker reduction circuit, a flicker component detection circuit for detecting a flicker component and a limiter to which an output signal of the flicker component detection circuit is supplied. A video camera comprising a circuit and a phase integration circuit to which an output signal of a limiter circuit is supplied. A limiter circuit is inserted between the flicker component detection circuit and the phase integration circuit. The limiter circuit prevents the imaging signal having the same or an approximate frequency as the flicker component from being supplied to the phase integrator circuit. A video camera to which a flicker reduction circuit according to the present invention is applied will be described below with reference to the drawings. FIG. 1 shows a block diagram of a video camera according to a first embodiment of the present invention. The flicker reduction circuit is assumed to include a flicker component detection circuit, a limiter circuit, and a phase integration circuit. In FIG. 1, a light source is incident on the lens 1. This light source is imaged as an image pickup signal on the light receiving surface of the CCD image pickup element 3 and supplied to the AGC amplifier 5. A
The output gain of the GC amplifier 5 is set by the D / A converter 23 described later. The image pickup signal output from the AGC amplifier 5 is supplied to the A / D converter 7 and digitized. This digital signal is supplied to the signal processing circuit 9 and the detection circuit 13. The signal processing circuit 9 performs a predetermined process on the digital signal and takes it out from the output terminal 11. The digital signal detected by the detection circuit 13 is supplied to the comparator 15 and the flicker component detection circuit 2.
5 is supplied. A reference level is supplied from the reference level input terminal 17 to the comparator 15. In the comparator 15, the detected digital signal and the reference level are compared, and the value detected by comparison is added / subtracted by the adder / subtractor 1
9 is supplied. The flicker component detection circuit 25 detects the frequency band of the flicker component contained in the supplied signal,
The flicker component is supplied to the limiter circuit 27. The output signal of the flicker component detection circuit 25 is limited by the limiter circuit 27 and then supplied to the phase integration circuit 29. The output signal of the phase integration circuit 29 is supplied to the addition calculator 19. In the adder / subtractor 19 the signal from the phase integrator circuit 29 is added to the signal from the comparator 15 /
Is subtracted. The output signal of the adder / subtractor calculator 19 is supplied to the gain control amount calculator 21 of the AGC amplifier 5, and the gain control amount of the AGC amplifier according to the image pickup signal level and the flicker component signal level is calculated. This operation output signal is supplied to the D / A converter 23, converted into an analog signal, and then supplied to the AGC circuit 5. The gain of the AGC circuit 5 is controlled according to the supplied gain control amount. FIG. 2 shows a detailed block diagram of a flicker reduction circuit including a flicker component detection circuit 25, a limiter circuit 27 and a phase integration circuit 29. In FIG. 2, the flicker component detection circuit 25 includes a digital filter 31, an adder 33, a subtractor 35, and a multiplier 37. The digital filter 31 of the flicker component detection circuit 25 is composed of three stages 31a, 31b and 31c, and each holds an input value 1V before the input signal. The digital filter 31a is connected in series with the digital filters 31b and 31c. The output signals of the digital filters are added by the adder 33. Further, the output signal of the digital filter 31b is the multiplier 37
Is multiplied by 3. Addition value of adder 33 and multiplier 3
The multiplication value of 7 is subtracted by the subtractor 35. This subtracted value is supplied to the limiter circuit 27. The limiter circuit 27 limits 20 Hz components other than the flicker component. The output value from the limiter circuit 27 is supplied to the adder 39 of the phase integration circuit 29. The phase integration circuit 29 includes an adder 39, a multiplier 41 and a digital filter 43. The output value of the adder 39 is supplied to the digital filter 43. Digital filter 43
Is a three-stage digital filter 43a connected in series,
It consists of 43b and 43c. Each of the digital filters 43 holds an input value 1V before the input signal. The output value from the digital filter 43c is multiplied by the constant k in the multiplier 41 and supplied to the adder 39. The output value of the adder 39 is supplied to the addition / subtraction calculator 19. When the output value of the detection circuit 13 is X and the output value of the flicker reduction circuit is Y, the characteristics of the flicker reduction circuit described above are as follows. It is represented by the equation shown in. That is, the flicker component detecting circuit 25 detects the flicker component, and the phase integrator circuit performs phase matching of the detected values in a cycle of 3 V (20 Hz) to integrate the flicker component. For example, when the angle of view of the video camera is switched from a light source having no flicker phenomenon to a light source causing flicker, a large amount of flicker is detected by the flicker component detection circuit 25 in the first portion, and the digital signal of the phase integration circuit 29 is detected. The value of the filter 43 is set to 0. However, since the flicker is gradually reduced, the detection value of the flicker component detection circuit 25 returns to the reference level, and the output value of the digital filter 43 of the phase integration circuit 29 is the value of the flicker amount that reduces the flicker. Approach. At the time of general photographing, the flicker phenomenon is reduced due to the above relationship. FIG. 3 shows the characteristics of the flicker reduction circuit. As is clear from FIG. 3, the flicker reduction circuit is a bandpass filter having a peak value at 20 Hz. Therefore, when the output of the detection circuit, that is, the input signal including the 20 Hz component other than the flicker component exists in the output of the detection circuit, that is, the flicker reduction circuit having the characteristics shown in FIG. Then, it is impossible to remove this input signal. Therefore, it affects the gain control output of the AGC amplifier. However, as shown in FIG.
By disposing the limiter circuit 27 between the flicker component detection circuit 25 and the phase integration circuit 29, the image pickup signal including the 20 Hz component other than the flicker component is prevented from being supplied to the phase integration circuit 29. Therefore, an appropriate gain control signal can be supplied to the AGC amplifier 5. Further, it is clear from the above description that the flicker component generated every 3V cycle is supplied to the phase integration circuit 29. FIG. 4 shows an output waveform diagram of the flicker component reducing circuit in FIG. 4A shows the flicker component detection circuit 25, and FIG. 4B shows the limiter circuit 27.
4C is an output waveform diagram at the start of flicker reduction, and FIG. 4C shows an output waveform diagram of the phase integrator circuit 29 when flicker reduction is performed. The flicker component detected by the flicker component detection circuit 25 is supplied to the limiter circuit 27. Figure 4A
In, the range shown by the dotted line centered on the reference level 0 is the limiter setting value of the limiter circuit 27, which is smaller than the conventional setting value. A range A indicated by a halftone line is a 20 Hz component (which is a frequency component of the image pickup signal) other than the flicker component. Impulsive 2
When the image pickup signal including the 0 Hz component is input, the limiter circuit 27 limits the 20 Hz component of the image pickup signal. Therefore, the output waveform of the limiter circuit 27 is as shown in FIG.
It becomes like B. Therefore, the input level to the phase integrator circuit 29 becomes similar to the conventional level as shown in FIG. 4C, and it becomes possible to limit the output control of the AGC amplifier 5, that is, the influence on the video signal. Become. According to the present invention, by inserting the limiter circuit between the flicker component detection circuit and the phase integration circuit, the frequency which is the same as or close to the flicker component generated in the transient state is provided. It is possible to prevent the image pickup signal from being supplied to the phase integration circuit. Also, the conventional flicker component is supplied to the phase integrator circuit as before.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04801892A JP3318948B2 (en) | 1992-02-04 | 1992-02-04 | Video camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04801892A JP3318948B2 (en) | 1992-02-04 | 1992-02-04 | Video camera |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05219416A true JPH05219416A (en) | 1993-08-27 |
| JP3318948B2 JP3318948B2 (en) | 2002-08-26 |
Family
ID=12791573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04801892A Expired - Lifetime JP3318948B2 (en) | 1992-02-04 | 1992-02-04 | Video camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3318948B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008228037A (en) * | 2007-03-14 | 2008-09-25 | Matsushita Electric Ind Co Ltd | Phase adjustment apparatus, phase adjustment method and digital camera |
-
1992
- 1992-02-04 JP JP04801892A patent/JP3318948B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008228037A (en) * | 2007-03-14 | 2008-09-25 | Matsushita Electric Ind Co Ltd | Phase adjustment apparatus, phase adjustment method and digital camera |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3318948B2 (en) | 2002-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6700609B1 (en) | Clamping device and clamping method | |
| KR100297714B1 (en) | Wide dynamic range imaging apparatus and image signal processing method thereof | |
| JP3264698B2 (en) | Imaging device | |
| JP3576573B2 (en) | Imaging device | |
| US5345265A (en) | Gamma correction circuit for a video camera | |
| JPH05219416A (en) | Video camera | |
| KR920010938B1 (en) | Circuit for controlling vertical concentration | |
| EP0517474A2 (en) | Aperture correction for video cameras | |
| JP4026890B2 (en) | Electronic camera and electronic shutter control method thereof | |
| JP3897445B2 (en) | Imaging apparatus and image signal processing method | |
| JP2935389B2 (en) | Video signal processing device and nonlinear signal processing device | |
| JPH05347730A (en) | Image pickup device | |
| JP4465574B2 (en) | Imaging apparatus and imaging method | |
| JPH02306777A (en) | Commercial power supply frequency flicker elimination circuit in image pickup device | |
| JP2002152600A (en) | Electronic camera apparatus and multichannel clamp circuit | |
| JP3108109B2 (en) | Color imaging device | |
| JPH06205429A (en) | Video camera equipment | |
| JP3352086B2 (en) | Imaging device | |
| JP2001078088A (en) | Digital ccd camera | |
| JPH1175112A (en) | Automatic gain control circuit | |
| KR100306645B1 (en) | Color suppressor of camera | |
| JPH0445330Y2 (en) | ||
| KR20040036401A (en) | A moving-camera having auto focuse control function and control method thereof | |
| JPH06326933A (en) | Image pickup device | |
| JP2667721B2 (en) | Video camera |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |