JPH05203990A - Thin film transistor panel - Google Patents

Thin film transistor panel

Info

Publication number
JPH05203990A
JPH05203990A JP3286992A JP3286992A JPH05203990A JP H05203990 A JPH05203990 A JP H05203990A JP 3286992 A JP3286992 A JP 3286992A JP 3286992 A JP3286992 A JP 3286992A JP H05203990 A JPH05203990 A JP H05203990A
Authority
JP
Japan
Prior art keywords
film
metal film
black mask
oxidized
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3286992A
Other languages
Japanese (ja)
Inventor
Kunihiro Matsuda
邦宏 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP3286992A priority Critical patent/JPH05203990A/en
Publication of JPH05203990A publication Critical patent/JPH05203990A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the cost of production of a TFT panel by efficiently forming a black mask and a transparent insulating film covering this black mask only by a single metal film forming process. CONSTITUTION:A metal film 10 is formed on a substrate 1, the part of the film 10 corresponding to a picture element electrode 2 is oxidized over the entire thickness and only an upper layer while other part at a lower layer is leaved as it is non-oxidized, part of the film 10 is oxidized. The lower unoxidized layer of the film 10 is used as a black mask 10a and the oxidized layer of the film 10 is used as a transparent insulating film 10b covering the black mask 10a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリック
ス液晶表示素子に用いる薄膜トランジスタパネルに関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor panel used for an active matrix liquid crystal display device.

【0002】[0002]

【従来の技術】アクティブマトリックス液晶表示素子に
用いる薄膜トランジスタパネル(以下TFTパネルとい
う)として、基板上にブラックマスクを形成しているも
のがある。
2. Description of the Related Art As a thin film transistor panel (hereinafter referred to as a TFT panel) used for an active matrix liquid crystal display device, there is one in which a black mask is formed on a substrate.

【0003】図3は従来のTFTパネルの一部分の断面
図である。このTFTパネルは、ガラス等からなる透明
な基板1の上に、複数の透明画素電極2とその能動素子
である複数の薄膜トランジスタ3とを形成したもので、
画素電極2は縦横に配列され、薄膜トランジスタ3は各
画素電極2にそれぞれ対応させてその側方に配設されて
いる。
FIG. 3 is a sectional view of a part of a conventional TFT panel. In this TFT panel, a plurality of transparent pixel electrodes 2 and a plurality of thin film transistors 3 that are active elements thereof are formed on a transparent substrate 1 made of glass or the like.
The pixel electrodes 2 are arranged vertically and horizontally, and the thin film transistors 3 are arranged on the sides corresponding to the respective pixel electrodes 2.

【0004】上記薄膜トランジスタ3は逆スタガー構造
のものであり、この薄膜トランジスタ3は、ゲート電極
Gと、このゲート電極Gの上に形成されたSi N(窒化
シリコン)からなるゲート絶縁膜4と、このゲート絶縁
膜4の上に形成されたa−Si (アモルファスシリコ
ン)からなるi型半導体層5と、このi型半導体層5の
上にn型不純物をドープしたa−Si からなるn型半導
体層6を介して形成されたソース電極Sおよびドレイン
電極Dとで構成されている。
The thin film transistor 3 has an inverted staggered structure, and the thin film transistor 3 includes a gate electrode G, a gate insulating film 4 made of Si N (silicon nitride) formed on the gate electrode G, and a gate insulating film 4. An i-type semiconductor layer 5 made of a-Si (amorphous silicon) formed on the gate insulating film 4, and an n-type semiconductor layer made of a-Si doped with an n-type impurity on the i-type semiconductor layer 5. It is composed of a source electrode S and a drain electrode D which are formed through

【0005】この薄膜トランジスタ3のゲート電極G
は、各画素電極2の行間に対応させて配線した図示しな
いゲートラインに一体に形成されており、ゲート絶縁膜
4はゲート電極Gおよびゲートラインを覆って基板1の
ほぼ全面に形成されている。また、画素電極2は前記ゲ
ート絶縁膜(透明膜)4の上に形成されており、その一
端部において薄膜トランジスタ3のソース電極Sに接続
されている。また、図示しないが、前記ゲート絶縁膜4
の上には、各画素電極2の列間に対応させてデータライ
ンが配線されており、薄膜トランジスタ3のドレイン電
極Dは、前記データラインにつながっている。なお、前
記画素電極2と薄膜トランジスタ3およびデータライン
は、Si N等からなる透明な保護絶縁膜7で覆われてい
る。
The gate electrode G of this thin film transistor 3
Is integrally formed with a gate line (not shown) wired corresponding to the row of each pixel electrode 2, and the gate insulating film 4 is formed on almost the entire surface of the substrate 1 so as to cover the gate electrode G and the gate line. . The pixel electrode 2 is formed on the gate insulating film (transparent film) 4 and is connected to the source electrode S of the thin film transistor 3 at one end thereof. Although not shown, the gate insulating film 4
Data lines are provided on the upper side of the pixel electrodes 2 so as to correspond to the columns of the pixel electrodes 2, and the drain electrodes D of the thin film transistors 3 are connected to the data lines. The pixel electrode 2, the thin film transistor 3 and the data line are covered with a transparent protective insulating film 7 made of SiN or the like.

【0006】一方、前記基板1の上には、各画素電極2
の行間および列間に対応させて格子状のブラックマスク
8が形成されている。このブラックマスク8は、基板1
上にCr (クロム)等の金属膜をスパッタ装置により成
膜し、この金属膜をフォトグラフィ法によりパターニン
グして形成されている。また、前記ブラックマスク8
は、プラズマCVD装置によって成膜したSi N等から
なる透明な絶縁膜(以下、層間絶縁膜という)9で覆わ
れており、上記画素電極2と薄膜トランジスタ3は、前
記層間絶縁膜9の上に形成されている。
On the other hand, each pixel electrode 2 is formed on the substrate 1.
The grid-like black mask 8 is formed so as to correspond to the rows and columns. This black mask 8 is the substrate 1
A metal film of Cr (chromium) or the like is formed thereon by a sputtering device, and the metal film is patterned by a photography method. In addition, the black mask 8
Is covered with a transparent insulating film (hereinafter referred to as an interlayer insulating film) 9 made of Si 3 N 4 or the like formed by a plasma CVD apparatus, and the pixel electrode 2 and the thin film transistor 3 are formed on the interlayer insulating film 9. Has been formed.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記従
来のTFTパネルは、前記ブラックマスク8とこのブラ
ックマスク8を覆う層間絶縁膜9とを形成するのに、ブ
ラックマスク8となる金属膜の成膜と、Si N等からな
る層間絶縁膜9の成膜との2回の成膜工程が必要であ
る。しかも、前記層間絶縁膜9はプラズマCVD装置に
よって成膜されるが、このプラズマCVD装置の成膜能
率は低いため、十分な絶縁耐圧をもつ膜厚の層間絶縁膜
9を成膜するには、かなりの成膜時間を要する。
However, in the above-mentioned conventional TFT panel, in forming the black mask 8 and the interlayer insulating film 9 covering the black mask 8, a metal film to be the black mask 8 is formed. And two steps of forming the interlayer insulating film 9 made of Si 3 N 4 and the like are required. Moreover, the interlayer insulating film 9 is formed by a plasma CVD apparatus, but since the film forming efficiency of the plasma CVD apparatus is low, in order to form the interlayer insulating film 9 having a sufficient withstand voltage, It takes a considerable amount of time for film formation.

【0008】このため、上記従来のTFTパネルは、前
記ブラックマスク8と層間絶縁膜9の形成に時間がかか
り、そのためにTFTパネルの製造コストが高くなって
しまうという問題をもっていた。
Therefore, the conventional TFT panel described above has a problem that it takes time to form the black mask 8 and the interlayer insulating film 9, which increases the manufacturing cost of the TFT panel.

【0009】本発明の目的は、ブラックマスクとこのブ
ラックマスクを覆う透明な絶縁膜とを、1回の金属膜の
成膜を行なうだけで能率良く形成して、製造コストを低
減することができるTFTパネルを提供することにあ
る。
An object of the present invention is to efficiently form a black mask and a transparent insulating film covering the black mask only once to form a metal film, and to reduce the manufacturing cost. It is to provide a TFT panel.

【0010】[0010]

【課題を解決するための手段】本発明のTFTパネル
は、透明基板の上に、画素電極に対応する部分をその全
厚にわたって酸化させ他の部分は下層に非酸化層を残し
てその上の部分を酸化させた金属膜を設け、この金属膜
の前記非酸化層をブラックマスクとし、前記金属膜の酸
化層を前記ブラックマスクを覆う透明な絶縁膜としたも
のである。
In the TFT panel of the present invention, a portion corresponding to a pixel electrode is oxidized on a transparent substrate over its entire thickness, and the other portion is left with a non-oxidized layer as a lower layer. A metal film whose part is oxidized is provided, the non-oxidized layer of the metal film is used as a black mask, and the oxidized layer of the metal film is used as a transparent insulating film that covers the black mask.

【0011】[0011]

【作用】すなわち、本発明は、ブラックマスクとこのブ
ラックマスクを覆う透明絶縁膜とを同じ金属膜で形成し
たものであり、酸化すると透明な絶縁膜(金属酸化膜)
となる金属膜を基板上に成膜し、この金属膜の画素電極
対応部分をその全厚にわたって酸化させるとともに、他
の部分を下層に非酸化層を残してその上の部分を酸化さ
せれば、前記金属膜の前記非酸化層がブラックマスクと
なり、前記金属膜の酸化層が前記ブラックマスクを覆う
透明な絶縁膜となる。
That is, according to the present invention, the black mask and the transparent insulating film covering the black mask are formed of the same metal film, and are transparent when oxidized (metal oxide film).
If a metal film to be formed is formed on the substrate and the portion corresponding to the pixel electrode of this metal film is oxidized over its entire thickness, and the other portion is left as a non-oxidized layer and the upper portion is oxidized. The non-oxidized layer of the metal film serves as a black mask, and the oxidized layer of the metal film serves as a transparent insulating film that covers the black mask.

【0012】したがって、本発明によれば、前記ブラッ
クマスクと透明絶縁膜とを、1回の金属膜の成膜を行な
うだけで形成できるし、また、前記金属膜はスパッタ装
置により短時間で成膜でき、さらにこの金属膜の酸化処
理も、金属膜に化成反応を起させる陽極酸化により短時
間で行なえるから、前記ブラックマスクと透明絶縁膜と
を能率良く形成して、TFTパネルの製造コストを低減
することができる。
Therefore, according to the present invention, the black mask and the transparent insulating film can be formed only by forming the metal film once, and the metal film can be formed in a short time by a sputtering apparatus. A film can be formed, and the oxidation treatment of this metal film can be performed in a short time by anodic oxidation that causes a chemical conversion reaction in the metal film. Therefore, the black mask and the transparent insulating film can be efficiently formed, and the manufacturing cost of the TFT panel Can be reduced.

【0013】[0013]

【実施例】以下、本発明の一実施例を図1および図2を
参照して説明する。図1はTFTパネルの一部分の平面
図、図2はTFTパネルの製造工程図である。なお、図
1および図2において、図3に示した従来のTFTパネ
ルと同じ構成の部分については、図に同符号を付してそ
の説明を省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a plan view of a part of the TFT panel, and FIG. 2 is a manufacturing process diagram of the TFT panel. 1 and 2, parts having the same configurations as those of the conventional TFT panel shown in FIG. 3 are designated by the same reference numerals, and the description thereof will be omitted.

【0014】この実施例のTFTパネルは、図1に示す
ように、ガラス等からなる透明基板1の上に、各画素電
極2に対応する部分をその全厚にわたって酸化させ、他
の部分(各画素電極2の行間および列間に対応する部
分)は下層に非酸化層を残してその上の部分を酸化させ
た金属膜10を設け、この金属膜10の非酸化層をブラ
ックマスク10aとし、前記金属膜10の酸化層を、前
記ブラックマスク(非酸化層)10aを覆う層間絶縁膜
10bとしたものである。
In the TFT panel of this embodiment, as shown in FIG. 1, a portion corresponding to each pixel electrode 2 is oxidized on the transparent substrate 1 made of glass or the like over its entire thickness, and other portions (each In the portions corresponding to the rows and columns of the pixel electrodes 2), a metal film 10 in which a non-oxidized layer is left underneath and the upper portion is oxidized is provided, and the non-oxidized layer of the metal film 10 is used as a black mask 10a The oxide layer of the metal film 10 is an interlayer insulating film 10b covering the black mask (non-oxidized layer) 10a.

【0015】前記金属膜10には、酸化すると透明な絶
縁膜(金属酸化膜)となる金属、例えばAl (アルミニ
ウム),Al 系合金,Ta (タンタル)等を用いてお
り、したがって、前記金属膜10を酸化させた層間絶縁
膜(酸化層)10bは透明膜である。
For the metal film 10, a metal that becomes a transparent insulating film (metal oxide film) when oxidized, such as Al (aluminum), Al-based alloy, Ta (tantalum), etc., is used. An interlayer insulating film (oxide layer) 10b obtained by oxidizing 10 is a transparent film.

【0016】なお、薄膜トランジスタ3は、上記層間絶
縁膜10bの上に、前記ブラックマスク10a上に対応
させて形成されている。また、この薄膜トランジスタ3
のゲート絶縁膜4は、前記層間絶縁膜10bの上にその
ほぼ全面にわたって形成されており、画素電極2は、前
記ゲート絶縁膜4の上に、ブラックマスク10a,10
a間の領域に対応させて形成されている。
The thin film transistor 3 is formed on the interlayer insulating film 10b so as to correspond to the black mask 10a. In addition, this thin film transistor 3
Of the gate insulating film 4 is formed on the interlayer insulating film 10b over substantially the entire surface thereof, and the pixel electrode 2 is formed on the gate insulating film 4 by the black masks 10a, 10b.
It is formed corresponding to the region between a.

【0017】上記TFTパネルは次のようにして製造す
る。
The above TFT panel is manufactured as follows.

【0018】[工程1]まず、図2(a)に示すよう
に、基板1上にAl ,Al 系合金,Ta 等からなる金属
膜10をスパッタ装置により成膜する。なお、この金属
膜10は、上記ブラックマスク10aの厚さよりある程
度厚く成膜する。
[Step 1] First, as shown in FIG. 2A, a metal film 10 made of Al, Al alloy, Ta or the like is formed on a substrate 1 by a sputtering apparatus. The metal film 10 is formed thicker than the black mask 10a.

【0019】[工程2]次に、図2(b)に示すよう
に、上記金属膜10の上に、画素電極2に対応する部分
を除いてレジストマスク11を形成し、この状態で金属
膜10の画素電極対応部分をその全厚にわたって酸化処
理する。
[Step 2] Next, as shown in FIG. 2B, a resist mask 11 is formed on the metal film 10 except the portion corresponding to the pixel electrode 2, and in this state, the metal film is formed. The portion corresponding to 10 pixel electrodes is oxidized over its entire thickness.

【0020】この金属膜10の酸化処理は、例えば電解
液を用いる陽極酸化によって行なう、この陽極酸化は、
基板1を電解液中に浸漬してこの基板1上の金属膜10
を電解液中において対向電極(白金電極)と対向させ、
前記金属膜10を陽極とし、対向電極を陰極として、こ
の両極間に電圧を印加して行なう。このように電解液中
において金属膜10と対向電極の間に電圧を印加する
と、陽極である金属膜10のレジストマスク11で覆わ
れていない部分(電解液に接する部分)が化成反応を起
して陽極酸化される。この場合、金属膜10はその表面
側から酸化されて行くが、その酸化深さは主に印加電圧
によって決まるから、金属膜10の膜厚に応じて印加電
圧を設定すれば、金属膜10をその全厚にわたって酸化
させることができる。なお、金属を酸化させるとその体
積が増加するため、前記金属膜10の酸化部分の膜厚は
酸化前の膜厚より厚くなる。
The metal film 10 is oxidized by, for example, anodic oxidation using an electrolytic solution.
The metal film 10 on the substrate 1 is formed by immersing the substrate 1 in an electrolytic solution.
Facing the counter electrode (platinum electrode) in the electrolyte,
The metal film 10 is used as an anode and the counter electrode is used as a cathode, and a voltage is applied between both electrodes. Thus, when a voltage is applied between the metal film 10 and the counter electrode in the electrolytic solution, a portion of the metal film 10 as an anode which is not covered with the resist mask 11 (a portion in contact with the electrolytic solution) causes a chemical conversion reaction. Are anodized. In this case, the metal film 10 is oxidized from the surface side thereof, but the depth of oxidation is mainly determined by the applied voltage. Therefore, if the applied voltage is set according to the film thickness of the metal film 10, the metal film 10 is formed. It can be oxidized over its entire thickness. Since the volume of metal is increased when it is oxidized, the thickness of the oxidized portion of the metal film 10 becomes thicker than that before oxidation.

【0021】このような酸化処理を行なうと、前記金属
膜10の画素電極対応部分の全厚が透明な絶縁膜10b
となり、この金属膜10の非酸化部分が、各画素電極2
の行間および列間に対応するブラックマスク10aの形
状になる。
When such an oxidation treatment is performed, the insulating film 10b in which the entire thickness of the metal film 10 corresponding to the pixel electrode is transparent.
Therefore, the non-oxidized portion of the metal film 10 becomes the pixel electrode 2
The black mask 10a has a shape corresponding to the space between the rows and the space between the columns.

【0022】[工程3]次に、図2(c)に示すよう
に、上記レジストマスク11を剥離し、再び前記金属膜
10の陽極酸化を行なう。このときの陽極酸化は、金属
膜10と上記対向電極との間に、金属膜10の非酸化部
分をその下層領域を除いて酸化させる電圧を印加して行
なう。
[Step 3] Next, as shown in FIG. 2C, the resist mask 11 is removed, and the metal film 10 is anodized again. The anodic oxidation at this time is performed by applying a voltage between the metal film 10 and the counter electrode to oxidize the non-oxidized portion of the metal film 10 except for the underlying region.

【0023】この酸化処理を行なうと、前記金属膜10
の非酸化部分がその下層領域を除いて酸化され、この部
分の下層に残った非酸化層がブラックマスク10aとな
り、その上に生成した酸化層が前記ブラックマスク10
aを覆う透明な層間絶縁膜10bとなる。
When this oxidation treatment is performed, the metal film 10 is formed.
The non-oxidized portion of the black mask 10a is oxidized except for the lower layer region thereof, and the non-oxidized layer remaining in the lower layer of this portion becomes the black mask 10a, and the oxide layer formed thereon is the black mask 10a.
It becomes a transparent interlayer insulating film 10b covering a.

【0024】[工程4]この後は、上記[工程2]およ
び[工程3]で生成させた層間絶縁膜10bの上に周知
の方法で薄膜トランジスタ3を形成し、この薄膜トラン
ジスタ3のゲート絶縁膜4の上に画素電極2を形成する
とともに、その上に保護絶縁膜7を成膜してTFTパネ
ルを完成する。
[Step 4] After that, the thin film transistor 3 is formed by a known method on the interlayer insulating film 10b formed in the above [Step 2] and [Step 3], and the gate insulating film 4 of this thin film transistor 3 is formed. A pixel electrode 2 is formed on top of this, and a protective insulating film 7 is formed thereon to complete a TFT panel.

【0025】すなわち、上記実施例は、ブラックマスク
10aとこのブラックマスク10aを覆う透明な層間絶
縁膜10bとを同じ金属膜10で形成したものであり、
酸化すると透明な絶縁膜(金属酸化膜)となる金属膜1
0を基板1上に成膜し、この金属膜10を上述したよう
に酸化させれば、前記金属膜10の前記非酸化層がブラ
ックマスク10aとなり、前記金属膜10の酸化層が前
記ブラックマスク10aを覆う透明な層間絶縁膜10b
となるから、ブラックマスク10aと層間絶縁膜10b
とを同じ金属膜10で形成することができる。
That is, in the above embodiment, the black mask 10a and the transparent interlayer insulating film 10b covering the black mask 10a are formed of the same metal film 10.
Metal film 1 that becomes a transparent insulating film (metal oxide film) when oxidized
When 0 is formed on the substrate 1 and the metal film 10 is oxidized as described above, the non-oxidized layer of the metal film 10 becomes the black mask 10a and the oxidized layer of the metal film 10 becomes the black mask. Transparent interlayer insulating film 10b covering 10a
Therefore, the black mask 10a and the interlayer insulating film 10b
And the same metal film 10 can be formed.

【0026】したがって、上記実施例によれば、前記ブ
ラックマスク10aと透明な層間絶縁膜10bとを、1
回の金属膜10の成膜を行なうだけで形成できるし、ま
た、前記金属膜10はスパッタ装置により短時間で成膜
でき、さらにこの金属膜10の酸化処理も、金属膜10
に化成反応を起させる陽極酸化により短時間で行なえる
から、前記ブラックマスク10aと透明絶縁膜10bと
を能率良く形成して、TFTパネルの製造コストを低減
することができる。
Therefore, according to the above-described embodiment, the black mask 10a and the transparent interlayer insulating film 10b are formed into one layer.
The metal film 10 can be formed only by forming the metal film 10 once, and the metal film 10 can be formed by a sputtering apparatus in a short time.
Since it can be performed in a short time by anodic oxidation that causes a chemical conversion reaction, it is possible to efficiently form the black mask 10a and the transparent insulating film 10b and reduce the manufacturing cost of the TFT panel.

【0027】なお、上記実施例では、金属膜10の陽極
酸化を、電解液中で化成反応を起させる方法で行なって
いるが、この金属膜10の陽極酸化は、ガス雰囲気中で
化成反応を起させるプラズマ酸化によって行なってもよ
い。
In the above embodiment, the anodic oxidation of the metal film 10 is performed by a method of causing a chemical conversion reaction in an electrolytic solution, but the anodic oxidation of the metal film 10 is performed by a chemical conversion reaction in a gas atmosphere. It may also be carried out by plasma oxidation.

【0028】[0028]

【発明の効果】本発明によれば、基板上に成膜した金属
膜の画素電極対応部分をその全厚にわたって酸化させる
とともに、他の部分を下層に非酸化層を残してその上の
部分を酸化させることにより、前記金属膜の前記非酸化
層をブラックマスクとし、前記金属膜の酸化層を前記ブ
ラックマスクを覆う透明な絶縁膜としているため、前記
ブラックマスクと透明絶縁膜とを、1回の金属膜の成膜
を行なうだけで形成できるし、また、前記金属膜はスパ
ッタ装置により短時間で成膜でき、さらにこの金属膜の
酸化処理も、金属膜に化成反応を起させる陽極酸化によ
り短時間で行なえるから、前記ブラックマスクと透明絶
縁膜とを能率良く形成して、TFTパネルの製造コスト
を低減することができる。
According to the present invention, the portion corresponding to the pixel electrode of the metal film formed on the substrate is oxidized over its entire thickness, and the other portion is left as the lower layer and the non-oxidized layer is left as the upper portion. By oxidizing the non-oxidized layer of the metal film as a black mask and the oxidized layer of the metal film as a transparent insulating film covering the black mask, the black mask and the transparent insulating film are formed once. The metal film can be formed simply by depositing the metal film, and the metal film can be deposited in a short time by a sputtering apparatus. Furthermore, the oxidation treatment of this metal film is also performed by anodic oxidation which causes a chemical conversion reaction in the metal film. Since it can be performed in a short time, the black mask and the transparent insulating film can be efficiently formed, and the manufacturing cost of the TFT panel can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すTFTパネルの一部分
の平面図。
FIG. 1 is a plan view of a part of a TFT panel showing an embodiment of the present invention.

【図2】上記TFTパネルの製造工程図。FIG. 2 is a manufacturing process diagram of the TFT panel.

【図3】従来のTFTパネルの一部分の平面図。FIG. 3 is a plan view of a part of a conventional TFT panel.

【符号の説明】[Explanation of symbols]

1…基板、2…画素電極、3…薄膜トランジスタ、G…
ゲート電極、4…ゲート絶縁膜、5…i型半導体層、6
…n型半導体層、S…ソース電極、D…ドレイン電極、
7…保護絶縁層、10…金属膜、10a…ブラックマス
ク(非酸化層)、10b…層間絶縁膜(酸化層)、11
…レジストマスク。
1 ... Substrate, 2 ... Pixel electrode, 3 ... Thin film transistor, G ...
Gate electrode, 4 ... Gate insulating film, 5 ... i-type semiconductor layer, 6
... n-type semiconductor layer, S ... source electrode, D ... drain electrode,
7 ... Protective insulating layer, 10 ... Metal film, 10a ... Black mask (non-oxidized layer), 10b ... Interlayer insulating film (oxidized layer), 11
... resist mask.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】透明基板の上にブラックマスクを形成し、
このブラックマスクを覆う透明な絶縁膜の上に、画素電
極とその能動素子である薄膜トランジスタとを形成した
薄膜トランジスタパネルにおいて、 前記基板上に、前記画素電極に対応する部分をその全厚
にわたって酸化させ他の部分は下層に非酸化層を残して
その上の部分を酸化させた金属膜を設け、この金属膜の
前記非酸化層を前記ブラックマスクとし、前記金属膜の
酸化層を前記絶縁膜としたことを特徴とする薄膜トラン
ジスタパネル。
1. A black mask is formed on a transparent substrate,
In a thin film transistor panel in which a pixel electrode and a thin film transistor that is an active element thereof are formed on a transparent insulating film that covers the black mask, a portion corresponding to the pixel electrode is oxidized on the substrate over its entire thickness. A metal film is formed by oxidizing the upper part of the metal film while leaving a non-oxidized layer in the lower part, the non-oxidized layer of the metal film is used as the black mask, and the oxide layer of the metal film is used as the insulating film. A thin film transistor panel characterized by the above.
JP3286992A 1992-01-24 1992-01-24 Thin film transistor panel Pending JPH05203990A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3286992A JPH05203990A (en) 1992-01-24 1992-01-24 Thin film transistor panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3286992A JPH05203990A (en) 1992-01-24 1992-01-24 Thin film transistor panel

Publications (1)

Publication Number Publication Date
JPH05203990A true JPH05203990A (en) 1993-08-13

Family

ID=12370873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3286992A Pending JPH05203990A (en) 1992-01-24 1992-01-24 Thin film transistor panel

Country Status (1)

Country Link
JP (1) JPH05203990A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2720170A1 (en) * 1994-05-17 1995-11-24 Thomson Lcd Black matrix liquid crystal screen mfr. method with storage capacity
US6160598A (en) * 1996-08-26 2000-12-12 Lg Electronics Inc. Liquid crystal display and a method for fabricating thereof
CN115537798A (en) * 2021-06-29 2022-12-30 斯凯孚公司 Component with black oxide layer and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2720170A1 (en) * 1994-05-17 1995-11-24 Thomson Lcd Black matrix liquid crystal screen mfr. method with storage capacity
US6160598A (en) * 1996-08-26 2000-12-12 Lg Electronics Inc. Liquid crystal display and a method for fabricating thereof
CN115537798A (en) * 2021-06-29 2022-12-30 斯凯孚公司 Component with black oxide layer and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5430320A (en) Thin film transistor having a lightly doped drain and an offset structure for suppressing the leakage current
JPH04253342A (en) Thin film transistor array substrate
JPH06208137A (en) Manufacture of thin film transistor matrix
KR0171648B1 (en) Thin film device and method of producing the same
JPH04280231A (en) Thin film transistor array substrate and manufacture thereof
JPH0580650B2 (en)
JPH04171767A (en) Thin film transistor and manufacture thereof
JP3094610B2 (en) Method for manufacturing thin film transistor
EP0544069A1 (en) Thin-film transistor panel and method of manufacturing the same
JPH05203990A (en) Thin film transistor panel
JP3168648B2 (en) Method for manufacturing thin film transistor panel
JPH06160905A (en) Liquid crystal display device and its production
JP3114303B2 (en) Thin film transistor panel and method of manufacturing the same
JP3599174B2 (en) Thin film transistor panel and method of manufacturing the same
JPH05323380A (en) Production of thin-film transistor panel
JPS6184065A (en) Manufacture of thin film transistor
JPH0830822B2 (en) Method for manufacturing active matrix liquid crystal display device
JPH0815733A (en) Thin film transistor panel and its production
JP3123231B2 (en) Method for manufacturing thin film transistor panel
JP3104356B2 (en) Thin film transistor panel and method of manufacturing the same
JP2986937B2 (en) Method of manufacturing thin film transistor array substrate
JP3131853B2 (en) Method for manufacturing thin film transistor
JPH04302438A (en) Thin-film transistor
JPH08179372A (en) Active matrix panel and its production
JPS62221159A (en) Formation of thin film transistor matrix