JPH05188902A - Synchronization system for screen composition device - Google Patents

Synchronization system for screen composition device

Info

Publication number
JPH05188902A
JPH05188902A JP4001273A JP127392A JPH05188902A JP H05188902 A JPH05188902 A JP H05188902A JP 4001273 A JP4001273 A JP 4001273A JP 127392 A JP127392 A JP 127392A JP H05188902 A JPH05188902 A JP H05188902A
Authority
JP
Japan
Prior art keywords
information processing
synchronizing signal
external
phase difference
external image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4001273A
Other languages
Japanese (ja)
Inventor
Yuji Kimura
Tomohisa Kohiyama
Masataka Musha
Junji Nakada
Hiroyuki Sakai
Takehiro Yamada
Masami Yamagishi
順二 中田
浩之 坂井
智久 小檜山
正巳 山岸
剛裕 山田
祐二 木村
正隆 武者
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, 株式会社日立製作所 filed Critical Hitachi Ltd
Priority to JP4001273A priority Critical patent/JPH05188902A/en
Publication of JPH05188902A publication Critical patent/JPH05188902A/en
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To simplify a synchronizing circuit for both data of an external image and a display image of a personal computer when both the images are superposed on each other on multimedia equipment and to maintain the smoothness of the motion of the external image. CONSTITUTION:A flip-flop, a PLL circuit 9, and a VCO 10 which detect the phase difference between an external vertical synchronizing signal 4 and an internal vertical synchronizing signal 6 are used to generate an operation clock 11 of frequency proportional to the phase difference between the external vertical synchronizing signal 4 and internal vertical synchronizing signal 6 and the phase difference between an external horizontal synchronizing signal 3 and an internal synchronizing signal 5; and a display control circuit 2 is put in operation with the operation clock of frequency which eliminates both the phase differences.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、パーソナルコンピュー
タ等の情報処理装置の表示制御回路に係り、特に、外部
画像機器からの画像を情報処理装置の表示画面上に重ね
合わせて表示する場合の、表示制御回路の同期化方式に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display control circuit of an information processing device such as a personal computer, and more particularly, when an image from an external image device is superposed and displayed on a display screen of the information processing device. The present invention relates to a synchronization system of a display control circuit.

【0002】[0002]

【従来の技術】パーソナルコンピュータ等の情報処理装
置の、応用システムの一つとして、マルチメディア機器
がある。マルチメディア機器は、音声や、外部からの動
画像および静止画像(以下、単に画像と呼ぶ。)等、従
来の情報処理装置では扱えなかった情報メディアが扱え
るシステムである。
2. Description of the Related Art There is a multimedia device as one of application systems of an information processing device such as a personal computer. A multimedia device is a system that can handle information media such as voices, moving images and still images from outside (hereinafter simply referred to as images), which cannot be handled by conventional information processing apparatuses.

【0003】マルチメディア機器において、外部からの
画像を扱うため情報処理装置の表示装置に表示する場
合、情報処理装置のグラフィック等の表示画像と重ね合
わせる合成装置が必要になる。
In a multimedia device, in order to handle an image from the outside, when displaying it on a display device of an information processing device, a synthesizing device for superimposing it on a display image such as a graphic of the information processing device is required.

【0004】従来の合成装置として、特開平2−810
93号公報記載の画面合成装置がある。上記従来例は、
情報処理装置等の内部画像データを格納する内部画像デ
ータメモリと、外部からの画像データを格納する外部画
像データメモリとを設け、外部画像データから生成した
読み出しクロックを用いて、内部、外部の両画像データ
メモリから同時に画像データを読み出す。内部画像デー
タメモリと外部画像データメモリに対し同一の読み出し
クロックを与え、これによって両画像を同期して読み出
し、重ね合わせるものである。
As a conventional synthesizer, Japanese Patent Laid-Open No. 2-810
There is a screen synthesizing device described in Japanese Patent No. 93. The above conventional example,
An internal image data memory for storing internal image data of the information processing apparatus and the like, and an external image data memory for storing image data from the outside are provided, and both internal and external are used by using a read clock generated from the external image data. Image data is read simultaneously from the image data memory. The same read clock is applied to the internal image data memory and the external image data memory, whereby both images are synchronously read and superimposed.

【0005】[0005]

【発明が解決しようとする課題】以上述べた従来技術
は、内部画像データメモリと外部画像データメモリと
を、同一の読み出しクロックを用いて読み出すことによ
って、両画像データを同期させることができる。また、
画像データメモリから読み出したデータは、デジタルデ
ータであり、デジタルデータの状態で合成されるので、
高品質の合成画面を得ることができる。
According to the conventional technique described above, both image data can be synchronized by reading the internal image data memory and the external image data memory using the same read clock. Also,
Since the data read from the image data memory is digital data and is combined in the state of digital data,
It is possible to obtain a high quality composite screen.

【0006】しかし、内部画像データ、外部画像データ
を各々格納するメモリを必要とするため、近年特に要求
されている小型、軽量、低価格な情報処理装置には不向
きであった。
However, since a memory for storing the internal image data and a memory for storing the external image data is required, it is unsuitable for a small-sized, lightweight, low-priced information processing apparatus which has been particularly required in recent years.

【0007】また、情報処理装置の表示タイミング周波
数が、外部画像源の表示タイミング周波数と等しくない
場合や、偶数倍でない場合は同期がとれず、情報処理装
置の表示タイミングと、外部情報源の表示タイミングに
ずれが生じ、内部画像データメモリの書き込みと読み出
しに入れ替わりが発生する。この入れ替わりによって、
外部画像のフレーム欠落や同一フレームの複数回表示が
起こる場合があり、合成表示している外部画像の動きに
スムーズさを欠くことがあった。
Further, if the display timing frequency of the information processing device is not equal to the display timing frequency of the external image source or if it is not an even multiple, synchronization cannot be achieved, and the display timing of the information processing device and the display of the external information source are displayed. The timing is shifted, and the writing and reading of the internal image data memory are switched. By this replacement,
A frame of an external image may be dropped or the same frame may be displayed multiple times, and the external image being composite-displayed may lack smoothness.

【0008】本発明の目的は、簡単な回路構成で小型、
軽量、低価格化に対応でき、しかも外部画像の動きにス
ムーズさを欠くようなことなく、情報処理装置の表示画
面と外部画像を重ね合わせることができる合成装置の同
期化方式を提供することにある。
It is an object of the present invention to have a simple circuit structure and a small size.
To provide a synthesizing device synchronization method that can support light weight and low price, and can superimpose the external image on the display screen of the information processing device without lacking the smoothness of movement of the external image. is there.

【0009】[0009]

【課題を解決するための手段】上記目的は、外部画像源
の垂直同期信号または水平同期信号からクロックを生成
するクロック生成生手段と、外部画像源の垂直同期信号
と、情報処理装置の垂直同期信号の位相差を検出する位
相差検出手段と、クロック生成手段に入力する同期信号
を、位相差検出手段の検出結果によって垂直同期信号か
水平同期信号かを切り替える切り替え手段とで構成し、
クロック生成手段で生成したクロックを用いて情報処理
装置の表示制御回路を動作させることで達成される。
The above-mentioned object is to provide a clock generating means for generating a clock from a vertical synchronizing signal or a horizontal synchronizing signal of an external image source, a vertical synchronizing signal of an external image source, and a vertical synchronizing of an information processing apparatus. The phase difference detection means for detecting the phase difference between the signals, and the synchronization signal input to the clock generation means, the switching means for switching between the vertical synchronization signal or the horizontal synchronization signal according to the detection result of the phase difference detection means,
This is achieved by operating the display control circuit of the information processing device using the clock generated by the clock generation means.

【0010】[0010]

【作用】クロック生成手段は、まず外部画像源の垂直同
期信号からクロックを生成する。したがって、情報処理
装置の表示制御回路は、外部画像源の垂直同期信号と等
しい垂直同期信号を生成するように動作する。すなわ
ち、情報処理装置の表示制御回路が生成する垂直同期信
号は、外部画像源の垂直同期信号に等しくなる。このと
き、位相差検出手段が両垂直同期信号の位相が揃ったこ
とを検出し、クロック生成手段が水平同期信号からクロ
ックを生成するように切り替え手段を操作する。以後情
報処理装置の表示制御回路は、外部画像源の水平同期信
号と等しい水平同期信号を生成するように動作する。情
報処理装置の画像データは、水平同期信号に同期して出
力されるので、外部画像データと完全に同期する。これ
によって、情報処理装置と外部画像源の表示タイミング
のずれは生じないので、外部画像のフレーム欠落や同一
フレームの複数回表示は起きない。したがって、外部画
像の動きにスムーズさを欠くことがない。
The clock generating means first generates a clock from the vertical synchronizing signal of the external image source. Therefore, the display control circuit of the information processing device operates so as to generate a vertical synchronization signal equal to the vertical synchronization signal of the external image source. That is, the vertical synchronization signal generated by the display control circuit of the information processing device is equal to the vertical synchronization signal of the external image source. At this time, the phase difference detecting means detects that the phases of both vertical synchronizing signals are aligned, and the clock generating means operates the switching means so as to generate a clock from the horizontal synchronizing signal. After that, the display control circuit of the information processing device operates so as to generate a horizontal synchronizing signal equal to the horizontal synchronizing signal of the external image source. Since the image data of the information processing device is output in synchronization with the horizontal synchronization signal, it is completely synchronized with the external image data. As a result, the display timings of the information processing apparatus and the external image source do not deviate from each other, so that the external image frame is not lost or the same frame is not displayed multiple times. Therefore, the movement of the external image does not lack smoothness.

【0011】[0011]

【実施例】以下、本発明の実施例を図面を用いて説明す
る。図1は、本発明の第一の実施例である。図1におい
て、1は外部画像源である。2は、情報処理装置(図示
省略)の表示制御回路である。3、4はそれぞれ外部画
像源1の水平同期信号、垂直同期信号である(以下、そ
れぞれ外部水平同期信号3、外部垂直同期信号4と呼
ぶ)。5、6はそれぞれ表示制御回路が生成する水平同
期信号、垂直同期信号である(以下、それぞれ内部水平
同期信号5、内部垂直同期信号6と呼ぶ)。7は、外部
画像源1の垂直同期信号4と、表示制御回路2の垂直同
期信号6の位相差を検出するフリップフロップ(以下、
FFと記す)である。8は、垂直同期信号と水平同期信
号を切り替えるセレクタである。9は、入力される2つ
の信号の位相差を検出し、位相差に比例した電圧値を出
力するPLL(Phase Locked Loop)
回路である。10は、PLL回路9が出力する電圧値に
比例する周波数のクロックを生成するVCO(Volt
age Controlled Oscillate
r)である。11は、VCO10が出力する表示制御回
路2の動作クロックである。15は、FF7が出力する
セレクタ8のセレクト信号である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a first embodiment of the present invention. In FIG. 1, reference numeral 1 is an external image source. Reference numeral 2 is a display control circuit of an information processing device (not shown). Reference numerals 3 and 4 respectively denote a horizontal synchronizing signal and a vertical synchronizing signal of the external image source 1 (hereinafter referred to as an external horizontal synchronizing signal 3 and an external vertical synchronizing signal 4, respectively). Reference numerals 5 and 6 respectively denote a horizontal synchronizing signal and a vertical synchronizing signal generated by the display control circuit (hereinafter referred to as an internal horizontal synchronizing signal 5 and an internal vertical synchronizing signal 6, respectively). Reference numeral 7 denotes a flip-flop (hereinafter, referred to as a flip-flop for detecting a phase difference between the vertical synchronizing signal 4 of the external image source 1 and the vertical synchronizing signal 6 of the display control circuit 2).
FF). Reference numeral 8 is a selector for switching between a vertical synchronizing signal and a horizontal synchronizing signal. Reference numeral 9 denotes a PLL (Phase Locked Loop) that detects a phase difference between two input signals and outputs a voltage value proportional to the phase difference.
Circuit. Reference numeral 10 denotes a VCO (Volt) that generates a clock having a frequency proportional to the voltage value output by the PLL circuit 9.
age Controlled Oscillate
r). Reference numeral 11 is an operation clock of the display control circuit 2 output from the VCO 10. Reference numeral 15 is a select signal of the selector 8 output from the FF 7.

【0012】まず、セレクタ8は、外部垂直同期信号4
および、内部垂直同期信号6側になっており、PLL回
路9にはこれらの信号が入力される。したがって、PL
L回路9は、両垂直同期信号の位相差に比例した電圧値
を出力し、VCO10に入力する。VCO10は、PL
L回路9が出力する電圧値に比例して周波数の動作クロ
ック11を生成する。すなわち、両垂直同期信号の位相
差に比例した周波数の動作クロック11を出力すること
になる。このようにして生成された動作クロック11に
よって表示制御回路2が動作するので、内部垂直同期信
号6の位相は、徐々に外部垂直同期信号4に等しくなっ
て行く。そして、内部垂直同期信号6と外部垂直同期信
号4の位相が等しくなると、FF7はそれを検出してセ
レクト信号15を出力する。セレクト信号15を受け取
ったセレクタ8は、外部水平同期信号3および、内部水
平同期信号5に切り替える。以後PLL回路9は、今度
は両水平同期信号の位相差に比例した電圧値を出力する
ようになる。VCO10は、この電圧値に比例した周波
数の動作クロック11を生成するので、結果的に両水平
同期信号に比例した周波数の動作クロック11を出力す
る。表示制御回路2は、前述と同様に外部水平同期信号
3と位相が等しい内部水平同期信号5を生成するように
動作し、最終的に両水平同期信号は等しくなり、PLL
回路9はロック状態に入る。一方表示制御回路2の画像
データ(図示省略)は、内部水平同期信号5に同期して
生成されるので、外部画像源1の画像データと、表示制
御回路2の画像データは完全に同期が取れる。
First, the selector 8 operates the external vertical synchronizing signal 4
Also, the signal is on the side of the internal vertical synchronization signal 6 and these signals are input to the PLL circuit 9. Therefore, PL
The L circuit 9 outputs a voltage value proportional to the phase difference between both vertical synchronizing signals and inputs it to the VCO 10. VCO10 is PL
The operation clock 11 having a frequency is generated in proportion to the voltage value output from the L circuit 9. That is, the operation clock 11 having a frequency proportional to the phase difference between the two vertical synchronizing signals is output. Since the display control circuit 2 operates by the operation clock 11 generated in this way, the phase of the internal vertical synchronizing signal 6 gradually becomes equal to the external vertical synchronizing signal 4. When the phases of the internal vertical synchronizing signal 6 and the external vertical synchronizing signal 4 become equal to each other, the FF 7 detects it and outputs the select signal 15. The selector 8 which receives the select signal 15 switches to the external horizontal synchronizing signal 3 and the internal horizontal synchronizing signal 5. After that, the PLL circuit 9 now outputs a voltage value proportional to the phase difference between the two horizontal synchronizing signals. The VCO 10 generates the operation clock 11 having a frequency proportional to this voltage value, and consequently outputs the operation clock 11 having a frequency proportional to both horizontal synchronizing signals. The display control circuit 2 operates so as to generate the internal horizontal synchronizing signal 5 having the same phase as the external horizontal synchronizing signal 3 as described above, and finally both horizontal synchronizing signals become equal to each other.
Circuit 9 enters the locked state. On the other hand, since the image data of the display control circuit 2 (not shown) is generated in synchronization with the internal horizontal synchronizing signal 5, the image data of the external image source 1 and the image data of the display control circuit 2 can be perfectly synchronized. ..

【0013】以上述べた第一の実施例によれば、外部画
像源1と表示制御回路2との同期回路を最も簡単に構成
することができる。
According to the first embodiment described above, the synchronizing circuit of the external image source 1 and the display control circuit 2 can be most easily constructed.

【0014】図2に本発明の第二の実施例のブロック図
を示す。本実施例は、垂直同期信号の位相差検出にPL
L回路を用いたものである。
FIG. 2 shows a block diagram of the second embodiment of the present invention. In this embodiment, the PL is used for detecting the phase difference of the vertical synchronizing signal.
It uses an L circuit.

【0015】図2において、13は、外部垂直同期信号
4と内部垂直同期信号6の位相差を検出し、位相差に比
例した電圧値を出力するPLL’回路である。14は、
PLL回路9と、PLL’回路13が各々出力する電圧
値を加算する電圧加算器である。以下、第二の実施例の
動作を説明する。
In FIG. 2, reference numeral 13 is a PLL 'circuit which detects the phase difference between the external vertical synchronizing signal 4 and the internal vertical synchronizing signal 6 and outputs a voltage value proportional to the phase difference. 14 is
It is a voltage adder that adds the voltage values output by the PLL circuit 9 and the PLL 'circuit 13, respectively. The operation of the second embodiment will be described below.

【0016】PLL回路9は、外部水平同期信号3と内
部水平同期信号5の位相差に比例した電圧値を出力す
る。同様に、PLL’回路13は、外部垂直同期信号4
と内部垂直同期信号6の位相差に比例した電圧値を出力
する。各々のPLL回路が出力する電圧値は、電圧加算
器14で加算され、VCO10に入力する。したがって
VCO10は、外部水平同期信号3と内部水平同期信号
5の位相差と外部垂直同期信号4と内部垂直同期信号6
の位相差に比例した周波数の動作クロック11を生成す
る。このようにして、表示制御回路は、両水平同期信号
の位相差と両垂直同期信号の位相差が共に無くなるよう
に動作するので、外部画像源1の画像データと、表示制
御回路2の画像データは完全に同期が取れる。
The PLL circuit 9 outputs a voltage value proportional to the phase difference between the external horizontal synchronizing signal 3 and the internal horizontal synchronizing signal 5. Similarly, the PLL 'circuit 13 outputs the external vertical synchronizing signal 4
And a voltage value proportional to the phase difference of the internal vertical synchronizing signal 6 is output. The voltage values output by the respective PLL circuits are added by the voltage adder 14 and input to the VCO 10. Therefore, the VCO 10 detects the phase difference between the external horizontal sync signal 3 and the internal horizontal sync signal 5, the external vertical sync signal 4 and the internal vertical sync signal 6.
The operation clock 11 having a frequency proportional to the phase difference of is generated. In this way, the display control circuit operates so that the phase difference between both horizontal synchronizing signals and the phase difference between both vertical synchronizing signals are eliminated, so that the image data of the external image source 1 and the image data of the display controlling circuit 2 are removed. Are perfectly synchronized.

【0017】以上述べた第二の実施例によれば、外部画
像源1と表示制御回路2の画像データの、垂直表示方向
と水平表示方向を同時に同期化するので、第一の実施例
のようなセレクタの切り替えによる表示画面のちらつき
を無くすことができる。
According to the second embodiment described above, the vertical display direction and the horizontal display direction of the image data of the external image source 1 and the display control circuit 2 are synchronized at the same time. It is possible to eliminate flicker on the display screen due to switching of different selectors.

【0018】なお、本発明は以上述べた実施例にとどま
るものではない。例えば、図1において、外部垂直同期
信号4と内部垂直同期信号6の位相差検出に第二のPL
L回路を用い、その出力電圧が両垂直同期信号の位相が
揃ったときの値になったことをウィンドウコンパレータ
を用いて検出し、セレクタ8を切り替えてもよい。
The present invention is not limited to the embodiments described above. For example, in FIG. 1, a second PL is used to detect the phase difference between the external vertical synchronization signal 4 and the internal vertical synchronization signal 6.
It is also possible to switch the selector 8 by using the L circuit and detecting that the output voltage has reached a value when the phases of both vertical synchronizing signals are aligned by using the window comparator.

【0019】[0019]

【発明の効果】以上述べたように、本発明によれば、従
来例のような画像データメモリを必要としないので同期
化回路を簡単に構成することができ、小型、計量、低価
格の情報処理装置に適用することができる。また、表示
制御回路自体が外部画像源の水平同期信号および、垂直
同期信号に同期して動作するので、情報処理装置と外部
画像源の表示タイミングのずれは発生せず、外部画像の
フレーム欠落や同一フレームの複数回表示は起きない。
したがって、外部画像の動きにスムーズさを欠くことが
ない。
As described above, according to the present invention, since the image data memory unlike the conventional example is not required, the synchronizing circuit can be simply constructed, and the information of small size, weighing and low price can be obtained. It can be applied to a processing device. Further, since the display control circuit itself operates in synchronization with the horizontal synchronizing signal and the vertical synchronizing signal of the external image source, the display timing of the information processing device and that of the external image source do not shift, and there is no frame loss of the external image or Display of the same frame multiple times does not occur.
Therefore, the movement of the external image does not lack smoothness.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第一の実施例を示すブロック図であ
る。
FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】本発明の第二の実施例を示すブロック図であ
る。
FIG. 2 is a block diagram showing a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…外部画像源、 2…表示制御回路、 3…外部水平同期信号、 4…外部垂直同期信号、 5…内部水平同期信号、 6…内部垂直同期信号、 7…フリップフロップ、 8…セレクタ、 9…PLL回路、 10…VCO、 11…動作クロック、 14…電圧加算器。 DESCRIPTION OF SYMBOLS 1 ... External image source, 2 ... Display control circuit, 3 ... External horizontal synchronizing signal, 4 ... External vertical synchronizing signal, 5 ... Internal horizontal synchronizing signal, 6 ... Internal vertical synchronizing signal, 7 ... Flip-flop, 8 ... Selector, 9 ... PLL circuit, 10 ... VCO, 11 ... Operating clock, 14 ... Voltage adder.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小檜山 智久 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 坂井 浩之 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 武者 正隆 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 中田 順二 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 木村 祐二 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tomohisa Kohiyama, 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Stock, Ltd., Microelectronics Device Development Laboratory, Hitachi, Ltd. (72) Hiroyuki Sakai 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa House number Hitachi, Ltd. Microelectronics equipment development laboratory (72) Inventor Masataka Samurai 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Prefecture Household number Hitachi Ltd. Microelectronics equipment development laboratory (72) Inventor Junji Nakata Yokohama, Kanagawa Prefecture Hitachi Electronics Co., Ltd. Microelectronics Research Laboratory, 292 Yoshida-cho, Totsuka-ku (72) Inventor Yuji Kimura 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Equipment Development Laboratory

Claims (6)

    【特許請求の範囲】[Claims]
  1. 【請求項1】情報処理装置の表示画面に外部画像源から
    の画像を重ね合わせて表示する画面合成装置の、前記情
    報処理装置の画像データと、前記外部画像源の画像デー
    タを同期するための同期化回路であって、前記外部画像
    源の垂直同期信号または水平同期信号からクロックを生
    成するクロック生成手段と、前記外部画像源の垂直同期
    信号と、前記情報処理装置の垂直同期信号の位相差を検
    出する位相差検出手段と、前記クロック生成手段に入力
    する同期信号を、前記位相差検出手段の検出結果によっ
    て垂直同期信号か水平同期信号かを切り替える切り替え
    手段とで構成し、前記クロック生成手段で生成したクロ
    ックを用いて情報処理装置の表示制御回路を動作させる
    ことによって、前記情報処理装置の画像データと、前記
    外部画像源の画像データを同期化することを特徴とする
    画面合成装置の同期化方式。
    1. A screen synthesizing device for superimposing an image from an external image source on a display screen of the information processing device and synchronizing the image data of the information processing device with the image data of the external image source. A synchronizing circuit, which is a clock generating means for generating a clock from a vertical synchronizing signal or a horizontal synchronizing signal of the external image source, a phase difference between the vertical synchronizing signal of the external image source and the vertical synchronizing signal of the information processing device. And a switching means for switching the synchronizing signal input to the clock generating means between a vertical synchronizing signal and a horizontal synchronizing signal according to the detection result of the phase difference detecting means. By operating the display control circuit of the information processing device by using the clock generated in step 1, the image data of the information processing device and the image of the external image source are displayed. Synchronization method of a screen synthesizing apparatus characterized by synchronizing over data.
  2. 【請求項2】情報処理装置の表示画面に外部画像源から
    の画像を重ね合わせて表示する画面合成装置の、前記情
    報処理装置の画像データと、前記外部画像源の画像デー
    タを同期するための同期化回路であって、外部画像源の
    垂直同期信号と、情報処理機器の垂直同期信号の位相差
    を検出する第一の位相差検出手段と、外部画像源の水平
    同期信号と、情報処理装置の水平同期信号の位相差を検
    出する第二の位相差検出手段と、前記第一の位相差検出
    手段が出力する検出結果と、前記第二の位相差検出手段
    が出力する検出結果とを合成する合成手段と、前記合成
    手段の合成結果からクロックを生成するクロック生成手
    段とで構成し、前記クロック生成手段で生成したクロッ
    クを用いて情報処理装置の表示制御回路を動作させるこ
    とによって、前記情報処理装置の画像データと、前記外
    部画像源の画像データを同期化することを特徴とする画
    面合成装置の同期化方式。
    2. A screen synthesizing device for superimposing and displaying an image from an external image source on a display screen of the information processing device, for synchronizing the image data of the information processing device and the image data of the external image source. A synchronization circuit, first phase difference detecting means for detecting a phase difference between a vertical synchronization signal of an external image source and a vertical synchronization signal of an information processing device, a horizontal synchronization signal of the external image source, and an information processing device. Second phase difference detecting means for detecting the phase difference of the horizontal synchronizing signal, the detection result output by the first phase difference detecting means, and the detection result output by the second phase difference detecting means And a clock generation unit that generates a clock from the synthesis result of the synthesis unit, and operates the display control circuit of the information processing device by using the clock generated by the clock generation unit. Synchronization scheme screen composition and wherein the image data of the multicast processing device, to synchronize the image data of the external image source.
  3. 【請求項3】情報処理装置の表示画面に外部画像源から
    の画像を重ね合わせて表示する画面合成装置であって、
    請求項1記載の同期化方式を有することを特徴とする画
    面合成装置。
    3. A screen synthesizing device for displaying an image from an external image source on a display screen of the information processing device in a superimposed manner.
    A screen synthesizing apparatus having the synchronization system according to claim 1.
  4. 【請求項4】情報処理装置の表示画面に外部画像源から
    の画像を重ね合わせて表示する画面合成装置であって、
    請求項2記載の同期化方式を有することを特徴とする画
    面合成装置。
    4. A screen synthesizing device for displaying an image from an external image source on a display screen of an information processing device in a superimposed manner,
    A screen synthesizing apparatus having the synchronization system according to claim 2.
  5. 【請求項5】請求項1記載の同期化方式を用いて、情報
    処理装置の表示画面に外部画像源からの画像を重ね合わ
    せて表示することを特徴とする情報処理装置。
    5. An information processing apparatus, wherein an image from an external image source is superimposed and displayed on a display screen of the information processing apparatus by using the synchronization system according to claim 1.
  6. 【請求項6】請求項2記載の同期化方式を用いて、情報
    処理装置の表示画面に外部画像源からの画像を重ね合わ
    せて表示することを特徴とする情報処理装置。
    6. An information processing apparatus using the synchronization system according to claim 2, wherein an image from an external image source is superimposed and displayed on a display screen of the information processing apparatus.
JP4001273A 1992-01-08 1992-01-08 Synchronization system for screen composition device Granted JPH05188902A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4001273A JPH05188902A (en) 1992-01-08 1992-01-08 Synchronization system for screen composition device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4001273A JPH05188902A (en) 1992-01-08 1992-01-08 Synchronization system for screen composition device

Publications (1)

Publication Number Publication Date
JPH05188902A true JPH05188902A (en) 1993-07-30

Family

ID=11496857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4001273A Granted JPH05188902A (en) 1992-01-08 1992-01-08 Synchronization system for screen composition device

Country Status (1)

Country Link
JP (1) JPH05188902A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1628469A2 (en) 2004-08-17 2006-02-22 Sony Corporation Image signal processing apparatus and phase synchronization method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1628469A2 (en) 2004-08-17 2006-02-22 Sony Corporation Image signal processing apparatus and phase synchronization method

Similar Documents

Publication Publication Date Title
US5404170A (en) Time base converter which automatically adapts to varying video input rates
US5914757A (en) Synchronization of multiple video and graphic sources with a display using a slow PLL approach
JP3107888B2 (en) Screen editing device for electronic camera system
US5642498A (en) System for simultaneous display of multiple video windows on a display device
KR100303723B1 (en) Image upscale method and apparatus
US5043811A (en) Scanning line number converting device for video signal, and down-converter and picture-in-picture TV receiver using the same
JP3562049B2 (en) Video display method and apparatus
KR960700484A (en) IMAGE PROCESSING DEVICE AND METHOD
TW394909B (en) Liquid crystal display device and display method of the same
US6147717A (en) Display service for displaying video images of multiple channels on a screen
US4249212A (en) Television picture special effects system using digital memory techniques
US6219023B1 (en) Video signal converting apparatus with display mode conversion and a display device having the same
US6144410A (en) Telecine signal conversion method and an up-converter
EP0415737A2 (en) Motion detecting circuits for video images
JPH11331638A (en) Synchronization control circuit
EP0502673A2 (en) Video signal switching apparatus
JPH08294075A (en) Video signal processing unit and synthesis screen projector
GB2202397A (en) Display control unit for a crt display device
JP4090764B2 (en) Video signal processing device
EP0622775B1 (en) Apparatus and method for clock generation for a display apparatus
JPH087567B2 (en) Image display device
WO2003003718A1 (en) Vertical synchronizing signal generation apparatus and video signal processing apparatus
KR920000455B1 (en) Interface apparatus
US6107984A (en) Processor of video signal and display unit using the same
US5953075A (en) Video signal processing apparatus with means for magnifying and processing a picture image correspondingly to video signals