JPH0515453U - Soi board - Google Patents

Soi board

Info

Publication number
JPH0515453U
JPH0515453U JP6158791U JP6158791U JPH0515453U JP H0515453 U JPH0515453 U JP H0515453U JP 6158791 U JP6158791 U JP 6158791U JP 6158791 U JP6158791 U JP 6158791U JP H0515453 U JPH0515453 U JP H0515453U
Authority
JP
Grant status
Application
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6158791U
Other languages
Japanese (ja)
Inventor
秀俊 上原
Original Assignee
横河電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

(57)【要約】 【目的】 接合により発生する応力緩和および素子特性を向上できるSOI基板を実現する。 (57) Abstract: Objective To realize the SOI substrate capable of improving the stress relaxation and device characteristics caused by bonding. 【構成】 2枚のSiウェハを直接接合して形成されるSOI基板において、接合面となる一方の面に高融点金属または高融点金属シリサイトが形成された前記第1のSiウエハと、接合面となる一方の面にSiO2 を形成後、このSiO2の上層に前記高融点金属が形成された前記第2のSiウェハとを、前記接合面同志を800℃ [Configuration] In the SOI substrate which is formed by bonding two Si wafers directly with said first Si wafer refractory metal or refractory metal silicide is formed on one surface of the bonding surface, the bonding after an SiO2 on one surface as a plane, and said second Si wafer the refractory metal is formed on the upper layer of the SiO2, the bonding surfaces each other 800 ° C.
以上の熱処理により一体化接合して形成したことを特徴とする。 Characterized by being formed integrally joining the above heat treatment.

Description

【考案の詳細な説明】 Description of the invention]

【0001】 [0001]

【産業上の利用分野】 BACKGROUND OF THE INVENTION

本考案は、2枚のSiウェハを直接接合して形成されるSOI(Silicon On I nsulator)基板に関し、特に接合時に発生する応力を緩和させるものである。 This invention relates to a SOI (Silicon On I nsulator) substrate formed by bonding two Si wafers directly, but to relieve stress generated in particular at the time of joining.

【0002】 [0002]

【従来の技術】 BACKGROUND OF THE INVENTION

2枚のSiウェハを直接接合して形成されるSOI基板として、従来、2枚の SiウェハをSiO2 を介して直接接合することにより行われており、例えば、 接合時の条件として、1000℃,30分のアニ−ルにより接合が行われる。 As an SOI substrate which is formed by bonding two Si wafers directly Conventionally, two Si wafers have been made by direct bonding via SiO2, for example, as a condition at the time of joining, 1000 ° C., 30 minutes of annealing - joined by Le is performed.

【0003】 しかし、このような接合では、高温での熱処理を施す際、SiとSiO2 の熱 膨脹の差により、応力が発生するため、Siウェハの反りを招いたり、素子の特 性に悪影響をもたらすなどの課題があった。 However, in such a joint is, when subjected to a heat treatment at a high temperature, the difference in thermal expansion of Si and SiO2, a stress is generated, or cause warpage of the Si wafer, an adverse effect on the characteristics of the element there is a problem, such as lead.

【0004】 [0004]

【考案が解決しようとする課題】 [Challenges devised to be Solved]

本考案は、上記従来技術の課題を踏まえてなされたものであり、直接接合SO I基板に関し、SiとSiO2 の界面にシリサイトの中間層を形成することによ り、SiとSiO2 の熱膨脹の差により発生する応力を緩和し、素子の特性を向 上できるSOI基板を提供することを目的としたものである。 This invention has been made in light of the above problems of the prior art, relates directly bonded SO I substrate, Ri by the forming an intermediate layer of silicide at the interface of the Si and SiO2, the thermal expansion of Si and SiO2 relieve stress generated by the difference is intended to provide an SOI substrate which can on improvement of characteristics of the device.

【0005】 [0005]

【課題を解決するための手段】 In order to solve the problems]

上記課題を解決するための本考案の構成は、2枚のSiウェハを直接接合して 形成されるSOI基板において、 接合面となる一方の面に高融点金属または高融点金属シリサイトが形成された 前記第1のSiウエハと、 接合面となる一方の面にSiO2 を形成後、このSiO2 の上層に前記高融点 金属が形成された前記第2のSiウェハとを、 前記接合面同志を800℃以上の熱処理により一体化接合して形成したことを 特徴とするものである。 This invention of the configuration for solving the problems is the SOI substrate formed by bonding two Si wafers directly refractory metal or refractory metal silicide is formed on one surface of the bonding surface said first Si wafer was, after the formation of the SiO2 on one surface as a bonding surface, and said second Si wafer the refractory metal is formed on the upper layer of the SiO2, the bonding surface comrades 800 it is characterized in that the ℃ above heat treatment is formed by integrally bonding.

【0006】 [0006]

【作用】 [Action]

本考案によれば、SiとSiO2 の界面にシリサイトの中間層を形成したSO I基板の構造としている。 According to the present invention, and a SO I structure of the substrate to form an intermediate layer of silicide at the interface of the Si and SiO2. したがって、このシリサイトの中間層により、Siと SiO2 の熱膨脹の差により発生する応力を緩和できると共に、バルクSiと同 程度の接合力を有する。 Therefore, the intermediate layer of the silicide, it is possible to relieve the stress generated by the difference of thermal expansion of Si and SiO2, having a bonding force comparable to the bulk Si.

【0007】 [0007]

【実施例】 【Example】

以下、本考案を図面に基づいて説明する。 Hereinafter description will explain the present invention in the drawings. 図1(イ)〜(ニ)は本考案のSOI基板の製作工程および断面構造を示す図 である。 Figure 1 (a) to (d) are diagrams showing a manufacturing process and the cross-sectional structure of the SOI substrate of the present invention. 図1において、(イ)図に示すように、第1のSi基板は、Siウェハ 1aの接合面となる片側面に、Ta(タンタル)やMo(モリブデン)やW(タ ングステン)などの高融点金属2aが、例えば、厚さが0.1μm程度に形成さ れている。 In Figure 1, as shown in (b) FIG., The first Si substrate, on one side of the joint surface of the Si wafer 1a, Ta (tantalum) or Mo (molybdenum) and W (data tungsten) high, such as melting point metal 2a is, for example, is formed of about 0.1μm thick. この第1のSi基板をシリサイト化のために、800℃〜1000℃ 程度の温度で、N2 雰囲気中でアニ−ルを行い、Siウェハ1a表面に高融点金 属シリサイト3を形成する。 To this first Si substrate of silicide of, at a temperature of about 800 ° C. to 1000 ° C., annealing in an N2 atmosphere - do le, to form a high-melting metals silicide 3 Si wafer 1a surfaces. また、(ロ)図に示すように、第2のSi基板は、 Siウェハ1bの接合面となる片側面に、素子を誘電体分離し絶縁するためのS iO2 4を厚さ約1〜数μm程度に形成した後、そのSiO2 4上に、第1のS i基板の高融点金属2aと同種のTa(タンタル)やMo(モリブデン)やW( タングステン)などの高融点金属2bが、例えば厚さが0.1μm程度に形成さ れている。 Further, as shown in (b) FIG, second Si substrate, on one side of the joint surface of the Si wafer 1b, S io2 about 1 number 4 thickness for dielectric isolation and insulating elements after forming about [mu] m, on the SiO2 4, the first S i refractory metal 2b such as refractory metal 2a of the same kind as Ta (tantalum) or Mo (molybdenum) and W (tungsten) of the substrate, for example, the thickness is formed on the approximately 0.1 [mu] m. この(イ)図および(ロ)図に示す第1,第2のSi基板を、(ハ) 図に示すように、高融点金属シリサイト3側(第1のSi基板)と高融点金属2 b側(第2のSi基板)とを接触させて、重ね合わせ、約800〜1000℃で 、数十秒から数十分間、熱処理して接合する。 The (b) diagram and (b) first shown, the second Si substrate, (c) as shown in the figure, a refractory metal silicide 3 side (first Si substrate) and the high-melting metal 2 b side contacting the (second Si substrate), overlay, at about 800 to 1000 ° C., for several tens of minutes from several tens of seconds, bonded by heat treatment.

【0008】 ここで、(ニ)図に示すように、熱処理接合後のSiウェハ1a,1bの界面 は、SiO2 4とSiウェハ1aの間に高融点金属シリサイト層3とSi−M( 高融点金属)−Oによる中間層5を形成している。 [0008] Here, as shown in (d) Fig, Si wafer 1a after heat treatment bonding the interface 1b is, SiO2 4 and Si refractory metal silicide layer between the wafer 1a 3 and Si-M (high forming the intermediate layer 5 by melting metal) -O. したがって、Siウェハ1a からSiウェハ1bまで、接合界面では、連続的に成分が分布された中間層とな っている。 Therefore, the Si wafer 1a to Si wafer 1b, the bonding interface, continuously ingredients are I Do an intermediate layer which is distributed.

【0009】 このように、図1(ニ)に示す中間層3,5により、バルクSiと同程度の接 着力を有し、熱膨脹の違いにより発生する応力を緩和することができると共に、 高融点金属シリサイト層3を有し、この高融点金属シリサイト層3の抵抗率は1 0 -4 Ωcm以下であり、寄生容量低下、デバイス高速化が可能となる埋め込み層を 有するSOI基板の構造を形成できる。 [0009] Thus, the intermediate layer 3 and 5 shown in FIG. 1 (d), has a contact force application comparable to the bulk Si, it is possible to relieve the stress generated by the difference in thermal expansion, high melting point has a metal silicide layer 3, the resistivity of the refractory metal silicide layer 3 is less than 1 0 -4 [Omega] cm, the parasitic capacitance decreases, the structure of an SOI substrate having a buried layer device speed can be achieved It can be formed.

【0010】 [0010]

【考案の効果】 Effects of the invention]

以上、実施例と共に具体的に説明したように、本考案によれば、SiとSiO 2 の界面にシリサイトの中間層を形成したSOI基板の構造としている。 As has been specifically described with examples, the present invention, has a structure of an SOI substrate to form an intermediate layer of silicide at the interface of the Si and SiO 2. したが って、このシリサイトの中間層により、SiとSiO2 の熱膨脹の差により発生 する応力を緩和できると共に、寄生容量低下やデバイス高速化などの素子特性も 向上できるSOI基板を実現できる。 Was although I, the intermediate layer of the silicide, it is possible to relieve the stress generated by the difference of thermal expansion of Si and SiO2, device characteristics such as the parasitic capacitance decreases and device speed can be realized an SOI substrate can be improved.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本考案のSOI基板の製作工程及び断面構造を示す図である。 1 is a diagram showing a manufacturing process and a sectional structure of the present invention of the SOI substrate.

Claims (1)

    【実用新案登録請求の範囲】 [Range of utility model registration request]
  1. 【請求項1】 2枚のSiウェハを直接接合して形成されるSOI基板において、 接合面となる一方の面に高融点金属または高融点金属シリサイトが形成された前記第1のSiウエハと、 接合面となる一方の面にSiO2 を形成後、このSiO 1. A SOI substrate which is formed by bonding two Si wafers directly with the refractory metal or refractory metal silicide is formed on one surface of the bonding surface a first Si wafer after an SiO2 on one surface as a bonding surface, the SiO
    2 の上層に前記高融点金属が形成された前記第2のSi Wherein said refractory metal is formed on the second upper second Si
    ウェハとを、 前記接合面同志を800℃以上の熱処理により一体化接合して形成したことを特徴とするSOI基板。 SOI substrate, characterized in that the wafer was the joint surface each other and formed integrally bonded by heat treatment at above 800 ° C..
JP6158791U 1991-08-05 1991-08-05 Soi board Granted JPH0515453U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6158791U JPH0515453U (en) 1991-08-05 1991-08-05 Soi board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6158791U JPH0515453U (en) 1991-08-05 1991-08-05 Soi board

Publications (1)

Publication Number Publication Date
JPH0515453U true true JPH0515453U (en) 1993-02-26

Family

ID=13175432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6158791U Granted JPH0515453U (en) 1991-08-05 1991-08-05 Soi board

Country Status (1)

Country Link
JP (1) JPH0515453U (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52163746U (en) * 1976-06-04 1977-12-12
JPS5412498A (en) * 1977-06-16 1979-01-30 Sloan Valve Co Adaptor for circuit breaker
JP2004512683A (en) * 2000-10-19 2004-04-22 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation Layer transfer of low defect SiGe using etch back method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52163746U (en) * 1976-06-04 1977-12-12
JPS5412498A (en) * 1977-06-16 1979-01-30 Sloan Valve Co Adaptor for circuit breaker
JP2004512683A (en) * 2000-10-19 2004-04-22 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation Layer transfer of low defect SiGe using etch back method

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
US5828121A (en) Multi-level conduction structure for VLSI circuits
US5442223A (en) Semiconductor device with stress relief
US20050067620A1 (en) Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers
US4735679A (en) Method of improving silicon-on-insulator uniformity
US6717213B2 (en) Creation of high mobility channels in thin-body SOI devices
US6146985A (en) Low capacitance interconnection
US4771016A (en) Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
US5432128A (en) Reliability enhancement of aluminum interconnects by reacting aluminum leads with a strengthening gas
US4713356A (en) Manufacturing MOS semiconductor device with planarized conductive layer
US6190985B1 (en) Practical way to remove heat from SOI devices
US6045625A (en) Buried oxide with a thermal expansion matching layer for SOI
US6531753B1 (en) Embedded conductor for SOI devices using a buried conductive layer/conductive plug combination
US5093710A (en) Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same
US6740548B2 (en) Method of manufacture of silicon on insulator device with improved heat removal
US5734200A (en) Polycide bonding pad structure
US5373192A (en) Electromigration resistance metal interconnect
US20060292823A1 (en) Method and apparatus for bonding wafers
US6833587B1 (en) Heat removal in SOI devices using a buried oxide layer/conductive layer combination
US6566240B2 (en) Semiconductor device and method of forming a semiconductor device
US5436410A (en) Method and structure for suppressing stress-induced defects in integrated circuit conductive lines
US4598462A (en) Method for making semiconductor device with integral fuse
US20030013275A1 (en) Isotopically pure silicon-on-insulator wafers and method of making same
US20080128868A1 (en) Method of Transferring a Circuit Onto a Ground Plane
JPH05267563A (en) Semiconductor device and its manufacture