JPH05151304A - Electronic circuit waveform analyzing device - Google Patents

Electronic circuit waveform analyzing device

Info

Publication number
JPH05151304A
JPH05151304A JP3314930A JP31493091A JPH05151304A JP H05151304 A JPH05151304 A JP H05151304A JP 3314930 A JP3314930 A JP 3314930A JP 31493091 A JP31493091 A JP 31493091A JP H05151304 A JPH05151304 A JP H05151304A
Authority
JP
Japan
Prior art keywords
waveform
group
circuit
data
group data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3314930A
Other languages
Japanese (ja)
Inventor
Toshiyuki Saito
敏幸 齋藤
Original Assignee
Nec Corp
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp, 日本電気株式会社 filed Critical Nec Corp
Priority to JP3314930A priority Critical patent/JPH05151304A/en
Publication of JPH05151304A publication Critical patent/JPH05151304A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE: To reduce an analytic manhour of simulation result data.
CONSTITUTION: With regard to waveform group data 8 generated by simulation result data 5 and connecting information 6, a waveform analyzing means 1 generates automatically a waveform group data group 11. by a waveform grooping processing part 10 and displays it as a table. Also, by a hierarchization processing part 13, hierarchical waveform group data 14 is generated, and by a waveform selection processing part 16, waveform subgroup data 18 is generated and they are subjected to graph display in a lump, and an analysis is executed. In such a way, from among simulation result data of an electronic circuit being a largescale circuit, a waveform in an arbitrary circuit block is grouped and can be analyzed, and the analytic manhour can be reduced.
COPYRIGHT: (C)1993,JPO&Japio

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、電子回路の電気的特性を計算機上でシミュレートする回路シミュレーションに利用され、特に、シミュレーション結果の電気的特性を波形データとして解析するための電子回路波形解析装置に利用する。 BACKGROUND OF THE INVENTION The present invention is utilized in the circuit simulation that simulates the electrical characteristics of electronic circuits on a computer, in particular, the simulation electronics waveform analysis for analyzing the electrical characteristics as the waveform data in the result to use device.

【0002】 [0002]

【従来の技術】LSI(大規模集積回路)の回路設計において、電子回路シミュレーションによって対象回路の電気的特性を解析することは、特に、アナログ系を含む回路設計においては、不可欠の技術である。 In the circuit design of the Related Art LSI (large scale integrated circuits), to analyze the electrical characteristics of the circuit by the electronic circuit simulation, in particular, in the circuit design including analog system is an essential technique.

【0003】従来、回路シミュレーション結果を解析する電子回路波形解析装置としては、図6に示す従来例(1)、および図7に示す従来例(2)の二つが典型的であった。 Conventionally, the electronic circuit waveform analyzer for analyzing the circuit simulation result, the conventional example shown in FIG. 6 (1), and two prior art (2) shown in FIG. 7 was typical.

【0004】図6は、回路シミュレータ22によって得られたシミュレーション結果データ5を波形解析手段2 [0004] Figure 6 is a waveform analyzing means of simulation result data 5 obtained by the circuit simulator 22 2
3内の波形表示処理部24により、単純にビットマップディスプレーからなる計算機の表示器4bの画面にグラフ表示するものであり、使用者はシステムに組み込まれたグラフ表示コマンド群17でシミュレーション結果データ5内の波形を選択したり、グラフのスケールを変更したりできる。 The waveform display unit 24 in the 3, which graphically displays the simple indicator 4b computer consisting bitmap display screen, the user simulation result data 5 graphically display command group 17 built into the system to select the waveform of the inner can change the scale of the graph.

【0005】一方、図7は、波形解析手段25内で、回路図エディタ26により対象回路を図形的に表示しておき、出力変数指定部27により、回路図上に出力変数の指定を行い、指定された変数に対応する節点や枝の情報をプロセス間通信データ28として、波形表示処理部2 On the other hand, FIG. 7, in the waveform analysis means 25 in advance to display the target circuit graphically by the schematic editor 26, the output variable specifying unit 27, and specify the output variables on the circuit diagram, the nodes and branches of the information corresponding to the specified variable as interprocess communication data 28, the waveform display processing unit 2
4に転送し、この波形表示処理部24が、回路シミュレータ22によりシミュレートされたシミュレーション結果データ5より、グラフ表示コマンド群17の指示により回路図上に指定された出力変数の波形情報を取り出し、ビットマップディスプレーからなる計算機の表示器4bの画面上にグラフ表示するものである。 Transfer to 4, the waveform display unit 24 is, from the simulation result data 5 which is simulated by the circuit simulator 22 extracts the waveform information of the output variable specified on the circuit diagram according to an instruction of the graph display commands 17, it is for displaying the graph on the screen of the display unit 4b of the computer consisting of the bit map display. 図6の従来例(1)の場合に比べ、図7の従来例(2)は、回路図上に出力変数を指定できるため、グラフ表示された波形の識別が行いやすいが、回路図エディタ26とグラフ表示コマンド群17とが同期しながら動作する必要がある。 Compared with the conventional example (1) in FIG. 6, the conventional example (2) of FIG. 7, it is possible to specify the output variables on the circuit diagram, but easily performed identification of the graph displayed waveforms, circuit diagram editor 26 the need to operate with synchronized and graphical display commands 17. また、図7の場合も、表示したグラフのスケール変更や、波形に対する簡単な演算機能に関するコマンド入力がグラフ表示コマンド群17によりできるのが普通である。 Further, in the case of FIG. 7, and scaling of the graph display, it is common command input regarding simple calculation function for waveform can graphically display commands 17.

【0006】 [0006]

【発明が解決しようとする課題】前述の従来の電子回路波形解析装置では、解析したい波形をすべて、人手で指定する必要があるため、小規模回路のときはよいが、大規模回路のシミュレーション結果を解析する際には、必要な波形を表示するための手間が多く発生する欠点があった。 In [0006] Conventional electronic circuit waveform analyzer described above, all of the waveform to be analyzed, it is necessary to specify manually, but good when a small circuit simulation results of a large circuit when parsing has a drawback that occur often troublesome to display the required waveform. 従来は、回路シミュレーション自体それほど大規模な回路を扱うことは少なかったが、最近では、計算機ハードウェアの進歩、およびシミュレーションアルゴリズムの進歩により、数万トランジスタ程度の回路シミュレーションも行われるようになってきた。 Conventionally, it was less to deal with circuit simulation itself so large-scale circuit, in recent years, advances in computer hardware, and by the progress of the simulation algorithm, has come to circuit simulation about tens of thousands of transistors is also carried out . 通常、電子回路の節点数は、トランジスタ数の1/2〜1/3であるため、例えば、1万トランジスタ程度の回路には、30 Usually, the number of nodes of the electronic circuit are the 1 / 2-1 / 3 of the number of transistors, for example, the circuit of approximately 10,000 transistors, 30
00個程度の節点が存在するため、これらの中から必要な波形を選択することは大変な作業となり、解析工数を増加させる欠点があった。 For 00 or so nodes are present, to select the required waveforms from these become hard work, it has a disadvantage of increasing the analysis steps.

【0007】また、図7のように、回路図上で出力変数を選択する方式は、回路図の階層構造を持たない場合は有効である。 Further, as shown in FIG. 7, a method of selecting an output variable on the schematic, if not having the hierarchical structure of the circuit diagram is valid. しかし、大規模な回路図は階層的に作成されることが普通であり、特定の階層の回路ブロックの内部状態を表示するには、最上階層から順に階層をたどって指定する必要があった。 However, large-scale circuit diagram is normally and which is created hierarchically, to display the internal state of the circuit blocks for a particular hierarchy, it is necessary to specify by tracing the hierarchy from the top floor layer in this order. 従って、階層をまたがって波形表示するためには、図6の方式よりもかえって作業が煩雑になり、解析工数を増加させる欠点があった。 Therefore, in order to waveform display across hierarchies, it works rather than method shown in FIG. 6 is complicated, there is a disadvantage of increasing the analysis steps.

【0008】本発明の目的は、前記の欠点を除去することにより、大規模回路の電子シミュレーション結果データのなかから、必要とする回路ブロック内の波形データを簡単に選択してグラフ表示し解析でき、解析工数を低減できる電子回路波形解析装置を提供することにある。 An object of the present invention, by removing the disadvantages, among electronic simulation results from a large circuit, can select the waveform data of the circuit blocks that require easy to view graphical analysis is to provide an electronic circuit waveform analyzer capable of reducing the analysis steps.

【0009】 [0009]

【課題を解決するための手段】本発明は、電子回路の接続情報と、この接続情報に基づいて行われ節点電圧波形群および枝電流波形群を含むシミュレーション結果データとを入力し、任意の回路ブロックの波形を選択表示し解析を行う波形解析手段を備えた電子回路波形解析装置において、前記波形解析手段は、指定された回路上の任意の節点と電源および接地とで囲まれたすべての節点電圧波形ならびに枝電流波形を自動的にグループ化し波形グループデータ群を生成する波形グループ化処理手段と、前記波形グループデータ群を回路図の構造に従ってさらにサブグループデータに分割し構造的波形グループデータを生成する構造化処理手段と、指定された前記波形グループデータ群または前記構造的波形グループデータに対して一括して The present invention SUMMARY OF] includes a connection information of the electronic circuit, inputs the simulation result data including the node voltage waveform group and branch current waveform group is performed based on the connection information, any circuit in the electronic circuit waveform analyzer having the waveform analyzing means for analyzing selected display the waveform of the block, said waveform analyzing means, any node and the power supply and ground and all the nodes surrounded by on the specified circuit and waveform grouping processing means for generating automatically grouped waveform group data group the voltage waveform and the branch current waveform, the divided structural waveform group data further to the sub-group data to the waveform group data group according to the structure of the circuit diagram and structuring processing means generate, simultaneously into the specified the waveform group data group or the structural waveform group data 示および解析を行う波形選択解析処理手段とを含むことを特徴とする。 Characterized in that it comprises a waveform selection analysis means for performing view and analysis.

【0010】 [0010]

【作用】波形グループ化処理手段は、回路図内の主要な節点だけを指定するだけで、それら節点と電源、接地で囲まれた関連する節点電圧波形および枝電流波形を自動的にグループ化し、波形グループデータ群を作成し一覧表示する。 [Action] waveforms grouping processing means, only specifies the only major nodes in the circuit diagram, automatically groups them nodes and power, the node voltage waveform and the branch current waveform associated surrounded by the ground, list to create a waveform group data group. そして、構造化処理手段は、さらに、グループ化された波形群を対象回路の接続情報に従って階層的または出力変数別にサブグループ化し、波形選択解析手段は、各グループ波形データあるいはサブグループ波形データを一括してグループ表示し解析を行う。 The structuring process unit further sub grouped by hierarchical or output variable according to the connection information of the target circuit grouped waveform group, the waveform selection analyzing means, collectively each group waveform data or sub-group waveform data perform a group display and analyzed.

【0011】従って、大規模回路の電子シミュレーション結果データのなかから、必要とする回路ブロック内の波形データを簡単に選択してグラフ表示し解析することができ、解析工数を低減することが可能となる。 Accordingly, from among the electronic simulation results from a large circuit, by selecting the waveform data of the circuit blocks that require easily can graph display and analysis, it is possible to reduce the analysis steps Become.

【0012】 [0012]

【実施例】以下、本発明の実施例について図面を参照して説明する。 EXAMPLES The following will be described with reference to the accompanying drawings embodiments of the present invention.

【0013】図1は本発明の第一実施例の要部を示すブロック構成図である。 [0013] Figure 1 is a block diagram showing an essential portion of a first embodiment of the present invention.

【0014】本第一実施例は、電子回路の接続情報6 [0014] The first embodiment, the connection information of the electronic circuit 6
と、この接続情報6に基づいて行われ節点電圧波形群および枝電流波形群を含むシミュレーション結果データ5 When the simulation result data 5 comprising performed nodal voltage waveform group and branch current waveform group based on the connection information 6
とを入力し波形群データ8を作成するデータ入力処理部7を含み、任意の回路ブロックの波形を選択表示し解析を行う波形解析手段1と、表示器4aおよび4bを含む出力デバイス部4とを備えた電子回路波形解析装置において、本発明の特徴とするところの、波形解析手段1 DOO includes data input processing unit 7 for creating a waveform group data 8 type a, a waveform analyzing means 1 for selecting display analyzes the waveform of any circuit block, an output device 4 comprising a display 4a and 4b in the electronic circuit waveform analyzer having a place, which is a feature of the present invention, the waveform analyzing means 1
は、入出力ノード指定部9により指定された回路上の任意の節点と電源および接地とで囲まれたすべての節点電圧波形ならびに枝電流波形を自動的にグループ化し波形グループデータ群11を生成する波形グループ化処理手段としての波形グループ化処理部10と、波形グループデータ群11を回路図の階層構造に従ってさらにサブグループに分割し階層的波形グループデータ14を生成し、一覧表示指示部12の指示により出力デバイス部4 Generates an arbitrary node and the power supply and automatically grouping all nodes voltage waveform and branch current waveform is surrounded by the ground wave group data group 11 on the specified circuit by input and output nodes specified portion 9 and waveform grouping processing unit 10 as a waveform grouping processing means divides the waveform group data group 11 further subgroups according to the hierarchical structure of a circuit diagram to generate a hierarchical waveform group data 14, an instruction list display instruction section 12 the output device 4 by
内の表示器4aに一覧表示する構造化処理手段としての階層化処理部13と、波形選択部15により指定された波形グループデータ群11または階層的波形グループデータ14に対して波形サブグループデータ18を作成し、グラフ表示コマンド群17の指示により一括して表示器4bにグラフ表示し解析を行う波形選択解析処理手段としての波形選択処理部16とを含んでいる。 Hierarchical processing section 13 as a structuring process means a list displayed on the display 4a of the inner, waveform subgroup the waveform group data group 11 or hierarchical waveform group data 14 specified by the waveform selection section 15 data 18 create a, and a waveform selection unit 16 as a waveform selecting analysis means for performing graphical analyzes on the display 4b collectively by an instruction of the graph display commands 17.

【0015】なお、ここで、データ入力処理部7、波形グループ化処理部10、階層化処理部13、および波形選択処理部16は波形解析処理部3を構成し、入出力ノード指定部9、一覧表示指示部12、波形選択部15、 [0015] Here, the data input unit 7, the waveform grouping processing section 10, the hierarchical processing unit 13 and the waveform selection unit 16, constitute a waveform analysis processing unit 3, the input-output node designation unit 9, list display instruction unit 12, the waveform selection unit 15,
およびグラフ表示コマンド群17はユーザインタフェース部2を構成し、利用者によりそれらのデータが入力される。 And graph display commands 17 configure the user interface unit 2, these data are entered by the user.

【0016】次に、本第一実施例の動作の概要について図2に示す流れ図を参照して説明する。 Next, an outline of operation of the first embodiment with reference to the flowchart shown in FIG.

【0017】図外の回路シミュレータより得られたシミュレーション結果データ5および接続情報6は、データ入力処理部7によって、階層的に関係づけられた波形群データ8に変換され(ステップS1)、入出力ノード指定部9で指定された任意のノードごとに波形グループ化処理部10により、これら入出力ノードと電源、接地とで囲まれた回路内の波形群にグループ化され、波形グループデータ群11が作成される。 [0017] Figure extracellular simulation obtained from the circuit simulator result data 5 and connection information 6, the data input processing unit 7, is converted into waveform group data 8 which is hierarchically related (step S1), the input and output by the node designation unit 9 waveform grouping processing unit 10 for each arbitrary node specified by these input and output nodes and power supply, are grouped into waveform group in the circuit surrounded by the ground, the waveform group data group 11 It is created. そして、一覧表示指示部12の指示により、波形グループデータ群11ごとに含まれる波形の一覧表を表示器4aに表示する(ステップS2)。 Then, by an instruction of the list display instruction unit 12, and displays a list of waveform contained in each waveform group data group 11 on the display device 4a (step S2). 各波形グループデータは、階層化処理部13 Group data each waveform, the hierarchical processing unit 13
により、回路接続上の階層構造に従って階層的波形グループデータ14に変換される(ステップS3)。 By, it is converted into a hierarchical waveform group data 14 in accordance with the hierarchical structure on the circuit connection (step S3). 波形選択部15は、このようにして得られた階層的波形グループデータ14より、必要な波形のみを選択して、波形選択処理部16により波形サブグループデータ18を作り、一方、グラフ表示コマンド群17は、任意の波形サブグループデータ18ごとに、グラフ表示やスケール変更等を行う(ステップS4)。 Waveform selecting section 15, from the hierarchical waveform group data 14 obtained in this way, by selecting only the necessary waveform, making the waveform subgroup data 18 by the waveform selecting section 16, on the other hand, the graph display commands 17, for each arbitrary waveform subgroup data 18, performs graph display and scale change or the like (step S4).

【0018】次に、波形グループ化処理部10における処理についてさらに詳しく説明する。 Next, it will be described in more detail processing in the waveform grouping processing unit 10. いま、回路図内に図3(a)に示すようなD型フリップフロップ回路が存在したとし、入力ノードINおよび出力ノードOUTで囲まれる回路内の波形データをグループ化することを考える。 Now, I consider that the the D-type flip-flop circuit as shown in FIG. 3 (a) was present in the circuit diagram, groups the waveform data in the circuit surrounded by the input node IN and output node OUT.

【0019】この場合、ノードINより隣接する素子に接続する電源VDDおよび接地GND以外のノードを順にたどって行き、ノードOUTがみつかった隣接数と同じ隣接数をもつノード群が、一つのグループとして定義できる。 [0019] In this case, go follow the power supply VDD and non-ground GND node connected to the elements adjacent from the node IN in order, the nodes with the same number of adjacent and adjoining the number of found node OUT, as one group It can be defined. ここで、隣接数とは、あるノードから別のノードまでを接続する最小の素子数として定義する。 Here, the adjacent number, defined as the minimum number of elements for connecting from one node to another.

【0020】図3(b)は、図3(a)の回路ブロックの入出力ノードおよび電源と隣接数との対応表30を示す説明図である。 [0020] FIG. 3 (b) is an explanatory diagram showing a correspondence table 30 and the adjacent speed and output nodes and power supply of the circuit block of FIG. 3 (a). 図3の例は、回路ブロック中にフィードバックループのない場合であるが、前述の波形グループ化処理部10は、フィードバックループのある場合にも容易に適用できる。 Example of FIG. 3 is a case where there is no feedback loop in the circuit block, the waveform grouping processing unit 10 described above can easily be applied to the case where a feedback loop.

【0021】図4(a)は、CMOS演算増幅器からなる回路ブロックを示し、図4(b)は、その入力ノードIN1およびIN2、ならびに出力ノードOUTで囲まれた回路の入出力ノードおよび電源と隣接数との対応表31を示す説明図である。 FIG. 4 (a) shows a circuit block composed of CMOS operational amplifier, FIG. 4 (b), the output node and the power supply of the circuit enclosed by the input nodes IN1 and IN2, and the output node OUT it is an explanatory diagram showing a correspondence table 31 with an adjacent number. この場合、隣接数3で入力ノードから出力ノードまでの全ノードが網羅されており、 In this case, all nodes from the input node adjacent number 3 to the output node are covered,
これらのノードに関係する波形データ群から、重複した波形データをとり除けば、一つの波形グループデータ群11が形成できる。 From the waveform data group relating to these nodes, if rid duplicate waveform data, a waveform group data group 11 can be formed.

【0022】前述の波形グループデータは、回路上の任意の部分回路に対して適用できる。 [0022] The foregoing waveform group data can be applied to any partial circuit on the circuit. ただし、部分回路自体が階層をもつ場合、一つの波形グループデータに部分回路以下の全階層の波形が割り当てられるため、図1階層化処理部13により、グループ化された波形グループデータ群11を接続情報の階層に従ってサブグループ化し、階層的波形グループデータ14を形成させる。 However, if the partial circuit itself has a hierarchy, because the single waveform group data into partial circuits following the waveform of the entire hierarchy assigned by Figure 1 hierarchy processing unit 13, connects the waveform group data group 11 grouped and subgrouping according to the hierarchy of information to form a hierarchical waveform group data 14. 一たんこのように波形のグループ化、および階層的サブグループ化をしてしまうと、図1の波形選択部15あるいはグラフ表示コマンド群17は、各グループ、サブグループ単位で処理できる。 Mono-grouping Thus waveform, and the results in the hierarchical subgrouping, the waveform selection unit 15 or graphical commands 17 in Figure 1, can be processed each group in the sub-group basis. このため、大規模回路のシミュレーション結果データも簡単に解析が可能である。 Therefore, simulation results from a large circuit can also be easily analyzed.

【0023】図5は本発明の第二実施例の要部を示すブロック構成図で、波形解析処理部を示す。 FIG. 5 is a block diagram showing an essential portion of a second embodiment of the present invention, showing the waveform analysis processing section. 本第二実施例では、入力となる接続情報6aは図に示すように、それぞれ回路定数の異なる同一の部分回路(X1 、X2、 This In the second embodiment, the connection information 6a as an input, as shown in FIG, different same partial circuit of each circuit constant (X1, X2,
…、XN)が複数個接続されているものとする。 ..., XN) is assumed to be a plurality of connection.

【0024】本第二実施例の波形解析処理部3は、図1 The present waveform analysis processing unit 3 of the second embodiment, FIG. 1
の第一実施例の波形解析処理部3において、構造化処理手段として、階層化処理部13に代えて、本発明の特徴とするところの、出力変数別波形グループデータ群21 In a first embodiment of the waveform analysis processing section 3, as a structured processing means, in place of the hierarchical processing unit 13, at which the feature of the present invention, the output variable-waveform group data group 21
を作成する波形ソート処理部20を設けたものである。 It is provided with a waveform sorting unit 20 for creating.

【0025】次に、本第二実施例の動作について主に第一実施例と異なる点について説明する。 Next, the operation of the second embodiment mainly describe the differences from the first embodiment.

【0026】部分回路ごとに第一実施例と同様に波形グループ化処理部10で波形グループデータ群11を作成した後、波形ソート処理部20により、各波形グループ内の同一のノード、あるいは枝に対応する波形のみを集めて、新たな、出力変数別波形グループデータ群21を作成する。 [0026] After creating the waveform group data group 11 in the first embodiment similarly to the waveform grouping processing unit 10 for each partial circuit, the waveform sorting portion 20, the same node in each waveform group or branch, collect only the corresponding waveform, a new, to create an output variable-waveform group data group 21. これらの出力変数別波形グループデータ群2 These output variables-waveform group data group 2
1は、第一実施例と同様に、波形選択部15およびグラフ表示コマンド群17により一括に解析可能である。 1, like the first embodiment, the waveform selecting section 15 and a graph display commands 17 can be analyzed simultaneously.

【0027】回路設計においては、特定の回路ブロックに対し、素子パラメータや、回路構成などを変化させた複数のシミュレーションを繰り返し行って回路性能を確認することが必須であるが、本第二実施例によれば、このような繰り返しシミュレーションに伴う波形解析の手間は、1回のシミュレーションに要する手間とほとんど同じとなる利点がある。 [0027] In circuit design, for a specific circuit block, and the element parameters, it is essential that by repeating a plurality of simulations of varying such circuit configuration to verify the circuit performance, the second embodiment According to, effort waveform analysis with such repeated simulation has the advantage to be almost the same as time required for one simulation.

【0028】 [0028]

【発明の効果】以上説明したように、本発明は、回路図上の主要な入出力ノードを与えることにより、それら入出力ノードと電源、接地とで囲まれる回路内の回路シミュレーション波形を自動的にグループ化することができるので、大規模な回路のシミュレーション結果解析や、 As described above, according to the present invention, by providing a main output nodes on the circuit diagram, they output node and a power supply, a circuit simulation waveform in the circuit surrounded by the ground automatically it is possible to group, simulation results analysis of large-scale circuits and to,
回路パラメータを変化させた多数のシミュレーション結果データの解析に要する工数が低減できる効果がある。 Number of steps required for the analysis of a large number of simulation result data obtained by changing the circuit parameters has the effect of reducing.

【0029】従来の技術では、波形解析に要する手間は、回路規模およびシミュレーションの繰り返し回数にほぼ比例して増加するが、本発明によれば、全体回路に含まれる階層的な部分回路ブロックの数に比例し、シミュレーションの繰り返し回数にはあまり依存しない。 [0029] In the prior art, labor required for waveform analysis is increased substantially in proportion to the number of iterations of the circuit scale and the simulation, according to the present invention, the number of hierarchical subcircuit blocks included in the entire circuit proportional to, not so much depend on the number of repetitions of the simulation. 例えば、メガビットクラスのメモリチップの回路設計では、100素子程度の部分回路ブロックが20〜200 For example, the circuit design of the memory chips megabit class, about 100 elements partial circuit block 20 to 200
個からなる2000〜20000素子の回路シミュレーションを数回繰り返して、回路性能の最適化が行われている。 Repeated several times a circuit simulation of 2,000 to 20,000 elements consisting of pieces, the optimization of circuit performance have been made. 従って、本発明によれば、波形解析に要する手間は、従来の約数10分の1に削減されると見積もられ、 Therefore, according to the present invention, labor required for waveform analysis is estimated to be reduced to 1 prior divisor 10 minutes,
その効果は大である。 The effect is large.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第一実施例の要部を示すブロック構成図。 Block diagram showing an essential portion of a first embodiment of the present invention; FIG.

【図2】その動作を示す流れ図。 Figure 2 is a flow diagram showing the operation.

【図3】その適用回路例(1)を示す回路図およびその対応表を示す説明図。 Figure 3 is a circuit diagram and explanatory diagram showing a correspondence table indicating the application circuit example (1).

【図4】その適用回路例(2)を示す回路図およびその対応表を示す説明図。 Figure 4 is a circuit diagram and explanatory diagram showing a correspondence table indicating the application circuit example (2).

【図5】本発明の第二実施例の要部を示すブロック構成図。 FIG. 5 is a block diagram showing an essential portion of a second embodiment of the present invention.

【図6】従来例(1)の要部を示すブロック構成図。 FIG. 6 is a block diagram showing a main portion of a conventional example (1).

【図7】従来例(2)の要部を示すブロック構成図。 FIG. 7 is a block diagram showing a main portion of a conventional example (2).

【符号の説明】 DESCRIPTION OF SYMBOLS

1、23、25 波形解析手段 2 ユーザインタフェース部 3、19 波形解析処理部 4 出力デバイス部 4a、4b 表示器 5 シミュレーション結果データ 6、6a 接続情報 7 データ入力処理部 8 波形群データ 9 入出力ノード指定部 10 波形グループ化処理部 11 波形グループデータ群 12 一覧表示指示部 13 階層化処理部 14 階層的波形グループデータ 15 波形選択部 16 波形選択処理部 17 グラフ表示コマンド群 18 波形サブグループデータ 20 波形ソート処理部 21 出力変数別波形グループデータ群 22 回路シミュレータ 24 波形表示処理部 26 回路図エディタ 27 出力変数指定部 28 プロセス間通信データ 30、31 対応表 S1〜S4 ステップ 1,23,25 waveform analyzing means 2 the user interface unit 3, 19 a waveform analyzing unit 4 output device section 4a, 4b display 5 the simulation result data 6,6a connection information 7 data input processing unit 8 waveform group data 9 output nodes specifying section 10 waveform grouping processing unit 11 waveform group data group 12 list display instruction unit 13 layered processor 14 hierarchically waveform group data 15 waveform selection section 16 waveform selection unit 17 graphical commands 18 waveform subgroup data 20 waveform sorting portion 21 between the output variable-waveform group data group 22 circuit simulator 24 waveform display processing unit 26 circuit diagram editor 27 outputs a variable specifying unit 28 processes the communication data 30 and 31 corresponding table S1~S4 step

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 電子回路の接続情報と、この接続情報に基づいて行われ節点電圧波形群および枝電流波形群を含むシミュレーション結果データとを入力し、任意の回路ブロックの波形を選択表示し解析を行う波形解析手段を備えた電子回路波形解析装置において、 前記波形解析手段は、 指定された回路上の任意の節点と電源および接地とで囲まれたすべての節点電圧波形ならびに枝電流波形を自動的にグループ化し波形グループデータ群を生成する波形グループ化処理手段と、 前記波形グループデータ群を回路図の構造に従ってさらにサブグループデータに分割し構造的波形グループデータを生成する構造化処理手段と、 指定された前記波形グループデータ群または前記構造的波形グループデータに対して一括して表示および解析を行う波 And connection information of claim 1 An electronic circuit, inputs the simulation result data including the node voltage waveform group and branch current waveform group is performed based on the connection information, select display the waveform of any circuit block analysis in the electronic circuit waveform analyzer having the waveform analyzing means for performing, the waveform analyzing means, automatically to any node and the power supply and all surrounded by the ground node voltage waveform and branch current waveform on the specified circuit and waveform grouping processing means for generating a grouped waveform group data group in manner, a structuring process means further generate divided structurally waveform group data into subgroups data said waveform group data group according to the structure of the circuit diagram, waves to view and analyze collectively to said designated waveform group data group or the structural waveform group data 選択解析処理手段とを含むことを特徴とする電子回路波形解析装置。 Electronic circuit waveform analyzer which comprises a selection analysis means.
JP3314930A 1991-11-28 1991-11-28 Electronic circuit waveform analyzing device Pending JPH05151304A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3314930A JPH05151304A (en) 1991-11-28 1991-11-28 Electronic circuit waveform analyzing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3314930A JPH05151304A (en) 1991-11-28 1991-11-28 Electronic circuit waveform analyzing device

Publications (1)

Publication Number Publication Date
JPH05151304A true JPH05151304A (en) 1993-06-18

Family

ID=18059364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3314930A Pending JPH05151304A (en) 1991-11-28 1991-11-28 Electronic circuit waveform analyzing device

Country Status (1)

Country Link
JP (1) JPH05151304A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171665B1 (en) 1999-09-02 2007-01-30 Canon Kabushiki Kaisha Display and acquisition of data, exchanged by interprocess, for the physical properties of a solar battery
JP2009535726A (en) * 2006-05-03 2009-10-01 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation How to support the specification of the signal for displaying the simulation results, systems, and program products

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171665B1 (en) 1999-09-02 2007-01-30 Canon Kabushiki Kaisha Display and acquisition of data, exchanged by interprocess, for the physical properties of a solar battery
JP2009535726A (en) * 2006-05-03 2009-10-01 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation How to support the specification of the signal for displaying the simulation results, systems, and program products

Similar Documents

Publication Publication Date Title
US5608861A (en) Systems and methods for dynamically modifying the visualization of received data
DE69817581T2 (en) to convert the system and method of graphical programs in hardware implementations
US6889370B1 (en) Method and apparatus for selecting and aligning cells using a placement tool
US5544066A (en) Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of low-level design constraints
US4635208A (en) Computer-aided design of systems
US5831869A (en) Method of compacting data representations of hierarchical logic designs used for static timing analysis
Cheng et al. Fault emulation: A new methodology for fault grading
Slade et al. Reconfigurable computing application frameworks
US5754738A (en) Computerized prototyping system employing virtual system design enviroment
US5442569A (en) Method and apparatus for system characterization and analysis using finite element methods
Koza et al. Automated design of both the topology and sizing of analog electrical circuits using genetic programming
EP0508075A2 (en) Automatic logic model generation from schematic data base
US7096174B2 (en) Systems, methods and computer program products for creating hierarchical equivalent circuit models
US7543262B2 (en) Analog layout module generator and method
Uhr Parallel computer vision
US5084824A (en) Simulation model generation from a physical data base of a combinatorial circuit
US5880971A (en) Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from semantic specifications and descriptions thereof
US20070150241A1 (en) Report generator for a mathematical computing environment
US5604680A (en) Virtual interface representation of hierarchical symbolic layouts
US6470482B1 (en) Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
Hassoun et al. A hierarchical network approach to symbolic analysis of large-scale networks
JP2810341B2 (en) Analyzer and method for analyzing power network super lsi circuit
US5313615A (en) Block diagram simulator using a library for generation of a computer program
US5790835A (en) Practical distributed transmission line analysis
US6513143B1 (en) Method for automaticallly remapping an HDL netlist to provide compatibility with pre-synthesis behavioral test benches