JPH05145074A - Thin film transistor and manufacture thereof - Google Patents
Thin film transistor and manufacture thereofInfo
- Publication number
- JPH05145074A JPH05145074A JP30468191A JP30468191A JPH05145074A JP H05145074 A JPH05145074 A JP H05145074A JP 30468191 A JP30468191 A JP 30468191A JP 30468191 A JP30468191 A JP 30468191A JP H05145074 A JPH05145074 A JP H05145074A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- polycrystalline silicon
- gate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ガラス基板上に形成さ
れる薄膜トランジスタおよびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor formed on a glass substrate and a method for manufacturing the thin film transistor.
【０００２】[0002]
【従来の技術】多結晶シリコンを使用した薄膜トランジ
スタは、近年、開発が盛んに行われており、これを応用
したイメージセンサ（特開昭６０−２２８８１号公
報）、感熱ヘッド（特開昭６２−１８１４７３号公
報）、液晶ディスプレイ等が知られている。それと共
に、量産性に優れ、しかも信頼性のある薄膜トランジス
タが要求されるようになってきている。2. Description of the Related Art A thin film transistor using polycrystalline silicon has been actively developed in recent years, and an image sensor (Japanese Patent Laid-Open No. Sho 60-22881) and a thermal head (Japanese Patent Laid-Open No. Sho 62-22881) to which the thin film transistor is applied have been developed. No. 181473), liquid crystal displays and the like are known. At the same time, thin film transistors having excellent mass productivity and high reliability have been required.
【０００３】この薄膜トランジスタは、絶縁基板上に多
結晶シリコンを形成して、駆動回路もしくはスイッチン
グ素子を構成している。In this thin film transistor, polycrystalline silicon is formed on an insulating substrate to form a driving circuit or a switching element.
【０００４】多結晶シリコンは薄膜トランジスタの活性
層として使用され、次のような種々の方法で基板上に形
成される。Polycrystalline silicon is used as an active layer of a thin film transistor and is formed on a substrate by various methods as follows.
【０００５】第一に、低温で非晶質シリコンを成膜しそ
の後熱処理を施して、結晶粒径を成長させ多結晶シリコ
ン薄膜とする。First, an amorphous silicon film is formed at a low temperature and then a heat treatment is performed to grow the crystal grain size to form a polycrystalline silicon thin film.
【０００６】第二に、多結晶シリコンを成膜しその後シ
リコンイオン注入で非晶質化し、その後熱処理を施して
結晶粒径を成長させ多結晶シリコン薄膜とする。Secondly, a polycrystalline silicon film is formed, then made amorphous by implanting silicon ions, and then heat treated to grow the crystal grain size to form a polycrystalline silicon thin film.
【０００７】結晶粒径を成長させるのは、酸化膜ゲート
における移動度などを上げ、多結晶シリコン薄膜の特性
を向上させるためである。The reason for growing the crystal grain size is to increase the mobility in the oxide film gate and improve the characteristics of the polycrystalline silicon thin film.
【０００８】また、多結晶シリコンの結晶粒の界面等に
存在すると考えられる未結合手の影響を軽減させるため
に、成膜後のシリコン膜もしくは、上記の方法で成膜し
た薄膜に、さらに水素プラズマアニール等の手法でシリ
コンの未結合手と水素を結合させて電気的に安定させ
て、より特性の優れた多結晶シリコン薄膜とすることな
どが行われている。Further, in order to reduce the influence of dangling bonds which are considered to exist at the interface of crystal grains of polycrystalline silicon, hydrogen is further added to the silicon film after film formation or the thin film formed by the above method. A technique such as plasma annealing is used to combine hydrogen with dangling bonds of silicon to electrically stabilize them to form a polycrystalline silicon thin film having more excellent characteristics.
【０００９】従来、薄膜トランジスタの基板には石英が
使用されていた。このため、多結晶シリコンを形成した
後、通常の半導体プロセスで用いられている 850〜1000
℃の熱酸化処理でゲート酸化膜を形成し薄膜トランジス
タとしていた。または、シランガスと酸素を含むガスを
800℃以上で分解してゲート酸化膜を形成していた。一
方、多結晶シリコンからなる薄膜トランジスタの応用を
広げるためには、通常用いられている石英基板では、高
価であることと、大型基板入手が難しいことからデバイ
スコストの低減、スループット性の向上が困難であると
の問題があり、廉価なガラス基板の使用が検討されてい
る。Conventionally, quartz has been used for the substrate of the thin film transistor. Therefore, after forming polycrystalline silicon, the 850-1000 used in normal semiconductor process is used.
A gate oxide film was formed by a thermal oxidation treatment at ℃ to obtain a thin film transistor. Or, a gas containing silane gas and oxygen
It decomposed at 800 ° C or higher to form a gate oxide film. On the other hand, in order to expand the application of thin film transistors made of polycrystalline silicon, it is difficult to reduce the device cost and improve the throughput because the commonly used quartz substrate is expensive and it is difficult to obtain a large substrate. However, the use of inexpensive glass substrates is being considered.
【００１０】しかし、約 620℃にひずみ点を持つガラス
基板を使用した場合、薄膜トランジスタ製造プロセスの
中で一番高温となるゲート酸化膜の形成が困難となる。
このため、種々の低温酸化膜形成プロセスが検討されて
いる。たとえば、酸化シリコンをターゲットとし、希ガ
スに酸素を10〜50％混合したガス中でゲート絶縁シリコ
ン酸化膜を形成するスパッタ法や非晶質シリコン薄膜ト
ランジスタ等でよく用いられているプラズマＣＶＤもし
くはＥＣＲプラズマＣＶＤ法、常圧ＣＶＤ法、減圧ＣＶ
Ｄ法等が知られている。However, when a glass substrate having a strain point at about 620.degree. C. is used, it becomes difficult to form the highest temperature gate oxide film in the thin film transistor manufacturing process.
Therefore, various low temperature oxide film forming processes have been studied. For example, plasma CVD or ECR plasma often used in a sputtering method for forming a gate insulating silicon oxide film in a gas in which oxygen is mixed with a rare gas of 10 to 50% and amorphous silicon thin film transistors, etc., using silicon oxide as a target. CVD method, atmospheric pressure CVD method, reduced pressure CV
The D method and the like are known.
【００１１】これらの低温酸化膜形成プロセスの種類に
より薄膜トランジスタにおけるゲート酸化膜の特性、た
とえば膜厚、界面準位密度、耐圧、ピンホール等が大き
く影響を受ける。The characteristics of the gate oxide film in the thin film transistor, such as the film thickness, the interface state density, the breakdown voltage, and the pinhole, are greatly influenced by the kind of these low temperature oxide film forming processes.
【００１２】スパッタ法やプラズマＣＶＤ法や常圧ＣＶ
Ｄ法は、薄膜の膜厚分布が他の方法と比べて±10％と非
常に悪いため、トランジスタの特性がばらつきやすい。
またダストやピンホールが発生しやすくなる。Sputtering method, plasma CVD method, atmospheric pressure CV
In the D method, the film thickness distribution of the thin film is ± 10%, which is very poor as compared with other methods, and therefore the characteristics of the transistor are likely to vary.
In addition, dust and pinholes are easily generated.
【００１３】これに対して、減圧ＣＶＤ法は他の方法に
比べて基板内の膜厚均一性が非常に優れているという特
徴を有している。On the other hand, the low pressure CVD method has a feature that the film thickness uniformity in the substrate is very excellent as compared with other methods.
【００１４】そこで、最近半導体プロセスで層間絶縁膜
やトリンチの穴埋めやドープ酸化膜への応用が期待され
ているＴＥＯＳ（tetraethylorthsilicate) やＴＯＭＣ
ＡＴＳ（1,3,5,7-tetramethylcyclotetrasiloxane)等の
液体ソースを用いた減圧ＣＶＤが検討されており、従来
のシランガスを用いるものに比べて低温成膜が可能なも
のが開発されている。Therefore, in recent years, TEOS (tetraethylorthsilicate) and TOMC, which are expected to be applied to the filling of the interlayer insulating film and the trich in the semiconductor process and the doped oxide film,
A low pressure CVD using a liquid source such as ATS (1,3,5,7-tetramethylcyclotetrasiloxane) is under study, and one capable of low temperature film formation has been developed as compared with a conventional one using a silane gas.
【００１５】[0015]
【発明が解決しようとする課題】しかしながら、ＴＥＯ
Ｓは 650〜 750℃の成膜温度が必要でありガラス基板に
使用するにはまだ成膜温度が高すぎる。ＴＯＭＣＡＴＳ
は 520〜 650℃程度で成膜できるが、酸素分圧比により
膜特性が変動しやすいことや膜密度が低いため耐圧が悪
い等の問題がある。そのほか成膜が 400℃前後で可能な
ものとしてはＤＡＤＢＳ（diacetoxy ditertiarybutoxy
silane)があるが、まだゲート酸化膜に使えるほどの良
質の膜は得られていないという問題がある。[Problems to be Solved by the Invention] However, TEO
S requires a film forming temperature of 650 to 750 ° C, and the film forming temperature is still too high to be used for a glass substrate. TOMCATS
The film can be formed at about 520 to 650 ° C, but there are problems that the film characteristics are likely to change depending on the oxygen partial pressure ratio and the breakdown voltage is poor because the film density is low. In addition, DADBS (diacetoxy ditertiarybutoxy) is one that can be formed at around 400 ℃.
silane), but there is a problem that a good quality film that can be used as a gate oxide film has not been obtained yet.
【００１６】さらに、熱酸化膜は、高温成膜のみならず
多結晶シリコンを熱酸化した場合にも 3〜 6×109 dyne
／cm2程度の圧縮方向の応力が発生してしまい薄膜トラ
ンジスタの移動度等の特性を落としてしまう問題があ
る。また、多結晶シリコン膜の表面そのものが凹凸を有
するために熱酸化膜自身もその形状にならってしまい多
結晶シリコンの凸部でのリークによるゲート耐圧が小さ
いものが生じやすいという問題もある。Furthermore, the thermal oxide film is not only used for high temperature film formation but also for 3 to 6 × 10 9 dyne when polycrystalline silicon is thermally oxidized.
There is a problem that a stress in the compression direction of about / cm 2 is generated, and characteristics such as mobility of the thin film transistor are deteriorated. In addition, since the surface itself of the polycrystalline silicon film has irregularities, the thermal oxide film itself also has the shape, and there is a problem that a gate breakdown voltage is likely to be small due to leakage at the convex portion of the polycrystalline silicon.
【００１７】本発明は、上記の問題を解決するためにな
されたもので、低温プロセスでの製造が可能であり、量
産性に優れ、しかも絶縁膜不良が極めて少ない薄膜トラ
ンジスタを提供することを目的とする。The present invention has been made to solve the above problems, and an object thereof is to provide a thin film transistor which can be manufactured by a low temperature process, is excellent in mass productivity, and has few insulating film defects. To do.
【００１８】[0018]
【課題を解決するための手段】本発明の薄膜トランジス
タは、基板上に形成された半導体薄膜からなるチャネル
部およびソース・ドレイン部と、前記半導体薄膜上に形
成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成さ
れたゲート電極とを有する薄膜トランジスタにおいて、
前記ゲート絶縁膜がアルキルシラン化合物と酸素を含む
ガスとの反応によって形成されていることを特徴とす
る。A thin film transistor according to the present invention comprises a channel portion and a source / drain portion formed of a semiconductor thin film formed on a substrate, a gate insulating film formed on the semiconductor thin film, and the gate insulating film. In a thin film transistor having a gate electrode formed on the film,
The gate insulating film is formed by a reaction of an alkylsilane compound and a gas containing oxygen.
【００１９】本発明に使用できるアルキルシラン化合物
は、アルキル基の炭素数が１〜４のシラン化合物であ
り、好ましくは炭素数が１〜３の範囲である。The alkylsilane compound which can be used in the present invention is a silane compound having an alkyl group having 1 to 4 carbon atoms, preferably having 1 to 3 carbon atoms.
【００２０】さらに蒸気圧や成膜性の点からジエチルシ
ラン、トリエチルシラン、テトラエチルシランが特に好
ましい。なかでもジエチルシランは、分解温度が低い上
に蒸気圧が高く流量制御性が良いため、膜特性のプロセ
スばらつきも小さいという特徴を有している。Further, diethylsilane, triethylsilane and tetraethylsilane are particularly preferable from the viewpoint of vapor pressure and film-forming property. Among them, diethylsilane has a characteristic that the decomposition temperature is low, the vapor pressure is high, and the flow rate controllability is good, so that the process variation of the film characteristics is small.
【００２１】アルキルシラン化合物が本発明に好適な理
由は、まずアルキルシラン化合物の蒸気圧が、たとえば
ＴＥＯＳの1.5torr(20℃) に比較して、ジエチルシラン
は200torr(20℃) と高く、容易にガス化ができることで
ある。このため、輸送や流量コントロールが容易にな
る。さらに、アルキルシラン化合物は酸素比が小さく、
酸素比変動による膜質の変化もＴＥＯＳやＴＭＣＴＳに
比較して小さいためである。なお、アルキルシラン化合
物を２種以上混合して使用することもできる。The reason why the alkylsilane compound is suitable for the present invention is that the vapor pressure of the alkylsilane compound is as high as 200 torr (20 ° C.) for diethylsilane as compared with 1.5 torr (20 ° C.) of TEOS. It is possible to gasify. Therefore, transportation and flow rate control become easy. Further, the alkylsilane compound has a small oxygen ratio,
This is because the change in film quality due to the change in oxygen ratio is smaller than that in TEOS and TMCTS. It is also possible to use a mixture of two or more alkylsilane compounds.
【００２２】本発明に使用できる酸素を含むガスは酸素
ガスのみでもよいし、酸素とオゾンの混合ガスであって
もよいが、酸素ガスが好ましい。The gas containing oxygen which can be used in the present invention may be only oxygen gas or a mixed gas of oxygen and ozone, but oxygen gas is preferred.
【００２３】本発明の薄膜トランジスタのゲート絶縁膜
は上記アルキルシラン化合物と酸素を含むガスとの反応
によって形成することにより、たとえばジエチルシラン
では成膜温度 330〜 500℃、トリエチルシランでは 530
〜 580℃、テトラエチルシランでは 580〜 670℃という
低温で成膜することができる。The gate insulating film of the thin film transistor of the present invention is formed by reacting the above alkylsilane compound with a gas containing oxygen. For example, the film forming temperature is 330 to 500 ° C. for diethylsilane and 530 for triethylsilane.
Films can be formed at temperatures as low as ~ 580 ° C and with tetraethylsilane at temperatures as low as 580 ~ 670 ° C.
【００２４】特に、 600℃以下の温度でアルキルシラン
化合物と酸素とを含むガスを反応させて成膜することに
より、膜厚の変動が± 2％以内と均一性に優れ、かつ膜
密度が高く、ピンホールやダストの少ないゲート酸化膜
を形成することができる。Particularly, by forming a film by reacting a gas containing an alkylsilane compound and oxygen at a temperature of 600 ° C. or less, the film thickness variation is within ± 2%, which is excellent in uniformity and the film density is high. A gate oxide film with less pinholes and dust can be formed.
【００２５】なお、酸素ガスとアルキルシラン化合物と
の流量比（Ｏ2 ／アルキルシラン化合物）の範囲は 0.5
〜5.0 であり、特に0.75〜2.0 の範囲が好ましい。The range of the flow rate ratio of the oxygen gas and the alkylsilane compound (O 2 / alkylsilane compound) is 0.5.
˜5.0, particularly preferably 0.75 to 2.0.
【００２６】本発明の薄膜トランジスタは成膜温度を低
くすることができるので、基板に石英基板のみならず、
ガラス基板も使用することができる。デバイスコストの
低減やスループット性の向上などから、ガラス基板の使
用が好ましい。ガラス基板は無アリカリガラスが好まし
い。しかし、基板の両面に本発明での酸化膜を形成し、
アルカリ析出を抑えることにより、無アリカリでないガ
ラスを使用することもできる。このとき、非晶質シリコ
ン薄膜の製造装置として、通常のホットウォール型の減
圧ＣＶＤ装置を使用すれば同時に両面に成膜できるため
薄膜トランジスタの製造工程の前に基板保護膜を形成す
ることができる。もちろん、非晶質シリコン薄膜トラン
ジスタのゲート酸化膜として利用することもできる。Since the thin film transistor of the present invention can lower the film forming temperature, not only the quartz substrate but also the quartz substrate can be used as the substrate.
Glass substrates can also be used. The use of a glass substrate is preferable from the viewpoint of reduction in device cost and improvement in throughput. The glass substrate is preferably non-alikari glass. However, by forming the oxide film of the present invention on both sides of the substrate,
By suppressing alkali precipitation, it is possible to use a glass that is not alkali-free. At this time, if a normal hot-wall type low-pressure CVD apparatus is used as a manufacturing apparatus for the amorphous silicon thin film, the films can be formed on both surfaces at the same time, so that the substrate protective film can be formed before the manufacturing process of the thin film transistor. Of course, it can also be used as a gate oxide film of an amorphous silicon thin film transistor.
【００２７】[0027]
【作用】本発明の薄膜トランジスタのゲート酸化膜は、
Ｃ−Ｖ特性等の電気的評価からも高温で形成した熱酸化
膜と遜色ない特性を有する。The gate oxide film of the thin film transistor of the present invention is
From the electrical evaluation of CV characteristics and the like, it has characteristics comparable to the thermal oxide film formed at high temperature.
【００２８】さらに、本発明の方法で成膜したゲート酸
化膜は、熱酸化膜に比べて低い膜応力（ 1×109 dyne/
cm2 程度）しか発生しないため、多結晶シリコン薄膜ト
ランジスタの特性を悪化させないばかりか基板内の特性
ばらつきも低減しうる。また、熱酸化膜と異なり堆積成
膜のため、ゲート耐圧の劣化低減を図ることができる。Furthermore, the gate oxide film formed by the method of the present invention has a lower film stress (1 × 10 9 dyne /
Because cm 2,) only occurs, variations in characteristics of the polycrystalline silicon characteristics of the thin film transistor does not deteriorate only one substrate can be reduced. In addition, unlike the thermal oxide film, since deposition is performed, it is possible to reduce deterioration of the gate breakdown voltage.
【００２９】[0029]
【実施例】図１を参照して、本発明の実施例を説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG.
【００３０】ガラス基板１上に非晶質シリコン薄膜を減
圧ＣＶＤ装置でジシランガスを用いて2000オングストロ
ームの膜厚に形成し（成膜温度 500℃）、窒素雰囲気中
600℃で 24 時間アニールすることによって大粒径の多
結晶シリコン膜を形成した。次に、多結晶シリコン膜を
島状のパターンにエッチングし素子分離行い、多結晶シ
リコン膜２の上にゲート酸化膜３を1000オングストロー
ムの膜厚に成膜した。成膜条件は、成膜圧力が 0.8torr
で、酸素ガスとジエチルシランとの流量比（Ｏ2 ／ジエ
チルシラン）が 2.0で、成膜温度が 400℃である。An amorphous silicon thin film was formed on a glass substrate 1 with a low pressure CVD apparatus using disilane gas to a film thickness of 2000 angstrom (film forming temperature 500 ° C.), and in a nitrogen atmosphere.
A large grain size polycrystalline silicon film was formed by annealing at 600 ° C for 24 hours. Next, the polycrystalline silicon film was etched into an island-shaped pattern for element isolation, and a gate oxide film 3 was formed on the polycrystalline silicon film 2 to a film thickness of 1000 angstrom. The film forming condition is that the film forming pressure is 0.8 torr.
The flow rate ratio of oxygen gas to diethylsilane (O 2 / diethylsilane) is 2.0, and the film forming temperature is 400 ° C.
【００３１】その上にゲート電極層４となる多結晶シリ
コン層を2000オングストロームの膜厚に形成した。ゲー
ト電極層４の多結晶シリコンにリンをイオン注入し 600
℃程度でアニールすることにより低抵抗化した後レジス
タパターニングを行った。A polycrystalline silicon layer to be the gate electrode layer 4 was formed thereon with a film thickness of 2000 angstroms. Ion implantation of phosphorus into the polycrystalline silicon of the gate electrode layer 600
Resistor patterning was performed after lowering the resistance by annealing at about ° C.
【００３２】次にゲート電極層４のパターンをドライエ
ッチングを行い、所望のゲート電極端部を形成し、セル
フアラインでソース・ドレイン部のリンのイオン注入を
行った。次に、層間絶縁層５を形成し金属配線用コンタ
クトホールを形成した後に金属配線６の成膜およびエッ
チングを行った。Next, the pattern of the gate electrode layer 4 was dry-etched to form a desired end portion of the gate electrode, and phosphorus was ion-implanted into the source / drain portions by self-alignment. Next, after forming the interlayer insulating layer 5 and forming the contact hole for metal wiring, the metal wiring 6 was formed and etched.
【００３３】このようにして成膜した酸化膜の屈折率は
波長 632.8 nm で 1.46 であり熱酸化膜の屈折率と同等
である。これに対して、ＴＥＯＳやＴＯＭＣＡＴＳ等の
液体ソースを用いた減圧ＣＶＤで成膜した酸化膜の屈折
率は、それぞれ 1.44 と 1.45 であり、本発明による酸
化膜と比較して膜密度が小さいと考えられ、高温処理に
よる体積減少も大きかった。The oxide film thus formed has a refractive index of 1.46 at a wavelength of 632.8 nm, which is equivalent to that of a thermal oxide film. On the other hand, the refractive index of the oxide film formed by low pressure CVD using a liquid source such as TEOS or TOMCATS is 1.44 and 1.45, respectively, and it is considered that the film density is smaller than that of the oxide film according to the present invention. However, the volume reduction due to the high temperature treatment was also large.
【００３４】また、本実施例の薄膜トランジスタにおけ
る酸化膜ゲートの移動度は約65cm2 ／vsであり、10％Ｈ
Ｃl 熱酸化膜の約40cm2 ／vsに比べ 1.5倍程度大きかっ
た。The mobility of the oxide film gate in the thin film transistor of this embodiment is about 65 cm 2 / vs, and the mobility is 10% H.
It was about 1.5 times larger than the Cl thermal oxide film of about 40 cm 2 / vs.
【００３５】[0035]
【発明の効果】本発明の薄膜トランジスタは、基板上に
形成された半導体薄膜からなるチャネル部およびソース
・ドレイン部と、前記半導体薄膜上に形成されたゲート
絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極
とを有する薄膜トランジスタにおいて、前記ゲート絶縁
膜がアルキルシラン化合物と酸素を含むガスとの反応に
よって形成されたので、低温でかつ良好な膜質の酸化膜
が形成でき、量産性に優れ、しかも絶縁膜不良が極めて
少ない薄膜トランジスタが得られる。According to the thin film transistor of the present invention, a channel portion and a source / drain portion formed of a semiconductor thin film on a substrate, a gate insulating film formed on the semiconductor thin film, and formed on the gate insulating film. In the thin film transistor having a gate electrode formed, since the gate insulating film is formed by the reaction of an alkylsilane compound and a gas containing oxygen, it is possible to form an oxide film of good film quality at low temperature, which is excellent in mass productivity, Moreover, it is possible to obtain a thin film transistor having extremely few defective insulating films.
【図１】本発明による薄膜トランジスタの断面を示す図
である。FIG. 1 is a diagram showing a cross section of a thin film transistor according to the present invention.
１………ガラス基板、２………多結晶シリコン膜、３…
……ゲート酸化膜、４………ゲート電極層、５………層
間絶縁層、６………金属配線。1 ... Glass substrate, 2 Polycrystalline silicon film, 3 ...
...... Gate oxide film, 4 ... Gate electrode layer, 5 ... Interlayer insulating layer, 6 ... Metal wiring.
Claims (2)
チャネル部およびソース・ドレイン部と、前記半導体薄
膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上
に形成されたゲート電極とを有する薄膜トランジスタに
おいて、前記ゲート絶縁膜がアルキルシラン化合物と酸
素を含むガスとの反応によって形成されていることを特
徴とする薄膜トランジスタ。1. A channel portion and a source / drain portion made of a semiconductor thin film formed on a substrate, a gate insulating film formed on the semiconductor thin film, and a gate electrode formed on the gate insulating film. A thin film transistor having the above-mentioned thin film transistor, wherein the gate insulating film is formed by a reaction between an alkylsilane compound and a gas containing oxygen.
チャネル部およびソース・ドレイン部と、前記半導体薄
膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上
に形成されたゲート電極とを有する薄膜トランジスタの
製造方法において、前記ゲート絶縁膜が 600℃以下の温
度でアルキルシラン化合物と酸素とを含むガスを反応さ
せて形成されることを特徴とする薄膜トランジスタの製
造方法。2. A channel portion and a source / drain portion formed of a semiconductor thin film formed on a substrate, a gate insulating film formed on the semiconductor thin film, and a gate electrode formed on the gate insulating film. The method of manufacturing a thin film transistor, wherein the gate insulating film is formed by reacting a gas containing an alkylsilane compound and oxygen at a temperature of 600 ° C. or lower.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30468191A JPH05145074A (en) | 1991-11-20 | 1991-11-20 | Thin film transistor and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30468191A JPH05145074A (en) | 1991-11-20 | 1991-11-20 | Thin film transistor and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05145074A true JPH05145074A (en) | 1993-06-11 |
Family
ID=17935945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30468191A Withdrawn JPH05145074A (en) | 1991-11-20 | 1991-11-20 | Thin film transistor and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05145074A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162448A (en) * | 1994-12-06 | 1996-06-21 | Handotai Process Kenkyusho:Kk | Film forming method |
| EP2823083A1 (en) * | 2012-03-09 | 2015-01-14 | Air Products and Chemicals, Inc. | Methods for making silicon containing films on thin film transistor devices |
-
1991
- 1991-11-20 JP JP30468191A patent/JPH05145074A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162448A (en) * | 1994-12-06 | 1996-06-21 | Handotai Process Kenkyusho:Kk | Film forming method |
| EP2823083A1 (en) * | 2012-03-09 | 2015-01-14 | Air Products and Chemicals, Inc. | Methods for making silicon containing films on thin film transistor devices |
| JP2015517200A (en) * | 2012-03-09 | 2015-06-18 | エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | Method for producing a silicon-containing film on a thin film transistor device |
| KR20170102369A (en) * | 2012-03-09 | 2017-09-08 | 버슘머트리얼즈 유에스, 엘엘씨 | Methods for making silicon containing films on thin film transistor devices |
| US11626279B2 (en) | 2012-03-09 | 2023-04-11 | Versum Materials Us, Llc | Compositions and methods for making silicon containing films |
| EP2823083B1 (en) * | 2012-03-09 | 2023-10-04 | Versum Materials US, LLC | Methods for making silicon containing films on thin film transistor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8110453B2 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
| US4804640A (en) | Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film | |
| US7196383B2 (en) | Thin film oxide interface | |
| EP0344863B1 (en) | A method of producing a thin film transistor | |
| KR100455737B1 (en) | Gate oxide film formation method of semiconductor device | |
| JPH04165679A (en) | Insulating gate type semiconductor device | |
| US6514803B1 (en) | Process for making an amorphous silicon thin film semiconductor device | |
| JP3494304B2 (en) | Method for manufacturing thin film semiconductor device | |
| JPH05145074A (en) | Thin film transistor and manufacture thereof | |
| JPH08125197A (en) | Method and system for fabricating semiconductor device | |
| JP3443909B2 (en) | Semiconductor film forming method, semiconductor device manufacturing method, and semiconductor device | |
| JPH06260644A (en) | Manufacture of semiconductor device | |
| JP3125931B2 (en) | Semiconductor fabrication method | |
| JPH11354441A (en) | Manufacture of semiconductor device | |
| JPS63119268A (en) | Manufacture of semiconductor device | |
| JP3874815B2 (en) | Method for manufacturing semiconductor device | |
| JP3173757B2 (en) | Method for manufacturing semiconductor device | |
| KR101201316B1 (en) | buffer insulation layer and semiconductor device having the same and method for fabricating of the semiconductor device | |
| JPH0722130B2 (en) | Silicon thin film and method for producing the same | |
| JP3380922B2 (en) | Method of forming silicon oxide film | |
| JPH0319340A (en) | Manufacture of semiconductor device | |
| JP2003178990A (en) | Substrate heat treatment method, method of manufacturing semiconductor device, chemical vapor deposition method and display | |
| KR970000467B1 (en) | Gate insulator film of semiconductor device | |
| JP3173758B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100451507B1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |