JPH0511819A - Sequence controller - Google Patents
Sequence controllerInfo
- Publication number
- JPH0511819A JPH0511819A JP16550291A JP16550291A JPH0511819A JP H0511819 A JPH0511819 A JP H0511819A JP 16550291 A JP16550291 A JP 16550291A JP 16550291 A JP16550291 A JP 16550291A JP H0511819 A JPH0511819 A JP H0511819A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sequence control
- plc
- storage unit
- communication module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、各種ファクトリー・オ
ートメーション(以下、FAと称す)機器を制御するシ
ーケンス制御装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sequence control device for controlling various factory automation (hereinafter referred to as FA) devices.
【0002】[0002]
【従来の技術】近年、シーケンス制御装置は、各種の外
部のユニットからのデータに基づき制御が行われるなど
高機能,高速化されている。以下、図面を参照しなが
ら、上述した従来のシーケンス制御装置の一例について
説明する。2. Description of the Related Art In recent years, sequence control devices have been enhanced in function and speed by performing control based on data from various external units. An example of the above-described conventional sequence control device will be described below with reference to the drawings.
【0003】図4は従来のシーケンス制御装置を示すも
のである。図5は、シーケンス制御中央演算処理装置
(以下、PLCと称す)の受信データ取り込み処理に関
する部分のフローチャートである。図6は、外部のデー
タを受信する通信制御処理装置(以下、通信モジュール
と称す)の受信データ取り込み処理に関する部分のフロ
ーチャートである。FIG. 4 shows a conventional sequence control device. FIG. 5 is a flowchart of a part related to a received data fetching process of a sequence control central processing unit (hereinafter referred to as PLC). FIG. 6 is a flowchart of a portion related to a received data fetching process of a communication control processing device (hereinafter, referred to as a communication module) that receives external data.
【0004】図4に示すように、その構成要素として1
はパーソナル・コンピュータ(以下、パソコンと称す)
などの外部ユニットである。2は通信モジュールであ
る。3はPLCである。4はシーケンス制御装置であ
る。5は共通記憶部における受信バッファである。6は
PLC3から共通記憶部を含む通信モジュール2への受
信データ取り込み動作の際の信号である。7は、外部ユ
ニット1からのデータを受信したときに発生する受信完
了割り込み用の信号である。9は先頭アドレス記憶部で
ある。10は開始アドレス記憶部である。11はデータ
カウンタである。13は外部ユニット1から通信モジュ
ール2へデータを送信する動作を示す送信信号である。
以上のように構成されたシーケンス制御装置について、
以下その動作について説明する。As shown in FIG.
Is a personal computer (hereinafter referred to as a personal computer)
Etc. is an external unit. 2 is a communication module. 3 is a PLC. Reference numeral 4 is a sequence control device. Reference numeral 5 is a reception buffer in the common storage unit. Reference numeral 6 is a signal at the time of the reception data fetching operation from the PLC 3 to the communication module 2 including the common storage unit. Reference numeral 7 is a signal for a reception completion interrupt which is generated when the data from the external unit 1 is received. Reference numeral 9 is a head address storage unit. Reference numeral 10 is a start address storage unit. Reference numeral 11 is a data counter. Reference numeral 13 is a transmission signal indicating an operation of transmitting data from the external unit 1 to the communication module 2.
Regarding the sequence control device configured as described above,
The operation will be described below.
【0005】図5において、ステップ2は、PLC3の
データ取り込み要求によりこのルーチンに入り、通信モ
ジュール13に格納されている受信データの数を記憶し
ているメモリとしてのデータカウンタ11より、受信デ
ータがあるかどうかを認識する行程である。ステップ3
は、通信モジュール13に格納されている受信データが
あるならば、一番先に受信バッファ5に記憶したデータ
を1バイトだけ取り込む行程である。ステップ4は、ス
テップ3で取り込んだデータのアドレス(以下、先頭ア
ドレスと称す)をインクリメントする行程である。ステ
ップ5はステップ2で取り込んだデータがデータの終わ
りを示す符号(以下、デリミットと称す)であるかどう
かを認識し、デリミットでなければ、ステップ3に戻る
行程である。ステップ6は、取り込んだデータがデリミ
ットのときデータカウンタをインクリメントする行程で
ある。ステップ9はこのルーチンを抜け出しメイン・ル
ーチンに戻る行程である。In FIG. 5, step 2 enters this routine in response to a data fetch request from the PLC 3, and the received data is transferred from the data counter 11 as a memory that stores the number of received data stored in the communication module 13. This is the process of recognizing whether or not there is. Step 3
Is a process in which if there is received data stored in the communication module 13, only 1 byte of the data stored in the receiving buffer 5 first is fetched. Step 4 is a step of incrementing the address of the data fetched in step 3 (hereinafter referred to as the head address). Step 5 is a step of recognizing whether or not the data fetched in step 2 is a code indicating the end of the data (hereinafter referred to as delimiter), and if it is not the delimiter, the process returns to step 3. Step 6 is a step of incrementing the data counter when the fetched data is the delimiter. Step 9 is the process of exiting this routine and returning to the main routine.
【0006】図6において、ステップ13は、入力側に
設けられた通信モジュール2が外部ユニット1からのデ
ータを受信し、共通記憶部に記憶したときに発生する受
信完了割り込みによりこのルーチンに入り、新たに共通
記憶部内の受信バッファ5に記憶する受信データの記憶
開始アドレス(以下、開始アドレスと称す)と先頭アド
レスが等しいかどうか比較している行程である。ステッ
プ14は、指定された開始アドレスに受信データを格納
する行程である。ステップ15は、開始アドレスをイン
クリメントする行程である。ステップ16は、受信した
データがデリミットであるかどうかを認識する行程であ
る。ステップ17は、受信したデータがデリミットであ
るならばデータカウンタをインクリメントする行程であ
る。ステップ18は、開始アドレスと先頭アドレスが等
しい場合、データカウンタがゼロであるかどうか認識し
ている行程である。ステップ19は、受信完了割り込み
ルーチンを抜け出してメイン・ルーチンに戻る行程であ
る。In FIG. 6, step 13 enters this routine by a reception completion interrupt that occurs when the communication module 2 provided on the input side receives data from the external unit 1 and stores it in the common storage section. This is a process of comparing whether the storage start address (hereinafter, referred to as a start address) of the reception data newly stored in the reception buffer 5 in the common storage unit is equal to the start address. Step 14 is a process of storing the received data at the designated start address. Step 15 is a step of incrementing the start address. Step 16 is a step of recognizing whether or not the received data is the delimiter. Step 17 is a step of incrementing the data counter if the received data is the delimiter. Step 18 is a step of recognizing whether or not the data counter is zero when the start address and the start address are equal. Step 19 is a process of exiting the reception completion interrupt routine and returning to the main routine.
【0007】このように通信モジュール2は、信号7が
発生したときに受信完了割り込みルーチンに入り、先頭
アドレス記憶部9と開始アドレス記憶部10に記憶され
ているアドレスが等しくなければ、受信バッファ5にデ
ータ記憶し、等しい場合は、データが1つも記憶されて
いないかどうかを認識し、記憶されていなければ受信バ
ッファ5に記憶し、1つのデータを受信し終えれば、デ
ータカウンタ11をインクリメントしていた。また、P
LC3は、データを取り込む際に通信モジュール2にデ
ータが記憶されているかどうか認識し、データが記憶さ
れていれば先頭アドレス記憶部9に記憶されているアド
レスに記憶されているデータを順に取り込み、データを
取り込んだ後先頭アドレス記憶部9に記憶されているア
ドレスをインクリメントする。1つのデータの終わりま
で取り込み終了後、データカウンタ11をデクリメント
する。As described above, the communication module 2 enters the reception completion interrupt routine when the signal 7 is generated, and if the addresses stored in the start address storage unit 9 and the start address storage unit 10 are not the same, the reception buffer 5 Data is stored in, and if they are equal, it is recognized whether or not any data is stored. If not stored, the data is stored in the reception buffer 5, and when one data is received, the data counter 11 is incremented. Was. Also, P
The LC 3 recognizes whether or not the data is stored in the communication module 2 at the time of loading the data, and if the data is stored, sequentially loads the data stored at the address stored in the head address storage unit 9, After fetching the data, the address stored in the head address storage unit 9 is incremented. After the end of capturing one data, the data counter 11 is decremented.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、上記の
ような構成ではPLC3が処理上で外部ユニット1から
の最新のデータを要求したいときに、受信バッファ5に
記憶されたままPLC3に取り込まれていないデータが
存在すれば、PLC3はそれらのデータを全て取り込ん
だ後でなければ、最新データを受信できないという問題
点を有していた。本発明は上記課題に留意し、要求に応
じて最新データに基づく制御が高速に行うことができる
シーケンス制御装置を提供しようとするものである。However, in the above configuration, when the PLC 3 wants to request the latest data from the external unit 1 in processing, it is not stored in the PLC 3 as it is stored in the reception buffer 5. If the data exists, the PLC 3 has a problem that the latest data cannot be received until after all the data are taken in. The present invention has been made in consideration of the above problems, and an object of the present invention is to provide a sequence control device capable of performing control based on the latest data at high speed in response to a request.
【0009】[0009]
【課題を解決するための手段】本発明は上記目的を達成
するために、外部からのデータを参照して制御を行うシ
ーケンス制御装置において、PLCが外部ユニットから
の最新のデータ要求しているときに、受信バッファに記
憶されているデータを全て消去してから、最新データを
取り込むリフレッシュ要求手段をPLC側に設けたもの
である。またリフレッシュ要求処理状態をPLC側に知
らせるリフレッシュ要求処理状態フラグを外部からのデ
ータを入力する入力部に設けたものである。In order to achieve the above object, the present invention is a sequence control device which controls by referring to data from the outside, when the PLC requests the latest data from the external unit. In addition, refresh request means for fetching the latest data after erasing all the data stored in the reception buffer is provided on the PLC side. Further, a refresh request processing state flag for notifying the PLC side of the refresh request processing state is provided in the input section for inputting data from the outside.
【0010】[0010]
【作用】上記構成の本発明のシーケンス制御装置は、P
LCが外部ユニットからの最新のデータを要求している
ときに、通信モジュールにかけられた割り込み信号など
によってPLC内のリフレッシュ要求手段の制御により
通信モジュールは受信バッファに記憶されているデータ
を全て消去する。そうすることによって、PLCは外部
ユニットからの最新のデータを高速に受信することが可
能になる。The sequence control device of the present invention having the above-described structure is
When the LC is requesting the latest data from the external unit, the communication module erases all the data stored in the reception buffer under the control of the refresh request means in the PLC by an interrupt signal or the like applied to the communication module. . By doing so, the PLC can receive the latest data from the external unit at high speed.
【0011】[0011]
【実施例】以下、本発明の一実施例のシーケンス制御装
置について図面を参照しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A sequence control device according to an embodiment of the present invention will be described below with reference to the drawings.
【0012】図1はその全体構成図を示すものであっ
て、1〜7は、従来の図4の1〜7と同様である。1は
パソコンなどの外部ユニットである。2は外部ユニット
1からのデータを受信する入力部としての通信モジュー
ルである。3はPLCである。4はシーケンス制御装置
である。5は共通記憶部における受信バッファである。
6はPLC3から共通記憶部を含む通信モジュール2へ
の受信データ取り込み動作を示す信号である。7は外部
ユニット1からのデータを受信したときに発生する受信
完了割り込み用の信号である。8はPLC3から通信モ
ジュール2へのリフレッシュ要求割り込み信号である。
また9〜11は図4の9〜11と同様である。9は先頭
アドレス記憶部である。10は開始アドレス記憶部であ
る。11はデータカウンタである。さらに12は通信モ
ジュール2のリフレッシュ要求処理状態を示すフラグで
ある。13は図4の13と同様の動作で、外部ユニット
1から通信モジュール2へデータを受信する動作を示す
送信信号である。FIG. 1 is a diagram showing the overall configuration thereof, and 1 to 7 are the same as 1 to 7 of the conventional FIG. 1 is an external unit such as a personal computer. Reference numeral 2 is a communication module as an input unit that receives data from the external unit 1. 3 is a PLC. Reference numeral 4 is a sequence control device. Reference numeral 5 is a reception buffer in the common storage unit.
Reference numeral 6 is a signal indicating a reception data fetching operation from the PLC 3 to the communication module 2 including the common storage unit. Reference numeral 7 is a signal for reception completion interrupt which is generated when data from the external unit 1 is received. Reference numeral 8 is a refresh request interrupt signal from the PLC 3 to the communication module 2.
9 to 11 are the same as 9 to 11 in FIG. Reference numeral 9 is a head address storage unit. Reference numeral 10 is a start address storage unit. Reference numeral 11 is a data counter. Further, 12 is a flag indicating the refresh request processing state of the communication module 2. Reference numeral 13 is a transmission signal indicating the operation of receiving data from the external unit 1 to the communication module 2 by the same operation as 13 in FIG.
【0013】以上のように構成されたシーケンス制御装
置において、以下図1から図3を用いてその動作を説明
する。図2は同実施例における受信データ取り込み処理
に関するPLC側のフローチャートである。図2におい
て、ステップ1はPLC3のデータ取り込み要求により
このルーチンに入り、PLC3が最新のデータを要求し
ているのかどうかを認識する行程である。ステップ2〜
ステップ6は図5のステップ2〜ステップ6と同様で、
データの有無を認識した後データを1バイトづつ取り込
み、先頭アドレスをインクリメントし、データの終わり
まで取り込み終了後、データカウンタ11をデクリメン
トする行程である。ステップ7はPLC3が最新のデー
タを要求しているとき、リフレッシュ要求手段としてリ
フレッシュ要求割り込み信号を発行させる行程である。
ステップ8は通信モジュール2のリフレッシュ要求処理
が完了しているかどうか認識している行程である。ステ
ップ9は図5のステップ9と同様で、メイン・ルーチン
に戻る行程である。The operation of the sequence control device configured as described above will be described below with reference to FIGS. 1 to 3. FIG. 2 is a flowchart on the PLC side regarding the received data fetching process in the embodiment. In FIG. 2, step 1 is a process of recognizing whether or not the PLC 3 requests the latest data by entering this routine in response to the PLC 3 data fetch request. Step 2-
Step 6 is similar to steps 2 to 6 in FIG.
After recognizing the presence / absence of data, the data is fetched byte by byte, the head address is incremented, and after the end of fetching the data, the data counter 11 is decremented. Step 7 is a step of issuing a refresh request interrupt signal as a refresh requesting means when the PLC 3 requests the latest data.
Step 8 is a step of recognizing whether the refresh request processing of the communication module 2 is completed. Step 9 is the same as step 9 in FIG. 5, and is a step of returning to the main routine.
【0014】図3は入力側に設けられた受信データ取り
込み処理に関する通信モジュール側のフローチャートで
ある。図3において、ステップ10はPLC3からのリ
フレッシュ要求割り込みによりこのルーチンに入り、先
頭アドレスと開始アドレスをオフセット・アドレスにリ
セットする行程である。ステップ11はデータカウンタ
11をゼロにリセットする行程である。ステップ12
は、このリフレッシュ要求処理ルーチンを抜け出してメ
イン・ルーチンに戻る行程である。ステップ13〜ステ
ップ19は図6のステップ13〜ステップ19と同様
で、通信モジュール2の外部ユニット1から送信される
データの受信の行程である。FIG. 3 is a flow chart on the side of the communication module regarding the received data fetching processing provided on the input side. In FIG. 3, step 10 is a process of entering this routine by a refresh request interrupt from the PLC 3 and resetting the start address and the start address to the offset address. Step 11 is a process of resetting the data counter 11 to zero. Step 12
Is a process of exiting this refresh request processing routine and returning to the main routine. Steps 13 to 19 are similar to steps 13 to 19 in FIG. 6, and are steps of receiving data transmitted from the external unit 1 of the communication module 2.
【0015】このように、通信モジュール2は外部ユニ
ット1からデータが送信される動作による送信信号13
が入力されることによって、信号7が発生し、先頭アド
レス記憶部9と開始アドレス記憶部10に記憶されたア
ドレスを比較し、等しくなければ受信バッファ5にデー
タを開始アドレス記憶部10で指定されたアドレスに1
バイトずつ記憶し、開始アドレス記憶部10に記憶され
ているアドレスをインクリメントする。データの終わり
まで受信し終えた後、データカウンタ11をインクリメ
ントする。先頭アドレス記憶部9と開始アドレス記憶部
10に記憶されたアドレスが等しい場合でも、受信バッ
ファ5にデータが1つも記憶されていない場合、すなわ
ちデータカウンタ11がゼロであれば、開始アドレス記
憶部10に記憶されたアドレスにデータを記憶する。P
LC3は受信データの取り込みを要求しているとき、最
新のデータを要求しているかどうか認識し、最新のデー
タを要求していなければ、データカウンタ11によりデ
ータの有無を認識し、受信バッファ5に受信データがあ
れば、受信データ取り込み動作を行い、信号6のごとく
受信データを取り込む。データの終わりまで取り込み終
了後、データカウンタ11をデクリメントする。PLC
3が最新のデータを要求しているならば、信号8をPL
C3に発生させ、通信モジュール2にリフレッシュ要求
処理を行わせる。リフレッシュ要求処理中、通信モジュ
ール2はフラグ12を立て、処理を終了するとフラグ1
2をリセットする。PLC3はフラグ12によりリフレ
ツシュ要求処理が終了したのを認識した後、外部ユニッ
ト1から送られてきた最新のデータを取り込む。As described above, the communication module 2 transmits the transmission signal 13 by the operation of transmitting data from the external unit 1.
Is input, a signal 7 is generated, the addresses stored in the start address storage unit 9 and the start address storage unit 10 are compared, and if they are not equal, data is specified in the reception buffer 5 by the start address storage unit 10. 1 to the address
The data is stored byte by byte, and the address stored in the start address storage unit 10 is incremented. After receiving the data until the end of the data, the data counter 11 is incremented. Even if the addresses stored in the start address storage unit 9 and the start address storage unit 10 are the same, if no data is stored in the reception buffer 5, that is, if the data counter 11 is zero, the start address storage unit 10 The data is stored at the address stored in. P
When requesting the fetching of the received data, the LC 3 recognizes whether or not the latest data is requested. If the latest data is not requested, the data counter 11 recognizes the presence or absence of the data, and the LC 3 If there is received data, a received data fetching operation is performed and the received data is fetched as shown by signal 6. After the end of data acquisition, the data counter 11 is decremented. PLC
If 3 is requesting the latest data, PL signal 8
It is generated in C3 and the communication module 2 is caused to perform the refresh request process. The communication module 2 sets the flag 12 during the refresh request process, and the flag 1 is set when the process is completed.
Reset 2. The PLC 3 recognizes the completion of the refresh request processing by the flag 12 and then fetches the latest data sent from the external unit 1.
【0016】[0016]
【発明の効果】以上の説明より明らかなように、本発明
のシーケンス制御装置はPLCにリフレッシュ要求手段
を設け外部からのデータの入力部としての通信モジュー
ルのリフレッシュ要求処理状態フラグを設けることによ
り、PLCが外部ユニットから送信される最新のデータ
を要求しているときに、受信バッファにあらかじめ記憶
されているデータを全て消去することによって、即座に
外部ユニットから送信される最新のデータを取り込むこ
とができるので、シーケンス制御に対してフレキシブル
な対応ができるようになる。As is apparent from the above description, the sequence control device of the present invention is provided with the refresh request means in the PLC and the refresh request processing status flag of the communication module as an input unit of data from the outside. When the PLC is requesting the latest data transmitted from the external unit, the latest data transmitted from the external unit can be immediately captured by deleting all the data stored in advance in the reception buffer. Therefore, it becomes possible to flexibly deal with the sequence control.
【図1】本発明の一実施例におけるシーケンス制御装置
の構成を示すブロック図FIG. 1 is a block diagram showing the configuration of a sequence control device according to an embodiment of the present invention.
【図2】同実施例のシーケンス制御装置のPLC側の制
御動作を示すフローチャートFIG. 2 is a flowchart showing a control operation on the PLC side of the sequence control device of the embodiment.
【図3】同実施例のシーケンス制御装置の入力部側の制
御動作を示すフローチャートFIG. 3 is a flowchart showing a control operation on the input unit side of the sequence control device of the embodiment.
【図4】従来のシーケンス制御装置の構成を示すブロッ
ク図FIG. 4 is a block diagram showing a configuration of a conventional sequence control device.
【図5】同従来のシーケンス制御装置のPLC側の制御
動作を示すフローチャートFIG. 5 is a flowchart showing a control operation on the PLC side of the conventional sequence control device.
【図6】同従来のシーケンス制御装置の入力部側の制御
動作を示すフローチャートFIG. 6 is a flowchart showing a control operation on the input side of the conventional sequence control device.
1 外部ユニット 2 通信モジュール 3 PLC(シーケンス制御中央演算処理装置) 4 シーケンス制御装置 5 受信バッファ 9 先頭アドレス記憶部 10 開始アドレス記憶部 11 データカウンタ 12 フラグ 1 External unit 2 Communication module 3 PLC (Sequence control central processing unit) 4 Sequence control device 5 Receive buffer 9 Start address storage 10 Start address storage 11 Data counter 12 flags
Claims (2)
共通記憶部のデータを参照してシーケンス制御を行うシ
ーケンス制御中央演算処理装置とを具備し、前記共通記
憶部が外部からの各種データを取り込む受信バッファを
有するとともに、前記シーケンス制御中央演算処理装置
が最新のデータを外部から受信する際には前記受信バッ
ファに格納されている受信データを全て消去してから前
記最新のデータを取り込むリフレッシュ要求手段を有す
るシーケンス制御装置。1. A common storage unit for storing various data, and a sequence control central processing unit for performing sequence control by referring to data in the common storage unit, wherein the common storage unit is provided with various data from the outside. When the sequence control central processing unit receives the latest data from the outside, all the received data stored in the reception buffer is erased and then the latest data is refreshed. A sequence control device having request means.
格納されている受信データを全て消去された表示を行う
フラグ表示の確認の後、最新のデータの取り込みを行う
請求項1記載のシーケンス制御装置。2. The sequence control device according to claim 1, wherein the refresh requesting means fetches the latest data after confirming the flag display for displaying that all the received data stored in the receiving buffer has been erased.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16550291A JPH0511819A (en) | 1991-07-05 | 1991-07-05 | Sequence controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16550291A JPH0511819A (en) | 1991-07-05 | 1991-07-05 | Sequence controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0511819A true JPH0511819A (en) | 1993-01-22 |
Family
ID=15813612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16550291A Pending JPH0511819A (en) | 1991-07-05 | 1991-07-05 | Sequence controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0511819A (en) |
-
1991
- 1991-07-05 JP JP16550291A patent/JPH0511819A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2526688B2 (en) | Programmable controller and partial execution method of sequence program | |
JPH07210519A (en) | Data transfer control method and transmission/reception controller | |
US6718405B2 (en) | Hardware chain pull | |
CN116414744A (en) | Information processing method and device and electronic equipment | |
JPH0511819A (en) | Sequence controller | |
JP3267110B2 (en) | Microcomputer data transfer device | |
JP2594567B2 (en) | Memory access control device | |
JPH04107595A (en) | Display system | |
JP2000181599A5 (en) | Display device and its display control method and program | |
JP2986106B2 (en) | Communication service system, communication service terminal device and node device | |
JP2000222560A (en) | Data transfer method and image processor | |
JP2797653B2 (en) | Image data processing device | |
JPS6115450B2 (en) | ||
JPH0235541A (en) | Control system for main storage device | |
JPH0772837A (en) | Display system | |
JPH04492A (en) | Display device | |
JPH0512146A (en) | Data transfer device | |
JPH09128340A (en) | Communication controller | |
JPS5819306U (en) | Plant status display device | |
JPS63108448A (en) | Input/output request control system | |
JPS63143603A (en) | Programmable controller | |
JPH05210571A (en) | Memory access system | |
JPH04360251A (en) | Computer system | |
JPH05298153A (en) | Data monitoring device | |
JPH03294951A (en) | High speed data transfer system in personal computer system |