JPH05108812A - Picture rotation processor - Google Patents

Picture rotation processor

Info

Publication number
JPH05108812A
JPH05108812A JP3265959A JP26595991A JPH05108812A JP H05108812 A JPH05108812 A JP H05108812A JP 3265959 A JP3265959 A JP 3265959A JP 26595991 A JP26595991 A JP 26595991A JP H05108812 A JPH05108812 A JP H05108812A
Authority
JP
Japan
Prior art keywords
image
buffer
address
image data
page memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3265959A
Other languages
Japanese (ja)
Inventor
Takeshi Hasegawa
健 長谷川
Takanori Masui
益井隆徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP3265959A priority Critical patent/JPH05108812A/en
Priority to US07/960,886 priority patent/US5384645A/en
Priority to KR1019920018976A priority patent/KR970004110B1/en
Publication of JPH05108812A publication Critical patent/JPH05108812A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/60Rotation of whole images or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To store picture data in a page memory while processing a picture rotation processing in a real time by temporarily storing the picture data in a buffer memory, and operating the picture rotation processing. CONSTITUTION:The successively inputted picture data are alternately written in first and second buffer memories 308 and 309 at each line according to the ratio of the bit width of one picture element to the bit width of one word of a page memory 400. The written picture data for the plural lines are alternately read out from an address designated according to a set angle of rotation, at each line according to the ratio by every one word of the page memory 400, and the picture data are arrayed in one word of the pate memory 400. Then, the data for one word are written in the address of the page memory 400 designated according to the set angle of rotation, so that the successively inputted picture data can be stored in the page memory 400 while rotated in the real time.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は画像処理装置に関し、特
に順次入力される画像データをリアルタイムで0°、9
0°、180°または270°回転処理しながらページ
メモリに格納するための画像回転処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus, and more particularly to sequentially inputting image data in real time at 0 ° and 9 °.
The present invention relates to an image rotation processing device for storing in a page memory while rotating 0 °, 180 ° or 270 °.

【0002】[0002]

【従来の技術】従来、順次入力される画像データを90
°回転させてリアルタイムにページメモリに格納する装
置が提案されている(特開平2−235181号公
報)。この装置では、入力された画像データが配置され
るべきビット位置を含むページメモリの番地から1ワー
ドを読み出して、前記ワード内のビット位置を指定し、
このビット位置のデータを前記入力された画像データで
書き換えて再びページメモリの前記番地に書き込むこと
により、最終的に1ページ分の回転画像が得られるよう
にしている。
2. Description of the Related Art Conventionally, image data input sequentially is
A device for rotating and storing in a page memory in real time has been proposed (JP-A-2-235181). In this device, one word is read from the address of the page memory including the bit position where the input image data is to be arranged, and the bit position in the word is designated,
By rewriting the data at this bit position with the input image data and writing it again at the address of the page memory, a rotated image for one page is finally obtained.

【0003】[0003]

【発明が解決しようとする課題】しかし、前述した従来
の装置における画像回転方法では、ページメモリのある
番地から1ワードを読み出して、これを入力された画像
データで一部を書き換えて、再びページメモリの同じ番
地へ書き込むという処理を、画像データが入力される毎
に完了しなければならない。そのため従来の装置では画
像データの入力速度はページメモリのアクセス速度を越
えることができず、高速処理を行うことができなかっ
た。
However, in the image rotating method in the above-mentioned conventional apparatus, one word is read from an address in the page memory, a part of this is rewritten with the input image data, and the page is re-written. The process of writing to the same address in the memory must be completed every time image data is input. Therefore, in the conventional apparatus, the input speed of image data cannot exceed the access speed of the page memory, and high-speed processing cannot be performed.

【0004】本発明の目的は、0°、90°、180°
または270°の画像データ回転処理を高速で行えるよ
うにすることである。
The object of the present invention is 0 °, 90 °, 180 °.
Alternatively, the 270 ° image data rotation process can be performed at high speed.

【0005】本発明の他の目的は、画像データの入力速
度がページメモリのアクセス速度よりも速い場合でもリ
アルタイムに回転処理を可能にすることである。
Another object of the present invention is to enable real-time rotation processing even when the input speed of image data is faster than the access speed of the page memory.

【0006】[0006]

【課題を解決するための手段】本発明は、画像読取り手
段と、画像回転角度及び画像領域サイズを設定する制御
手段と、画像読取り手段により読み取られて順次入力さ
れる画像データを設定された角度に回転処理する画像回
転手段と、画像回転したデータが蓄積されるページメモ
リとを備えた画像回転処理装置において、前記画像回転
手段は、順次入力される画像データの1画素あたりのビ
ット幅nと前記ページメモリの1ワードのビット幅mに
対しm/nライン毎に交互に書き込まれる第1と第2の
バッファメモリと、第1または第2のバッファメモリに
書き込まれたm/nラインの画像データを、設定された
回転角度に応じて指定された番地からページメモリの1
ワード分ずつ順次m/nライン毎に交互に読み出す画像
データ読み出し手段と、読み出されたページメモリの1
ワード分の画像データを設定された回転角度に応じてペ
ージメモリの指定された番地へ順次書き込んでいく画像
データ書き込み手段とを備えたことを特徴とする。
SUMMARY OF THE INVENTION According to the present invention, an image reading means, a control means for setting an image rotation angle and an image area size, and an angle for which image data read by the image reading means and sequentially input are set. In an image rotation processing device provided with an image rotation means for rotating the image and a page memory for storing the image-rotated data, the image rotation means has a bit width n per pixel of sequentially input image data. First and second buffer memories which are alternately written every m / n line with respect to a bit width m of one word of the page memory, and an image of m / n lines written in the first or second buffer memory Data from the specified address according to the set rotation angle to 1 in the page memory
Image data reading means for sequentially reading word by word for every m / n lines and 1 of the read page memory
Image data writing means for sequentially writing image data for words to a specified address of a page memory according to a set rotation angle is provided.

【0007】[0007]

【作用】本発明は、順次入力される画像データをその1
画素あたりのビット幅とページメモリの1ワードのビッ
ト幅との比率に応じたライン毎に第1と第2のバッファ
メモリに交替に書き込む。この第1または第2のバッフ
ァメモリに書き込まれた複数ライン分の画像データを、
設定された回転角度に応じて指定された番地から前記ペ
ージメモリの1ワード分ずつ順次前記比率に応じたライ
ン毎に交互に読み出して、回転角度に応じて画像データ
を前記ページメモリの1ワードに配列し、この1ワード
分のデータを前記設定された回転角度に応じて指定され
た前記ページメモリの番地へ書き込むことにより、順次
入力された画像データはリアルタイムに回転された態様
でページメモリに格納される。
According to the present invention, the first input of image data is
The data is written alternately in the first and second buffer memories for each line according to the ratio of the bit width per pixel and the bit width of one word in the page memory. Image data for a plurality of lines written in the first or second buffer memory is
One word of the page memory is sequentially read line by line according to the ratio from the address specified according to the set rotation angle, and the image data is written into one word of the page memory according to the rotation angle. By arranging and writing this 1-word data to the address of the page memory designated according to the set rotation angle, the sequentially input image data is stored in the page memory in a rotated manner in real time. To be done.

【0008】[0008]

【実施例】図1は本発明の実施例の構成を示す図であ
る。図中、100はスキャナ、200は中央制御装置
(CPU)、300は画像回転装置、400はページメ
モリである。図において、スキャナ100は原稿を読み
取って1画素あたり1ビットの画像データ3に変換し、
画像クロック30、ページ同期信号1およびライン同期
信号2とともに画像データ3を順次画像回転装置300
に入力する。CPU200は回転すべき画像の領域サイ
ズおよび回転角度を画像回転装置300に設定する。画
像回転装置300は、設定された領域サイズおよび回転
角度を基に画像データを回転し、ページメモリ400に
対して出力する。ページメモリ400は8ビットで1ワ
ードが構成され、データ26が回転された態様で書き込
まれる。
FIG. 1 is a diagram showing the configuration of an embodiment of the present invention. In the figure, 100 is a scanner, 200 is a central control unit (CPU), 300 is an image rotation device, and 400 is a page memory. In the figure, a scanner 100 reads a document and converts it into image data 3 of 1 bit per pixel,
The image rotation device 300 sequentially outputs the image data 3 together with the image clock 30, the page synchronization signal 1, and the line synchronization signal 2.
To enter. The CPU 200 sets the area size and the rotation angle of the image to be rotated in the image rotation device 300. The image rotation device 300 rotates the image data based on the set area size and rotation angle and outputs the image data to the page memory 400. In the page memory 400, one word is composed of 8 bits, and the data 26 is written in a rotated manner.

【0009】画像回転装置300は、CPU200によ
り回転すべき画像の領域サイズおよび回転角度が各々設
定される領域レジスタ302および角度レジスタ301
を有するとともに、画像データを回転させるためのバッ
ファメモリ308、309を有している。
The image rotation device 300 includes an area register 302 and an angle register 301 in which an area size and an angle of rotation of an image to be rotated are set by the CPU 200.
And buffer memories 308 and 309 for rotating the image data.

【0010】バッファメモリ308、309はそれぞれ
64K×1ビットのメモリで、バッファ書き込み制御部
303、バッファ書き込みアドレス発生部305、バッ
ファ読み出し制御部304、バッファ読み出しアドレス
発生部306、マルチプレクサ307、双方向マルチプ
レクサ310により制御されて順次入力される画像デー
タを8ライン毎に交互に記憶するとともに、1ワード毎
にデータの読み出しを行う。
Each of the buffer memories 308 and 309 is a 64K × 1 bit memory, and includes a buffer write controller 303, a buffer write address generator 305, a buffer read controller 304, a buffer read address generator 306, a multiplexer 307, and a bidirectional multiplexer. Image data controlled and sequentially input by 310 is alternately stored every eight lines, and data is read out word by word.

【0011】バッファ書き込み制御部303はバッファ
メモリの切り換えを行い、バッファ書き込みアドレス発
生部305はバッファメモリ308または309に対す
る画像データの書き込みアドレスを発生させるためのも
のである。すなわち、図2に示すように、バッファ書き
込み制御部303はページ同期信号1によりクリアされ
るとともに、カウントイネーブルとなり、ライン同期信
号2をカウントする3ビットカウンタ303cで8ライ
ン毎にバッファ切り換え信号19を出力するとともに、
ライン同期信号2がインバータ303aを介して一方の
入力に、画像クロック信号30が他方の入力に加えられ
るOR回路303bにより、画像クロックに同期したア
クティブローのバッファ書き込み信号18を出力する。
The buffer write controller 303 switches the buffer memory, and the buffer write address generator 305 generates a write address of image data to the buffer memory 308 or 309. That is, as shown in FIG. 2, the buffer write control unit 303 is cleared by the page sync signal 1 and becomes count enable, and the 3-bit counter 303c that counts the line sync signal 2 outputs the buffer switching signal 19 every 8 lines. While outputting
An OR circuit 303b in which the line synchronization signal 2 is applied to one input via the inverter 303a and the image clock signal 30 is applied to the other input, outputs an active-low buffer write signal 18 synchronized with the image clock.

【0012】また、バッファ書き込みアドレス発生部3
05は3ビットカウンタ305a、13ビットカウンタ
305bを有し、3ビットカウンタ305aはバッファ
書き込み制御部303においてページ同期信号1より生
成された書き込みYカウントクリア信号7、書き込みY
カウントイネーブル信号5によりクリアされるととも
に、カウントイネーブルとなり、ライン同期信号2をカ
ウントしてY方向アドレスを、また13ビットカウンタ
305bはバッファ書き込み制御部303においてライ
ン同期信号2より生成された書き込みXカウントクリア
信号6、書き込みXカウントイネーブル信号4によりク
リアされるとともに、カウントイネーブルとなり、画像
クロック30をカウントしてX方向アドレスを生成し
て、それぞれバッファ書き込みアドレス8を出力する。
Further, the buffer write address generator 3
Reference numeral 05 denotes a 3-bit counter 305a and a 13-bit counter 305b. The 3-bit counter 305a is a write Y count clear signal 7 and a write Y generated from the page synchronization signal 1 by the buffer write control unit 303.
It is cleared by the count enable signal 5 and becomes count enable, and counts the line synchronization signal 2 for the Y direction address, and the 13-bit counter 305b is the write X count generated from the line synchronization signal 2 in the buffer write control unit 303. It is cleared by the clear signal 6 and the write X count enable signal 4 and becomes count enable. The image clock 30 is counted, the X direction address is generated, and the buffer write address 8 is output.

【0013】マルチプレクサ307はバッファ書き込み
制御部303からのバッファ切り換え信号19に応じて
バッファ書き込みアドレス発生部305からのバッファ
書き込みアドレスの出力先をバッファメモリ308また
は309に切り換え、8ライン分の画像データの書き込
みが完了したほうのバッファメモリアドレスに対して、
ライト信号20、アドレス16またはライト信号21、
アドレス17を出力する。双方向マルチプレクサ310
は8ラインごとに画像データの入出力が、(バッファメ
モリ308に入力、バッファメモリ309から出力)、
または(バッファメモリ308から出力、バッファメモ
リ309に入力)と交替するように、バッファ書き込み
制御部303から制御される。
The multiplexer 307 switches the output destination of the buffer write address from the buffer write address generation unit 305 to the buffer memory 308 or 309 in response to the buffer switching signal 19 from the buffer write control unit 303, and outputs the image data of 8 lines. For the buffer memory address where the writing is completed,
Write signal 20, address 16 or write signal 21,
The address 17 is output. Bidirectional multiplexer 310
Is input / output of image data every 8 lines (input to buffer memory 308, output from buffer memory 309),
Alternatively, the buffer write control unit 303 controls so as to alternate with (output from the buffer memory 308 and input to the buffer memory 309).

【0014】こうして、バッファ書き込み制御部303
により、バッファ書き込みアドレス発生部305、マル
チプレクサ307、双方向マルチプレクサ310が制御
され、スキャナ100からの画像データ24が双方向マ
ルチプレクサ310を介して8ライン毎にバッファメモ
リ308、309に交互に書き込まれる。
Thus, the buffer write control unit 303
As a result, the buffer write address generation unit 305, the multiplexer 307, and the bidirectional multiplexer 310 are controlled, and the image data 24 from the scanner 100 is alternately written into the buffer memories 308 and 309 every eight lines via the bidirectional multiplexer 310.

【0015】バッファ読み出し制御部304は8ライン
分の画像データの書き込みが完了した方のバッファメモ
リから、回転角度に応じた読み出しアドレス15を発生
するようバッファ読み出しアドレス発生部306を制御
して画像データを読み出す。すなわち、図3に示すよう
に、バッファ読み出しアドレス発生部306はY方向ア
ドレスを生成する3ビットカウンタ306a、X方向ア
ドレスを生成する13ビットカウンタ306b、X方向
領域サイズとの比較を行う13ビットコンパレータ30
6cを有している。3ビットカウンタ306aはバッフ
ァ読み出し制御部304からの読み出しYカウントクリ
ア信号14、読みだ出しYカウントイネーブル信号12
により、クリアされるとともに、カウントイネーブルと
なり、画像クロック30をカウントしてY方向アドレス
を生成し、8ライン相当になるとバッファ読み出し制御
部304へ信号を帰還してクリアされるようになってい
る。また13ビットカウンタ306bはバッファ読み出
し制御部304からの読みだ出しXカウントクリア信号
13、読み出しXカウントイネーブル信号11により、
クリアされるとともに、カウントイネーブルとなり、画
像クロック30をカウントしてX方向アドレスを生成
し、同時に、生成したX方向アドレスとX方向領域サイ
ズ9とを13ビットコンパレータで比較し、X方向領域
サイズに達するとバッファ読み出し制御部304へ信号
を帰還してクリアされるようになっている。
The buffer read control unit 304 controls the buffer read address generation unit 306 to generate the read address 15 according to the rotation angle from the buffer memory which has completed writing the image data for 8 lines and outputs the image data. Read out. That is, as shown in FIG. 3, the buffer read address generation unit 306 includes a 3-bit counter 306a for generating a Y-direction address, a 13-bit counter 306b for generating an X-direction address, and a 13-bit comparator for comparing with an X-direction area size. Thirty
6c. The 3-bit counter 306a includes a read Y count clear signal 14 and a read Y count enable signal 12 from the buffer read control unit 304.
By this, it is cleared and becomes count enable, the Y direction address is generated by counting the image clock 30, and when it becomes equivalent to 8 lines, the signal is fed back to the buffer read control unit 304 to be cleared. The 13-bit counter 306b receives the read X count clear signal 13 and the read X count enable signal 11 from the buffer read control unit 304,
At the same time as being cleared, the count is enabled and the image clock 30 is counted to generate the X-direction address, and at the same time, the generated X-direction address and the X-direction area size 9 are compared with each other by a 13-bit comparator to obtain the X-direction area size. When it reaches, the signal is returned to the buffer read control unit 304 to be cleared.

【0016】こうして生成されたバッファ読み出しアド
レス15により読み出された画像データ25は、双方向
マルチプレクサ310を介してシフトレジスタ312に
入力され、最上位ビットから順に8ビットごとにシリア
ルパラレル変換されてページメモリ400の1ワードの
データとなる。
The image data 25 read by the buffer read address 15 thus generated is input to the shift register 312 via the bidirectional multiplexer 310, serial-parallel converted every 8 bits from the most significant bit, and page-converted. It becomes one word of data in the memory 400.

【0017】ページメモリアドレス発生部311はバッ
ファ読み出し制御部304に制御され、領域レジスタ3
02からの領域サイズデータ10に基づき、1ワードの
データが書き込まれるべきページメモリ400の書き込
みアドレス28を発生し、同時にページメモリにアクセ
ス信号27を出力する。
The page memory address generator 311 is controlled by the buffer read controller 304, and the area register 3
On the basis of the area size data 10 from 02, the write address 28 of the page memory 400 in which 1-word data is to be written is generated, and at the same time, the access signal 27 is output to the page memory.

【0018】すなわち、図4に示すように、ページメモ
リアドレス発生部311はカウンタ制御部311a、1
/8割算器311b、13ビットアップダウンカウンタ
311c、311d、乗算器311e、加算器311f
を有し、バッファ読み出し制御部304からのページメ
モリアドレスカウント制御信号31により、カウンタ制
御部311aがカウンタ311c、311dのクリア、
ロード、イネーブル、アップ/ダウンを制御し、カウン
タ311cは割算器311bからのX方向データサイズ
を1/8した値に応じて画像クロック30をアップカウ
ント、またはダウンカウントし、同時に割算器出力は乗
算器311eへの一方の入力となる。また、カウンタ3
11dはY方向データサイズに応じて画像クロック30
をアップカウント、またはダウンカウントし、その出力
を乗算器311eの他方の入力として乗算し、乗算結果
とカウンタ311cとの出力とを加算器311fで加算
することにより、後述するように回転角度に応じたペー
ジメモリアドレス28を発生する。
That is, as shown in FIG. 4, the page memory address generation unit 311 includes counter control units 311a and 111a.
/ 8 divider 311b, 13-bit up / down counters 311c, 311d, multiplier 311e, adder 311f.
In response to the page memory address count control signal 31 from the buffer read control unit 304, the counter control unit 311a clears the counters 311c and 311d,
The load, enable, and up / down are controlled, and the counter 311c up-counts or down-counts the image clock 30 according to the value obtained by dividing the data size in the X direction from the divider 311b by 1/8, and simultaneously outputs the divider. Is one input to the multiplier 311e. Also, the counter 3
11d is the image clock 30 according to the Y direction data size.
Is up-counted or down-counted, the output thereof is multiplied as the other input of the multiplier 311e, and the multiplication result and the output of the counter 311c are added by the adder 311f. Page memory address 28 is generated.

【0019】次に、図5に示すようなX方向3304画
素、Y方向4672画素の画像を反時計方向に90°
(回転角270°)回転し、X方向4672画素、Y方
向3304画素のデータとして図6に示すように、回転
後の画像の左上隅のデータがページメモリの0H(16
進)番地の最上位ビットに、回転後の画像の右下隅のデ
ータが1D713FH(16進)番地の最下位ビットに
配列されるよう格納する場合について説明する。なお、
図5において、枠内の1a、2aなどの文字はそれぞれ
1ビットの画像データを表しており、図6において枠内
の16進の数字はページメモリのアドレスを示してい
る。
Next, an image of 3304 pixels in the X direction and 4672 pixels in the Y direction as shown in FIG. 5 is rotated 90 ° counterclockwise.
As shown in FIG. 6, the data in the X direction is 4672 pixels and the Y direction is 3304 pixels, and the data in the upper left corner of the rotated image is 0H (16 degrees) in the page memory.
A case will be described where the data in the lower right corner of the rotated image is stored in the most significant bit of the hexadecimal address so as to be arranged in the least significant bit of the 1D713FH (hexadecimal) address. In addition,
In FIG. 5, characters such as 1a and 2a in the frame represent 1-bit image data, and hexadecimal numbers in the frame in FIG. 6 represent addresses of the page memory.

【0020】まず、図1のCPU200でX方向の画素
数CE8H(16進)およびY方向の画素数1240H
(16進)を領域レジスタ302に、回転角度が反時計
方向90°であることを示す符号を角度レジスタ301
にそれぞれ書き込む。スキャナ100により読取られた
画像データは1a→2a→……→3303a→3304
a→1b→2b→……→3304b→1c→……の順で
入力される。
First, in the CPU 200 of FIG. 1, the number of pixels in the X direction is CE8H (hexadecimal) and the number of pixels in the Y direction is 1240H.
(Hexadecimal) is stored in the area register 302, and a code indicating that the rotation angle is 90 ° in the counterclockwise direction is stored in the angle register 301.
Write in each. The image data read by the scanner 100 is 1a → 2a → ... → 3303a → 3304
Input is made in the order of a → 1b → 2b → ... → 3304b → 1c → ....

【0021】図1のバッファ書き込み制御部303がバ
ッファ書き込みアドレス発生部305、マルチプレクサ
307および双方向マルチプレクサ310を制御して、
入力された画像データの1ラインめから8ラインめまで
がバッファメモリ308に書き込まれる。ここで、バッ
ファメモリ308、309のアドレスは各々16ビット
で、そのうち、下位13ビットをX方向のアドレスAX
に、上位3ビットをY方向のアドレスAYに割当てる。
1ラインめの1画素めを書き込むときにはバッファ書き
込みアドレス発生部の3ビットカウンタ305a、13
ビットカウンタ305bより(図2参照)、AY=0
H、AX=0Hが出力され、同2画素めにはAY=0
H、AX=1H、(以下省略)、3304画素めにはA
Y=0H、AX=CE7Hが出力されて書き込まれる。
2ラインめの1画素めにはAYがインクリメントし、A
XがクリアされAY=1H、AX=0Hが出力され、2
画素めはAY=1H、AX=1H……が出力されて書き
込まれる。以下同様に8ラインめまでの画像データが図
8に示すような配列でバッファメモリ308に書き込ま
れる。
The buffer write controller 303 of FIG. 1 controls the buffer write address generator 305, the multiplexer 307 and the bidirectional multiplexer 310,
The first to eighth lines of the input image data are written in the buffer memory 308. Here, the addresses of the buffer memories 308 and 309 are 16 bits, respectively, and the lower 13 bits of them are the address AX in the X direction.
Then, the upper 3 bits are assigned to the address AY in the Y direction.
When writing the first pixel of the first line, the 3-bit counters 305a and 305 of the buffer write address generation unit
From bit counter 305b (see FIG. 2), AY = 0
H and AX = 0H are output, and AY = 0 for the second pixel.
H, AX = 1H, (Omitted below) A for 3304th pixel
Y = 0H and AX = CE7H are output and written.
AY is incremented for the first pixel on the second line, and AY
X is cleared, AY = 1H and AX = 0H are output, and 2
For the pixel, AY = 1H, AX = 1H ... Are output and written. Similarly, the image data up to the 8th line is written in the buffer memory 308 in an array as shown in FIG.

【0022】9ラインめから16ラインめまでの画像デ
ータも同様な配列でバッファメモリ309に書き込まれ
る。すなわち、原画像を図7のように8ラインごとのブ
ロックに分割したとき、ブロック1はバッファメモリ3
08に、ブロック2はバッファメモリ309に、ブロッ
ク3はバッファメモリ308に書き込まれ、以下同様に
して交互に書き込まれる。この場合、バッファメモリへ
の書き込み動作は回転角度によらず常に同じである。
The image data from the 9th line to the 16th line is written in the buffer memory 309 in the same arrangement. That is, when the original image is divided into blocks of 8 lines as shown in FIG.
08, block 2 is written to buffer memory 309, block 3 is written to buffer memory 308, and so on, and so on. In this case, the write operation to the buffer memory is always the same regardless of the rotation angle.

【0023】ブロック1がバッファメモリ308に書き
込まれると、バッファ書き込み制御部303の3ビット
カウンタ303c(図2参照)からの切り換え信号19
により、図1のマルチプレクサ307および双方向マル
チプレクサ310が切り替わり、バッファ読み出し制御
部304およびバッファ読み出しアドレス発生部306
が動作し、3ビットカウンタ306a、13ビットカウ
ンタ306b(図3参照)から(AY=0H、AX=0
H)→(AY=1H、AX=0H)→……→(AY=6
H、AX=0H)→(AY=7H、AX=0H)のバッ
ファ読み出しアドレス15が出力され、バッファメモリ
308からアドレス(AY=0H、AX=0H)→(A
Y=1H、AX=0H)→……→(AY=6H、AX=
0H)→(AY=7H、AX=0H)の順に読み出され
る。すなわち、1a→1b→……→1g→1hの順に8
画素分のデータを読み出して、1aが最上位ビットに、
1hが最下位ビットに並ぶようシフトレジスタ312で
シリアルパラレル変換して、図9に示すようにページメ
モリ400への8ビットのデータ(ワード1)として配
列する。以下、順次2a→2b→……→2g→2h(ワ
ード2)、(省略)3303a→3303b→……→3
303g→3303h(ワード3303)、3304a
→3304b→……→3304g→3304h(ワード
3304)のデータが読み出され、同様にシリアルパラ
レル変換される。
When the block 1 is written in the buffer memory 308, the switching signal 19 from the 3-bit counter 303c (see FIG. 2) of the buffer write control unit 303.
By this, the multiplexer 307 and the bidirectional multiplexer 310 of FIG. 1 are switched, and the buffer read control unit 304 and the buffer read address generation unit 306.
From the 3-bit counter 306a and the 13-bit counter 306b (see FIG. 3) (AY = 0H, AX = 0
H) → (AY = 1H, AX = 0H) → …… → (AY = 6
The buffer read address 15 of (H, AX = 0H) → (AY = 7H, AX = 0H) is output, and the address (AY = 0H, AX = 0H) → (A
Y = 1H, AX = 0H) → ... → (AY = 6H, AX =
0H) → (AY = 7H, AX = 0H) are read in this order. That is, 8 in the order of 1a → 1b → …… → 1g → 1h.
Read the data for pixels, 1a is the most significant bit,
Serial-parallel conversion is performed by the shift register 312 so that 1h is aligned with the least significant bit, and the data is arranged as 8-bit data (word 1) to the page memory 400 as shown in FIG. Thereafter, 2a → 2b → …… → 2g → 2h (word 2), (omitted) 3303a → 3303b → …… → 3
303g → 3303h (word 3303), 3304a
→ 3304b → ... → 3304g → 3304h (word 3304) data is read and similarly serial-parallel converted.

【0024】このようにして読み出された8ビットのデ
ータを反時計方向に90°回転して配列するには、図6
に示すページメモリにおいて、アドレスが1D6EF8
H→1D6CB0H→省略→490H→248H→0
H、1D6EF9H→1D6CB1H→……→491H
→249H→1H、(省略)、1D713FH→1D6
EF7H→……→6D7H→48FH→247Hの順に
書き込まれればよいから、図1のページメモリアドレス
発生部では図9の1aから1hまでのワード1に対して
ページメモリの書き込み先アドレスとして1D6EF8
Hが出力され、ページメモリに書き込まれる。2aから
2hまでのワード2に対してはページメモリアドレス1
D6CB0Hが出力され書き込まれる。以下248Hず
つデクリメントされたページメモリアドレスが出力さ
れ、順次1ワードのデータが書き込まれる。すなわち、
図7におけるブロックの番号をB、図9におけるワード
の番号をWとするとこのワードが書き込まれるページメ
モリアドレスPは、領域サイズX、Yに対して次のよう
に演算される。
To arrange the thus read 8-bit data by rotating it counterclockwise by 90 °,
In the page memory shown in, the address is 1D6EF8.
H → 1D6CB0H → Omission → 490H → 248H → 0
H, 1D6EF9H → 1D6CB1H → ... → 491H
→ 249H → 1H, (omitted), 1D713FH → 1D6
EF7H → ... → 6D7H → 48FH → 247H may be written in this order. Therefore, in the page memory address generation unit of FIG. 1, 1D6EF8 is used as the write destination address of the page memory for word 1 from 1a to 1h of FIG.
H is output and written in the page memory. Page memory address 1 for word 2 from 2a to 2h
D6CB0H is output and written. Thereafter, the page memory address decremented by 248H is output, and one word of data is sequentially written. That is,
Assuming that the block number in FIG. 7 is B and the word number in FIG. 9 is W, the page memory address P to which this word is written is calculated as follows for the area sizes X and Y.

【0025】 P=(X−1)×Y/8+B−1−248H×(W−1) =248H×(3304−1)+B−1−248H×(W−1) =1D713FH+B−248H×W (但し、末尾にHがついた数は16進数、付かない数は
10進数)こうしてバッファメモリ308から図7のブ
ロック1のデータを読み出すとバッファメモリ308と
309が切り替わり、バッファメモリ308の場合と同
じアドレス順序でバッファメモリ309からブロック2
のデータを1ワードずつ読み出し、以後これを繰り返し
て全てページメモリに書き込ませると動作が完了する。
P = (X-1) × Y / 8 + B-1-248H × (W-1) = 248H × (3304-1) + B-1-248H × (W-1) = 1D713FH + B-248H × W ( However, the numbers with H at the end are hexadecimal numbers, and the numbers without H are decimal numbers. Thus, when the data of the block 1 in FIG. Block 2 from buffer memory 309 in address order
The data is read word by word, and thereafter, this operation is repeated to write all the data in the page memory, and the operation is completed.

【0026】画像データを時計方向に90°回転させる
場合は、バッファメモリからのデータの読み出しは全く
反時計方向90°の場合と同様であり、読み出された8
ビットのデータを時計方向に90°回転して配列するに
は、図6に示すページメモリにおいて、アドレスが24
7H→48FH→6D7H……→1D713FH→……
0H→248FH→490H→……1D6EF8Hの順
に書き込まれればよいから、図1のページメモリアドレ
ス発生部では前記1aから1hまでのワード1に対応す
るページメモリの書き込み先アドレスとして247Hが
出力され、ページメモリに書き込まれる。2aから2h
までのワード2に対してはページメモリアドレス48F
Hが出力され書き込まれる。以下順次1ワードのデータ
が書き込まれる。このとき、図7におけるブロックの番
号をB、図9におけるワードの番号をWとするとこのワ
ードが書き込まれるページメモリアドレスPは、領域サ
イズX、Yに対して次のように演算される。
When the image data is rotated 90 ° in the clockwise direction, the reading of the data from the buffer memory is exactly the same as the case of 90 ° in the counterclockwise direction.
To arrange the bit data by rotating clockwise by 90 °, in the page memory shown in FIG.
7H → 48FH → 6D7H …… → 1D713FH → ……
0H → 248FH → 490H → ... 1D6EF8H may be written in this order, so in the page memory address generation unit of FIG. Written to memory. 2a to 2h
Page memory address 48F for word 2 up to
H is output and written. After that, one word of data is sequentially written. At this time, if the block number in FIG. 7 is B and the word number in FIG. 9 is W, the page memory address P to which this word is written is calculated as follows for the area sizes X and Y.

【0027】 P=Y/8−1−(B−1)+248H×(W−1) =248H−B+248H×(W−1) 画像データを反時計方向に180°回転させる場合は、
図10に示すようなX方向19CHワード、Y方向46
72のページメモリアドレスを割り当て、X方向330
4画素、Y方向4672画素の画像を180°回転して
配列する。
P = Y / 8-1- (B-1) + 248H × (W-1) = 248H-B + 248H × (W-1) When the image data is rotated 180 ° counterclockwise,
19 CH words in X direction and 46 in Y direction as shown in FIG.
72 page memory addresses are allocated and 330 in the X direction
An image of 4 pixels and 4672 pixels in the Y direction is rotated by 180 ° and arranged.

【0028】バッファメモリへのデータの書き込みは9
0°回転(反時計方向、時計方向)の場合と同様に1ラ
インめから8ラインめまでをバッファメモリ308に書
き込んだ後、バッファメモリ308から読み出す際にバ
ッファメモリアドレスを(AY=0H、AX=7H)→
(AY=0H、AX=6H)→省略→(AY=7H、A
X=1H)→(AY=7H、AX=0H)の順に8画素
(ワード1)読み出して最上位ビットから順に配列し、
図10に示すページメモリの1ページの最終番地である
1D713FHに書き込む。以下、(AY=0H、AX
=FH)→(AY=0H、AX=EH)→省略→(AY
=0H、AX=9H)→(AY=0H、AX=8H)の
バッファメモリの8画素(ワード2)をページメモリア
ドレス1D713EHに書き込み、順次同様にバッファ
メモリのX方向に1ワードずつ読み出し、ページメモリ
アドレスを1ずつデクリメントしながら動作を続ける。
Writing data to the buffer memory is 9
Similar to the case of 0 ° rotation (counterclockwise or clockwise), after writing the first line to the eighth line in the buffer memory 308, the buffer memory address (AY = 0H, AX) is read out from the buffer memory 308. = 7H) →
(AY = 0H, AX = 6H) → omitted → (AY = 7H, A
X = 1H) → (AY = 7H, AX = 0H) in order of reading 8 pixels (word 1) and arranging in order from the most significant bit,
The data is written in 1D713FH which is the final address of one page of the page memory shown in FIG. Hereinafter, (AY = 0H, AX
= FH) → (AY = 0H, AX = EH) → Omission → (AY
= 0H, AX = 9H) → (AY = 0H, AX = 8H) 8 pixels (word 2) of the buffer memory are written to page memory address 1D713EH, and sequentially read one word at a time in the X direction of the buffer memory to page. The operation is continued while decrementing the memory address by one.

【0029】このときK番目のワードに対するページメ
モリアドレスPは、領域サイズX、Yに対して次のよう
に演算される。
At this time, the page memory address P for the Kth word is calculated as follows for the area sizes X and Y.

【0030】 P=X×Y/8−1−(K−1) =1D713FH−(K−1) なお、回転角度0°の場合には、バッファメモリアドレ
スを(AY=0H、AX=0H)→(AY=0H、AX
=1H)→省略→(AY=0H、AX=7H)、(AY
=0H、AX=8H)→(AY=0H、AX=9H)→
省略→(AY=0H、AX=FH)……→(AY=7
H、AX=0H)→(AY=7H、AX=1H)→省略
→(AY=7H、AX=7H)、(以後省略)の順に8
画素づつバッファメモリのX方向に1ワードずつ読み出
し、バッファメモリのデータをページメモリアドレス0
H、1H、2H……の順にアドレスを1ずつインクリメ
ントしながら書き込んでいけばよい。
P = X × Y / 8-1- (K-1) = 1D713FH- (K-1) When the rotation angle is 0 °, the buffer memory address is (AY = 0H, AX = 0H). → (AY = 0H, AX
= 1H) → omission → (AY = 0H, AX = 7H), (AY
= 0H, AX = 8H) → (AY = 0H, AX = 9H) →
Omitted → (AY = 0H, AX = FH) …… → (AY = 7
8 in the order of H, AX = 0H) → (AY = 7H, AX = 1H) → omission → (AY = 7H, AX = 7H), (hereinafter omitted).
Each pixel is read word by word in the X direction of the buffer memory, and the data in the buffer memory is read at page memory address 0.
It is sufficient to write while incrementing the address by 1 in the order of H, 1H, 2H ....

【0031】なお、上記実施例では画像データの1画素
当たりのビット幅を1、ページメモリの1ワードのビッ
ト幅を8としたが、画像データの1画素当たりのビット
幅をn、ページメモリの1ワードのビット幅をmとした
ときには、m/nラインで副走査方向のデータ幅はmビ
ットとなってページメモリの1ワードのビット幅mを充
足するので、m/nライン毎にバッファメモリを交互に
書き込むようにすれば、同様に処理することができる。
なお、回転角0°、180°の場合には、前述したよう
に、8ライン、またはm/nラインづつにして読み出さ
ずに処理することも可能である。
Although the bit width per pixel of the image data is 1 and the bit width of one word of the page memory is 8 in the above embodiment, the bit width per pixel of the image data is n and the bit width of the page memory is n. When the bit width of 1 word is m, the data width in the sub-scanning direction is m bits on the m / n line, and the bit width m of 1 word of the page memory is satisfied. By writing alternately, the same processing can be performed.
When the rotation angles are 0 ° and 180 °, as described above, it is possible to process 8 lines or m / n lines without reading them.

【0032】[0032]

【発明の効果】本発明によれば、一旦バッファメモリへ
画像データを記憶させて画像回転処理するようにしたの
で、画像データのビット幅とページメモリの1ワードの
ビット幅の比率がnの場合、ページメモリへのアクセス
速度は画像データの入力速度の1/nで済むため、比較
的高速な画像入力装置から画像データが入力される場合
でもリアルタイムに回転処理しながらページメモリへ格
納することができ、また、回転処理に必要なページメモ
リのサイズは1ページ分だけで済ませることができる。
According to the present invention, since the image data is temporarily stored in the buffer memory and the image rotation processing is performed, when the ratio of the bit width of the image data to the bit width of one word of the page memory is n. Since the access speed to the page memory is 1 / n of the input speed of the image data, even when the image data is input from a relatively high-speed image input device, it can be stored in the page memory while being rotated in real time. In addition, the size of the page memory required for the rotation processing can be one page.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施例の装置構成を示すブロック図
である。
FIG. 1 is a block diagram showing a device configuration of an embodiment of the present invention.

【図2】 バッファメモリ書き込み制御を説明するブロ
ック図である。
FIG. 2 is a block diagram illustrating buffer memory write control.

【図3】 バッファメモリ読み出し制御を説明するブロ
ック図である。
FIG. 3 is a block diagram illustrating buffer memory read control.

【図4】 ページメモリアドレス発生部を説明するブロ
ック図である。
FIG. 4 is a block diagram illustrating a page memory address generation unit.

【図5】 原稿画像データを示す図である。FIG. 5 is a diagram showing document image data.

【図6】 回転角度90°、270°の場合のページメ
モリのアドレスと回転した画像の配置との対応を説明す
る図である。
FIG. 6 is a diagram illustrating the correspondence between the address of the page memory and the arrangement of the rotated image when the rotation angles are 90 ° and 270 °.

【図7】 原画像をブロックに分割した図である。FIG. 7 is a diagram in which an original image is divided into blocks.

【図8】 バッファメモリのアドレスとデータを説明す
る図である。
FIG. 8 is a diagram illustrating addresses and data in a buffer memory.

【図9】 バッファメモリから画像データが読み出され
てページメモリの1ワードに配列される例を説明する図
である。
FIG. 9 is a diagram illustrating an example in which image data is read from a buffer memory and arranged in one word of a page memory.

【図10】 回転角度0°、180°の場合のページメ
モリのアドレスと回転した画像の配置との対応を説明す
る図である。
FIG. 10 is a diagram illustrating the correspondence between the address of the page memory and the arrangement of the rotated image when the rotation angles are 0 ° and 180 °.

【符号の説明】[Explanation of symbols]

1…ページ同期信号、2…ライン同期信号、3…画像デ
ータ、4…書き込みXカウントイネーブル、5…書き込
みYカウントイネーブル、6…書き込みXカウントクリ
ア、7…書き込みYカウントクリア、8…バッファ書き
込みアドレス、9…X方向領域サイズ、10…Y方向領
域サイズ、11…読み出しXカウントイネーブル、12
…読み出しYカウントイネーブル、13…読み出しXカ
ウントクリア、14…読み出しYカウントクリア、15
…バッファ読み出しアドレス、16、17…バッファア
ドレス、18…バッファ書き込み信号、19…バッファ
切り換え信号、20、21…バッファライト信号、2
2、23…バッファ出力データ、24…入力画像デー
タ、25…バッファ出力データ、26…ページメモリデ
ータ、27…ページメモリ書き込み信号、28…ページ
メモリ書き込みアドレス、29…回転角度、30…画像
クロック、31…ページメモリアドレスカウント制御信
号、100…スキャナ、200…CPU、300…画像
回転装置、301…角度レジスタ、302…領域レジス
タ、303…バッファ書き込み制御部、304…バッフ
ァ読み出し制御部、305…バッファ書き込みアドレス
発生部、306…バッファ読み出しアドレス発生部、3
07…マルチプレクサ、308、309…バッファメモ
リ、310…双方向マルチプレクサ、311…ページメ
モリアドレス発生部、312…シフトレジスタ、400
…ページメモリ。
1 ... Page sync signal, 2 ... Line sync signal, 3 ... Image data, 4 ... Write X count enable, 5 ... Write Y count enable, 6 ... Write X count clear, 7 ... Write Y count clear, 8 ... Buffer write address , 9 ... X direction area size, 10 ... Y direction area size, 11 ... Read X count enable, 12
… Read Y count enable, 13… Read X count clear, 14… Read Y count clear, 15
... buffer read address, 16, 17 ... buffer address, 18 ... buffer write signal, 19 ... buffer switching signal, 20, 21 ... buffer write signal, 2
2, 23 ... Buffer output data, 24 ... Input image data, 25 ... Buffer output data, 26 ... Page memory data, 27 ... Page memory write signal, 28 ... Page memory write address, 29 ... Rotation angle, 30 ... Image clock, 31 ... Page memory address count control signal, 100 ... Scanner, 200 ... CPU, 300 ... Image rotating device, 301 ... Angle register, 302 ... Region register, 303 ... Buffer writing control unit, 304 ... Buffer reading control unit, 305 ... Buffer Write address generation unit, 306 ... Buffer read address generation unit, 3
07 ... Multiplexer, 308, 309 ... Buffer memory, 310 ... Bidirectional multiplexer, 311 ... Page memory address generator, 312 ... Shift register, 400
… Page memory.

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 画像読取り手段と、画像回転角度及び画
像領域サイズを設定する制御手段と、画像読取り手段に
より読み取られて順次入力される画像データを設定され
た角度に回転処理する画像回転手段と、画像回転したデ
ータが蓄積されるページメモリとを備えた画像回転処理
装置において、前記画像回転手段は、順次入力される画
像データを一時記憶する記憶手段と、該記憶手段に書き
込まれた画像データを、設定された回転角度に応じて指
定された番地から読み出す画像データ読み出し手段と、
読み出された画像データを設定された回転角度に応じて
ページメモリの指定された番地へ順次書き込んでいく画
像データ書き込み手段とを備えたことを特徴とする画像
回転処理装置。
1. An image reading unit, a control unit for setting an image rotation angle and an image area size, and an image rotation unit for rotating image data read by the image reading unit and sequentially input to a set angle. In an image rotation processing device provided with a page memory in which image-rotated data is accumulated, the image rotation means includes storage means for temporarily storing sequentially input image data, and image data written in the storage means. And image data reading means for reading from the address specified according to the set rotation angle,
An image rotation processing device, comprising: an image data writing unit that sequentially writes the read image data to a designated address of a page memory according to a set rotation angle.
【請求項2】 前記記憶手段は順次入力される画像デー
タが所定ライン毎に交互に書き込まれる第1、第2のバ
ッファメモリからなり、前記画像データ読み出し手段
は、第1、第2のバッファメモリから所定ライン毎に交
互に画像データを読み出すことを特徴とする請求項1記
載の画像回転処理装置。
2. The storage means comprises first and second buffer memories in which sequentially input image data are written alternately for every predetermined line, and the image data reading means comprises first and second buffer memories. 2. The image rotation processing device according to claim 1, wherein the image data is read alternately every predetermined line.
【請求項3】 前記第1、第2のバッファメモリは、順
次入力される画像データの1画素あたりのビット幅nと
ページメモリの1ワードのビット幅mに対しm/nライ
ン毎に交互に書き込まれ、前記画像データ読み出し手段
は、第1または第2のバッファメモリに書き込まれたm
/nラインの画像データを、設定された回転角度に応じ
て指定された番地からページメモリの1ワード分ずつ順
次m/nライン毎に交互に読み出すことを特徴とする請
求項2記載の画像回転処理装置。
3. The first and second buffer memories are alternately arranged every m / n line with respect to a bit width n of one pixel of sequentially input image data and a bit width m of one word of a page memory. The image data reading means is written in the first or second buffer memory.
3. The image rotation according to claim 2, wherein the image data of the / n line is sequentially read alternately for every m / n line for each word of the page memory from the address specified according to the set rotation angle. Processing equipment.
【請求項4】 前記画像回転手段は、前記制御手段によ
り画像回転角度及び画像領域サイズがそれぞれ設定され
る角度レジスタ及び領域レジスタとを備えていることを
特徴とする請求項1記載の画像回転処理装置。
4. The image rotation processing according to claim 1, wherein the image rotation means includes an angle register and an area register in which the image rotation angle and the image area size are set by the control means, respectively. apparatus.
【請求項5】 さらに前記第1、第2のバッファメモリ
をライン同期信号に同期して切り換えるバッファ切り替
え信号及び画像クロックに同期してバッファメモリへの
書き込み信号を発生するバッファ書込み制御部と、バッ
ファメモリの書き込みアドレスを発生するバッファ書込
みアドレス発生部とを備えたことを特徴とする請求項2
記載の画像回転処理装置。
5. A buffer write control unit that generates a buffer switching signal that switches the first and second buffer memories in synchronization with a line synchronization signal and a write signal to the buffer memory in synchronization with an image clock, and a buffer. 3. A buffer write address generation unit that generates a write address of the memory.
The image rotation processing device described.
【請求項6】 前記バッファ書き込み制御部は、8ライ
ン毎にバッファ切り替え信号を発生させる3ビットカウ
ンタを備えていることを特徴とする請求項5記載の画像
回転処理装置。
6. The image rotation processing apparatus according to claim 5, wherein the buffer write control unit includes a 3-bit counter that generates a buffer switching signal every eight lines.
【請求項7】 前記バッファ書込みアドレス発生部は、
Yアドレスを発生させる3ビットカウンタと、Xアドレ
スを発生させる13ビットカウンタを備えていることを
特徴とする請求項5記載の画像回転処理装置。
7. The buffer write address generator is
6. The image rotation processing device according to claim 5, further comprising a 3-bit counter for generating a Y address and a 13-bit counter for generating an X address.
【請求項8】 前記画像データ読み出し手段は、バッフ
ァ読み出し制御部と、バッファ読み出しアドレス発生部
を備えていることを特徴とする請求項1記載の画像回転
処理装置。
8. The image rotation processing device according to claim 1, wherein the image data reading unit includes a buffer read control unit and a buffer read address generation unit.
【請求項9】 前記バッファ読み出しアドレス発生部
は、Yアドレスを発生させる3ビットカウンタ、Xアド
レスを発生させる13ビットカウンタ、及び13ビット
カウンタ出力とX方向領域サイズとを比較するコンパレ
ータを備えていることを特徴とする請求項8記載の画像
回転処理装置。
9. The buffer read address generator includes a 3-bit counter for generating a Y address, a 13-bit counter for generating an X address, and a comparator for comparing the 13-bit counter output with the X-direction area size. The image rotation processing device according to claim 8, wherein
【請求項10】 前記画像データ書き込み手段は、X方
向領域サイズに応じて画像クロックをカウントする第1
のアップ/ダウンカウンタ、Y方向領域サイズに応じて
画像クロックをカウントする第2のアップ/ダウンカウ
ンタ、及び第1、第2のアップ/ダウンカウンタ出力か
らページメモリアドレスを求める演算手段を備えている
ことを特徴とする請求項1記載の画像回転処理装置。
10. The first image data writing means counts an image clock according to an X-direction area size.
Up / down counter, a second up / down counter that counts an image clock according to the Y-direction area size, and an arithmetic means for obtaining a page memory address from outputs of the first and second up / down counters. The image rotation processing device according to claim 1, wherein
【請求項11】 前記画像回転手段は、画像データを0
°、90°、180°、または270°回転可能である
ことを特徴とする請求項1記載の画像回転処理装置。
11. The image rotating means sets the image data to 0.
The image rotation processing device according to claim 1, wherein the image rotation processing device is rotatable by 90 °, 90 °, 180 °, or 270 °.
JP3265959A 1991-10-15 1991-10-15 Picture rotation processor Pending JPH05108812A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3265959A JPH05108812A (en) 1991-10-15 1991-10-15 Picture rotation processor
US07/960,886 US5384645A (en) 1991-10-15 1992-10-14 Image rotating apparatus
KR1019920018976A KR970004110B1 (en) 1991-10-15 1992-10-15 Image rotating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3265959A JPH05108812A (en) 1991-10-15 1991-10-15 Picture rotation processor

Publications (1)

Publication Number Publication Date
JPH05108812A true JPH05108812A (en) 1993-04-30

Family

ID=17424437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3265959A Pending JPH05108812A (en) 1991-10-15 1991-10-15 Picture rotation processor

Country Status (2)

Country Link
JP (1) JPH05108812A (en)
KR (1) KR970004110B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002312779A (en) * 2001-04-12 2002-10-25 Matsushita Electric Ind Co Ltd Image processor
US6643415B1 (en) 1998-01-29 2003-11-04 Nec Corporation Method and apparatus for rotating image data
JP2006511832A (en) * 2002-12-20 2006-04-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Apparatus for rearranging image data for display using two replacement steps and storage of partially rearranged intermediate image data
JP2008085450A (en) * 2006-09-26 2008-04-10 Kyocera Mita Corp Image forming apparatus
JP2009115858A (en) * 2007-11-01 2009-05-28 Sharp Corp Image display system, information apparatus, display control device, display control method, display control program and computer readable recording medium

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643415B1 (en) 1998-01-29 2003-11-04 Nec Corporation Method and apparatus for rotating image data
JP2002312779A (en) * 2001-04-12 2002-10-25 Matsushita Electric Ind Co Ltd Image processor
JP2006511832A (en) * 2002-12-20 2006-04-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Apparatus for rearranging image data for display using two replacement steps and storage of partially rearranged intermediate image data
JP2008085450A (en) * 2006-09-26 2008-04-10 Kyocera Mita Corp Image forming apparatus
JP2009115858A (en) * 2007-11-01 2009-05-28 Sharp Corp Image display system, information apparatus, display control device, display control method, display control program and computer readable recording medium

Also Published As

Publication number Publication date
KR970004110B1 (en) 1997-03-25
KR930008623A (en) 1993-05-21

Similar Documents

Publication Publication Date Title
US5384645A (en) Image rotating apparatus
JPH077260B2 (en) Image data rotation processing apparatus and method thereof
JP3166447B2 (en) Image processing apparatus and image processing method
JPH05108812A (en) Picture rotation processor
US5201058A (en) Control system for transferring vector data without waiting for transfer end of the previous vector data
GB2317091A (en) Video memory access control apparatus and image processing system
EP0130340B1 (en) Memory mapping and readout system
JP2745957B2 (en) Image rotation processing device
JP3055390B2 (en) Image processing device
JP2610887B2 (en) Image data rotation processor
JPH05113928A (en) Image memory device
KR0171845B1 (en) Address changing method and circuit of memory device
JP2510219B2 (en) Image processing device
JPH10124657A (en) Parallel writing memory and parallel writing memory system
JPH10207766A (en) Device for generating picture
JP2989193B2 (en) Image memory interleaved input / output circuit
JP3028692B2 (en) Image rotation device
JPH0554132A (en) Memory device for rotating image
JPH09212639A (en) Image rotary processing method and device therefor
JP2000299879A (en) Image processor and image processing method
JPH0433178A (en) Picture information processing system
JPS59165175A (en) Rotation reading circuit for image information
JPH05181788A (en) Dma mechanism for special shape area
JPS5890691A (en) Pattern generator
JPH0969155A (en) Image processor and method therefor