JPH05102249A - Electronic component, substrate for mounting electronic circuit element and manufacture thereof - Google Patents

Electronic component, substrate for mounting electronic circuit element and manufacture thereof

Info

Publication number
JPH05102249A
JPH05102249A JP3260762A JP26076291A JPH05102249A JP H05102249 A JPH05102249 A JP H05102249A JP 3260762 A JP3260762 A JP 3260762A JP 26076291 A JP26076291 A JP 26076291A JP H05102249 A JPH05102249 A JP H05102249A
Authority
JP
Japan
Prior art keywords
conductive
heat
resin film
resistant resin
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3260762A
Other languages
Japanese (ja)
Other versions
JP3214507B2 (en
Inventor
Hideharu Yamamoto
英晴 山本
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP26076291A priority Critical patent/JP3214507B2/en
Publication of JPH05102249A publication Critical patent/JPH05102249A/en
Application granted granted Critical
Publication of JP3214507B2 publication Critical patent/JP3214507B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

PURPOSE:To mount internal conductive electrodes, external conductive electrodes and a die pad easily on an electric circuit wiring board with high accuracy by a method wherein the internal conductive electrodes, the external conductive electrodes or one part of the die pad is provided in such a way as to penetrate a heat-resistant resin film. CONSTITUTION:A base copper layer 20 is applied on the surface of a heat- resistant resin film 11, a mask 21 is put on the other surface 11b of the film 11 and a hole, in which internal conductive electrodes 13, external conductive electrodes 14, a through electrode 16 in a die pad 15 and the like can be formed, is opened in the film 11. A mask is put on the surface of the layer 20 and a plating is applied to provide a substrate 10 for electronic circuit element mounting use formed with conductive leads 12, through which the electrodes 13 and 14 are connected to each other, the die pad 15 and the electrode 16 and at the same time, an IC chip 2 is mounted on the pad 15. Accordingly, the electrodes 14 are held by the film at constant intervals and measurement inspection and shipment inspection of electronic component before and after mounting, specially semiconductor devices, can be efficiently made.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】この発明は、例えば、半導体集積回路チップ(以下、単に「ICチップ」と記す)のような電子回路素子を搭載するための電子回路素子搭載用基板、それを用いた半導体装置のような電子部品及びその製造方法に関するものである。 BACKGROUND OF THE INVENTION This invention, for example, a semiconductor integrated circuit chip (hereinafter simply referred to as "IC chip") electronic circuit device mounting board for mounting an electronic circuit element such as, using the same an electronic component and a manufacturing method thereof, such as a semiconductor device.

【0002】 [0002]

【従来の技術】この発明の対象となる一分野として半導体技術分野を挙げ、以下、その分野について説明する。 BACKGROUND OF THE INVENTION mentioned semiconductor art as a field of interest of the present invention, will be described below the field.
この分野における現行技術の電子回路素子搭載用基板の第1の例として、ICチップを搭載する、最も普及しているリードフレームがあり、またTAB(Tape A As a first example of an electronic circuit device mounting board of the current technology in this field, the IC chip is mounted, there is a lead frame which is the most popular and TAB (Tape A
utomated Bonding)がある。 utomated Bonding) there is. 前者はF The former F
e−Ni合金板或いはCu板をエッチングし、リードを形成した後、パンチングで切断し、アウターリードをフォーミングして電気回路配線基板にマウントされる。 The e-Ni alloy plate or Cu plate was etched to form a lead was cut with punching, it is mounted to the electrical circuit wiring board by forming the outer leads. また、後者はテープ・フィルムに銅箔を接着し、エッチングでリードを形成した後、アウターリードを切断し、リードをフォーミングして電気回路配線基板にマウントされる。 Moreover, the latter by bonding a copper foil tape film, after forming the lead by etching, cutting the outer leads, are mounted to the electrical circuit wiring board by forming the lead.

【0003】 [0003]

【発明が解決しようとする課題】ところが、これらの従来技術には、それぞれ次のような欠点がある。 [0005] However, these prior art, each has the following drawbacks. 即ち、 1. In other words, 1. 従来技術のリードフレームでは、 1)エッチング技術ではファインピッチで形成された細いリードでは強度的に限界がある 2)複数のリードをまげるとめの工程が必要であり、その加工後の精度保証が難しい 3)一体連続リードを切断する際、又はその後の物流方法によっては、元の状態における精度を保つことが困難である 4)このリードフレームを用いたICチップを封止したパッケージとアウターリードの形状によっては全体が厚くなる 等の欠点があり、また、 2. The lead frame of the prior art, 1) the etching technique requires 2) bend the plurality of leads when because of step with the strength to limit a thin leads formed in fine pitch, it is difficult guaranteed accuracy after the processing 3) when cutting the integrated continuous read, or by a subsequent distribution process, 4 it is difficult to maintain the accuracy in the original state) the shape of the sealed IC chip using the lead frame package and outer leads by the disadvantage of such a whole becomes thick, also 2. 従来技術のTABでは、リードフレームに比べ、ファインピッチ化できる利点はあるが、 1)電気回路配線基板に実装する場合に超音波を用いて実装する場合もあり、このような実装方法では、銅箔とテープ・フィルムとの間に介在する接着剤により電気回路配線基板にアウターリードを接続し難く、信頼性が低下する 2)アウターリードが細く、薄いために、電気回路配線基板に実装する場合に精度良く、しかも半田のリフローで実装し難い 3)アウターリードにバンプを形成し難い 4)放熱効果がまだ悪い 等の欠点がある。 In the prior art TAB, compared with the lead frame, there are the advantages that can be fine-pitched, 1) may also be implemented using ultrasound when mounting the electrical circuit wiring board, in such a mounting method, copper foil and difficult to connect the outer leads to electric circuit wiring board by adhesive interposed between the tape-film, 2 lower reliability) outer leads thinner, because thin, when implementing the electrical circuit wiring board accurately, yet implementation difficult 3) 4 difficult to form bumps on the outer leads) radiating effect solder reflow has drawbacks still poor such as. この発明はこのような問題点を一掃しようとするものである。 This invention is intended to wipe out such problems.

【0004】 [0004]

【課題を解決するための手段】それ故、この発明では、 Means for Solving the Problems] Therefore, in this invention,
耐熱性樹脂フィルムの一方の面に電子回路素子を接続する複数の内部導電性電極を、またその耐熱性樹脂フィルムの他方の面に電気回路配線基板に接続する複数の外部導電性電極を、その耐熱性樹脂フィルムの厚さ方向に貫通して設け、それぞれの内部導電性電極と外部導電性電極とを前記耐熱性樹脂フィルムの一方の面で、又は他方の面で導電性リードで接続するようにして電子回路素子搭載用基板を構成した。 A plurality of internal conductive electrodes for connecting the electronic circuit elements on one surface of the heat-resistant resin film, also a plurality of external conducting electrodes connected to an electric circuit wiring board on the other side of the heat-resistant resin film, the formed through the thickness direction of the heat-resistant resin film, each of the inner conductive electrodes and the external conductive electrode in one surface of the heat-resistant resin film, or to connect a conductive lead on the other side to have configured an electronic circuit device mounting substrate. そしてこの電子回路素子搭載用基板の製造方法は微細加工方法で行われている。 The method of manufacturing the electronic circuit device mounting substrate is done by microfabrication methods.

【0005】 [0005]

【作用】従って、この発明によれば、各電極、リード等を容易にファインピッチ化できると共に、 1)各電極、パッド部が耐熱性樹脂フィルムを貫通して形成されているので放熱性が良い 2)耐熱性樹脂フィルムとその一方の面に形成された導電性リードのバイメタル効果による圧着バネ作用により、この発明の基板を電気回路配線基板に密着、接合し易くなる 3)アウターリードが耐熱性樹脂フィルムに直接密着したままであるので、電気回路配線基板に正確に実装することができる 4)アウターリードが耐熱性樹脂フィルムに直接密着し、そして外部導電性電極が貫通露出しているので、実装する前のテーピング状態で電子回路素子を測定検査できる 5)通常のリフロー炉を使用することができる 等の作用効果が得られる。 Therefore, according to the present invention, the electrodes, it is possible to easily fine-pitched lead, etc., 1) good heat dissipation since each electrode pad portion is formed through the heat-resistant resin film 2) by crimping the spring action of the bimetal effect of the heat-resistant resin film and one surface to the formed conductive leads, close contact with the substrate of the present invention to an electric circuit wiring board, 3 easily bonded) outer lead heat resistance since remains in close contact directly with the resin film, 4 can be accurately mounted on the electric circuit wiring board) directly adhered to the outer leads the heat-resistant resin film, and since the outer conductive electrode penetrates exposed, operational effects such as 5) normal reflow furnace electronic circuit elements before the taping can be measured test implement it can be used is obtained.

【0006】 [0006]

【実施例】以下、図を用いて、この発明の電子部品、電子回路素子搭載用基板及びその製造方法を説明する。 EXAMPLES Hereinafter, with reference to FIG, explaining the electronic component, the substrate and a manufacturing method thereof for an electronic circuit element mounted in the present invention. 先ず、図1乃至図3を用いて、この発明の電子回路素子搭載用基板及び電子部品の一つである半導体装置を説明する。 First, with reference to FIGS. 1 through 3, illustrating a semiconductor device which is one of electronic circuit element mounting substrate and the electronic component of the present invention. 図1はこの発明の電子回路素子搭載用基板に半導体素子を搭載した、第1の実施例である半導体装置の上面図であり、図2はその下面図であり、図3は図1のX− Figure 1 is mounted with the semiconductor device to an electronic circuit device mounting board of the invention, a top view of a semiconductor device according to a first embodiment, FIG. 2 is a bottom view thereof, X in FIG. 3 FIG. 1 -
X線上における断面図である。 It is a cross-sectional view in X line.

【0007】図において、符号1は全体としてこの発明の半導体装置を示す。 [0007] In Figure, reference numeral 1 denotes a semiconductor device of the present invention as a whole. また符号10はこの発明の一つである電子回路素子搭載用基板を示す。 The reference numeral 10 denotes a single electronic circuit element mounting substrate is of the present invention. 先ず後者の電子回路素子搭載用基板10について説明する。 First, the latter electronic circuit device mounting board 10 will be described. この電子回路素子搭載用基板10は、耐熱性樹脂フィルム11(以下、単に「フィルム11」と記す)と、この一方の面1 The electronic circuit device mounting board 10, the heat-resistant resin film 11 (hereinafter, simply "film 11" as referred) and the surface 1 of the one
1aに形成された複数の導電性リード12、それらの導電性リード12の内部導電性電極13が相対向する中央部にダイパッド15及び前記導電性リード12の外部導電性電極14とから構成されている。 A plurality of conductive leads 12 formed in 1a, consists their conductive leads 12 internal conductive electrodes 13 are opposed to the central portion to the die pad 15 and the conductive leads 12 outside the conductive electrode 14 which of the there. 前記複数の内部導電性電極13の間隔は、例えば、数10μmのファインピッチに形成されており、実施例の場合はTQFP型半導体装置が得られるように4セクションに分けて、それぞれのセクションに導電性リード12及びその内部導電性電極13、外部導電性電極14が形成されている。 Interval of the plurality of internal conductive electrodes 13, for example, is formed in fine pitch number 10 [mu] m, in the case of Example in four sections as TQFP type semiconductor device is obtained, conducted to each section sex lead 12 and its internal conductive electrodes 13, outer conductive electrode 14 is formed. 導電性リード12は外方に向かうにしたがってピッチを大きくし、外部導電性電極14のピッチは内部導電性電極13のピッチよりも数倍大きくしてある。 Conductive leads 12 by increasing the pitch toward the outside, the pitch of the outer conductive electrodes 14 are several times greater than the pitch of the internal conductive electrodes 13. 内部及び外部導電性電極13、14及びダイパッド15の一部貫通電極16は、前記フィルム11を貫通して、そのフィルム11の他方の面11bに露出している。 Some through-electrode 16 of the inner and outer conductive electrodes 13, 14 and the die pad 15, through the film 11, is exposed on the other surface 11b of the film 11. これがこの発明の一大特徴とする点である。 This is the point that a major feature of the present invention. なお、符号17は送り孔であり、符号18及び19はそれぞれ抜き窓である。 Reference numeral 17 is a feed hole, numerals 18 and 19 are each vent window. 以上がこの実施例の一単位の電子回路素子搭載用基板10である。 The above is an electronic circuit device mounting board 10 of one unit of this embodiment.

【0008】この一単位からなる電子回路素子搭載用基板10のフィルム面11bの中央部に露出したダイパッド15の一部貫通電極16に、電子回路素子であるIC [0008] IC part through electrodes 16 of the die pad 15 exposed in the central portion of the film surface 11b of the electronic circuit device mounting substrate 10 made of the one unit, an electronic circuit element
チップ2を銀ペースト等で固定、搭載する。 Fixing the chip 2 with silver paste or the like, it mounted. このICチップ2の複数の各電極(図示していない)と前記各内部導電性電極13とを金ワイヤ3で接続し、必要に応じてそのICチップ2を囲うようにガードリング4も固定、 The said plurality of respective electrodes of the IC chip 2 (not shown) and the internal conductive electrodes 13 are connected by gold wire 3, as necessary guard ring 4 so as to surround the IC chip 2 stationary,
設置するようにして、このガードリング4に中で前記I As installed, the I in the middle of this guard ring 4
Cチップ2を樹脂5で封止し、蓋6で密閉している。 The C chip 2 is sealed with a resin 5, are sealed with the lid 6. これがこの実施例の一素子の電子部品である半導体装置1 The semiconductor device 1 which is an electronic component one element of this embodiment
である。 It is.

【0009】次に、前記電子回路素子搭載用基板10及び半導体装置1の製造方法を図4乃至図11の各工程の斜視図を用いて説明する。 [0009] will be described with reference to a perspective view of the steps of the electronic circuit device mounting substrate 10 and the semiconductor device 4 to 11 a method for producing 1. 先ず、図4を用いて第1の工程を説明する。 First, the first step with reference to FIG. 耐熱性樹脂フィルム11の一方の面11 One surface 11 of the heat-resistant resin film 11
aの全面に、例えば、Cuのような導電性の金属を、例えば、化学メッキ、スパッタリング、蒸着のような薄膜形成技術で被着する。 The entire surface of a, for example, a conductive metal such as Cu, for example, chemical plating, sputtering, is deposited by a thin film forming technique such as vapor deposition. フィルム11としては、幅35m The film 11, width 35m
m、厚さ100μm程度のテープ状高耐熱性ポリイミドフィルム(東レ株式会社製の商品名「カプトン」)を用いた。 m, was used in a tape form highly heat-resistant polyimide film having a thickness of about 100 [mu] m (Toray K.K. "Kapton"). このテープの両側縁には予め等間隔で送り孔17 Feed holes 17 in advance at equal intervals on both side edges of the tape
が開けられてある。 It is are drilled. Cuの薄膜層の膜厚は約3μm程度である。 Thickness of the thin film layer of Cu is about 3 [mu] m. これを下地薄膜層20とする。 This is the underlying thin film layer 20.

【0010】次の工程では、フィルム11の他方の面1 [0010] In the next step, the other surface of the film 11 1
1bの全面にフォトレジストをコーティングし、露光、 The entire surface coated with a photoresist 1b, exposure,
現像して、図5に示したように、内部導電性電極13、 Developed, as shown in FIG. 5, the internal conductive electrodes 13,
外部導電性電極14及びパッド7の貫通電極16を形成するための窓13a、14a及び16aを有するマスク21とし、これらの窓から露出しているフィルム11をエッチングにより除去して、下地薄膜層(Cu)20を露出させる。 And outer conductive electrode 14 and the window 13a to form the through electrodes 16 of the pad 7, a mask 21 having 14a and 16a, to remove the film 11 exposed from these windows by etching, the underlying thin film layer ( Cu) exposing the 20.

【0011】次の工程では、前記下地薄膜層20の全表面に、例えば、厚さ50μm程度にフォトレジストをコーティングし、露光、現像して、図6に示したように、 [0011] In the next step, the entire surface of the underlying thin film layer 20, for example, coating a photoresist thickness of about 50 [mu] m, exposed and developed, as shown in FIG. 6,
前記内部導電性電極13と外部導電性電極14とに跨がるように重畳、位置決めされた導電性リード12を形成する複数の窓12aと、必要に応じて、前記中央電極にも重畳、位置決めされた導電性ダイパッド15を形成する窓15aを有するマスク22を形成する。 The superimposed inside the conductive electrode 13 and the outer conductive electrode 14 and astride a plurality of windows 12a forming the positioning electrically conductive leads 12, if necessary, also superimposed on the center electrode, positioning forming a mask 22 having a window 15a to form a conductive die pad 15 which is. これらの窓からは、下地薄膜層20が露出することになる。 From these windows, so that the underlying thin film layer 20 is exposed.

【0012】このように、下地薄膜層20付フィルム1 [0012] In this way, with the underlying thin film layer 20 film 1
1の両面にマスク21及び22が形成された状態で、例えば、メッキによりCuを被着する。 In a state where the mask 21 and 22 are formed on both sides of a 1, for example, depositing a Cu by plating. 更に必要に応じて、それらの表面にSnをメッキすると半田付けし易くなる。 If necessary, easily soldered when plating a Sn on their surface. この状態を示した工程を図7に示した。 The process shown the state shown in FIG. 同図Aは上面図であり、同図Bはその下面図である。 Fig A is a top view, FIG. B is a bottom view thereof.

【0013】次に、次の工程で、前記両マスク21、2 [0013] Then, in the next step, the two mask 21,2
2を取り除く。 2 remove. そうすると図8Aに示されたように、導電性リード12とダイパッド15とが浮き上がり、またその他方の面には、フィルム11を貫通した内部導電性電極13と外部導電性電極14及びダイパッド15の貫通電極16とが若干の厚さで浮き上がる。 Then, as shown in FIG. 8A, lifting and the conductive leads 12 and die pad 15, also in the other surface, through the internal conductive electrodes 13 and the external conductive electrode 14 and the die pad 15 through the film 11 and the electrode 16 is lifted slightly in thickness. これらの厚さは、Cuをメッキする時の厚さをコントロールすることにより、フィルム11の面とほぼ同一の面に仕上げることもできるし、若干フィルム11の面から落ち込んだ面で形成することもできる。 These thicknesses, by controlling the thickness when plating the Cu, can either be finished in approximately the same plane as the surface of the film 11, also be formed by a plane dropped from the surface of some films 11 it can.

【0014】次は、図8Aのフィルム11の面11a上に残っている下地薄膜層20をエッチングして、図9A [0014] The next is to etch the underlying film layer 20 remaining on the surface 11a of the film 11 in FIG. 8A, FIG. 9A
に示したように、各導電性リード12とその中央部に存在するダイパッド15を電気的に分離する。 As shown in, to electrically isolate the die pad 15 present in the central portion and each of the conductive leads 12. 導電性リード12やダイパッド15の下部には一部下地薄膜層20 Some in the lower portion of the conductive leads 12 and die pad 15 underlying thin layer 20
がそのまま残った状態で存在するが、このような下地薄膜層20は、同じCuのような導電性材料で形成されれば一体化されるので、同図Aではそのような状態で示されている。 Although but present in it remaining state, such undercoat film layer 20, since it is integrated if it is formed of a conductive material such as the same Cu, it is shown in such a state in FIG. A there. また、他方の面の各電極もエッチングされる。 Further, the electrodes on the other surface is also etched. 同図Bは各電極がエッチングされて、フィルム11 FIG B each electrode is etched, the film 11
の表面11bと同一の面か若干浮き上がった状態を示している。 It shows a slightly lifted state or surface 11b of the same side of the.

【0015】このようにして、貫通した複数の内部導電性電極13と外部導電性電極14及びダイパッド15の一部貫通電極16とが形成され、それらの端面がフィルム11の面11bに露出し、フィルム11の面11a [0015] In this manner, a portion through electrodes 16 of the plurality of internal conductive electrodes 13 and the external conductive electrode 14 and the die pad 15 which penetrates are formed, their end surfaces are exposed on the surface 11b of the film 11, surface 11a of the film 11
で、これらの複数の内部導電性電極13と外部導電性電極14とをそれぞれ導電性リード12で接続された電子回路素子搭載用基板10が得られる。 In the electronic circuit device mounting substrate 10 to the plurality of internal conductive electrodes 13 and the external conductive electrode 14 and was connected by conductive leads 12, respectively are obtained. このような電子回路素子搭載用基板10の、例えば、面11a側にあるダイパッド15に銀ペーストでICチップ2を搭載し、その各電極と内部導電性電極13の各々とを金ワイヤ3で接続し(図10A)、それらの内部導電性電極13を囲むようにガードリング4を載置、固定した後、図示していないが、樹脂5を注入して封止し、そして図10Bに示したように、蓋6で密閉する。 Such electronic circuit device mounting substrate 10, for example, an IC chip 2 with the silver paste on the die pad 15 on the surface 11a side, connecting the respective and their respective electrodes inside the conductive electrode 13 with a gold wire 3 and (FIG. 10A), their placing the guard ring 4 so as to surround the internal conductive electrodes 13, after fixing, although not shown, sealed by injecting a resin 5, and shown in FIG. 10B as described above, sealed with the lid 6. このようにして、この発明の一つである半導体装置1を得ることができる。 In this way, it is possible to obtain the semiconductor device 1 which is one of the present invention. このガードリング4及び蓋6から食み出した導電性リード12の部分はアウターリードになる。 Portion of the guard ring 4 and the conductive leads 12 which protrude from the cover 6 becomes the outer lead.

【0016】次に、このようなテープ上に形成された電子部品である半導体装置1を電気回路配線基板30(図12A)にマウントする場合に、自動マウントし易いように、相隣る単一素子間を、図11に示したようなT字型抜き窓18A及び逆T字型抜き窓18Bを一直線上に揃えて打ち抜き、また必要に応じて直線状抜き窓19 Next, when mounting the semiconductor device 1 is an electronic component formed on such tapes in the electrical circuit wiring board 30 (FIG. 12A), so as to facilitate automatic mounting Aitonaru single between elements, linear vent window 19 of the T-shaped vent windows 18A and inverted T-shaped vent windows 18B as shown punched aligned in a straight line, also optionally 11
(図1)を打ち抜く。 Punched out (Figure 1). 図11Bは同図Aを下面から見た図である。 FIG. 11B is a view of the same Figure A from the lower surface. このようなT字型及び逆T字型抜き窓18A Such a T-shaped and inverted T-shaped vent window 18A
及び18Bを形成することにより、後述するように、電気回路配線基板30にこの発明の半導体装置1を自動マウントする場合、それらの部分a、b、c、dのいずれかの部分から、モニター・カメラで位置の監視、制御を行うことができ、これらの半導体装置のような電子部品のマウントの精度を向上させることにも使用することができる。 And by forming 18B, as described later, when automatically mounting the semiconductor device 1 of the present invention to an electric circuit wiring board 30, the portions a, b, c, from any part of the d, monitoring monitoring positions in the camera, the control can be performed, can also be used to improve the accuracy of the electronic component mounting, such as those of the semiconductor device. このように電子部品である半導体装置1が次々に搭載されたテープ状の電子回路素子搭載用基板10を巻取り、製造ラインに投入される。 Winding Thus the semiconductor device 1 is tape-shaped electronic circuit device mounting board 10 mounted one after another is an electronic component, is introduced into the production line. 製造ラインに投入されると、電子回路素子搭載用基板10のまだ切断されずに残っているフィルム・ブリッジ部を3点鎖線のライン上で、及び図11Aのテープ両側縁の2点鎖線の部分で切断される。 Once introduced into the production line, yet the film bridge portion remaining without being cut on a chain line three lines, and portions of the two-dot chain line in the tape side edges in FIG. 11A of the electronic circuit device mounting board 10 in is disconnected.

【0017】図16に、簡単に、そのマウントの様子を分解して示した。 [0017] FIG. 16, briefly, was shown to decompose the state of the mount. 電気回路配線基板30には、予め、この発明の半導体装置1のアウターリードに相当する必要なアウターリード配線ランド31が形成されており、これらのアウターリード配線ランド31に半田32を被着しておき、自動実装装置で、一素子の半導体装置1をアウターリード配線ランド31に位置決めすると同時に、 The electric circuit wiring board 30 in advance, are formed outer lead wiring lands 31 required corresponding to outer leads of the semiconductor device 1 of the present invention, the solder 32 is deposited on these outer lead wiring lands 31 Place, an automatic mounting apparatus, when positioning the semiconductor device 1 according to an element in the outer lead wiring land 31 at the same time,
前記ブリッジ等を切断しながら接着、仮固定しする。 Adhesion while cutting the bridge or the like, and temporarily fixed. 次に、その基板30をリフロー炉へ送り込んで接合する。 Then, joined by feeding the substrate 30 to the reflow furnace.
これで一連の製造工程を終了したことになる。 This results in the completion of the series of manufacturing steps.

【0018】図13乃至図15はそれぞれ図1乃至図3 [0018] FIGS. 13 to 15, respectively diagrams 1 to 3
に対応する図であり、この発明の一つである第2の実施例の半導体装置1Aである。 In a view corresponding to a semiconductor device 1A of the second embodiment, one of the present invention. この実施例に用いている電子回路素子搭載用基板10は、図1乃至図3で説明した構成と同一であるが、図13に示した電子回路素子搭載用基板10は図2に示したものに相当し、図14にしめした電子回路素子搭載用基板10は図1に示したものに相当する。 Electronic circuit device mounting board 10 is used in this example, those is a same as the configuration described in FIGS. 1 through 3, the electronic circuit device mounting board 10 shown in FIG. 13 is shown in FIG. 2 corresponds to an electronic circuit device mounting board 10 shown in FIG. 14 corresponds to that shown in FIG. 即ち、電子回路素子搭載用基板10を表裏反転して使用している。 That is, using an electronic circuit device mounting board 10 reversed manner. 図13乃至図15から明らかなように、ICチップ2が耐熱性樹脂フィルム11の一方の面11aに形成された導電性ダイパッド15及び導電性リード12の側に搭載している。 13 to As is clear from FIG. 15, IC chip 2 is mounted on the side of the one conductive die pad 15 formed on a surface 11a of and the conductive leads 12 of the heat-resistant resin film 11. 図15にこの実施例の半導体装置1Aの断面を示したが、この図からこの半導体装置1Aの構成が一層良く理解できるので、その他の構成の説明は省略する。 Showed a cross section of the semiconductor device 1A of this embodiment in FIG. 15, the configuration of the semiconductor device 1A from this figure may be better understood, a description of other structures is omitted.

【0019】何故、この発明の一つである電子回路素子搭載用基板10を表裏反転して使用できるのかといえば、内部導電性電極13、外部導電性電極14及びダイパッド15の電極16がフィルム11を貫通して形成されている、この一大特徴にもよるが、フィルム11と導電性リード12等の材料の熱膨張係数の関係により、積極的に、第1の実施例の半導体装置1のように、またこの第2の実施例の半導体装置1Aのように構成するとよい。 [0019] Why Speaking or can use a single electronic circuit device mounting board 10 is of the present invention reversed to the electrode 16 of the inner conductive electrode 13, outer conductive electrode 14 and the die pad 15 is a film 11 are formed through the, depending on this major feature, the relationship between the thermal expansion coefficient of the material such as a film 11 and the conductive leads 12, actively, the semiconductor device 1 of the first embodiment as also it may be configured as a semiconductor device 1A of the second embodiment. 即ち、フィルム11の熱膨張係数が導電性リード1 That is, the thermal expansion coefficient of the conductive film 11 leads 1
2等のそれより大なる場合は、第1の実施例の半導体装置1のように、ICチップ2を図1に示したフィルム1 When a large, consisting of such 2 as the semiconductor device 1 of the first embodiment, film 1 exhibited an IC chip 2 in FIG. 1
1の面11bに形成したダイパッド15の貫通電極16 Through electrodes 16 of the die pad 15 formed on the first surface 11b
に搭載する。 It is mounted on. この場合、導電性リード12としてCuを用いると、フィルム11の素材としては、前述の東レ株式会社製の「カプトンV、カプトンH」(いずれも商品名)がよく、この「カプトンV」の熱膨張係数が25〜 In this case, the use of Cu as the conductive leads 12, as the material of the film 11, made of the aforementioned Toray Industries, Inc. "Kapton V, KAPTON H" (trade name) C., the heat of the "Kapton V" expansion coefficient of 25
26「カプトンH」のそれが20であるのに対し、Cu 26 of that of the "Kapton H" is 20 against, Cu
のそれは16.5程度である。 It is it is about 16.5. 従って、熱が電子回路素子搭載用基板10に加わると、図3に示した第1の実施例の半導体装置1は、同図において、バイメタル効果により下方に屈曲しようとする力が働くので、この性質を利用して、前述のようにICチップ2をフィルム11の面11b側に搭載し、図12Aに示したように、電気回路配線基板30に対して導電性リード12が形成されたフィルム11の面11a側を接合するようにすると、電気回路配線基板30に対する半導体装置1の密着性が一層良好になる。 Therefore, when heat is applied to the electronic circuit device mounting board 10, the semiconductor device 1 of the first embodiment shown in FIG. 3, reference numeral a force to be bent downward by the bimetal effect acts, this by utilizing the property, an IC chip 2 on the surface 11b side of the film 11 as described above, as shown in FIG. 12A, the film 11 where the conductive leads 12 with respect to the electrical circuit wiring board 30 are formed When so as to bond the surface 11a side, the adhesion of the semiconductor device 1 is better for an electric circuit wiring board 30. リフロー炉により電気回路配線基板30 Electrical circuit wiring board 30 by reflow oven
にマウントする場合に効果的である。 It is effective when you want to mount to. 同様の理由から、 For the same reason,
フィルム11の熱膨張係数が導電性リード12等の材料のそれよりも小なる場合、即ち、フィルム11の素材として、これもポリイミド系の合成樹脂フィルムであるが、「ユーピレックス・S」(宇部興産株式会社製の商品名)を使用し、導電性リード12等にCuを用いると、「ユーピレックス・S」の熱膨張係数が11であるのに対して、Cuのそれは前述の16.5であるので、 If the thermal expansion coefficient of the film 11 is smaller than that of the material such as conductive leads 12, i.e., as a material of the film 11, but also a synthetic resin film of polyimide, "Upilex · S" (Ube Industries use the product name) Co., Ltd., the use of Cu in the conductive leads 12 and the like, the thermal expansion coefficient of the "Upilex · S" whereas a 11, and that of Cu is 16.5 described above because,
熱が電子回路素子搭載用基板10に加わると、図15に示した第2の実施例の半導体装置1Aは、同図において、下方に屈曲しようとする力が働くので、この性質を利用して、前述のようにICチップ2をフィルム11の面11a側に搭載し、図12Bに示したように、電気回路配線基板30に対して導電性リード12が形成されていないフィルム11の面11b側を接合するようにすると、電気回路配線基板30に対する半導体装置1Aの密着性が一層良好になる。 When heat is applied to the electronic circuit device mounting board 10, the semiconductor device 1A of the second embodiment shown in FIG. 15, in the figure, since a force to be bent downward, by utilizing this property , an IC chip 2 on the surface 11a side of the film 11 as described above, as shown in FIG. 12B, the surface 11b side of the electric circuit wiring board 30 film 11 conductive leads 12 are not formed against If so joining, adhesion of the semiconductor device 1A is better to electrical circuit wiring board 30.

【0020】これまでの第1及び第2の実施例の半導体装置1及び1Aでは、ガードリング4と蓋6とを用いてICチップ2を密閉する構造について説明したが、特に蓋6を付ける必要がない場合もあり、また図17に示したように、ICチップ2及び金ワイヤ3を覆うように樹脂5をポティングするだけでもよく、薄型化、低コスト化に適する。 [0020] So far the first and second embodiment of the semiconductor device 1 and 1A of the have been described structure for sealing the IC chip 2 by using the guard ring 4 and the lid 6, particularly necessary to put a lid 6 It may not have, and as shown in FIG. 17, may just be potting resin 5 so as to cover the IC chip 2 and the gold wires 3, thin, suitable for cost reduction.

【0021】以上の説明では、電子部品として半導体装置を例に挙げて説明したが、半導体装置のみならず、抵抗器やコンデンサー等を各導電性リードに接続することによりテーピング部品とすることができる。 [0021] In the above description, it is described as an example of a semiconductor device as an electronic component, not only a semiconductor device, a resistor or a capacitor or the like may be taped components by connecting to each conductive lead . また、前記の実施例に挙げた半導体装置は全てQFP型半導体装置で示したが、QFP型半導体装置のみならず、SOP型半導体装置等にも応用することができる。 Further, the semiconductor device mentioned in the Examples is shown in all QFP type semiconductor device, not QFP type semiconductor device alone can also be applied to the SOP type semiconductor device and the like. 更にまた、半導体装置を内部導電性電極に接続する場合に金ワイヤをボンディングして接続する実施例を示したが、バンプによる技術を応用することにより接続することもできる。 Furthermore, although the embodiments of connecting by bonding gold wires to connect a semiconductor device in the interior conductive electrodes may also be connected by applying the technique using bumps.

【0022】 [0022]

【発明の効果】以上の説明から明らかなように、この発明によれば、内部導電性電極、外部導電性電極、或いはまたダイパッドの一部が耐熱性樹脂フィルムを貫通して設けられているので、特にダイパッドの貫通電極により、そこに搭載された発熱電子回路素子の熱放散を可能にし、そのフィルムとその一面に形成された導電性リード等の熱膨張係数の関係による圧着バネ作用により、電子回路素子搭載用基板のいずれかの面に電子回路素子を搭載して、電気回路配線基板により密着させてマウントすることができ、また、フィルムの表面に接着剤を介さず、直接裏地導電層を被着したので、超音波によるマウント装置でも電気回路配線基板にマウントすることができ、更にまた、外部導電性電極がフィルムで接続された状態のままであるの As it is apparent from the foregoing description, according to the present invention, the inner conductive electrode, outer conductive electrode, or also because some of the die pad is provided through the heat-resistant resin film , in particular by the through electrodes of the die pad, there to allow heat dissipation of installed heat generating electronic circuit element, by crimping the spring action of the relationship of the film and the thermal expansion coefficient of the conductive leads or the like formed on one surface thereof, an electronic and mounting the electronic circuit elements on either side of the circuit device mounting board, are contacted by an electric circuit wiring board can be mounted, also without using the adhesive agent to the surface of the film, direct backing conductive layer Having deposited, in mounting apparatus according to ultrasound can be mounted to the electrical circuit wiring board, furthermore, it is the remains of a state where the external conductive electrode are connected by a film 、それらの各外部導電性電極が変形することがなく、それらの間隔が一定間隔に保たれるので、高精度で電気回路配線基板にマウントすることができ、従って、既存の技術による自動実装装置、リフロー装置等を使用することができる。 , Without their respective outer conductive electrode deforms, so their spacing can be kept constant intervals, can be mounted to the electrical circuit wiring board with high accuracy, therefore, the automatic mounting apparatus according to the existing technology , it can be used reflow apparatus and the like. そして更にまた、前述のように外部導電性電極がフィルムにより一定間隔で保持されているので、実装前後の電子部品、特に半導体装置の測定検査、出荷検査が能率よく行うことができる等、数々の優れた特長がある。 Then Furthermore, because it is held at regular intervals by an external conductive electrode film as described above, before and after implementation measurement and inspection of the electronic components, especially semiconductor devices, etc. can be performed with good shipment inspection efficiency, a number of there is an excellent feature.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明の電子回路素子搭載用基板に半導体素子を搭載した、第1の実施例である半導体装置の上面図である。 [1] equipped with a semiconductor element on the electronic circuit device mounting board of the present invention, it is a top view of a semiconductor device in the first embodiment.

【図2】図1に示した半導体装置の下面図である。 2 is a bottom view of the semiconductor device shown in FIG.

【図3】図1のX−X線上における断面図である。 3 is a cross-sectional view along X-X line of FIG.

【図4】この発明の第1の実施例である電子回路素子搭載用基板及び半導体装置の製造方法の第1の工程を説明するための斜視図である。 4 is a perspective view for explaining a first step of the manufacturing method of the first embodiment in which the electronic circuit device mounting board and the semiconductor device of the present invention.

【図5】この発明は第1の実施例である電子回路素子搭載用基板及び半導体装置の製造方法の第2の工程を説明するための斜視図である。 [5] The present invention is a perspective view for explaining the second step of the method for producing an electronic circuit device mounting board and the semiconductor device as the first embodiment.

【図6】この発明の第1の実施例である電子回路素子搭載用基板及び半導体装置の製造方法の第3の工程を説明するための斜視図である。 6 is a perspective view for explaining a third step of the manufacturing method of the first embodiment in which the electronic circuit device mounting board and the semiconductor device of the present invention.

【図7】この発明の第1の実施例である電子回路素子搭載用基板及び半導体装置の製造方法の第4の工程を説明するための斜視図である。 7 is a perspective view for explaining a fourth step of the manufacturing method of the first embodiment in which the electronic circuit device mounting board and the semiconductor device of the present invention.

【図8】この発明の第1の実施例である電子回路素子搭載用基板及び半導体装置の製造方法の第5の工程を説明するための斜視図である。 8 is a perspective view for explaining the fifth step of the manufacturing method of the first electronic circuit element mounting substrate and a semiconductor device which is an embodiment of the present invention.

【図9】この発明の第1の実施例である電子回路素子搭載用基板及び半導体装置の製造方法の第6の工程を説明するための斜視図である。 9 is a perspective view for explaining a sixth step of the manufacturing method of the first embodiment in which the electronic circuit device mounting board and the semiconductor device of the present invention.

【図10】この発明の第1の実施例である電子回路素子搭載用基板及び半導体装置の製造方法の第7の工程を説明するための斜視図である。 10 is a perspective view for explaining a seventh step of the manufacturing method of the first embodiment in which the electronic circuit device mounting board and the semiconductor device of the present invention.

【図11】この発明の第1の実施例である電子回路素子搭載用基板及び半導体装置の製造方法の第8の工程を説明するための斜視図である。 11 is a perspective view for explaining an eighth step of the manufacturing method of the first embodiment in which the electronic circuit device mounting board and the semiconductor device of the present invention.

【図12】この発明の電子回路素子搭載用基板及び半導体装置を電気回路配線基板にマウントした状態を示す断面図で、同図Aは第1のの実施例を、同図Bは第2の実施例をそれぞれ示している。 [12] a sectional view showing a state in which mounting to the electrical circuit wiring board electronic circuit device mounting board and the semiconductor device of the present invention, FIG. A is the first of example, FIG. B is the second It shows an embodiment, respectively.

【図13】この発明の電子回路素子搭載用基板に半導体素子を搭載した、第2の実施例である半導体装置の上面図である。 [13] mounting the semiconductor element on the electronic circuit device mounting board of the present invention, it is a top view of a semiconductor device in the second embodiment.

【図14】図13に示した半導体装置の下面図である。 14 is a bottom view of the semiconductor device shown in FIG. 13.

【図15】図13のX−X線上における断面図である。 It is a cross-sectional view along X-X line of FIG. 15 FIG.

【図16】この発明はの半導体装置を電気回路配線基板にマウントする場合の説明に供する分解斜視図である。 16 is an exploded perspective view for explaining a case where the present invention is to mount the semiconductor device to the electrical circuit wiring board.

【図17】この発明はの半導体装置を樹脂で封止する場合の他の実施例を示す断面図である。 17 is a sectional view showing another embodiment in which for sealing the semiconductor device of the present invention is a resin.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 半導体装置 2 ICチップ 3 金ワイヤ 4 ガードリング 5 樹脂 6 蓋 10 電子回路素子搭載用基板 11 耐熱性樹脂フィルム(フィルム) 12 導電性リード 13 内部導電性電極 14 外部導電性電極 15 ダイパッド 16 貫通電極 17 送り孔 18A 抜き窓 18B 抜き窓 19 抜き窓 20 下地薄膜層 21 マスク 22 マスク 30 電気回路配線基板 31 アウターリード配線ランド 32 半田 1 semiconductor device 2 IC chip 3 gold wires 4 guard ring 5 resin 6 lid 10 electronic circuit device mounting substrate 11 heat-resistant resin film (film) 12 conductive leads 13 inside the conductive electrode 14 outside the conductive electrode 15 the die pad 16 through the electrode 17 perforations 18A vent window 18B vent window 19 vent window 20 underlying thin layer 21 mask 22 mask 30 electric circuit wiring board 31 outer lead wiring land 32 solder

Claims (7)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】耐熱性樹脂フィルムの一方の面に電子回路素子を接続する複数の内部導電性電極を、該耐熱性樹脂フィルムの他方の面に電気回路配線基板に接続する複数の外部導電性電極を、前記耐熱性樹脂フィルムの厚さ方向に貫通して設け、該内部導電性電極と該外部導電性電極とを前記耐熱性樹脂フィルムの一方の面で、又は他方の面で導電性リードで接続したことを特徴とする電子回路素子搭載用基板。 1. A multiple internal conductive electrodes for connecting the electronic circuit elements on one surface of the heat-resistant resin film, a plurality of external conductive connection to an electrical circuit wiring board on the other surface of the heat-resistant resin film the electrodes, the formed through the thickness direction of the heat-resistant resin film, and a internal conductive electrode and the external conductive electrode in one surface of the heat-resistant resin film, or the conductive leads on the other side electronic circuit device mounting board, characterized in that connected in.
  2. 【請求項2】耐熱性樹脂フィルムの一方の面に中央部に電子回路素子を搭載する中央電極を、該中央電極を挟んで該電子回路素子を接続する複数の内部導電性電極を、 2. A method center electrode mounting electronic circuit elements in the central portion on one surface of the heat-resistant resin film, a plurality of internal conductive electrodes for connecting electronic circuit elements across the central electrode,
    該耐熱性樹脂フィルムの他方の面に電気回路配線基板に接続する複数の外部導電性電極を、それぞれ前記耐熱性樹脂フィルムの厚さ方向に貫通して設け、該内部導電性電極と該外部導電性電極とを前記耐熱性樹脂フィルムの一方の面で、又は他方の面で導電性リードで接続したことを特徴とする電子回路素子搭載用基板。 A plurality of external conducting electrode connected to the other surface of the heat-resistant resin film to the electrical circuit wiring board, respectively provided penetrating in the thickness direction of the heat-resistant resin film, the internal conductive electrode and the external conductive and sexual electrodes on one surface of the heat-resistant resin film, or an electronic circuit device mounting board, characterized in that connected with the conductive leads on the other side.
  3. 【請求項3】耐熱性樹脂フィルムの一方の面に電子回路素子を接続する複数の内部導電性電極を、該耐熱性樹脂フィルムの他方の面に電気回路配線基板に接続する複数の外部導電性電極を、前記耐熱性樹脂フィルムの厚さ方向に貫通して設け、該内部導電性電極と該外部導電性電極とを前記耐熱性樹脂フィルムの一方の面で、又は他方の面で導電性リードで接続し、前記複数の内部導電性電極間に電子回路素子を接続したことを特徴とする電子部品。 A plurality of internal conductive electrodes for connecting the electronic circuit elements on one surface of 3. A heat-resistant resin film, a plurality of external conductive connection to an electrical circuit wiring board on the other surface of the heat-resistant resin film the electrodes, the formed through the thickness direction of the heat-resistant resin film, and a internal conductive electrode and the external conductive electrode in one surface of the heat-resistant resin film, or the conductive leads on the other side in connection with an electronic component, characterized in that connecting the electronic circuit elements between said plurality of internal conductive electrodes.
  4. 【請求項4】耐熱性樹脂フィルムの一方の面の中央部に電子回路素子を搭載する中央電極を、該中央電極を挟んで該電子回路素子を接続する複数の内部導電性電極を、 The 4. A central electrode mounting electronic circuit elements in the central portion of one surface of the heat-resistant resin film, a plurality of internal conductive electrodes for connecting electronic circuit elements across the central electrode,
    該耐熱性樹脂フィルムの他方の面に電気回路配線基板に接続する複数の外部導電性電極を、それぞれ前記耐熱性樹脂フィルムの厚さ方向に貫通して設け、該内部導電性電極と該外部導電性電極とを前記耐熱性樹脂フィルムの一方の面で、又は他方の面で導電性リードで接続し、前記中央電極に半導体素子を搭載し、該半導体素子の各電極を前記複数の内部導電性電極にそれぞれ接続したことを特徴とする半導体装置。 A plurality of external conducting electrode connected to the other surface of the heat-resistant resin film to the electrical circuit wiring board, respectively provided penetrating in the thickness direction of the heat-resistant resin film, the internal conductive electrode and the external conductive and sexual electrodes on one surface of the heat-resistant resin film, or connected by conductive leads on the other side, a semiconductor element is mounted on the center electrode, said plurality of internal conductive the electrodes of the semiconductor element wherein a connected respectively to the electrodes.
  5. 【請求項5】請求項3に記載の電子部品又は請求項4に記載の半導体装置を一単位として所定間隔で複数単位連結してテーピングしたことを特徴とする電子部品。 5. An electronic part characterized by being taped with multiple unit connected at predetermined intervals a semiconductor device described as a unit to the electronic component or claim 4 according to claim 3.
  6. 【請求項6】前記導電性リードの熱膨張係数が前記耐熱性樹脂フィルムのそれよりも小なる場合は、前記電子回路素子又は半導体素子を前記導電性リードが存在しない電子回路素子搭載用基板側に搭載し、前記導電性リードの熱膨張係数が前記耐熱性樹脂フィルムのそれよりも大なる場合は、前記電子回路素子又は半導体素子を前記導電性リードが存在する電子回路素子搭載用基板側に搭載することを特徴とする請求項3に記載の電子部品又は請求項4に記載の半導体装置。 6. If the coefficient of thermal expansion of the conductive lead is smaller than that of the heat-resistant resin film, the electronic circuit element or an electronic circuit device mounting substrate on which a semiconductor element is the conductive leads absent mounted, if the thermal expansion coefficient of the conductive leads is larger than that of the heat-resistant resin film, the electronic circuit element or a semiconductor element on the electronic circuit device mounting substrate on which said conductive leads are present the semiconductor device according to the electronic component or claim 4 according to claim 3, characterized in that the mounting.
  7. 【請求項7】所定の厚さ及び幅を有する耐熱性樹脂フィルムの一方の面には導電性物質を薄膜形成技術で被着し、該耐熱性樹脂フィルムの他方の面には電子回路素子を接続する複数の内部導電性電極と電気回路配線基板に接続する複数の外部導電性電極とを、及び必要に応じて前記両電極間に電子回路素子を搭載する中央電極を形成するためのマスクを形成し、該マスクに覆われていない部分の前記耐熱性樹脂フィルムを破壊し、前記導電性物質からなる下地薄膜層の表面に、この下地薄膜層の厚さより厚く、前記内部導電性電極と前記外部導電性電極とを接続する導電性リードを形成するためのマスクを形成し、その後両マスクから露出している前記導電性物質からなる下地薄膜層に導電性物質を被着し、次に、前記両マスクを取り除き、 7. on one surface of the heat-resistant resin film having a predetermined thickness and width to deposit a conductive material in a thin film formation technique, the electronic circuit elements on the other surface of the heat-resistant resin film a mask for forming a central electrode for mounting electronic circuit elements between a plurality of a plurality of external conducting electrodes connected to the internal conductive electrodes and electric circuit wiring board, and the optionally both electrodes to be connected formed to destroy the heat-resistant resin film portion not covered with the mask, the surface of the base film layer made of the conductive material thicker than the thickness of the base film layer, wherein said inner conductive electrode forming a mask for forming a conductive lead which connects the outer conductive electrode, and then depositing a conductive material on the base film layer made of the conductive material exposed from both the mask, then, remove the two mask, 記導電性リード用マスクで覆われていた部分の前記下地薄膜層を取り除くことにより、前記複数の内部導電性電極、外部導電性電極及び導電性リードを分離することを特徴とする請求項1に記載の電子回路素子搭載用基板の製造方法。 By removing the underlying thin layer of covered have been part Kishirube conductive lead mask, the plurality of internal conductive electrodes, in claim 1, characterized in that the separation of outer conductive electrode and conductive lead electronic circuit device manufacturing method of packaging board according.
JP26076291A 1991-10-08 1991-10-08 Electronic component, a substrate and a manufacturing method thereof for an electronic circuit element mounted Expired - Fee Related JP3214507B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26076291A JP3214507B2 (en) 1991-10-08 1991-10-08 Electronic component, a substrate and a manufacturing method thereof for an electronic circuit element mounted

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26076291A JP3214507B2 (en) 1991-10-08 1991-10-08 Electronic component, a substrate and a manufacturing method thereof for an electronic circuit element mounted

Publications (2)

Publication Number Publication Date
JPH05102249A true JPH05102249A (en) 1993-04-23
JP3214507B2 JP3214507B2 (en) 2001-10-02

Family

ID=17352379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26076291A Expired - Fee Related JP3214507B2 (en) 1991-10-08 1991-10-08 Electronic component, a substrate and a manufacturing method thereof for an electronic circuit element mounted

Country Status (1)

Country Link
JP (1) JP3214507B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376906B1 (en) 1997-02-12 2002-04-23 Denso Corporation Mounting structure of semiconductor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376906B1 (en) 1997-02-12 2002-04-23 Denso Corporation Mounting structure of semiconductor element

Also Published As

Publication number Publication date
JP3214507B2 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
JP2679681B2 (en) The semiconductor device package and a manufacturing method thereof for a semiconductor device
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP2595909B2 (en) Semiconductor device
JP3038553B2 (en) The semiconductor package - di substrate and semiconductor package - di and methods for their preparation
US5200362A (en) Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US8230591B2 (en) Method for fabricating an electronic device substrate
KR100316375B1 (en) Semiconductor device and method of manufacturing the same
JP3691993B2 (en) Semiconductor device and manufacturing method thereof, and a carrier substrate and a manufacturing method thereof that
US5969424A (en) Semiconductor device with pad structure
US6194777B1 (en) Leadframes with selective palladium plating
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US4649415A (en) Semiconductor package with tape mounted die
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
US3781596A (en) Semiconductor chip carriers and strips thereof
US6344683B1 (en) Stacked semiconductor package with flexible tape
CN100397639C (en) Structure and method for forming multiple lead line frame semiconductor device
EP0683517A2 (en) Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
US4997517A (en) Multi-metal layer interconnect tape for tape automated bonding
US20010014491A1 (en) Lead frame and manufacturing method thereof
EP1020903A1 (en) A semiconductor device using a lead frame and its manufacturing method
JP3304705B2 (en) Manufacturing method of the chip carrier
KR960006763B1 (en) Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
US5161009A (en) Ic module having a folding junction structure
US5173844A (en) Integrated circuit device having a metal substrate
US5859471A (en) Semiconductor device having tab tape lead frame with reinforced outer leads

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees