JPH0481228B2 - - Google Patents

Info

Publication number
JPH0481228B2
JPH0481228B2 JP59230319A JP23031984A JPH0481228B2 JP H0481228 B2 JPH0481228 B2 JP H0481228B2 JP 59230319 A JP59230319 A JP 59230319A JP 23031984 A JP23031984 A JP 23031984A JP H0481228 B2 JPH0481228 B2 JP H0481228B2
Authority
JP
Japan
Prior art keywords
signal
level
circuit
video signal
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59230319A
Other languages
Japanese (ja)
Other versions
JPS61110278A (en
Inventor
Shigeaki Ishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP59230319A priority Critical patent/JPS61110278A/en
Publication of JPS61110278A publication Critical patent/JPS61110278A/en
Publication of JPH0481228B2 publication Critical patent/JPH0481228B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、カメラからの映像信号を二値化す
る二値化方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a binarization method for binarizing a video signal from a camera.

〔従来の技術〕[Conventional technology]

近時、ワークの外観検査等を行なう場合、人間
の視覚の代りにビデオカメラを使つてそのワーク
を撮像すると共に、その結果得られた映像信号を
デジタル的に処理することにより、カメラ視野内
に入つているワークのキズや汚れ等の大きさ,位
置,個数などを識別することが行なれている。
Recently, when performing visual inspections of workpieces, a video camera is used instead of human vision to image the workpiece, and the resulting video signal is digitally processed to enable visual inspection of the workpiece within the field of view of the camera. The size, location, number, etc. of scratches, dirt, etc. on the contained workpieces are identified.

このような視覚認識装置の一例を第4図乃至第
8図を参照しながら説明すると、先ずラインセン
サカメラ(以下単にカメラと略称する)1によつ
て図示しない照明で照したワーク2における破線
で示す撮像範囲(撮像視野)3を走査した場合、
その撮像範囲3内に影を作る例えばキズ4がある
と、カメラ1からは、例えば第5図に示すような
キズ4に対応する画素の映像レベル(信号レベ
ル)のみがその大きさ,形状に応じて急激に落ち
込んだ映像信号S1が出力される。
An example of such a visual recognition device will be explained with reference to FIGS. 4 to 8. First, a line sensor camera (hereinafter simply referred to as a camera) 1 detects a broken line on a workpiece 2 illuminated with illumination (not shown). When scanning the imaging range (imaging field of view) 3 shown,
For example, if there is a scratch 4 that creates a shadow within the imaging range 3, the camera 1 will only detect the image level (signal level) of the pixel corresponding to the scratch 4, as shown in Figure 5, depending on its size and shape. Accordingly, the video signal S1 , which has dropped sharply, is output.

そして、この映像信号S1を受ける視覚認識装置
5では、その二値化回路6が映像信号S1の映像レ
ベルを所定のスレシユホールドレベル(二値化レ
ベル)と比較して、映像レベルがスレシユホール
ドレベルより高ければ“1”で、逆に映像レベル
がスレシユホールドレベルより低ければ“0”の
ロジツク信号(二値化映像信号)に変換すると共
に、そのロジツク信号を反転したロジツク信号S2
を次段の認識ロジツク7で処理することによつ
て、キズ4の大きさや位置あるいはキズ4が複数
有つた場合にはその個数など認識し、その認識結
果を信号S3として外部に出力している。
In the visual recognition device 5 that receives this video signal S1 , the binarization circuit 6 compares the video level of the video signal S1 with a predetermined threshold level (binarization level), and determines the video level. If the video level is higher than the threshold level, it is "1", and conversely, if the video level is lower than the threshold level, it is "0". S 2
By processing this in the next stage recognition logic 7, the size and position of the scratch 4 or the number of scratches 4 if there are multiple scratches 4 are recognized, and the recognition result is outputted to the outside as a signal S3. There is.

ここで、二値化回路6の従来例としては、スレ
シユホールド固定式(固定二値化方式)とスレシ
ユホールド積分式(浮動二値化方式)とがある。
Here, conventional examples of the binarization circuit 6 include a fixed threshold type (fixed binarization type) and a threshold integral type (floating binarization type).

スレシユホールド固定式の場合は、第6図に示
すように、コネクタ8に接続されたカメラ1から
到来する映像信号S1は、終端抵抗R1を介してコ
ンパレータ9の非反転入力端子に入力される。
In the case of a fixed threshold type, as shown in Fig. 6, the video signal S1 arriving from the camera 1 connected to the connector 8 is input to the non-inverting input terminal of the comparator 9 via the terminating resistor R1. be done.

そして、このコンパレータ9の反転入力端子に
は、所要の固定スレシユホールドレベルSrcを印
加してあり、又その出力側はプルアツプ用の抵抗
R2を介して直流電源+5Vに接続してある。
A required fixed threshold level Src is applied to the inverting input terminal of this comparator 9, and the output side is connected to a pull-up resistor.
Connected to DC power supply +5V via R 2 .

したがつて、映像信号S1はスレシユホールドレ
ベルSrcと比較され、映像信号S1の映像レベルが
急激に落ち込む期間だけ“0”となるロジツク信
号に変換され、その変換されたロジツク信号がイ
ンバータ10によつて反転されて次段の認識ロジ
ツク7にロジツク信号S2として出力される。
Therefore, the video signal S1 is compared with the threshold level Src, and converted into a logic signal that becomes "0" only during the period when the video level of the video signal S1 sharply drops, and the converted logic signal is sent to the inverter. 10 and output to the next stage recognition logic 7 as a logic signal S2 .

この場合のスレシユホールドレベルSrcは、直
流電源Eの電圧を可変抵抗VR1によつて分圧して
形成したもので、映像信号S1の映像レベルに応じ
て調整して用いるが、その波形は第8図に示すよ
うに一定電圧であつて、固定スレシユホールド波
形となる。
The threshold level Src in this case is formed by dividing the voltage of the DC power supply E by a variable resistor VR 1 , and is used by adjusting it according to the video level of the video signal S 1 , but its waveform is As shown in FIG. 8, the voltage is constant and has a fixed threshold waveform.

一方、スレシユホールド積分式の場合は、第7
図に示すように、第6図のスレシユホールド固定
式と異なるのは、可変抵抗VR1によつて分圧する
直流電源Eの電圧を、映像信号S1を積分回路11
によつて積分して得られる電圧に代えただけであ
り、その他はすべて同じで勿論コンパレータ9の
動作も同一である。
On the other hand, in the case of the threshold integral formula, the seventh
As shown in the figure, the difference from the fixed threshold type shown in FIG .
All other aspects are the same, and of course the operation of the comparator 9 is also the same.

積分回路11は、例えば抵抗R3とコンデンサ
Cとからなる比較的時定数の小さい積分回路であ
り、この出力電圧を可変抵抗VR1で分圧(レベル
調整)してコンパレータ9のスレシユホールドレ
ベルSrmとして用いる。
The integrator circuit 11 is an integrator circuit with a relatively small time constant consisting of, for example, a resistor R 3 and a capacitor C. This output voltage is divided (level adjusted) by a variable resistor VR 1 to set the threshold level of the comparator 9. Used as Srm.

この場合のスレシユホールドレベルSrmの波形
は、第8図に示すように映像信号S1に追従して信
号レベルが変化するようになる。
In this case, the waveform of the threshold level Srm changes in signal level following the video signal S1 , as shown in FIG.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、このような従来の二値化回路に
あつては、コンパレータ9のスレシユホールドレ
ベルが、固定式又は積分式(浮動式)の何れかで
あつたため、次のような問題があつた。
However, in such a conventional binarization circuit, the threshold level of the comparator 9 is either a fixed type or an integral type (floating type), which causes the following problems.

すなわち、視野内の照度が一定でない場合や、
カメラ1の光学系であるレンズの周辺光量の低下
が激しい場合などには、第8図に示すように映像
信号S1にパラボラシエイデイングが生じるが、こ
のパラボラシエイデイングが生じると両方式とも
有効視野ES1,ES2がカメラ1の撮影範囲3より
狭くなる問題がある。
In other words, when the illuminance within the field of view is not constant,
If the peripheral light intensity of the lens, which is the optical system of camera 1, is drastically reduced, parabolic shedding occurs in the video signal S1 as shown in Figure 8, but when this parabolic shedding occurs, both methods are effective. There is a problem that the fields of view ES 1 and ES 2 are narrower than the shooting range 3 of the camera 1.

また、固定式の場合、視野内の照度が変化した
時に誤検出する恐れがある一方、積分方式の場
合、検出しようとするキズ4などが大きいと映像
信号S1が大きく変化してスレシユホールドレベル
Srmもそれに応じて大きく変化してしまうが、そ
のように大きく変化すると、キズ4の大きさを正
しく認識することができなくなるばかりか、総じ
て検出が不安定になる問題があつた。
In addition, in the case of a fixed type, there is a risk of false detection when the illuminance within the field of view changes, while in the case of an integral type, if the scratch 4 to be detected is large, the video signal S 1 changes significantly and the threshold level
Srm also changes greatly accordingly, but such a large change not only makes it impossible to correctly recognize the size of the flaw 4, but also causes the problem that detection becomes unstable in general.

この発明は、このような問題の解決を図ろうと
するものである。
This invention attempts to solve such problems.

〔問題点を解決するための手段〕[Means for solving problems]

そこで、この発明による映像信号の二値化方法
は、カメラから出力される映像信号を積分回路に
よつて積分し、その積分信号又は該積分信号に応
じた信号をサンプルホールド回路を介して逐次抽
出し、この逐次抽出している信号に基づく基準レ
ベルと前記映像信号の映像レベルをコンパレータ
によつて比較し、該映像レベルが前記基準レベル
以下となつた時にのみ、その直前に抽出した前記
信号を前記サンプルホールド回路で保持し、一
方、前記映像信号を遅延回路によつて前記積分回
路と前記サンプルホールド回路との遅延作用相当
時間分遅延させ、この遅延させた映像信号をコン
パレータにより前記抽出又は保持している信号の
信号レベルで二値化する。
Therefore, in the video signal binarization method according to the present invention, a video signal output from a camera is integrated by an integrating circuit, and the integrated signal or a signal corresponding to the integrated signal is sequentially extracted via a sample and hold circuit. Then, the reference level based on this sequentially extracted signal and the video level of the video signal are compared by a comparator, and only when the video level becomes below the reference level, the signal extracted immediately before is compared. The video signal is held by the sample and hold circuit, and the video signal is delayed by a delay circuit by a time equivalent to the delay effect of the integration circuit and the sample and hold circuit, and the delayed video signal is extracted or held by the comparator. Binarize the signal at the signal level.

〔作用〕[Effect]

このような方法によれば、安定した検出を行な
い得るスレシユホールド固定式の利点と、照度の
変化に強いスレシユホールド積分式の利点とを生
かしつつ、パラボラシエイデイングなどに起因す
る有効視野の狭小化を防げる。
According to this method, while taking advantage of the advantages of a fixed threshold type that can perform stable detection and the advantages of a threshold integral type that is resistant to changes in illuminance, it is possible to reduce the effective field of view caused by parabolic shading, etc. Prevents narrowing.

〔実施例〕〔Example〕

以下、添付図面の第1図乃至第3図を参照し
て、この発明の実施例を説明する。
Embodiments of the present invention will be described below with reference to FIGS. 1 to 3 of the accompanying drawings.

第1図は、この発明の一実施例を示す回路図で
あり、第6図及び第7図と対応する部分には同一
符号を付している。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and parts corresponding to those in FIGS. 6 and 7 are given the same reference numerals.

この実施例は、第4図に示す視覚認識装置5を
構成する二値化回路6として用いるものであつ
て、コネクタ8とコンパレータ9の非反転入力端
子との間に、遅延回路12を介挿すると共に、積
分回路11と可変抵抗VR1との間に、サンプルホ
ールド回路13と、コンパレータ14,OR回路
15及び可変抵抗VR2からなる周辺回路とを介挿
した他は、第7図に示す従来のスレシユホールド
積分式と同じである。
This embodiment is used as a binarization circuit 6 that constitutes a visual recognition device 5 shown in FIG. 4, and a delay circuit 12 is inserted between a connector 8 and a non-inverting input terminal of a comparator 9. At the same time, a sample hold circuit 13 and a peripheral circuit consisting of a comparator 14, an OR circuit 15, and a variable resistor VR 2 are inserted between the integrating circuit 11 and the variable resistor VR 1 , as shown in FIG. This is the same as the conventional threshold integral formula.

カメラ1からコネクタ8及び終端抵抗R1を介
して入力された映像信号S1は、遅延回路12によ
つて所定時間τだけ遅延されて遅延映像信号
S1′となつて、コンパレータ9の非反転入力端子
に加えられる。
The video signal S 1 inputted from the camera 1 via the connector 8 and the terminating resistor R 1 is delayed by a predetermined time τ by the delay circuit 12 to produce a delayed video signal.
S 1 ' and is applied to the non-inverting input terminal of the comparator 9.

遅延回路12は、例えば図示のような遅延線あ
るいは超音波遅延素子,CCD,表面弾性波素子
などで構成し、その遅延時間τは積分回路11に
よるスレシユホールドレベルの映像信号S1に対す
る遅れを補正するように定める。
The delay circuit 12 is composed of, for example, a delay line as shown in the figure, an ultrasonic delay element, a CCD, a surface acoustic wave element, etc., and its delay time τ is the delay with respect to the threshold level video signal S 1 caused by the integration circuit 11. It is prescribed to be corrected.

一方映像信号S1は、抵抗R3とコンデンサCと
からなる小時定数の積分回路11によつて積分さ
れて、その積分信号がサンプルホールド回路13
に入力される。
On the other hand, the video signal S1 is integrated by an integrating circuit 11 with a small time constant consisting of a resistor R3 and a capacitor C, and the integrated signal is sent to a sample hold circuit 13.
is input.

さらに、映像信号S1はコンパレータ14の非反
転入力端子にも入力され、このコンパレータ14
の反転入力端子には、サンプルホールド回路13
の出力信号S4を可変抵抗VR2で分圧して形成した
基準レベルSrが入力される。
Furthermore, the video signal S1 is also input to the non-inverting input terminal of the comparator 14,
The sample and hold circuit 13 is connected to the inverting input terminal of
A reference level Sr formed by voltage-dividing the output signal S4 of is inputted by a variable resistor VR2 .

なお、可変抵抗VR2はスレシユホールドレベル
Srx調整用の可変抵抗VR1と並列に接続してあ
り、サンプルホールド回路13のホールドコント
ロール調整用である。
In addition, variable resistor VR 2 is the threshold level.
It is connected in parallel with the variable resistor VR 1 for adjusting Srx, and is used for adjusting the hold control of the sample and hold circuit 13.

サンプルホールド回路13は、S/H端子が
“1”の時にサンプル(抽出)状態になると共に、
S/H端子が“0”の時にホールド(保持)状態
となり、その切換はコンパレータ14の出力とカ
メラ1からのブランキング信号(水平同期信号)
BKLとによつて行われる。
The sample hold circuit 13 enters the sample (extraction) state when the S/H terminal is “1”, and
When the S/H terminal is “0”, it is in a hold (holding) state, and the switching is done by the output of the comparator 14 and the blanking signal (horizontal synchronization signal) from the camera 1.
It is carried out by BKL.

先ず、映像信号S1の信号レベルが、サンプルホ
ールド回路13の出力信号S4を可変抵抗VR2で分
圧して形成した基準レベルSr以下(S1≦Sr)と
なつた時に、コンパレータ14の出力が“1”か
ら“0”に立ち下るが、この出力がOR回路15
を介してサンプルホールド回路13のS/H端子
に入力されることによつて、その動作状態がサン
プル状態からホールド状態に切り換わる。
First, when the signal level of the video signal S 1 becomes lower than the reference level Sr (S 1 ≦Sr) formed by dividing the output signal S 4 of the sample and hold circuit 13 by the variable resistor VR 2 , the output of the comparator 14 falls from “1” to “0”, and this output is sent to the OR circuit 15.
By inputting the signal to the S/H terminal of the sample-and-hold circuit 13 via the signal, its operating state is switched from the sample state to the hold state.

すなわち、サンプルホールド回路13は、映像
信号S1の映像レベルが急激に下がつてS1≦Srと
なつた時にのみ、ホールド状態となつて、その直
前にサンプリング(抽出)した積分信号をホール
ド(保持)すると共に、そのホールド信号を出力
信号S4として出力し、それ以外のS1>Srの時は
映像信号S1に応じて変化する積分信号をそのまま
出力信号S4として出力する。
In other words, the sample and hold circuit 13 enters the hold state only when the video level of the video signal S 1 suddenly decreases and S 1 ≦Sr, and holds the integral signal sampled (extracted) just before that. At the same time, the hold signal is output as the output signal S 4 , and when S 1 >Sr other than that, the integral signal that changes according to the video signal S 1 is output as is as the output signal S 4 .

また、カメラ1から第2図に示すようなブラン
キング信号BLKが出力されて、この信号BLKが
OR回路15に介してサンプルホールド回路13
のS/H端子に入力される毎に、サンプルホール
ド回路13はサンプル(抽出)状態になり、これ
によつて一走査終了直前でS1≦Srとなつて積分
信号が保持されたままで一走査が終了しても、次
の走査開始時には略0V付近からサンプリングを
開始できる。
Also, a blanking signal BLK as shown in Fig. 2 is output from camera 1, and this signal BLK is
Sample and hold circuit 13 via OR circuit 15
Each time an input signal is input to the S/H terminal of the sample/hold circuit 13, the sample/hold circuit 13 enters a sampling (extraction) state, and as a result, S 1 ≦Sr just before the end of one scan, and one scan is completed while the integral signal is held. Even if the voltage is completed, sampling can be started from approximately 0V when the next scan starts.

したがつて、このように作用するサンプルホー
ルド回路13の出力信号S4は、映像信号S1に追従
する積分信号の性質を備えつつ、大きなキズなど
に起因する映像信号S1の大きな変動に対しては影
響されなくなり、この出力信号S4を可変抵抗VR1
によつて分圧して形成したスレシユホールドレベ
ルSrxを用いて、コンパレータ9にて遅延映像信
号S1′を二値化すれば、照度の変化に強いスレシ
ユホールド積分式の利点を生かしつつ、安定した
検出を行ない得るスレシユホールド固定式の利点
を生かした二値化処理を行なうことができる。
Therefore, the output signal S4 of the sample and hold circuit 13, which operates in this way, has the property of an integral signal that follows the video signal S1 , but is resistant to large fluctuations in the video signal S1 caused by large scratches, etc. This output signal S 4 is connected to the variable resistor VR 1
If the delayed video signal S 1 ' is binarized by the comparator 9 using the threshold level Srx formed by dividing the voltage by It is possible to perform binarization processing that takes advantage of the fixed threshold type that allows stable detection.

また、映像信号S1を所定時間τだけ遅延して得
た遅延映像信号S1′を利用する効果は、次の如く
である。
Further, the effects of using the delayed video signal S 1 ' obtained by delaying the video signal S 1 by a predetermined time τ are as follows.

すなわち、スレシユホールドレベルSrxの波形
からは、例えば第3図に示すように、映像信号S1
の波形に見られる大きなレベル低下や小さなレベ
ル変動が除去されて好ましいが、積分回路11に
よる遅延作用によつて走査終了前のスレシユホー
ルドレベルSrxが映像信号S1の映像レベルに対し
てS1<Srxとなつてしまつているため、そのまま
では有効視野が狭くなる。
That is, from the waveform of the threshold level Srx, for example, as shown in FIG.
It is preferable to remove large level drops and small level fluctuations seen in the waveform of S1, but due to the delay effect of the integrating circuit 11, the threshold level Srx before the end of scanning is S1 with respect to the video level of the video signal S1 . <Srx, so if left as is, the effective field of view will become narrower.

ところが、映像信号S1を所定時間τだけ遅延し
て得られる遅延映像信号S1′を用いれば、それが
スレシユホールドレベルSrxを越える可能性があ
るのは、図示のように映像信号S1にパラボラシエ
イデイングが生じていたとしても開始時の僅かな
時間だけであり、有効視野ES3は略カメラ1の撮
像範囲(走査範囲)と殆んど変わらない。
However, if the delayed video signal S 1 ' obtained by delaying the video signal S 1 by a predetermined time τ is used, there is a possibility that the delayed video signal S 1 ' exceeds the threshold level Srx as shown in the figure. Even if parabolic shading occurs, it only occurs for a short time at the start, and the effective field of view ES 3 is almost the same as the imaging range (scanning range) of the camera 1.

なお、上記実施例において、積分信号を可変抵
抗で所要値に分圧して得た積分信号に応じた信号
をサンプルホールド回路13に入力しても良く、
そのようにした場合は可変抵抗VR2を省略して信
号S4を直接コンパレータ14の反転入力端子に入
力すれば良い。但し、そのようにした場合、可変
抵抗VR1によるレベル調整を変更する必要がある
ことは勿論であるが、場合によつて可変抵抗VR1
を省略して、出力信号S4をそのままSrxとして使
うことができる。
In the above embodiment, a signal corresponding to the integral signal obtained by dividing the integral signal into a required value by a variable resistor may be input to the sample and hold circuit 13.
In such a case, the variable resistor VR 2 may be omitted and the signal S 4 may be input directly to the inverting input terminal of the comparator 14. However, if you do this, it is of course necessary to change the level adjustment using variable resistor VR 1 , but depending on the situation, variable resistor VR 1
can be omitted and the output signal S4 can be used as it is as Srx.

また、上記実施例では、ラインセンサカメラ1
からの映像信号S1を二値化する場合に就て述べた
が、エリアセンサカメラの映像信号の二値化にも
適用できることは勿論である。
In addition, in the above embodiment, the line sensor camera 1
Although the present invention has been described with reference to the case of binarizing the video signal S1 from the camera, it goes without saying that the present invention can also be applied to binarizing the video signal of an area sensor camera.

さらにまた、上記実施例では、コンパレータ1
4によつて映像信号S1と基準レベルSrとを比較
するようにした例に就て述べたが、遅延映像信号
S1′と基準レベルSrとを比較して、その比較結果
によつてサンプルホールド回路13のS/Hの切
換を行なうようにしても良い。
Furthermore, in the above embodiment, the comparator 1
4 described the example in which the video signal S1 and the reference level Sr are compared, but the delayed video signal
S 1 ' and the reference level Sr may be compared and the S/H of the sample hold circuit 13 may be switched based on the comparison result.

〔発明の効果〕〔Effect of the invention〕

以上説明してきたように、この発明によれば、
カメラから出力される映像信号を積分回路によつ
て積分し、その積分信号又は該積分信号に応じた
信号をサンプルホールド回路を介して逐次抽出
し、この逐次抽出している信号に基づく基準レベ
ルと前記映像信号の映像レベルとをコンパレータ
によつて比較し、該映像レベルが前記基準レベル
以下となつた時にのみ、その直前に抽出した前記
信号を前記サンプルホールド回路で保持し、一
方、前記映像信号を遅延回路によつて前記積分回
路と前記サンプルホールド回路との遅延作用相当
時間分遅延させ、この遅延させた映像信号をコン
パレータにより前記抽出又は保持している信号の
信号レベルで二値化するので、以下のような効果
がある。
As explained above, according to this invention,
The video signal output from the camera is integrated by an integrating circuit, the integrated signal or a signal corresponding to the integrated signal is sequentially extracted via a sample hold circuit, and a reference level based on this sequentially extracted signal is set. The video level of the video signal is compared with the video level by a comparator, and only when the video level becomes below the reference level, the signal extracted immediately before is held in the sample hold circuit, while the video signal is is delayed by a delay circuit by a time equivalent to the delay effect of the integration circuit and the sample and hold circuit, and this delayed video signal is binarized by a comparator at the signal level of the signal extracted or held. , has the following effects.

(1) 視野内の照度,光量が一定でないエリアでキ
ズなどを検出する場合でも有効視野が狭くなら
なくて済む。
(1) The effective field of view does not need to be narrowed even when detecting scratches in areas where the illuminance or amount of light within the field of view is not constant.

(2) 照度が変化しても誤動作しない。(2) No malfunctions even if the illuminance changes.

(3) キズなどが大きい場合にも、それに影響され
ずに安定した二値化が行なえる。
(3) Stable binarization can be performed without being affected by large scratches.

(4) 常に正確な閾値を得ることができる。(4) Accurate threshold values can always be obtained.

そのため、この方法を適用した二値化回路を備
えた視覚認識装置を用いれば、ワークにおけるキ
ズや汚れなどの大きさ,位置,個数を常に正確に
認識することが可能になる。
Therefore, by using a visual recognition device equipped with a binarization circuit to which this method is applied, it is possible to always accurately recognize the size, position, and number of scratches, dirt, etc. on a workpiece.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の一実施例を示す回路図、
第2図は、ブランキング信号を示す波形図、第3
図は、第1図の効果説明に供する各部の信号波形
図、第4図は、視覚認識装置の構成例を示すブロ
ツク図、第5図は、第4図の映像信号S1の一例を
示す波形図、第6図はスレシユホールド固定式の
二値化回路の従来例を示す回路図、第7図は、ス
レシユホールド積分式の二値化回路の従来例を示
す回路図、第8図は、従来の問題点の説明に供す
る波形図である。 1…ラインセンサカメラ、2…ワーク、3…撮
影範囲、4…キズ、5…視覚認識装置、6…二値
化回路、9,14…コンパレータ、11…積分回
路、12…遅延回路、13…サンプルホールド回
路。
FIG. 1 is a circuit diagram showing an embodiment of the present invention;
Figure 2 is a waveform diagram showing the blanking signal, Figure 3 is a waveform diagram showing the blanking signal.
The figure is a signal waveform diagram of each part to explain the effect of Figure 1. Figure 4 is a block diagram showing an example of the configuration of a visual recognition device. Figure 5 shows an example of the video signal S1 in Figure 4. 6 is a circuit diagram showing a conventional example of a fixed threshold type binarization circuit, FIG. 7 is a circuit diagram showing a conventional example of a threshold integral type binarization circuit, and FIG. 8 is a waveform diagram. The figure is a waveform diagram for explaining the conventional problems. DESCRIPTION OF SYMBOLS 1... Line sensor camera, 2... Work, 3... Shooting range, 4... Scratch, 5... Visual recognition device, 6... Binarization circuit, 9, 14... Comparator, 11... Integrating circuit, 12... Delay circuit, 13... Sample and hold circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 カメラから出力される映像信号を積分回路に
よつて積分し、その積分信号又は該積分信号に応
じた信号をサンプルホールド回路を介して逐次抽
出し、この逐次抽出している信号に基づく基準レ
ベルと前記映像信号の映像レベルとをコンパレー
タによつて比較し、該映像レベルが前記基準レベ
ル以下となつた時にのみ、その直前に抽出した前
記信号を前記サンプルホールド回路で保持し、一
方、前記映像信号を遅延回路によつて前記積分回
路と前記サンプルホールド回路との遅延作用相当
時間分遅延させ、この遅延させた映像信号をコン
パレータにより前記抽出又は保持している信号の
信号レベルで二値化することを特徴とする映像信
号の二値化方法。
1 The video signal output from the camera is integrated by an integrating circuit, and the integrated signal or a signal corresponding to the integrated signal is sequentially extracted via a sample hold circuit, and the reference level is based on the sequentially extracted signal. and the video level of the video signal are compared by a comparator, and only when the video level becomes below the reference level, the signal extracted immediately before is held in the sample hold circuit; The signal is delayed by a delay circuit by a time equivalent to the delay effect of the integration circuit and the sample and hold circuit, and the delayed video signal is binarized by the signal level of the extracted or held signal by a comparator. A method for binarizing a video signal, characterized in that:
JP59230319A 1984-11-02 1984-11-02 Binary coding method of video signal Granted JPS61110278A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59230319A JPS61110278A (en) 1984-11-02 1984-11-02 Binary coding method of video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59230319A JPS61110278A (en) 1984-11-02 1984-11-02 Binary coding method of video signal

Publications (2)

Publication Number Publication Date
JPS61110278A JPS61110278A (en) 1986-05-28
JPH0481228B2 true JPH0481228B2 (en) 1992-12-22

Family

ID=16905965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59230319A Granted JPS61110278A (en) 1984-11-02 1984-11-02 Binary coding method of video signal

Country Status (1)

Country Link
JP (1) JPS61110278A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162085A (en) * 1981-03-31 1982-10-05 Fujitsu Ltd Binary coding system of signal
JPS59147570A (en) * 1983-02-14 1984-08-23 Hitachi Ltd Photoelectric converting information reading system

Also Published As

Publication number Publication date
JPS61110278A (en) 1986-05-28

Similar Documents

Publication Publication Date Title
US5247169A (en) Method of and an apparatus for picking up an image of the surface of an object to be inspected
JPH0481228B2 (en)
US7825959B2 (en) System and method for flicker DC offset detection and correction
US4325082A (en) Digital measurement system for automatically focusing a television camera
US5321526A (en) White level detection circuit for an optical image reader
JPS6093878A (en) Picture reader
JPH05164703A (en) Inspecting method for surface of workpiece
EP0769868A3 (en) Image processing system
KR101072095B1 (en) Smear appearance correction apparatus and method for ccd camera
JPH0560514A (en) Image processing device for traveling workpiece
JPH051507B2 (en)
JPS58129888A (en) Position detector
JPS5810962A (en) Binary coding circuit
JPH0830727A (en) Binarizing method for character image
JPH08334683A (en) Automatic in-focus device
JPS60200375A (en) Template matching system
JPH0443816Y2 (en)
JPH06105972B2 (en) Object video signal processor
JPS62212885A (en) Binary coded image input device
JPH11166905A (en) Device and method for inspecting surface and computer-readable storage medium
JP2000161660A (en) Flame detector
JPS6376568A (en) Image reader
JPH0619335B2 (en) Object recognition device
JPH0467907B2 (en)
JPS62251886A (en) Stroboscope pattern recognizing device