JPH0449869A - Power conversion device - Google Patents
Power conversion deviceInfo
- Publication number
- JPH0449869A JPH0449869A JP2158707A JP15870790A JPH0449869A JP H0449869 A JPH0449869 A JP H0449869A JP 2158707 A JP2158707 A JP 2158707A JP 15870790 A JP15870790 A JP 15870790A JP H0449869 A JPH0449869 A JP H0449869A
- Authority
- JP
- Japan
- Prior art keywords
- commutation
- signal
- current
- main circuit
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 230000002159 abnormal effect Effects 0.000 abstract description 9
- 238000001514 detection method Methods 0.000 abstract description 4
- 230000001052 transient effect Effects 0.000 abstract description 2
- 206010044565 Tremor Diseases 0.000 abstract 2
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000006698 induction Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000009528 severe injury Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
[発明の目的〕
(産業上の利用分野)
本発明は、複数のスイッチング可能なスイッチング素子
からなる半導体デバイスを複数個組合わせて接続して電
力変換器を構成し、前記デバイスのオン・オフ動作によ
り転流動作を行なう電力変換装置に係り、特に転流状態
の変化により発生する転流失敗によるデバイスの破損を
、防止する手段を設けた電力変換装置に関する。[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention is directed to a power converter configured by combining and connecting a plurality of semiconductor devices each including a plurality of switching elements capable of switching. The present invention relates to a power conversion device that performs a commutation operation by turning on and off the device, and particularly relates to a power conversion device provided with means for preventing damage to the device due to commutation failure caused by a change in commutation state.
(従来の技術)
従来、誘導電動機に電力を供給する電力変換装置として
は、第5図に示すものがある。第5図において、lは電
力変換器であり1、整流器11と、直流リアクトル12
と、電流形インバータ13と、転流回路14とからなっ
ている。2は交流電源、3は誘導電動機、4は変流器、
41は電流検出器、5は変圧器、51は電圧検出器、5
2は電圧制御器、42は電流制御器、43は位相制御器
、6は速度基準設定器、61は入力制限器、62は周波
数制御器、63は発振器、64は分周器である。(Prior Art) Conventionally, there is a power conversion device shown in FIG. 5 that supplies power to an induction motor. In FIG. 5, l is a power converter 1, a rectifier 11, and a DC reactor 12.
, a current source inverter 13 , and a commutation circuit 14 . 2 is an AC power supply, 3 is an induction motor, 4 is a current transformer,
41 is a current detector, 5 is a transformer, 51 is a voltage detector, 5
2 is a voltage controller, 42 is a current controller, 43 is a phase controller, 6 is a speed reference setter, 61 is an input limiter, 62 is a frequency controller, 63 is an oscillator, and 64 is a frequency divider.
この図に示す電流形インバータ13の基本動作について
は、例えば、「ニュードライブエレクトロニクス」 (
電気書院発行・上山置所 編)の第4章P103−P1
44に詳細に述べられているので、ここでは、説明を省
略する。Regarding the basic operation of the current source inverter 13 shown in this figure, see "New Drive Electronics" (
Chapter 4 P103-P1 of Denki Shoin (Published by Denkishoin, edited by Kamiyama Okisho)
44, so the explanation will be omitted here.
このような構成の電力変換装置において、サイリスタの
転流失敗やターンオフ失敗の保護は、回路上、特に考慮
されておらず、定常状態での机上検討を次式によっての
み実施していた。In a power conversion device having such a configuration, protection against commutation failure and turn-off failure of the thyristor is not particularly considered in the circuit, and a theoretical study in a steady state has been performed only using the following equation.
Te< 1/ [Tr>素子ターンオフ時間 ・・・(
1)Tc= (Ec+ 5 X VmX SINθ)/
Idc ・= (2)Tr−Ee+a−+
1/ Idc −(3)TC;許
容転流時間
Tr;ターンオフ時間
EC;転流電圧
Vm;電動機誘起電圧
θ ;転動機力率角
Idc ;直流電流
(発明が解決しようとする課題)
以上のような従来装置では、特に転流失敗、ターンオフ
失敗に対する保護機能を具備していなかったため、次の
ような問題が有った。Te<1/[Tr>Element turn-off time...(
1) Tc= (Ec+ 5 X VmX SINθ)/
Idc ・= (2) Tr−Ee+a−+
1/ Idc - (3) TC; allowable commutation time Tr; turn-off time EC; commutation voltage Vm; motor induced voltage θ; rolling motor power factor angle Idc; DC current (problem to be solved by the invention) As described above The conventional device had the following problems because it did not particularly have a protection function against commutation failure and turn-off failure.
1)(3)式のようにターンオフ時間は、前回の転流電
圧と今回の直流電流で決定されるため、前回値に対して
今回値の直流電流が異常に大きくなると所定のターンオ
フ時間を確保できなくなり、過渡的に転流条件を満足出
来なく転流失敗やターンオフ失敗につながる。1) As shown in equation (3), the turn-off time is determined by the previous commutation voltage and the current DC current, so if the current value of DC current is abnormally large compared to the previous value, the predetermined turn-off time must be secured. As a result, commutation conditions cannot be satisfied transiently, leading to commutation failure or turn-off failure.
2)電力変換装置の運転中に転流失敗等が発生すると、
半導体素子やその地主回路用品に大きな損傷を与える。2) If a commutation failure occurs during operation of the power converter,
It causes severe damage to semiconductor devices and their circuit components.
本発明は、半導体素子の転流状態を、その電気特性の1
要素から推定し、装置の運用状態に合った最適転流を可
能とし、装置の稼動率の向上を図り、予期せぬ異常事態
が発生しても、確実に転流が行われる様に制御する事が
出来る電力変換装置を提供することにある。The present invention allows the commutation state of a semiconductor element to be determined by one of its electrical characteristics.
Estimated from the elements, it enables optimal commutation according to the operating status of the equipment, improves the operation rate of the equipment, and controls so that commutation is performed reliably even when unexpected abnormal situations occur. The objective is to provide a power conversion device that can perform the following tasks.
[発明の構成]
(課題を解決するための手段)
本発明は、前記目的を達成するため、例えば第1図に示
すように、ゲート端子を有し、位相制御回路43からの
ゲート信号によりスイッチング可能なスイッチング素子
からなる半導体デバイス11.13を複数個組合わせて
接続して電力変換器1を構成し、前記デバイス11.1
3の何れか1つに前記ゲート信号が入力されると、既に
通電状態の前記デバイスを、前記ゲート信号が入力され
たデバイスが通電する際の電圧変化で、非通電状態にす
る転流動作を行なう電力変換装置に於て、前記電力変換
器1の主回路電流を検出する変流器4と電流検出器41
からなる第1の手段と、この第1の手段で検出した主回
路電流の変化率を検出する変化率検出器71からなる第
2の手段と、
前記電力変換器1の許容電流変化率を設定可能な変化率
設定器71からなる第3の手段と、この第3の手段の許
容電流変化率と前記第2の手段の出力信号を比較し、該
第2の手段の検出値が該第3の設定値を越えたとき信号
を出力する比較器73からなる第4の手段と、
前記各デバイス11.13の転流動作に必要な転流時間
を設定する転流時間設定器75からなる第5の手段と、
この第5の手段の出力信号および前記第4の手段からの
出力信号を入力し、前記主回路電流の変化率が前記第3
の手段の設定値を超えた場合通常の転流モードとは異な
った転流可能なデバイスにゲート信号を発生させる゛パ
ルス発生器74からなる第6の手段とを具備したもので
ある。[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, the present invention has a gate terminal, for example as shown in FIG. The power converter 1 is configured by connecting a plurality of semiconductor devices 11.13 consisting of possible switching elements, and the device 11.1
When the gate signal is input to any one of 3, a commutation operation is performed to turn the already energized device into a non-energized state by a voltage change when the device to which the gate signal is input is energized. A current transformer 4 and a current detector 41 that detect the main circuit current of the power converter 1 are used in the power converter.
a second means comprising a rate of change detector 71 for detecting the rate of change of the main circuit current detected by the first means; and setting an allowable current rate of change of the power converter 1. A third means consisting of a possible change rate setting device 71 compares the allowable current change rate of this third means with the output signal of the second means, and the detected value of the second means is determined by the third means. a fourth means comprising a comparator 73 that outputs a signal when the set value of 5, the output signal of this fifth means and the output signal from the fourth means are input, and the rate of change of the main circuit current is determined by the third means.
A sixth means comprising a pulse generator 74 generates a gate signal to a commutable device different from the normal commutation mode when the set value of the means is exceeded.
(作用)
本発明によれば、電力変換器1の主回路電流が急激に上
昇すると、その電流を変流器4と電流検出器41により
制御信号に変換し、この出力信号により変化率検出器7
2で主回路電流の急変を検出する。次に、この変化率検
出器72で検出した信号が異常値であるかを比較器73
で変化率設定器71の信号と比較し、異常値であった場
合、比較器73から異常検出信号をパルス発生器74で
出力する。この異常信号を受けて、パスル発生器74で
は、転流時間設定器75で設定された転流時間を経過し
ていれば、デバイス11.13に対して転流順序を指定
する転流モード信号e5と転流パルス信号e4を出力す
る。これにより、インバータ13に対して転流信号が出
力され、インバータ13を構成する半導体素子の内選択
された半導体素子が転流し、前記電力変換器1の前記転
流時点の主回路電流と今回転流時点の主回路電流変化量
を最小限に抑えることが出来る。(Function) According to the present invention, when the main circuit current of the power converter 1 rises rapidly, the current is converted into a control signal by the current transformer 4 and the current detector 41, and this output signal is used to detect the rate of change detector. 7
2 to detect a sudden change in the main circuit current. Next, a comparator 73 determines whether the signal detected by the change rate detector 72 is an abnormal value.
The pulse generator 74 outputs an abnormality detection signal from the comparator 73 if it is an abnormal value. In response to this abnormal signal, the pulse generator 74 outputs a commutation mode signal that specifies the commutation order to the devices 11 and 13 if the commutation time set by the commutation time setting device 75 has elapsed. outputs e5 and commutation pulse signal e4. As a result, a commutation signal is output to the inverter 13, a selected semiconductor element among the semiconductor elements constituting the inverter 13 is commutated, and the main circuit current of the power converter 1 at the time of commutation and the current rotation are changed. The amount of change in the main circuit current at the time of current flow can be minimized.
(実施例)
以下、本発明による電力変換装置の一実施例について説
明する。第1図はその全体構成を示す図であり、整流器
11と直流リアクトル12とインバータ回路13と転流
回路14からなる電力変換器1、交流電源2、誘導電動
機3、変流器4、前記電力変換器の主回路電流を検出す
る電流検出器41、変圧器5、電圧検出器51、電圧制
御器52、電流制御器42、位相制御器43、速度基準
設定器6、入力制限器61、周波数制御器62、発振器
63、分周器64を備えた構成は、第5図の従来の装置
と同一である。(Example) Hereinafter, an example of a power conversion device according to the present invention will be described. FIG. 1 is a diagram showing its overall configuration, including a power converter 1 consisting of a rectifier 11, a DC reactor 12, an inverter circuit 13, and a commutation circuit 14, an AC power supply 2, an induction motor 3, a current transformer 4, and the power A current detector 41 that detects the main circuit current of the converter, a transformer 5, a voltage detector 51, a voltage controller 52, a current controller 42, a phase controller 43, a speed reference setter 6, an input limiter 61, a frequency The configuration including a controller 62, an oscillator 63, and a frequency divider 64 is the same as the conventional device shown in FIG.
第5図とは異なる点は以下に述べる構成を追加したもの
である。すなわち、前記電力変換器1の主回路電流を変
流器4および電流検出器41により検出した主回路電流
の変化率を検出する変化率検出器72と、前記電力変換
器1の許容電流変化率を設定可能な変化率設定器71と
、この変化率設定器71の出力電圧と前記変化率検出器
72の出力信号を比較する比較器73と、前記電力変換
器1の転流動作に必要な転流時間を設定する転流時間設
定器75と、この転流時間設定器75の出力信号および
前記比較器73からの出力信号を入力し、前記主回路電
流の変化率設定器71の設定値を超えた場合通常の転流
モードとは異なった転流可能なデバイスにゲート信号を
発生させるパルス発生器74を具備している。The difference from FIG. 5 is that the following configuration has been added. That is, a rate of change detector 72 detects the rate of change of the main circuit current of the power converter 1 detected by the current transformer 4 and the current detector 41, and a rate of change of the allowable current of the power converter 1. a comparator 73 that compares the output voltage of the rate of change setter 71 with the output signal of the rate of change detector 72; A commutation time setting device 75 for setting the commutation time, the output signal of this commutation time setting device 75 and the output signal from the comparator 73 are input, and the setting value of the change rate setting device 71 of the main circuit current is inputted. A pulse generator 74 is provided which generates a gate signal to a device capable of commutation in a mode different from the normal commutation mode when the commutation mode is exceeded.
前記変化率検出器72の具体的構成は、第2図のように
なっており、増幅器72a、72g。The specific configuration of the rate of change detector 72 is shown in FIG. 2, including amplifiers 72a and 72g.
コンデンサ72b1ダイオード72h、抵抗器72c、
72e、72d、72f、72jで構成されている。capacitor 72b1 diode 72h, resistor 72c,
It is composed of 72e, 72d, 72f, and 72j.
また、前記比較器73の具体的構成は、第3図に示すよ
うになっており、増幅器7381反転バッファー73g
1定電圧ダイオード73C1抵抗器73b、73e、7
3fにより構成されている。Further, the specific configuration of the comparator 73 is shown in FIG. 3, and includes an amplifier 7381 and an inverting buffer 73g.
1 constant voltage diode 73C1 resistor 73b, 73e, 7
3f.
さらに、前記パルス発生器74の具体的構成は、第4図
に示すようになっており、増幅器74b1スイッチ74
d、:+ンデンサ74c1アンド(AND回路)74f
、74h、オフ (OR)回路74j、抵抗器74 a
、74 e、単安定マルチバイブレーク74g1カウン
ター74に1フリツプフロツプ7J)により構成されて
いる。Further, the specific configuration of the pulse generator 74 is shown in FIG. 4, and includes an amplifier 74b1 switch 74.
d, :+capacitor 74c1 AND (AND circuit) 74f
, 74h, off (OR) circuit 74j, resistor 74a
, 74e, monostable multi-bibreak 74g, 1 counter 74 and 1 flip-flop 7J).
次に以上のように構成された本発明の実施例の動作を説
明する。電力変換器1の主回路電流が急激に上昇すると
、その電流は変流器4と電流検出器41により制御信号
に変換され、この制御信号により変換率検出器72で主
回路電流の急変が検出される。すなわち、第2図の変化
率検出器72において、第1図の変流器4を介して電流
検出器41の出力信号e1を入力し、コンデンサ72b
、抵抗器72c、増幅器72aで構成される微分回路に
より、該信号e、の変化率で決まる電圧量に変化し、こ
の電圧信号を抵抗器72d。Next, the operation of the embodiment of the present invention configured as above will be explained. When the main circuit current of the power converter 1 suddenly increases, the current is converted into a control signal by the current transformer 4 and the current detector 41, and based on this control signal, the conversion ratio detector 72 detects a sudden change in the main circuit current. be done. That is, in the change rate detector 72 of FIG. 2, the output signal e1 of the current detector 41 is inputted via the current transformer 4 of FIG.
, a resistor 72c, and an amplifier 72a, the voltage signal is changed to a voltage determined by the rate of change of the signal e, and this voltage signal is applied to a resistor 72d.
72e、72f、72j、増幅器72g1ダイオード7
2hで構成される絶対値変換回路により絶対値に変換し
、正側の変化も負側の変化も同一極性で検出される。72e, 72f, 72j, amplifier 72g1 diode 7
It is converted into an absolute value by an absolute value conversion circuit composed of 2h, and changes on the positive side and changes on the negative side are detected with the same polarity.
そして、変化率検出器72で検出された信号が異常値で
あるかを、比較器73において変化率設定器71の信号
と比較され、異常値であった場合、比較器73から異常
検出信号がパルス発生器74に出力される。すなわち、
第3図の比較器73において、前記変化率検出器72か
らの信号e2を入力とし、抵抗器73b、736%増幅
器73a、定電圧ダイオード73cで構成されるレベル
比較回路により、変化率設定器71で設定された信号レ
ベルと前記信号e2のレベルを比較し、信号e2のレベ
ルが高いと増幅器73aの出力を「0」レベルにし、逆
の場合は増幅器73aの出力を「1」レベルにし、この
信号を反射バッファー73gによりレベル反転し信号e
3として出力される。Then, a comparator 73 compares the signal detected by the rate of change detector 72 with the signal from the rate of change setter 71 to see if it is an abnormal value, and if it is an abnormal value, the comparator 73 outputs an abnormality detection signal. It is output to the pulse generator 74. That is,
In the comparator 73 of FIG. 3, the signal e2 from the rate of change detector 72 is input, and the rate of change setter 71 The signal level set in is compared with the level of the signal e2, and if the level of the signal e2 is high, the output of the amplifier 73a is set to the "0" level, and in the opposite case, the output of the amplifier 73a is set to the "1" level. The level of the signal is inverted by the reflection buffer 73g, and the signal e is
Output as 3.
しかして、比較器73からの異常検出信号を受けるパス
ル発生器74では、転流時間設定器75で設定された時
間が発振器63の前回パルス信号から経過していれば、
分周器64に対して、半導体素子の転流順序を指定する
転流モード信号e、と転流パルス信号e4を出力する。Therefore, in the pulse generator 74 receiving the abnormality detection signal from the comparator 73, if the time set by the commutation time setting device 75 has elapsed since the previous pulse signal of the oscillator 63,
A commutation mode signal e specifying the commutation order of the semiconductor elements and a commutation pulse signal e4 are output to the frequency divider 64.
これにより、分周器64からインバータユ3に対して転
流信号が出力され、インバータ13を構成する半導体素
子の内、選択された半導体素子が転流する。As a result, a commutation signal is output from the frequency divider 64 to the inverter unit 3, and the selected semiconductor element among the semiconductor elements constituting the inverter 13 is commutated.
第4図のパルス発生器74におい゛〔、転流時間設定器
75で設定された信号e7を、抵抗器74a1増幅器7
4b1コンデンサ74cで構成される積分回路Iに入力
し、この信号に対する抵抗器74aとコンデンサ74C
の時定数が電力変換器1としての1回の転流に要する時
間の設定値となる。前記積分回路Iには、スイッチ74
dが付属されており、前記分周器64への出力信号e4
のタイミングにより、前記スイッチ74dが「オンコし
、前記積分回路のスイッチ74cの電荷を放電する。通
常電力変換器1の主回路電流が安定している状態では、
発振器63からのパルス信号e6のタイミング毎にスイ
ッチ74dがFオン」、「オフ」シ、コンデンサ74c
が充放電し、AND回路74fの抵抗器74eからの入
力信号e、がrIJ、rOJを繰り返している。このと
きも当然パルス信号e6が前記転流時間設定器75のそ
れより短い間隔で発生してもその信号は、AND回路7
4hによってブロックされる。In the pulse generator 74 shown in FIG.
A resistor 74a and a capacitor 74C for this signal are input to an integrating circuit I consisting of a 4b1 capacitor 74c.
The time constant becomes the set value of the time required for one commutation in the power converter 1. The integration circuit I includes a switch 74.
d is attached, and the output signal e4 to the frequency divider 64 is
At the timing of , the switch 74d turns on and discharges the charge of the switch 74c of the integrating circuit. Normally, when the main circuit current of the power converter 1 is stable,
At each timing of the pulse signal e6 from the oscillator 63, the switch 74d turns F on and off, and the capacitor 74c
is charged and discharged, and the input signal e from the resistor 74e of the AND circuit 74f repeats rIJ and rOJ. At this time as well, even if the pulse signal e6 is generated at an interval shorter than that of the commutation time setter 75, the signal is output to the AND circuit 7.
Blocked by 4h.
前記電力変換器1の主回路電流異常時は、前述の動作に
対して前記フリップフロップ7411の出力信号と前記
積分回路Iの出力状態によってAND回路74fの出力
が「1」レベルとなり、単安定マルチバイブレータ74
gでパルス信号をOR回路74jとカウンター74kに
出力し、OR回路74jはパルス信号e4を出力する。When the main circuit current of the power converter 1 is abnormal, the output of the AND circuit 74f becomes "1" level due to the output signal of the flip-flop 7411 and the output state of the integration circuit I in response to the above operation, and the monostable multi-channel vibrator 74
At g, the pulse signal is output to the OR circuit 74j and the counter 74k, and the OR circuit 74j outputs the pulse signal e4.
この信号によりスイッチ74dが「オン」し、コンデン
サ74cが放電した後、スイッチ74dが「オフコして
コンデンサ74cが再充電すると前記AND回路74f
の出力が「1」レベルとなり、前記単安定マルチバイブ
レータ74gが2回目のパルス信号をOR回路74jと
カウンター74kに与える。この信号を受けた後はカウ
ンター74にの出力が「1」レベルになり、前記フリッ
プフロップ74i)をリセットし、その出力を「0」レ
ベルにする。ここでAND回路74fの出力信号は、転
流モード信号e、として分周器64へ出力される。This signal turns on the switch 74d, and after the capacitor 74c is discharged, the switch 74d turns off, and when the capacitor 74c is recharged, the AND circuit 74f
The output of the monostable multivibrator 74g becomes "1" level, and the monostable multivibrator 74g gives a second pulse signal to the OR circuit 74j and the counter 74k. After receiving this signal, the output of the counter 74 goes to the "1" level, and the flip-flop 74i) is reset and its output goes to the "0" level. Here, the output signal of the AND circuit 74f is output to the frequency divider 64 as a commutation mode signal e.
以上の作用により、つぎのような効果を得ることができ
る。Through the above actions, the following effects can be obtained.
(1)電力変換器1の主回路電流の急変に対しても流失
数する事の無い安定した、信頼性の高い装置を提供でき
る。(1) It is possible to provide a stable and highly reliable device that does not suffer from current loss even when the main circuit current of the power converter 1 suddenly changes.
(2)ターンオフ失敗を防止できるため、これによる素
子の破損を防止できる。(2) Since turn-off failure can be prevented, damage to the element due to this can be prevented.
(3)各種主回路の動揺に対しても、装置の運転を確実
に継続または、保護動作を行うことができる。(3) Even in the event of fluctuations in various main circuits, the device can continue to operate reliably or perform protective operations.
[発明の効果]
本発明によれば、主回路動揺及び負荷急変等の過渡動揺
時にも、それにより発生する電流変化を検出することに
より主回路の転流タイミングを適切にコントロールでき
、主回路用品に損傷を与えること無く、安全且つ確実に
装置の運転継続または、保護動作を行うことのできる信
頼性の高い電力変換装置を提供することが出来る。[Effects of the Invention] According to the present invention, even during transient fluctuations such as main circuit fluctuations and sudden load changes, the commutation timing of the main circuit can be appropriately controlled by detecting the resulting current change, and the main circuit components can be It is possible to provide a highly reliable power conversion device that can safely and reliably continue operating the device or perform protective operations without causing damage to the device.
第1図は本発明による電力変換装置の一実施例を示す構
成図。第2図は第1図の変化率検出器の詳細な構成を示
す回路図、第3図は第1図の比較器の詳細な構成を示す
構成図、第4図は第1図のパルス発生器の詳細な構成を
示す構成図、第5図は従来の電力変換装置の一例を示す
構成図である。
1・・・電力変換器、2・・・交流電源、3・・・誘導
電動機、4・・・変流器、5・・・変圧器、6・・・速
度基準設定器、11・・・整流器、12・・・直流リア
クトル、13・・・インバータ回路、14・・・転流回
路、41・・・電流検出器、42・・・電流制御回路、
43・・・位相制御回路、51・・・電圧検出器、5
2・・・電圧制御回路、61・・・入力制限器、62・
・・周波数制御回路、63・・・発振器、64・・・分
周器、71・・・変化率設定器、72・・・変化率検出
器、73・・・比較器、74・・・パルス発生器、75
・・・転流時間設定器、72c〜72f、72j・・・
抵抗器、72g、72g・・・増幅器、72b・・・コ
ンデナンサ、72 h−・・ダイオード、73 b ・
73 e ・73 f −・・抵抗器、73a・・・増
幅器、73c・・・定電圧ダイオード、73g・・・反
転バッファー 74a174e・・・抵抗器、74b・
・・増幅器、74c・・・コンデンサ、74d・・・ス
イッチ、74f。
74 h−A N D回路、74 j−OR回路、74
g・・・単安定マルチバイブレータ、74k・・・カウ
ンタ、74I・・・フリップフロップ。
出願人代理人 弁理士 鈴江武彦
第3図
第1図
第4
図
!
第
図FIG. 1 is a configuration diagram showing an embodiment of a power conversion device according to the present invention. Figure 2 is a circuit diagram showing the detailed configuration of the rate of change detector in Figure 1, Figure 3 is a block diagram showing the detailed configuration of the comparator in Figure 1, and Figure 4 is the pulse generator in Figure 1. FIG. 5 is a block diagram showing an example of a conventional power conversion device. DESCRIPTION OF SYMBOLS 1... Power converter, 2... AC power supply, 3... Induction motor, 4... Current transformer, 5... Transformer, 6... Speed standard setter, 11... Rectifier, 12... DC reactor, 13... Inverter circuit, 14... Commutation circuit, 41... Current detector, 42... Current control circuit,
43... Phase control circuit, 51... Voltage detector, 5
2... Voltage control circuit, 61... Input limiter, 62...
... Frequency control circuit, 63... Oscillator, 64... Frequency divider, 71... Rate of change setter, 72... Rate of change detector, 73... Comparator, 74... Pulse generator, 75
... Commutation time setter, 72c to 72f, 72j...
Resistor, 72g, 72g...Amplifier, 72b...Condenser, 72h-...Diode, 73b・
73 e ・73 f -...Resistor, 73a... Amplifier, 73c... Constant voltage diode, 73g... Inverting buffer 74a174e... Resistor, 74b...
...Amplifier, 74c...Capacitor, 74d...Switch, 74f. 74 h-A N D circuit, 74 j-OR circuit, 74
g...monostable multivibrator, 74k...counter, 74I...flip-flop. Applicant's agent Patent attorney Takehiko Suzue Figure 3 Figure 1 Figure 4! Diagram
Claims (1)
りスイッチング可能なスイッチング素子からなる半導体
デバイスを複数個組合わせて接続して電力変換器を構成
し、前記デバイスの何れか1つに前記ゲート信号が入力
されると、既に通電状態の前記デバイスを、前記ゲート
信号が入力されたデバイスが通電する際の電圧変化で、
非通電状態にする転流動作を行なう電力変換装置に於て
、 前記電力変換器の主回路電流を検出する第1の手段と、 この第1の手段で検出した主回路電流の変化率を検出す
る第2の手段と、 前記電力変換器の許容電流変化率を設定可能な第3の手
段と、 この第3の手段の許容電流変化率と前記第2の手段の出
力信号を比較し、該第2の手段の検出値が該第3の設定
値を越えたとき信号を出力する第4の手段と、 前記各デバイスの転流動作に必要な転流時間を設定する
第5の手段と、 この第5の手段の出力信号および前記第4の手段からの
出力信号を入力し、前記主回路電流の変化率が前記第3
の手段の設定値を超えた場合通常の転流モードとは異な
った転流可能なデバイスにゲート信号を発生させる第6
の手段とを具備したことを特徴とする電力変換装置。[Scope of Claims] A power converter is constructed by connecting a plurality of semiconductor devices each having a gate terminal and consisting of a switching element that can be switched by a gate signal from a phase control circuit, and any one of the above-mentioned devices When the gate signal is input to one, the voltage change when the device to which the gate signal is input energizes the device that is already energized,
In a power converter device that performs a commutation operation to make a non-energized state, a first means for detecting a main circuit current of the power converter, and a rate of change of the main circuit current detected by the first means is detected. a second means for setting an allowable current change rate of the power converter; a third means capable of setting an allowable current change rate of the third means and an output signal of the second means; a fourth means for outputting a signal when the detected value of the second means exceeds the third set value; and a fifth means for setting a commutation time necessary for commutation operation of each of the devices; The output signal of the fifth means and the output signal from the fourth means are input, and the rate of change of the main circuit current is determined by the third means.
A sixth means for generating a gate signal to a commutable device different from the normal commutation mode when the set value of the means is exceeded.
A power conversion device characterized by comprising the following means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2158707A JPH0449869A (en) | 1990-06-19 | 1990-06-19 | Power conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2158707A JPH0449869A (en) | 1990-06-19 | 1990-06-19 | Power conversion device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0449869A true JPH0449869A (en) | 1992-02-19 |
Family
ID=15677600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2158707A Pending JPH0449869A (en) | 1990-06-19 | 1990-06-19 | Power conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0449869A (en) |
-
1990
- 1990-06-19 JP JP2158707A patent/JPH0449869A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011092004A (en) | Method for protecting pwm rectifier circuit and apparatus therefor | |
JPH0449869A (en) | Power conversion device | |
JPH0284053A (en) | Temperature detector for semiconductor device | |
JP2684290B2 (en) | Power supply | |
KR930008466B1 (en) | Inverter | |
JP2509614B2 (en) | Protection circuit | |
JP2634043B2 (en) | Inverter overcurrent protection circuit | |
JPS622865A (en) | Protecting device of current type inverter | |
EP0007920B1 (en) | Auxiliary commutation circuit for an inverter | |
JPS62221876A (en) | Inverter of amplitude modulation type | |
JP3256557B2 (en) | Inverter device | |
JPS62135269A (en) | Rush-current preventive circuit | |
JPH0746905B2 (en) | Inverter device | |
JPH0681416B2 (en) | AC motor drive | |
SU740137A1 (en) | Power supply source for proton synchrontron electromagnets | |
JPH03118795A (en) | Inverter device | |
JPS62217865A (en) | Three-phase power receiving type inverter unit | |
JPH04255497A (en) | Voltage type inverter | |
JPS5828838B2 (en) | Control method of power exchange equipment | |
JPS60261384A (en) | Controller of ac motor | |
JPH01295681A (en) | Power converter | |
JPS63302768A (en) | Protecting circuit for current type inverter unit | |
JPS6268094A (en) | Detector for abnormality such as disconnection of motor and speed controller for motor | |
JPS6124898B2 (en) | ||
JPH01136585A (en) | Power unit for dc motor |