JPH0448341A - Scan path circuit control system - Google Patents
Scan path circuit control systemInfo
- Publication number
- JPH0448341A JPH0448341A JP2159175A JP15917590A JPH0448341A JP H0448341 A JPH0448341 A JP H0448341A JP 2159175 A JP2159175 A JP 2159175A JP 15917590 A JP15917590 A JP 15917590A JP H0448341 A JPH0448341 A JP H0448341A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- path
- scan path
- selector
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 208000018747 cerebellar ataxia with neuropathy and bilateral vestibular areflexia syndrome Diseases 0.000 description 3
- 238000013480 data collection Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスキャンパス回路制御方式、特に、スキャンパ
ス群の中から任意のスキャンパスをスキャン動作させる
ときのスキャンパス回路制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a scan path circuit control method, and particularly to a scan path circuit control method when performing a scanning operation on an arbitrary scan path from a group of scan paths.
従来、この種のスキャンパス回路制御方式は、第3図に
示すとおり、複数のスキャンパスから成るスキャンパス
302〜305と、スキャンパス302〜305の中か
ら任意に1つのスキャンパスをスキャン動作するレジス
ター306と、そのレジスター306を解析し、指定さ
れた1つのスキャンパスを設定するセレクト信号307
,312を出力すると同時に、レジスター306で指定
されたスキャンパスがスキャン動作可能な状態にセット
するモード信号308〜311を発する制御回路312
と、セレクト信号307を受けて指定さhた1つのスキ
ャンパスだけをデータ入力可能に接続するセレクター回
路301と、セレクト信号312を受けて指定された1
のスキャンパスだけをデータ出力可能に接続するセレク
ター回路314から構成されていた。Conventionally, this type of scan path circuit control method, as shown in FIG. 3, scans scan paths 302 to 305 consisting of a plurality of scan paths and arbitrarily scans one scan path from among the scan paths 302 to 305. A register 306 and a select signal 307 that analyzes the register 306 and sets one specified scan path.
, 312, and at the same time outputs mode signals 308 to 311 for setting the scan path designated by the register 306 to a state in which scan operation is possible.
, a selector circuit 301 that connects only one scan path specified in response to a select signal 307 so as to enable data input;
It was composed of a selector circuit 314 that connects only the scan path of 1 to enable data output.
上述した従来のスキャンパス回路制御方式は、スキャン
動作指示がセットされるレジスターにスキャンパスが1
本指定され、指定されたスキャンパス1本だけが処理さ
れることになるので、複数のスキャンパスのデータを必
要とする場合、スキャン処理を必要とするスキャンパス
数だけ、スキャン動作を繰り返し処理しなければならな
いので、必要とするスキャンパスが増えれば、増える程
スキャン処理時間が長くなるという欠点がある。In the conventional scan path circuit control method described above, one scan path is stored in the register where the scan operation instruction is set.
If this is specified, only one specified scan path will be processed, so if you need data from multiple scan paths, repeat the scan operation for the number of scan paths that require scanning. Therefore, the disadvantage is that the more scan paths are required, the longer the scan processing time becomes.
本発明のスキャンパス回路制御方式は、レジスターをシ
リアルに結んだスキャンパス及びスキャンパス回路制御
方式において、複数のスキャンパスから成りスキャンバ
ス群と、前記スキャンパス群の中から、1本あるいは複
数のスキャンパスの指定が可能なスキャンレジスターと
、スキャンレジスターを調べて指定された任意のスキャ
ンパスを1本のスキャンパスに継なぎ合せる構成信号を
発行するスキャンパス構成制御回路と、スキャンバス群
の入力側と出力側を構成信号に従って1本のスキャンパ
スに継なぎ合せるセレクター回路と、前記スキャンレジ
スターを調べて任意のスキャンパス回路をスキャン動作
可能な状態にするスキャンモード信号を発行するスキャ
ンモード制御回路を有している。The scan path circuit control method of the present invention includes a scan path and a scan path circuit control method in which registers are serially connected. A scan register that can specify a scan path, a scan path configuration control circuit that examines the scan register and issues a configuration signal that splices specified arbitrary scan paths into one scan path, and an input for a group of scan paths. a selector circuit that connects the side and output side into one scan path according to configuration signals; and a scan mode control circuit that checks the scan register and issues a scan mode signal that makes any scan path circuit ready for scan operation. have.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
本実施例では、スキャンパスが4本の場合の構成と動作
について第2図に示すように、スキャンパス106,1
07,109のスキャンを行う場合について説明する。In this embodiment, the configuration and operation when there are four scan paths are as shown in FIG.
The case of scanning 07 and 109 will be explained.
101はスキャンパス採取装置からの入力、103〜1
05はスキャンパスの入力のセレクター 106〜10
9はスキャンパス、110は出力のセレクター 111
はスキャンパス採取データへの出力、113〜115は
セレクト信号、117〜120はモード信号、121は
スキャンパス構成制御回路、122はスキャンパスモー
ド制御回路、124はスキャンパスの状態を指定するス
キャンレジスターで、スキャンレジスター124に表1
のCの状態がセットされると、スキャンパス構成制御回
路121は、スキャンレジスターの内容を判断し、セレ
クト信号113〜115を出力し、セレクター103は
スキャンパス106の出力をスキャンパス107の入力
に接続、セレクター104はスキャンパス108の入力
を接続しない、セレクター105はスキャンパス107
の出力をスキャンパス109の入力に接続する。101 is input from the scan path collection device, 103-1
05 is the scan path input selector 106 to 10
9 is the scan path, 110 is the output selector 111
113 to 115 are select signals, 117 to 120 are mode signals, 121 is a scan path configuration control circuit, 122 is a scan path mode control circuit, and 124 is a scan register that specifies the scan path state. Then, Table 1 is written in the scan register 124.
When state C is set, the scan path configuration control circuit 121 determines the contents of the scan register and outputs select signals 113 to 115, and the selector 103 inputs the output of the scan path 106 to the input of the scan path 107. connection, selector 104 does not connect input of scan path 108, selector 105 connects scan path 107
The output of is connected to the input of scan path 109.
また表2に従ってCの状態がセットされると、スキャン
パス構成制御回路は、セレクト信号116を出力し、セ
レクター110はスキャンパス109の圧力をスキャン
バス採取装置へ接続する。一方、スキャンパスモードは
、表3に従い、スキャンパスモード制御回路122はス
キャンレジスター内容をしらべCの状態と判断するとモ
ード信号117〜120を出力してスキャンパス106
,107゜109をアクティブ状態にする。Further, when the state of C is set according to Table 2, the scan path configuration control circuit outputs the select signal 116, and the selector 110 connects the pressure of the scan path 109 to the scan path sampling device. On the other hand, in the scan path mode, according to Table 3, when the scan path mode control circuit 122 determines that the contents of the scan register are in the state C, it outputs mode signals 117 to 120 to control the scan path 106.
, 107° 109 are activated.
他の場合も、前に記したと同様にして表1゜2.3に従
ってスキャンパスが構成制御される。In other cases, the configuration of the scan path is controlled in accordance with Table 1.2.3 in the same manner as described above.
スキャンパスがn本の場合の構成と動作については、本
実施例を拡張することにより容易に実現することが出来
る。The configuration and operation when the number of scan paths is n can be easily realized by extending this embodiment.
以下余な
、′−ン
ン・
表1 スキャンパスが4本の場合の
入力側のセレクター制御
表2 スキャンバスが4本の場合の
出力側のセレクター制御
表3 スキャンバスが4本の場合の
スキャンモード制御
〔発明の効果〕
以上説明したように本発明は、スキャンレジスターに要
求される任意のスキャンバス(スキャンパス1本あるい
は複数本)を指定することが可能になり、スキャンパス
群の中から要求された任意のスキャンバスをスキャンパ
ス構成制御回路及びセレクター回路を用いて、1本のス
キャンバスに継なぎ合わせると同時にモード制御回路に
より要求された任意のスキャンパスモードをスキャン動
作可能な状態にセットすることにより、要求されたスキ
ャンバスの数だけ行っていたスキャン処理を1回のスキ
ャン処理で処理することが可能となり、大幅にスキャン
処理時間を短かくする効果がある。Table 1 Selector control table on the input side when there are 4 scan paths 2 Selector control table on the output side when there are 4 scan paths 3 Scan mode when there are 4 scan paths Control [Effects of the Invention] As explained above, the present invention makes it possible to specify any scan path (one scan path or multiple scan paths) required for the scan register. Using the scan path configuration control circuit and selector circuit, connect any scan paths that have been created into a single scan path, and at the same time set any scan path mode requested by the mode control circuit to a state in which scan operation is possible. By doing so, it becomes possible to process the scan processing performed for the number of requested scan canvases in one scan processing, which has the effect of significantly shortening the scan processing time.
第1図は本発明の一実施例のブロック図、第2図は第1
図の実施例でスキャンバス1,2.4が要求された時の
スキャンバスの接続図、第3図は従来の一例を示すブロ
ック図である。
101・・・・・・スキャンパスデータ採取装置からの
パス、103〜105・・・・・・スキャンパス入力側
のセレクター 106〜109・・・・・・スキャンバ
ス、110・・・・・・出力側のセレクター 111・
・・・・・スキャンパスデータ採取装置へのパス、11
3〜115・・・・・・スキャンバス構成制御回路から
発行される入力側のセレクターへのセレクト信号、1i
6・・・・・・スキャンバス構成制御回路から発行され
る出力側のセレクターへのセレクト信号、117〜12
0・・・・・・スキャンモード信号、121・・・・・
・スー++ンパスm成制御回L 122・・団・スキ
ャンパスモード制御回路、124・・・・・・スキャン
パスレジスター301.314・・・・・・セレクター
302〜305・・・・・・スキャンバス、306・
・山・レジスター、307゜312・・・・・・セレク
ト信号、308〜311・・・・・・モード信号、31
3・・・・・・制御回路。
代理人 弁理士 内 原 晋FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention.
FIG. 3 is a block diagram showing a conventional example of the connection diagram of scan canvases when scan canvases 1, 2, and 4 are requested in the embodiment shown in the figure. 101...Path from the scan path data collection device, 103-105...Selector on the scan path input side 106-109...Scan path, 110... Output side selector 111・
...Path to scan path data collection device, 11
3 to 115...Select signal issued from the scan canvas configuration control circuit to the selector on the input side, 1i
6...Select signal issued from the scan canvas configuration control circuit to the selector on the output side, 117 to 12
0...Scan mode signal, 121...
・Su ++ path m formation control circuit L 122...Group・Scan path mode control circuit, 124...Scan path register 301.314...Selector 302-305...Scan Bus, 306・
・Mountain register, 307° 312...Select signal, 308-311...Mode signal, 31
3... Control circuit. Agent Patent Attorney Susumu Uchihara
Claims (1)
ンパス回路制御方式において、複数のスキャンパスから
なるスキャンパス群と、前記スキャンパス群の中から、
1つあるいは複数のスキャンパスのスキャン動作を指定
するスキャンレジスターと、前記スキャンレジスターを
調べて指定された任意のスキャンパスを1本のスキャン
パスに継なぎ合せる構成信号を出力するスキャンパス構
成制御回路と、スキャンパス群の入力側と出力側を前記
構成信号に従って1本のスキャンパスに継なぎ合せるセ
レクター回路と、前記スキャンレジスターを調べて任意
のスキャンパス回路をスキャン動作可能な状態にするス
キャンモード信号を出力するスキャンモード制御回路と
を含むことを特徴とするスキャパス回路制御方式。In a scan path and scan path circuit control system in which registers are serially connected, a scan path group consisting of a plurality of scan paths, and from the scan path group,
a scan register that specifies the scan operation of one or more scan paths; and a scan path configuration control circuit that examines the scan register and outputs a configuration signal that splices specified arbitrary scan paths into one scan path. a selector circuit that connects the input side and output side of a group of scan paths into one scan path according to the configuration signal; and a scan mode that checks the scan register and makes any scan path circuit ready for scanning operation. A scan path circuit control method comprising: a scan mode control circuit that outputs a signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2159175A JPH0448341A (en) | 1990-06-18 | 1990-06-18 | Scan path circuit control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2159175A JPH0448341A (en) | 1990-06-18 | 1990-06-18 | Scan path circuit control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0448341A true JPH0448341A (en) | 1992-02-18 |
Family
ID=15687937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2159175A Pending JPH0448341A (en) | 1990-06-18 | 1990-06-18 | Scan path circuit control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0448341A (en) |
-
1990
- 1990-06-18 JP JP2159175A patent/JPH0448341A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NO885222D0 (en) | SWITCH UNIT, ESPECIALLY FOR SWITCHING VIDEO SIGNALS. | |
JPH0448341A (en) | Scan path circuit control system | |
JPS61156363A (en) | Data processing unit | |
JP2552710B2 (en) | Image processing device | |
JPS62182857A (en) | Input and output controller | |
JPH0410031A (en) | Microprogram controller | |
KR200148662Y1 (en) | High speed image processor | |
JPS62152071A (en) | Data processor | |
JP2588042B2 (en) | Data processing circuit | |
JPS58137050A (en) | Processing method of request signal | |
JPH0267665A (en) | Interface circuit | |
JPH01309520A (en) | Data setter | |
JPH07141288A (en) | Dma transfer system | |
JPS63118966A (en) | Data transfer controller | |
JPH0282342A (en) | Data communication equipment | |
JPH01180037A (en) | Printer device | |
JPH0142199B2 (en) | ||
JPH08297651A (en) | Array processor | |
JPH02216529A (en) | Recognition processing system for electric signal | |
JPH0259925A (en) | Interface control system for printer | |
JPH0546714A (en) | Image filing device | |
JPS62263588A (en) | Picture processor | |
JPH04319718A (en) | Lsi setting system | |
JPS59231637A (en) | Input data processing system | |
JPH0377431A (en) | Video use multi-channel data control circuit |