JPH0447510B2 - - Google Patents

Info

Publication number
JPH0447510B2
JPH0447510B2 JP62327579A JP32757987A JPH0447510B2 JP H0447510 B2 JPH0447510 B2 JP H0447510B2 JP 62327579 A JP62327579 A JP 62327579A JP 32757987 A JP32757987 A JP 32757987A JP H0447510 B2 JPH0447510 B2 JP H0447510B2
Authority
JP
Japan
Prior art keywords
voltage
current
output
winding
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62327579A
Other languages
Japanese (ja)
Other versions
JPH01175453A (en
Inventor
Aasaa Guradoru Deiuitsudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Priority to JP62327579A priority Critical patent/JPH01175453A/en
Publication of JPH01175453A publication Critical patent/JPH01175453A/en
Publication of JPH0447510B2 publication Critical patent/JPH0447510B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (発明の背景) [発明の属する技術分野] 本発明は電源、具体的には通信システムに用い
られ、変圧器および変圧器にパルス入力電流を提
供する制御回路素子を有する電源に関する。
DETAILED DESCRIPTION OF THE INVENTION (Background of the Invention) [Technical Field of the Invention] The present invention relates to a transformer and a control circuit element used in a power supply, specifically a communication system, to provide a pulsed input current to the transformer. Regarding the power supply.

[従来技術の説明] いくつかの応用分野では、電源の出力端に高イ
ンピーダンス、例えば開放回路負荷が電源電圧に
接続された場合、電源の出力電圧を制限すること
が望ましい。これは通信システムの加入者線にパ
ワーを提供する電源について言えることである。
線路の長さおよびインピーダンスの変化に適応す
るためには加入者線にほぼ一定の出力パワーを提
供し、また通常の出力電圧レベルより高いものを
避けることが望ましい。多くの電源設計ではパル
スベースの上に変圧器の一次巻線への入力電流を
制御するスイツチング回路を有する変圧器が用い
られている。一つの特例では、変圧器の一次巻線
に連結されたフイードバツク巻線を用いて、一次
巻線に流れる電流を制御する。しかし、この様な
従来の電源は開放回路負荷条件になると、回路素
子が不完全な結果、出力電圧が上昇する欠点を持
つ。さらに、このような従来の電流の出力電圧は
入力電圧変動によつて変化する傾向がある。加入
者線用電源の設計のもう一つの問題は接続されて
いる加入者装置のフツクオンとフツクオフを正確
に検出できる機能である。
Description of the Prior Art In some applications, it is desirable to limit the output voltage of a power supply when a high impedance, e.g. an open circuit load, is connected to the power supply voltage at the output of the power supply. This is true of power supplies that provide power to subscriber lines in communication systems.
It is desirable to provide approximately constant output power to the subscriber line to accommodate variations in line length and impedance, and to avoid higher than normal output voltage levels. Many power supply designs use a pulse-based transformer with a switching circuit that controls the input current to the transformer's primary winding. In one particular case, a feedback winding coupled to the transformer's primary winding is used to control the current flowing through the primary winding. However, such conventional power supplies have the disadvantage that under open circuit load conditions, the output voltage increases as a result of imperfections in the circuit elements. Furthermore, the output voltage of such conventional currents tends to vary with input voltage variations. Another problem in the design of subscriber line power supplies is the ability to accurately detect hook-on and hook-off of connected subscriber equipment.

(発明の概要) 本発明では一次巻線と二次巻線とを有する変圧
器及び一次巻線へ流れる入力電流を制御する回路
素子からなる電源回路は、制御回路素子と接続さ
れる変圧器の中に変圧器の出力電圧の大きさを検
出し、それがある電圧レベルを越えたとき、一次
巻線への入力電流を減少させる制御回路素子を制
御する検出巻線を持つ。
(Summary of the Invention) In the present invention, a power supply circuit consisting of a transformer having a primary winding and a secondary winding and a circuit element that controls an input current flowing to the primary winding is a transformer connected to the control circuit element. It has a sensing winding that detects the magnitude of the output voltage of the transformer and controls a control circuit element that reduces the input current to the primary winding when it exceeds a certain voltage level.

さらに本発明での電源は出力インピーダンスが
ある臨界値より小さくなると一定の出力パワー
を、出力インピーダンスが臨界値より大きくなる
と一定の出力電圧を提供する。
Further, the power supply according to the present invention provides a constant output power when the output impedance becomes less than a certain critical value, and provides a constant output voltage when the output impedance becomes greater than the critical value.

本発明の一つの具体例では、トランジスタスイ
ツチは一次コイルに直列に接続され、コイルに流
れる入力電流を制御し、また周期的にスイツチを
ONにするクロツク回路によつて制御され、一次
巻線に電流を流す。トランジスタスイツチに直列
接続される電流検出素子は、通常の抵抗でもよい
が、一次巻線に流れる電流に比例する電圧信号を
提供する。この例では、検出巻線は電圧変換回路
に接続される。この電圧変換回路は検出巻線の電
圧が参照値より小さいとき、一定の参照電圧レベ
ルに一致する出力信号を提供し、検出巻線の電圧
が参照値を越えたとき、ある減少された電圧レベ
ルの出力信号を提供する。変換回路の出力は、電
流検出素子の出力が用いられるコンパレーター回
路に対する参照信号として利用される。電流検出
素子によつて提供される電圧が参照信号を越える
とき、コンパレーターはトランジスタにカツトオ
フ状態になるような出力信号を提供する。従つ
て、変圧器の出力電圧を表わす検出巻線の電圧レ
ベルがある一定の参照値以上に上昇すると、コン
パレーターへの参照信号が減らされ、一次巻線電
流がより低い値でカツトオフされる。さらに変圧
器の出力電圧がある値より低いとき、これは臨界
負荷インピーダンスに対応するが、一次巻線への
入力電流が一定であり、また二次側に与えられた
インピーダンスが臨界値以上に増えたときに減少
する。この方法では、高インピーダンスあるいは
開放回路負荷の条件で、極端な高出力電圧が避け
られる。さらに固定した参照電圧源は入力電圧変
動に依存しない回路であり、また回路出力は完全
に入力電圧の変動に依存しない。
In one embodiment of the invention, a transistor switch is connected in series with the primary coil to control the input current flowing through the coil and to periodically switch the switch.
It is controlled by a clock circuit that turns it on, causing current to flow through the primary winding. A current sensing element connected in series with the transistor switch, which may be a conventional resistor, provides a voltage signal proportional to the current flowing in the primary winding. In this example, the sensing winding is connected to a voltage conversion circuit. This voltage conversion circuit provides an output signal that matches a certain reference voltage level when the voltage on the sensing winding is less than the reference value, and a certain reduced voltage level when the voltage on the sensing winding exceeds the reference value. provides an output signal. The output of the conversion circuit is used as a reference signal for a comparator circuit in which the output of the current detection element is used. When the voltage provided by the current sensing element exceeds the reference signal, the comparator provides an output signal that causes the transistor to be cut off. Therefore, when the voltage level of the sensing winding representing the output voltage of the transformer rises above a certain reference value, the reference signal to the comparator is reduced and the primary winding current is cut off at a lower value. Furthermore, when the output voltage of the transformer is lower than a certain value, this corresponds to a critical load impedance, but if the input current to the primary winding is constant and the impedance presented to the secondary increases above the critical value. decreases when This method avoids extremely high output voltages under high impedance or open circuit load conditions. Additionally, a fixed reference voltage source is a circuit that is independent of input voltage variations, and the circuit output is completely independent of input voltage variations.

本発明の例は、電源回路に接続される任意の加
入者装置のフツクオン/フツクオフ状態を示す出
力信号を提供する監視回路を持つ。別の例では、
監視回路は検出巻線出力信号から得た信号により
発生される。さらにこれらの回路は余分な変圧器
巻線を必要とせずに監視信号を発生し、またルー
プ回路に誘起される可能性のある外部信号に依存
しない。
Examples of the invention include a monitoring circuit that provides an output signal indicating the hook-on/hooks-off status of any subscriber equipment connected to the power supply circuit. In another example,
The monitoring circuit is generated by a signal derived from the detection winding output signal. Additionally, these circuits generate supervisory signals without the need for extra transformer windings, and do not rely on external signals that may be induced in the loop circuit.

(実施例の説明) 第1図は変圧器101、一次巻線103、二次
巻線105及び検出巻線107を持つ本発明の例
を示す。この回路は電話スイツチシステム用に設
計されたもので、そこで標準電圧源が−48ボルト
の直流を提供する。従つて、一次巻線103での
電流は標準の電流の流れる法則に一致してグラン
ドから電源Vssへ流れる。変圧器の巻線の間の相
互インダクタンスの方向は、黒点で示されてい
る。一次巻線103への入力電流はトランジスタ
スイツチ110によつて制御され、トランジスタ
スイツチ110はゲート電圧が与えられたときに
動作し、電流が一次巻線を含むパスに流れる公知
の電界効果トランジスタである。ゲート電圧は標
準の増幅器である駆動回路112によつてトラン
ジスタ110のベースに与えられる。また標準の
S/Rフリツプ−フロツプ114は交互にセツト
とリセツトされ、駆動回路112にハイあるいは
ロー電圧信号を提供する。駆動回路はフリツプ−
フロツプからのハイ電圧入力信号に応答して、ト
ランジスタに十分なゲート電圧を提供し、トラン
ジスタを導通状態にする。フリツプ−フロツプ1
14はクロツクパルスによつて周期的にセツトさ
れ、また一次巻線電流が所定のレベルに達したと
き、コンパレーター回路122からの信号に応じ
てリセツトされる。一次巻線103とトランジス
タ110を含む直列回路は、さらに抵抗120を
持つ。それは抵抗にかかる電圧によつて直列回路
に流れる電流を測定する電流センサとして用いら
れる。トランジスタと−48ボルト電源の間に接続
される抵抗は標準の抵抗、例えば10オームでよ
い。トランジスタに接続される抵抗120の端子
はコンパレーター回路122にも接続され、抵抗
にかかる電圧が参照レベルに達したとき、コンパ
レーターはフリツプ−フロツプ114のリセツト
側に信号を与える。こうしてフリツプ−フロツプ
がリセツト状態になり、駆動回路112がトラン
ジスタ110を遮断し、それによつて一次巻線1
03へ流れる入力電流がカツトオフされる。フリ
ツプ−フロツプ114のセツト端子は、フリツプ
−フロツプを周期的にセツトするクロツクパルス
に接続される。それは駆動回路112を働かせ、
トランジスタ110が一次巻線電流の次のサイク
ルのために動作する。一次側に電流が流れている
とき、ダイオードは二次側で電流が流れるのを防
ぐ。一次側の電流がカツトオフされたとき、二次
側電流がダイオード111を通してコンデンサ1
13と負荷109へ流れる。
DESCRIPTION OF THE EMBODIMENTS FIG. 1 shows an example of the invention having a transformer 101, a primary winding 103, a secondary winding 105 and a detection winding 107. This circuit was designed for a telephone switch system where a standard voltage source provides -48 volts direct current. Therefore, current in primary winding 103 flows from ground to power supply Vss in accordance with standard current flow laws. The direction of mutual inductance between the transformer windings is indicated by the black dots. The input current to the primary winding 103 is controlled by a transistor switch 110, which is a well-known field effect transistor that operates when a gate voltage is applied and allows current to flow through a path that includes the primary winding. . The gate voltage is provided to the base of transistor 110 by drive circuit 112, which is a standard amplifier. Also, a standard S/R flip-flop 114 is alternately set and reset to provide a high or low voltage signal to drive circuit 112. The drive circuit is flip-flop
In response to a high voltage input signal from the flop, sufficient gate voltage is provided to the transistor to cause it to conduct. flip-flop 1
14 is set periodically by clock pulses and reset in response to a signal from comparator circuit 122 when the primary winding current reaches a predetermined level. The series circuit including the primary winding 103 and the transistor 110 further includes a resistor 120. It is used as a current sensor to measure the current flowing in a series circuit due to the voltage across the resistor. The resistor connected between the transistor and the -48 volt supply may be a standard resistor, for example 10 ohms. The terminal of resistor 120 connected to the transistor is also connected to a comparator circuit 122 which provides a signal to the reset side of flip-flop 114 when the voltage across the resistor reaches a reference level. The flip-flop is now in a reset state, and drive circuit 112 turns off transistor 110, thereby causing primary winding 1
The input current flowing to 03 is cut off. The set terminal of flip-flop 114 is connected to a clock pulse that periodically sets the flip-flop. It activates the drive circuit 112,
Transistor 110 operates for the next cycle of primary winding current. When current is flowing in the primary side, the diode prevents current from flowing in the secondary side. When the primary current is cut off, the secondary current flows through the diode 111 to the capacitor 1.
13 and the load 109.

第2図と第3図はフリツプ−フロツプ114に
与えられたセツトおよびリセツトパルスに関する
二次と検出巻線の電圧波形に対応する一次側およ
び二次側の電流波形を示す。第2図はループイン
ピーダンスが臨界インピーダンスZ−critより小
さい負荷条件でのこれらの波形を示し、また第3
図はループインピーダンスが臨界インピーダンス
より大きいときの波形を示す。第2図に示される
ようにクロツクパルスの立上がりでは、フリツプ
−フロツプ114はセツトされ、一次巻線電流Ip
が立上がる。電流があるレベルに達し、抵抗12
0にかかる電圧がコンパレーター12αに与えら
れた参照信号レベルを越えたとき、リセツトパル
スがフリツプ−フロツプ114に与えられる。そ
の結果、一次側の電流がカツトオフされ、二次側
電流Isが流れ始める。巻線の極性のため、一次側
電流が流れているときに黒点端では二次側電圧
Vsと検出巻線にかかる電圧V−senseは負にな
り、二次側電流が流れているときは正となる。二
次巻線105はダイオード111とコンデンサ1
13で構成されるネツトワークを通つて負荷10
9に接続される。本例では、コンデンサは5μFで
ある。
2 and 3 show the primary and secondary current waveforms corresponding to the secondary and sense winding voltage waveforms for the set and reset pulses applied to flip-flop 114. Figure 2 shows these waveforms under a load condition where the loop impedance is less than the critical impedance Z-crit, and the third
The figure shows the waveform when the loop impedance is greater than the critical impedance. At the rising edge of the clock pulse as shown in FIG. 2, the flip-flop 114 is set and the primary winding current Ip
stands up. The current reaches a certain level and resistor 12
A reset pulse is applied to flip-flop 114 when the voltage across zero exceeds the reference signal level applied to comparator 12α. As a result, the primary current is cut off, and the secondary current Is begins to flow. Due to the polarity of the winding, when the primary current is flowing, the secondary voltage at the black dot end is
Vs and the voltage V-sense applied to the detection winding are negative, and positive when the secondary current is flowing. The secondary winding 105 has a diode 111 and a capacitor 1
load 10 through a network consisting of 13
Connected to 9. In this example, the capacitor is 5μF.

検出巻線107は一つの端子が電源Vssに接続
され、もう一つの端子が抵抗150を通してピー
ク検出回路124に接続される。抵抗150およ
びピーク検出回路124と電源Vssの間に接続さ
れる抵抗152は信号を減衰するのに用いられ
る。抵抗150と152の値はそれぞれ43KΩと
4.5KΩである。ピーク検出回路は入力電圧のピー
ク値に等しい出力電圧を提供する公知の回路であ
る。ピーク検出回路124の出力は1.21KΩの抵
抗130を通つて公知の演算増幅器126の入力
端に接続される。100KΩの抵抗132は演算増
幅器の出力からダイオード134およびフイード
バツクの安定性を保つ0.02μFのコンデンサ136
と並列の反転入力で接続される。演算増幅器の出
力は4.64KΩの抵抗154を通つて、コンパレー
ター回路122の参照入力端に接続される。抵抗
154および参照入力端から参照電圧源128に
接続される1KΩの抵抗156は、演算増幅器の
出力信号を減衰するのに用いられる。演算増幅器
は約3ボルトの参照電圧源128に接続される参
照入力端子を有する。参照電圧源は電源Vssの変
動に依存しない参照電圧を提供する公知のバンド
ギヤツプ参照回路でもよい。
One terminal of the detection winding 107 is connected to the power supply Vss, and the other terminal is connected to the peak detection circuit 124 through a resistor 150. A resistor 150 and a resistor 152 connected between peak detection circuit 124 and power supply Vss are used to attenuate the signal. The value of resistors 150 and 152 is 43KΩ respectively.
It is 4.5KΩ. Peak detection circuits are known circuits that provide an output voltage equal to the peak value of the input voltage. The output of the peak detection circuit 124 is connected through a 1.21KΩ resistor 130 to the input of a conventional operational amplifier 126. A 100KΩ resistor 132 connects a diode 134 from the output of the operational amplifier and a 0.02μF capacitor 136 to maintain feedback stability.
connected with an inverting input in parallel with The output of the operational amplifier is connected to the reference input of comparator circuit 122 through a 4.64KΩ resistor 154. A resistor 154 and a 1K resistor 156 connected from the reference input to the reference voltage source 128 are used to attenuate the operational amplifier output signal. The operational amplifier has a reference input terminal connected to a reference voltage source 128 of approximately 3 volts. The reference voltage source may be a known bandgap reference circuit that provides a reference voltage that is independent of variations in the power supply Vss.

負荷109のインピーダンスが低く、二次巻線
に過度の電圧が生じていない場合の動作を第1図
及び第2図を参照しながら説明する。
The operation when the impedance of the load 109 is low and no excessive voltage is generated in the secondary winding will be described with reference to FIGS. 1 and 2.

負荷インピーダンスが高くない状態では、二次
側電圧Vs(図中ではVsec)及び検出電圧Vsense
も相対的に高い値を示さない。この状態において
ピーク検出器124のピーク検出電圧が参照電圧
源128の参照電圧Vrより低くなるように設定
しておけば、演算増幅器126の出力電圧は参照
電圧Vrと等しくなり、従つてコンパレータ12
2の参照入力端子には一定の電圧Vrが印加され
ることとなる。
When the load impedance is not high, the secondary side voltage Vs (Vsec in the figure) and the detection voltage Vsense
does not show a relatively high value. In this state, if the peak detection voltage of the peak detector 124 is set to be lower than the reference voltage Vr of the reference voltage source 128, the output voltage of the operational amplifier 126 will be equal to the reference voltage Vr, and therefore the comparator 12
A constant voltage Vr is applied to the reference input terminal No. 2.

この状態でクロツクCLKが立ち上がり(以下、
第2図参照)、フリツプフロツプ114がセツト
されてQ出力がハイレベルになると、駆動回路1
12によりトランジスタ110が導通する。トラ
ンジスタ110が導通すると、一次巻線に入力す
る一次側電流Ipが徐々に増大し、それに比例して
抵抗120により生じる電流検知電圧も増大す
る。この電流検知電圧はコンパレータ122の他
方の入力端子に印加されているから、コンパレー
タ122は一定電圧Vrと電流検知電圧との比較
を行う。
In this state, the clock CLK rises (hereinafter referred to as
(see FIG. 2), when the flip-flop 114 is set and the Q output becomes high level, the drive circuit 1
12 causes transistor 110 to conduct. When the transistor 110 becomes conductive, the primary side current Ip input to the primary winding gradually increases, and the current detection voltage generated by the resistor 120 also increases in proportion to it. Since this current detection voltage is applied to the other input terminal of the comparator 122, the comparator 122 compares the constant voltage Vr and the current detection voltage.

電流検知電圧が一定電圧Vrより低い間はコン
パレータ122の出力はローレベルであるが、一
次側電流Ipが増大してその電流検知電圧が一定電
圧Vrを超えると、コンパレータ122はハイレ
ベルのリセツトパルスをフリツプフロツプ114
のリセツト端子に出力する。このリセツトパルス
によつてフリツプフロツプ113のQ出力はロー
レベルになり、駆動回路112によりトランジス
タ110は遮断状態となる。したがつて、一次巻
線103に流れる一次側電流Ipはリセツトパルス
が発生した時点で急減にゼロとなり、逆に二次巻
線105に二次側電流Isが流れ始める。以上の動
作がクロツクCLKの周期で繰り返される。
While the current detection voltage is lower than the constant voltage Vr, the output of the comparator 122 is low level, but when the primary current Ip increases and the current detection voltage exceeds the constant voltage Vr, the comparator 122 outputs a high level reset pulse. Flip-flop 114
output to the reset terminal. This reset pulse causes the Q output of the flip-flop 113 to go low, and the drive circuit 112 turns off the transistor 110. Therefore, the primary current Ip flowing through the primary winding 103 suddenly decreases to zero when the reset pulse is generated, and conversely, the secondary current Is starts flowing through the secondary winding 105. The above operation is repeated at the cycle of clock CLK.

このように、負荷109のインピーダンスが低
く、二次側電圧Vs(図中ではVsec)及び検出電
圧Vsenseが相対的に低い状態では、演算増幅器
126の出力電圧は参照電圧Vrと等しく、従つ
てコンパレータ122の参照入力端子にはその電
圧Vrが印加される。従つて、コンパレータ12
2からのリセツトパルスは常に一次側電流Ipが一
定の大きさに到達したときに発生し、Ipが流れる
時間及び波形は図2に示すように一定である。即
ち、一次巻線103に与えられるエネルギ(電
力)は基本的には各周期で同一となり、理想変圧
器の入力電力と出力電力とは同一になるから二次
巻線105で得られる出力パワーは実質的に一定
となる。図4を参照すれば、VoutIout=一定
(電力)をグラフ化したものが「パワー一定」の
曲線である。
In this way, when the impedance of the load 109 is low and the secondary side voltage Vs (Vsec in the figure) and detection voltage Vsense are relatively low, the output voltage of the operational amplifier 126 is equal to the reference voltage Vr, and therefore the comparator The voltage Vr is applied to the reference input terminal 122. Therefore, comparator 12
The reset pulse from 2 is always generated when the primary current Ip reaches a certain level, and the time and waveform during which Ip flows are constant as shown in FIG. That is, the energy (power) given to the primary winding 103 is basically the same in each cycle, and the input power and output power of the ideal transformer are the same, so the output power obtained by the secondary winding 105 is virtually constant. Referring to FIG. 4, a graph of VoutIout=constant (power) is a "constant power" curve.

次に、負荷109のインピーダンスが増加した
場合を第1図および第3図を参照しながら説明す
る。
Next, a case where the impedance of the load 109 increases will be explained with reference to FIGS. 1 and 3.

負荷インピーダンスが増加すると、二次側電流
Isが減少し、二次側電流Vs(図中ではVsec)が上
昇する。この現像は検出巻線107にも反映し、
検出電圧Vsenseの上昇となつて現れ、従つてピ
ーク検出回路124の出力であるピーク検出電圧
が上昇する。
As the load impedance increases, the secondary current
Is decreases, and the secondary current Vs (Vsec in the figure) increases. This development is also reflected on the detection winding 107,
This appears as an increase in the detection voltage Vsense, and therefore the peak detection voltage that is the output of the peak detection circuit 124 increases.

ピーク検出電圧が上昇して、参照電圧源128
の参照電圧Vrを超えると、それに応じて演算増
幅器126の出力電圧は参照電圧Vrから低下す
る。従つて、コンパレータ122の参照入力端子
に印加される電圧も低下する。このことはコンパ
レータ122からのリセツトパルスがより早い時
点で発生することを意味する。
The peak detection voltage increases and the reference voltage source 128
When the reference voltage Vr exceeds the reference voltage Vr, the output voltage of the operational amplifier 126 decreases from the reference voltage Vr accordingly. Therefore, the voltage applied to the reference input terminal of comparator 122 also decreases. This means that the reset pulse from comparator 122 occurs at an earlier point in time.

すなわち、上述したように、クロツクCLKが
立ち上がつて一次側電流Ipが上昇し、それに比例
して電流検知電圧が上昇するが、コンパレータ1
22の参照入力端子の電圧(演算増幅器126の
出力電圧)が一定電圧Vrよりも低い電圧に低下
しているため、より早い時点で電流検知電圧が参
照入力端子電圧に到達し、コンパレータ122か
らリセツトパルスが出力される。従つて、負荷イ
ンピーダンスが上昇して検出巻線107による検
出電圧Vsenseが高くなると、フリツプフロツプ
114は早い時点でリセツトされ、一次側電流Ip
が流れる時間(周期)が短くなる。これによつ
て、二次巻線105へ供給されるパワーが減少
し、高インピーダンス負荷にかかる電圧を一定に
保持することができる。
That is, as mentioned above, when the clock CLK rises, the primary current Ip rises, and the current detection voltage rises in proportion to it.
Since the voltage at the reference input terminal of 22 (the output voltage of the operational amplifier 126) has decreased to a voltage lower than the constant voltage Vr, the current detection voltage reaches the reference input terminal voltage at an earlier point in time and is reset by the comparator 122. A pulse is output. Therefore, when the load impedance increases and the detection voltage Vsense by the detection winding 107 becomes higher, the flip-flop 114 is reset at an earlier point in time and the primary current Ip is increased.
The time (period) in which it flows becomes shorter. This reduces the power supplied to the secondary winding 105, allowing the voltage across the high impedance load to remain constant.

第4図は電源回路が負荷109にかかる出力電
圧を、出力電流の関数として示す図である。図は
臨界負荷インピーダンスZ−critでの電流より低
い電流値で電圧は近似的に一定であることを示
す。実験の回路では出力電圧は約60ボルトであつ
た。出力電流は負荷に接続されるツエナーダイオ
ード115によつて零になるのを防ぐ。負荷電流
が零に近づくときツエナーダイオードは70ボルト
で導通する。出力電流が臨界負荷インピーダンス
での電流より大きいとき、出力パワーが一定にな
り、従つて電圧は電流の増加に伴つて下がる。こ
れは出力電流が臨界インピーダンスでの値と約
200Ωの電話加入者線での最小インピーダンスで
の値の間にあるとき有効である。負荷電流がツエ
ナー電流と臨界負荷インピーダンスでの値の間に
あるとき、検出巻線107によつて検出される高
負荷電圧に応じて一次巻線入力電流のパルス幅変
調の結果、出力電圧は完全に一定である。臨界負
荷インピーダンスは次式で計算できる。
FIG. 4 is a diagram showing the output voltage applied to the load 109 by the power supply circuit as a function of the output current. The figure shows that the voltage is approximately constant at current values lower than the current at the critical load impedance Z-crit. In the experimental circuit, the output voltage was approximately 60 volts. The output current is prevented from going to zero by a Zener diode 115 connected to the load. The Zener diode conducts at 70 volts when the load current approaches zero. When the output current is greater than the current at the critical load impedance, the output power remains constant and the voltage therefore decreases as the current increases. This means that the output current is approximately equal to the value at critical impedance.
Valid when between the values at the minimum impedance in the telephone subscriber line of 200 Ω. When the load current is between the Zener current and the value at the critical load impedance, the output voltage is completely constant. Critical load impedance can be calculated using the following formula.

Z−crit=2x(R1+R22xRs2/N2xR22xFxLp (1) ここでR1=抵抗150=43KΩ R2=抵抗152=4.5KΩ RS=抵抗120=10KΩ N =一次巻線と検出巻線の巻数比=
0.5 F =クロツク周波数=256KHz Lp=一次巻線インダクタンス200μH 第1図の回路は通信スイツチシステムの電話線
用に設計されたもので、加入者線のフツクオン/
フツクオフ状態を決めるため、システムコントロ
ーラによつて出力が時間的にサンプリングされる
監視回路135が提供されている。監視回路はコ
ンパレーター140で構成され、その一つの端子
はピーク検出器を通つて電流検出抵抗120に接
続され、もう一つの端子は参照電圧源144に接
続される。これは電源Vssの電圧変動に依存しな
い公知の約1.5ボルトのバンドギヤツプ参照回路
でもうよい。電流検出抵抗120にかかる電圧
は、一次巻線のパルス入力電流に従つて変化し、
コンパレーター140に信号を提供するため、ピ
ーク検出器142は抵抗電圧のピーク値に応じ
て、出力信号を提供するように設計されている。
フツクオンのとき、加入者線のインピーダンスが
高くなり、第4図に示される臨界インピーダンス
より大きくなる。その結果、抵抗120およびコ
ンパレーター140に対応する入力端では比較的
低いピーク電圧が存在する。フツクオフのとき
は、ループインピーダンスが低くなり、従つて検
出抵抗120では電圧が比較的高くなる。参照電
圧源144値はフツクオンのときの電圧信号より
高く、フツクオフのときの電圧信号より低くなる
ように選択される。従つて、コンパレーター14
0の出力ではフツクオフのときよりもフツクオン
の時に違う電圧信号が提供される。この方法では
加入者の状態を示す監視出力は、コンパレーター
140によつて提供される。
Z-crit = 2x (R 1 + R 2 ) 2 xRs 2 /N 2 xR 2 / 2 xFxLp (1) Here, R 1 = Resistor 150 = 43KΩ R 2 = Resistor 152 = 4.5KΩ R S = Resistor 120 = 10KΩ N =Turns ratio between primary winding and detection winding=
0.5 F = Clock frequency = 256KHz L p = Primary winding inductance 200μH The circuit in Figure 1 was designed for the telephone line of a communication switch system.
A monitoring circuit 135 is provided whose output is sampled in time by the system controller to determine the hook-off condition. The monitoring circuit consists of a comparator 140, one terminal of which is connected to the current sensing resistor 120 through a peak detector, and the other terminal of which is connected to a reference voltage source 144. This may be a known bandgap reference circuit of about 1.5 volts that does not depend on voltage fluctuations of the power supply Vss. The voltage across the current sensing resistor 120 varies according to the pulsed input current in the primary winding;
To provide a signal to comparator 140, peak detector 142 is designed to provide an output signal in response to the peak value of the resistor voltage.
When the switch is on, the impedance of the subscriber line becomes high and becomes greater than the critical impedance shown in FIG. As a result, there is a relatively low peak voltage at the inputs corresponding to resistor 120 and comparator 140. When the hook is off, the loop impedance is low and therefore the voltage across sense resistor 120 is relatively high. The reference voltage source 144 value is selected to be higher than the voltage signal when the hook is on and lower than the voltage signal when the hook is off. Therefore, comparator 14
A zero output provides a different voltage signal when the hook is on than when the hook is off. In this method, a monitoring output indicative of subscriber status is provided by comparator 140.

第1図に示されるフツクオン/フツクオフ検出
器145の別の例は点線によつて、演算増幅器1
26の出力に接続される。フツクオフのとき、負
荷インピーダンスが相対的に低くなり、従つて増
幅器は参照電圧源128のレベルより相対的に高
い出力電圧レベルを提供する。フツクオンのと
き、ループインピーダンスは第4図に示される最
大のフツクオンループインピーダンスZ−max
より高くなる。第4図での等電圧線が横軸接近す
ると、約60ボルトから65ボルトまでわずかの傾き
を持つ。この電圧差は増幅器126の出力端でZ
−maxとフツクオンを区別するのに十分である。
増幅器出力レベルは、コンパレーター149によ
つて参照電圧源147と比較され、適当な監視出
力信号を提供する。
Another example of hook-on/hook-off detector 145 shown in FIG.
26 output. When hooked off, the load impedance is relatively low and the amplifier therefore provides an output voltage level that is relatively higher than the level of reference voltage source 128. When the hook is on, the loop impedance is the maximum hook-on loop impedance Z-max shown in Figure 4.
becomes higher. When the equal voltage lines in Figure 4 approach the horizontal axis, they have a slight slope from about 60 volts to 65 volts. This voltage difference is Z at the output of amplifier 126.
It is sufficient to distinguish between −max and normal.
The amplifier output level is compared to a reference voltage source 147 by comparator 149 to provide an appropriate monitoring output signal.

ここで述べた本発明の精神や範囲から離れず
に、これらの技術で実施例を変更あるいは修正で
きることは明らかである。従つてこれらの変更や
修正は本特許の請求範囲に含まれる。
Obviously, changes or modifications may be made in these techniques without departing from the spirit or scope of the invention as herein described. Accordingly, these changes and modifications are included within the scope of the claims of this patent.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す電源回路の回
路図;第2図と第3図は第1図の回路で異なる負
荷インピーダンスでの電流と電圧波形を示す図;
第4図は出力電流の関数として電源の出力電圧を
描いた図である。 101……変圧器、103……一次巻線、10
5……二次巻線、107……検出巻線、109…
…負荷、110……トランジスタスイツチ、11
1……ダイオード、112……駆動回路、113
……コンデンサ、114……フリツプ−フロツ
プ、115……ツエナーダイオード、120……
抵抗、122……コンパレーター回路、124…
…ピーク検出回路、126……演算増幅器、12
8……参照電圧源、130,132……抵抗、1
34……ダイオード、135……監視回路、13
6……コンデンサ、140……コンパレーター、
142……ピーク検出器、144……参照電圧
源、145……検出器、147……参照電圧源、
149……コンパレーター、150,152,1
54,156……抵抗。
FIG. 1 is a circuit diagram of a power supply circuit showing an embodiment of the present invention; FIGS. 2 and 3 are diagrams showing current and voltage waveforms at different load impedances in the circuit of FIG. 1;
FIG. 4 is a diagram depicting the output voltage of the power supply as a function of the output current. 101...Transformer, 103...Primary winding, 10
5...Secondary winding, 107...Detection winding, 109...
...Load, 110...Transistor switch, 11
1... Diode, 112... Drive circuit, 113
... Capacitor, 114 ... Flip-flop, 115 ... Zener diode, 120 ...
Resistor, 122... Comparator circuit, 124...
...Peak detection circuit, 126...Operation amplifier, 12
8... Reference voltage source, 130, 132... Resistor, 1
34...Diode, 135...Monitoring circuit, 13
6... Capacitor, 140... Comparator,
142...Peak detector, 144...Reference voltage source, 145...Detector, 147...Reference voltage source,
149...Comparator, 150, 152, 1
54,156...Resistance.

Claims (1)

【特許請求の範囲】 1 変圧器回路101の一次巻線103に流れる
電流をスイツチング制御するスイツチ手段110
を有し、そのスイツチ手段の周期的導通期間を一
定にすることで、二次巻線105に接続された通
信端末負荷109へ一定パワーを供給する電流供
給回路において、 前記変圧器回路に設けられ、前記二次巻線の出
力電圧の大きさを検出する検出巻線107と; 前記検出巻線のピーク電圧を検出するピーク電
圧検出手段124と; 前記通信端末負荷のインピーダンスが上昇する
ことで前記ピーク電圧がある所定参照電圧
(VR)を超えると、前記一次巻線への入力電流
を低減させて前記二次巻線の出力電圧を実質的に
一定にするように、前記スイツチ手段の周期的導
通期間を短くする制御手段126,122,11
4,112と; を有することを特徴とする通信端末への電流供給
回路。
[Claims] 1. Switch means 110 for switching and controlling the current flowing through the primary winding 103 of the transformer circuit 101
in the current supply circuit which supplies constant power to the communication terminal load 109 connected to the secondary winding 105 by keeping the periodic conduction period of the switching means constant. , a detection winding 107 for detecting the magnitude of the output voltage of the secondary winding; peak voltage detection means 124 for detecting the peak voltage of the detection winding; The periodicity of said switching means is such that when the peak voltage exceeds a certain predetermined reference voltage (VR), the input current to said primary winding is reduced to make the output voltage of said secondary winding substantially constant. Control means 126, 122, 11 for shortening the conduction period
4,112; A current supply circuit for a communication terminal, characterized in that it has the following.
JP62327579A 1987-12-25 1987-12-25 Electric source with stable output voltage Granted JPH01175453A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62327579A JPH01175453A (en) 1987-12-25 1987-12-25 Electric source with stable output voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62327579A JPH01175453A (en) 1987-12-25 1987-12-25 Electric source with stable output voltage

Publications (2)

Publication Number Publication Date
JPH01175453A JPH01175453A (en) 1989-07-11
JPH0447510B2 true JPH0447510B2 (en) 1992-08-04

Family

ID=18200634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62327579A Granted JPH01175453A (en) 1987-12-25 1987-12-25 Electric source with stable output voltage

Country Status (1)

Country Link
JP (1) JPH01175453A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324613B1 (en) 1999-01-05 2001-11-27 Agere Systems Guardian Corp. Port router
US8077483B2 (en) 2007-04-06 2011-12-13 Power Integrations, Inc. Method and apparatus for sensing multiple voltage values from a single terminal of a power converter controller
US8077486B2 (en) 2007-04-06 2011-12-13 Power Integrations, Inc. Method and apparatus for power converter fault condition detection
CN105265019B (en) * 2013-06-05 2018-02-16 飞利浦照明控股有限公司 For controlling the device of optical module

Also Published As

Publication number Publication date
JPH01175453A (en) 1989-07-11

Similar Documents

Publication Publication Date Title
US4704670A (en) Power supply with regulated output voltage
US6084518A (en) Balanced charge flame characterization system and method
US4916381A (en) Current source for a variable load with an inductive component
US4081700A (en) Touch control switch circuit with compensation for power supply line fluctuations
JPH09201049A (en) Switching power supply
US20050021248A1 (en) Two-wire electromagnetic flowmeter
JPH0746833A (en) Overload protection circuit of switch mode converter
JPH07241075A (en) Current detection device and method in power conversion
CN109792391B (en) MPS generation system and method
JPH0447510B2 (en)
WO1982001267A1 (en) Circuit for converting a non-live zero,current signal to a live zero dc output signal
US5708572A (en) Switched-mode power supply
EP0112380B1 (en) Frequency to current converter circuit
JPH1169789A (en) Switching power supply device
JP2001095240A (en) Rush-current preventing circuit having input over- voltage limiting function
JPH0522352A (en) Undershoot elimination circuit for pulse waveform
JP3185950B2 (en) Two-wire transmitter
JP2967558B2 (en) Switching power supply
JPH06106020B2 (en) Switching regulator
JPH0522990Y2 (en)
JP2005312203A (en) Overcurrent controller
JP2513741Y2 (en) Overcurrent detection circuit for switching power supply
GB2071432A (en) Apparatus for Converting a Direct Input Voltage into an Alternating Output Voltage
JP2838650B2 (en) Electromagnetic flow meter
JPS62156570A (en) Resistance value detecting circuit