JPH0444411A - ディジタルフィルタの演算方法 - Google Patents
ディジタルフィルタの演算方法Info
- Publication number
- JPH0444411A JPH0444411A JP15237290A JP15237290A JPH0444411A JP H0444411 A JPH0444411 A JP H0444411A JP 15237290 A JP15237290 A JP 15237290A JP 15237290 A JP15237290 A JP 15237290A JP H0444411 A JPH0444411 A JP H0444411A
- Authority
- JP
- Japan
- Prior art keywords
- data
- coefficient
- multiplied
- filter
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 238000004364 calculation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は係数格納用ＲＯＭを有するディジタルフィルタ
の演算方法に関するものである。
の演算方法に関するものである。
「従来の技術」
ディジタルフィルタにおいて、フィルタ係数精度を上げ
るにはまず第１に係数格納用ＲＯＭのビット数を上げる
ことが考えられるが、ＲＯＭの容量が増加するのであま
り好ましくない、第２に浮動小数点演算方法により行な
う方法があるが、処理が複雑するという問題がある。
るにはまず第１に係数格納用ＲＯＭのビット数を上げる
ことが考えられるが、ＲＯＭの容量が増加するのであま
り好ましくない、第２に浮動小数点演算方法により行な
う方法があるが、処理が複雑するという問題がある。
この浮動小数点演算方法についてさらに詳しく説明する
。
。
例えば、７タツプのディジタルフィルタで、ＲＯＭビッ
ト数が４、フィルタ係数がＡ１＝Ａ７＝０．１、Ａ ２
＝ Ａ ６ ＝−０，２、Ａ３＝Ａ５＝０．３、Ａ４
＝０．６とする。ＭＳＢとＭＳＢ−１ビツトの間に小数
点をもつ４ビツトデータにまるめこむと、乗算係数はつ
ぎのようになる。
ト数が４、フィルタ係数がＡ１＝Ａ７＝０．１、Ａ ２
＝ Ａ ６ ＝−０，２、Ａ３＝Ａ５＝０．３、Ａ４
＝０．６とする。ＭＳＢとＭＳＢ−１ビツトの間に小数
点をもつ４ビツトデータにまるめこむと、乗算係数はつ
ぎのようになる。
Ａ １ ＝ Ａ ７ ＝ ＯＯＯ１（０，１２５）Ａ２
＝Ａ６＝１１１０ （−０，２５）Ａ ３ ＝ Ａ
５ ＝ ００１０ （０，２５）Ａ ４ ＝ ０１０
１ （０，６２５）係数データは２の補数表示である
。
＝Ａ６＝１１１０ （−０，２５）Ａ ３ ＝ Ａ
５ ＝ ００１０ （０，２５）Ａ ４ ＝ ０１０
１ （０，６２５）係数データは２の補数表示である
。
フィルタ係数がこのままで演算する場合の回路が第３図
である。この第３図において、データが入力端子（１）
に入力すると、データ遅延回路（２）（（２１）〜（２
７））に−時記憶されたデータがそれぞれ係数ＲＯＭ（
３） （（ＡＩ）〜（Ａ７））の係数と乗算され、これ
を加算回路（４）で加算して出力端子（５）から出力す
る。
である。この第３図において、データが入力端子（１）
に入力すると、データ遅延回路（２）（（２１）〜（２
７））に−時記憶されたデータがそれぞれ係数ＲＯＭ（
３） （（ＡＩ）〜（Ａ７））の係数と乗算され、これ
を加算回路（４）で加算して出力端子（５）から出力す
る。
「発明が解決しようとする課題」
この第３図の場合、係数が０．１は０．１２５．−０．
２は−Ｏ，ＺＳ、０．３は０．２５．０．６は０．６２
５としであるため。
２は−Ｏ，ＺＳ、０．３は０．２５．０．６は０．６２
５としであるため。
精度はあまりよくない、そこで、このデータ精度を２倍
にするため１ビット上げＡ１＝Ａ７＝０．２５、Ａ ２
＝ Ａ ６ ＝−０，３７５、Ａ３＝Ａ５＝０．６２
５． Ａ４＝ ０．１２５ Ｘ １０１とすると、Ａ４
だけが４ピツトでは表現できなくなる。そこで、第４図
に示すように、係数ＲＯＭ （３）から指数情報ビット
をシフトレジスタ（６）へ送り、Ａｌ、Ａ２．Ａ３．Ａ
５．Ａ６．Ａ７については係数を２倍にして乗算器（７
）でデータＲＡ Ｍ （９）のデータと乗算し、それを
シフトレジスタ（６）で十にする。またＡ４についてだ
けは２倍にしないもとのままの係数を乗算器（７）でデ
ータと乗算し、シフトレジスタ（６）で十にせずにその
ままのデータを出力する。これらを加算回路（４）で加
算し出力する。
にするため１ビット上げＡ１＝Ａ７＝０．２５、Ａ ２
＝ Ａ ６ ＝−０，３７５、Ａ３＝Ａ５＝０．６２
５． Ａ４＝ ０．１２５ Ｘ １０１とすると、Ａ４
だけが４ピツトでは表現できなくなる。そこで、第４図
に示すように、係数ＲＯＭ （３）から指数情報ビット
をシフトレジスタ（６）へ送り、Ａｌ、Ａ２．Ａ３．Ａ
５．Ａ６．Ａ７については係数を２倍にして乗算器（７
）でデータＲＡ Ｍ （９）のデータと乗算し、それを
シフトレジスタ（６）で十にする。またＡ４についてだ
けは２倍にしないもとのままの係数を乗算器（７）でデ
ータと乗算し、シフトレジスタ（６）で十にせずにその
ままのデータを出力する。これらを加算回路（４）で加
算し出力する。
このようにすることによって、精度を上げることができ
るが、シフトレジスタを必要とし、しかも処理が複雑に
なる。
るが、シフトレジスタを必要とし、しかも処理が複雑に
なる。
本発明は、シフトレジスタを付加することなく係数精度
アップできる方法を得ることを目的とするものである。
アップできる方法を得ることを目的とするものである。
「課題を解決するための手段」
本発明は複数タップのディジタル信号に、係数ＲＯＭ中
の各タップ毎のフィルタ係数を乗算し、これらを加算器
で加算して出力を得るようにしたディジタルフィルタに
おいて、前記係数ＲＯＭのフィルタ係数を、ビット数を
越えない範囲内でｎ倍してデータと乗算し、ビット数を
越えるフィルタ係数はそのままでデータと乗算した後ｎ
回加算し、これらを加算した後、古に除算して出力を得
るようにした方法である。
の各タップ毎のフィルタ係数を乗算し、これらを加算器
で加算して出力を得るようにしたディジタルフィルタに
おいて、前記係数ＲＯＭのフィルタ係数を、ビット数を
越えない範囲内でｎ倍してデータと乗算し、ビット数を
越えるフィルタ係数はそのままでデータと乗算した後ｎ
回加算し、これらを加算した後、古に除算して出力を得
るようにした方法である。
「作用」
例えば７タツプのディジタルフィルタにおいて、ＡＩ、
Ａ２．Ａ３．Ａ５．Ａ６．Ａ７が２倍しても係数ＲＯＭ
のビット数が変らず、Ａ４だけが変るものとする。この
ような場合、Ａｌ、Ａ２．Ａ３．Ａ５、Ａ６．Ａ７を２
倍にしたＢ １．Ｂ ２．Ｂ ３．Ｂ ５゜Ｂ ６．Ｂ
７の係数を得てデータと乗算する。Ａ４については２
倍にせずそのままＡ４の係数をデータと乗算し１乗算後
の同一データを２回加算する。
Ａ２．Ａ３．Ａ５．Ａ６．Ａ７が２倍しても係数ＲＯＭ
のビット数が変らず、Ａ４だけが変るものとする。この
ような場合、Ａｌ、Ａ２．Ａ３．Ａ５、Ａ６．Ａ７を２
倍にしたＢ １．Ｂ ２．Ｂ ３．Ｂ ５゜Ｂ ６．Ｂ
７の係数を得てデータと乗算する。Ａ４については２
倍にせずそのままＡ４の係数をデータと乗算し１乗算後
の同一データを２回加算する。
このようにして全データを加算した後、十に除算すると
精度アップが図られる。
精度アップが図られる。
「実施例」
以下、本発明の一実施例として前記同様の例によって説
明する。
明する。
例えば、７タツプのディジタルフィルタとし。
係数ＲＯＭ （３）のビット数を４．フィルタ係数をＡ
１＝Ａ７＝０．１、Ａ ２ ＝Ａ ６ ＝−０，２、Ａ
３＝Ａ５＝０．３、Ａ４＝０．６とする。
１＝Ａ７＝０．１、Ａ ２ ＝Ａ ６ ＝−０，２、Ａ
３＝Ａ５＝０．３、Ａ４＝０．６とする。
ここで、データ精度を１ビット上げるため、Ａ１からＡ
７まですべてを２倍にすると、Ａ４についてだけ４ビツ
トでは表現できなくなる。そこで。
７まですべてを２倍にすると、Ａ４についてだけ４ビツ
トでは表現できなくなる。そこで。
Ａｌ、Ａ２．Ａ３．Ａ５．Ａ６．Ａ７については２倍処
理をしてそれぞれＢ １．Ｂ ２．Ｂ ３．Ｂ ５．Ｂ
６゜Ｂ７とする。そしてＡ４についてはそのままとし
て、加算処理の時点でＡ４とデータとの乗算データを２
回加算する。
理をしてそれぞれＢ １．Ｂ ２．Ｂ ３．Ｂ ５．Ｂ
６゜Ｂ７とする。そしてＡ４についてはそのままとし
て、加算処理の時点でＡ４とデータとの乗算データを２
回加算する。
すなわち、第１図において、入力端子（１）に入力した
７タツプデータは、データ遅延回路（２）（（２１）〜
（２７） ）で遅延される。そしてこのうちデータ遅延
回路（２１） （２２） （２３） （２５） （２６
） （２７）のデータは係数ＲＯＭ （Ｂｌ） （Ｂ２
） （Ｂ３） （Ｂ５） （Ｂ６） （Ｂ７）にて２倍
（ＭＳＢ側へ１ビツトシフト）した係数と乗算される。
７タツプデータは、データ遅延回路（２）（（２１）〜
（２７） ）で遅延される。そしてこのうちデータ遅延
回路（２１） （２２） （２３） （２５） （２６
） （２７）のデータは係数ＲＯＭ （Ｂｌ） （Ｂ２
） （Ｂ３） （Ｂ５） （Ｂ６） （Ｂ７）にて２倍
（ＭＳＢ側へ１ビツトシフト）した係数と乗算される。
データ遅延回路（２４）のデータだけが係数ＲＯＭ （
Ａ４）の２倍しないそのままの係数と乗算される。
Ａ４）の２倍しないそのままの係数と乗算される。
そして２倍した係数との乗算データは１回分だけ、また
２倍しない係数との乗算データは２回それぞれ加算回路
（４）で加算される。この加算回路（４）のデータは除
算器（８）で十に除算されて出力端子（５）から出力す
る。
２倍しない係数との乗算データは２回それぞれ加算回路
（４）で加算される。この加算回路（４）のデータは除
算器（８）で十に除算されて出力端子（５）から出力す
る。
第１図の実施例では７タツプのフィルタの場合であるが
、第２図は乗算器（７）を利用した一般的な回路を示し
、このような回路例ではより効果的である。
、第２図は乗算器（７）を利用した一般的な回路を示し
、このような回路例ではより効果的である。
ｒ発明の効果」
本発明は上述のような演算方法としたので、シフトレジ
スタを付加することなく、演算精度を向上させることが
できるという効果を有する。
スタを付加することなく、演算精度を向上させることが
できるという効果を有する。
第１図は本発明のディジタルフィルタの演算方法を具体
化する第１実施例のブロック図、第２図は本発明の他の
実施例のブロック図、第３図および第４図はそれぞれ従
来の方法を説明するためのブロック図である。 （１）・・・入力端子、（２） （（２１）〜（２７）
）・・・データ遅延回路、 （３） （（ＡＩ）〜（
Ａ７） ）・・・係数ＲＯＭ、（４）・・・加算回路、
（５）・・・出力端子、（６）・・・シフトレジスタ、
（７）・・・乗算器、（８）・・・除算器、（９）・・
・データＲＡＭ、（２１） （２２） （２３） （２
５） （２６） （２７）・・・データ遅延回路、（Ｂ
１） （Ｂ２） （Ｂ３） （Ｂ５） （Ｂ６） （Ｂ
７）・・・係数ＲＯＭ、（２４）・・・データ遅延回路
。 第 図
化する第１実施例のブロック図、第２図は本発明の他の
実施例のブロック図、第３図および第４図はそれぞれ従
来の方法を説明するためのブロック図である。 （１）・・・入力端子、（２） （（２１）〜（２７）
）・・・データ遅延回路、 （３） （（ＡＩ）〜（
Ａ７） ）・・・係数ＲＯＭ、（４）・・・加算回路、
（５）・・・出力端子、（６）・・・シフトレジスタ、
（７）・・・乗算器、（８）・・・除算器、（９）・・
・データＲＡＭ、（２１） （２２） （２３） （２
５） （２６） （２７）・・・データ遅延回路、（Ｂ
１） （Ｂ２） （Ｂ３） （Ｂ５） （Ｂ６） （Ｂ
７）・・・係数ＲＯＭ、（２４）・・・データ遅延回路
。 第 図
Claims (1)
- （１）複数タップのディジタル信号に、係数ＲＯＭ中の
各タップ毎のフィルタ係数を乗算し、これらを加算器で
加算して出力を得るようにしたディジタルフィルタにお
いて、前記係数ＲＯＭのフィルタ係数を、ビット数を越
えない範囲内でｎ倍してデータと乗算し、ビット数を越
えるフィルタ係数はそのままでデータと乗算した後ｎ回
加算し、これらを加算した後、１／ｎに除算して出力を
得るようにしたことを特徴とするディジタルフィルタの
演算方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2152372A JP3053637B2 (ja) | 1990-06-11 | 1990-06-11 | ディジタルフィルタの演算方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2152372A JP3053637B2 (ja) | 1990-06-11 | 1990-06-11 | ディジタルフィルタの演算方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0444411A true JPH0444411A (ja) | 1992-02-14 |
| JP3053637B2 JP3053637B2 (ja) | 2000-06-19 |
Family
ID=15539090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2152372A Expired - Lifetime JP3053637B2 (ja) | 1990-06-11 | 1990-06-11 | ディジタルフィルタの演算方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3053637B2 (ja) |
-
1990
- 1990-06-11 JP JP2152372A patent/JP3053637B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3053637B2 (ja) | 2000-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255216A (en) | Reduced hardware look up table multiplier | |
| US4430721A (en) | Arithmetic circuits for digital filters | |
| EP0137816A1 (en) | Apparatus for generating scaled weighting coefficients for sampled data filters | |
| US6370556B1 (en) | Method and arrangement in a transposed digital FIR filter for multiplying a binary input signal with tap coefficients and a method for designing a transposed digital filter | |
| TWI386845B (zh) | Error calculation of the integer division operation circuit | |
| JPH09325955A (ja) | 二乗和の平方根演算回路 | |
| JPH0444411A (ja) | ディジタルフィルタの演算方法 | |
| EP0791242B1 (en) | Improved digital filter | |
| Eskritt et al. | A 2-digit DBNS filter architecture | |
| JPH04140827A (ja) | 浮動小数点表示データの演算方法 | |
| Hass | Synthesizing optimal fixed-point arithmetic for embedded signal processing | |
| Pitchika et al. | Fast Base Extension using Single Redundant Modulus in a Residue Number System | |
| JPS61262925A (ja) | 演算回路 | |
| JPS63113757A (ja) | 演算回路 | |
| JPH0720047B2 (ja) | デイジタルフイルタ | |
| JPS5990419A (ja) | ２次のデイジタル全域通過回路 | |
| JPH09186554A (ja) | ディジタルフィルタ | |
| Beaumont-Smith et al. | A VLSI chip implementation of an A/D converter error table compensator | |
| JP2508286B2 (ja) | 平方根演算装置 | |
| KR100395511B1 (ko) | 유한체 상에서의 병렬 입출력 승산기의 설계 방법 | |
| JPH059031U (ja) | 高精度フイルタ装置 | |
| JP2883494B2 (ja) | デジタルフィルター | |
| JPH074658Y2 (ja) | 対数変換回路 | |
| JPS60254372A (ja) | 積和演算装置 | |
| JP2960595B2 (ja) | ディジタル信号プロセッサ |