JPH04357162A - セラミック材料 - Google Patents

セラミック材料

Info

Publication number
JPH04357162A
JPH04357162A JP3200237A JP20023791A JPH04357162A JP H04357162 A JPH04357162 A JP H04357162A JP 3200237 A JP3200237 A JP 3200237A JP 20023791 A JP20023791 A JP 20023791A JP H04357162 A JPH04357162 A JP H04357162A
Authority
JP
Japan
Prior art keywords
powder
ceramic
thermal expansion
sio2
ceramic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3200237A
Other languages
English (en)
Other versions
JPH0764616B2 (ja
Inventor
Nobuyuki Ushifusa
信之 牛房
Satoru Ogiwara
覚 荻原
Kousei Nagayama
永山 更成
Koichi Shinohara
浩一 篠原
Akizo Toda
尭三 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3200237A priority Critical patent/JPH0764616B2/ja
Publication of JPH04357162A publication Critical patent/JPH04357162A/ja
Publication of JPH0764616B2 publication Critical patent/JPH0764616B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Compositions Of Oxide Ceramics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【発明の利用分野】本発明は、新規なセラミック材料に
係り、特に半導体部品を搭載する配線回路基板に用いる
ために好適なセラミック材料に関する。
【0002】
【発明の背景】近年、LSI等の集積回路は、高速化,
高密度化にともなって、放熱や素子の高速化を計るため
にセラミック基板上に直接チップを実装する方式が用い
られるようになってきている。しかしながら、この実装
方式においては、LSI等の集積回路のサイズが大きく
なるにつれて、LSI等の集積回路材料とセラミック配
線回路基板材料との間で実装時の温度変化によって生ず
る応力が大きくなるという問題点があった。すなわち、
従来より一般にセラミック配線回路基板の絶縁材料とし
て使用されているアルミナの熱膨張係数は75×10−
7/℃(室温〜500℃)であり、この値はLSI等の
集積回路材料であるシリコンの熱膨張係数35×10−
7/℃(室温〜500℃)に比べて2倍以上大きいため
、実装時の温度変化により生ずる応力が大きくなり、接
続部の信頼性低下という問題があった。また、アルミナ
系材料の焼成温度は1500〜1650℃であり、配線
回路をセラミックスの構成と同時に形成するために適用
できる導体材料はタングステンまたはモリブデンなどで
ある。 しかしながら、タングステンまたはモリブデンの熱膨張
係数がそれぞれ45×10−7,54×10−7/℃(
室温〜500℃)であり、アルミナ系材料と同時焼成す
ると、これらの熱膨張係数の差により、配線基板にクラ
ックが発生する問題があった。また、アルミナを主成分
とする焼結体を絶縁材料に使った基板の問題は、電気信
号の伝播速度が遅いということであり、この原因として
は、アルミナ自身の比誘電率が9.5%(1MHz)と
大きいためである。
【0003】従って、セラミック材料の熱膨張係数がシ
リコンのそれに近く、また比誘電率が小さい基板の一例
として特開昭55−139709号「ムライト基板の製
造方法」である。この公報によれば、コージェライトが
ムライト主結晶間に生成されることにより、コージェラ
イトの熱膨張係数が10〜20×10−7/℃(室温〜
500℃)である事を利用してムライト基板の熱膨張係
数をムライト単体より下げる事によりシリコンに近い熱
膨張係数38〜39×10−7/℃を得ている。
【0004】しかし、このような利点があるにもかかわ
らずセラミックス材料と導体材料を交互に積層し、同時
焼成してなるセラミック多層配線回路基板とできないの
は、コージェライト相が存在する1500℃付近の温度
で焼成しなければならないため、焼結しにくい導体材料
であるタングステンまたはモリブデンと同時焼成できな
いからである。また、タングステンまたはモリブデンの
熱膨張係数は各々45×10−7/℃,54×10−7
/℃であるので、その熱膨張差が大きく、同時焼成時に
アルミナと同時にクラックが発生するからである。
【0005】
【発明の目的】本発明の目的は、タングステンまたはモ
リブデンの熱膨張係数に近く、低比誘電率で且つ高強度
のセラミック配線回路基板に用いるのに好適なセラミッ
ク材料を提供することにある。
【0006】
【発明の概要】本発明は、ムライト粉末を主成分とし、
二酸化珪素粉末,酸化アルミニウム粉末、及びアルカリ
土類金属酸化物粉末を含んだ混合粉末からなるセラミッ
ク材料である。
【0007】前記各粉末の平均粒径は、ムライト粉末5
μm以下,二酸化珪素粉末2μm以下及び酸化アルミニ
ウム粉末1μm以下であることが好ましい。
【0008】前記各粉末は、重量で、ムライト粉末70
%以上,二酸化珪素粉末30%以下,酸化アルミニウム
粉末15%以下及びアルカリ土類金属酸化物粉末1%以
下であることが好ましい。
【0009】本発明は、ムライト粉末,二酸化珪素粉末
及び酸化アルミニウム粉末を含み、焼結後に酸化アルミ
ニウムと二酸化珪素とからなる複合酸化物を形成する組
成割合の混合粉末であるセラミック材料である。
【0010】前記各粉末は、重量で、ムライト粉末を7
0%以上,二酸化珪素粉末を30%以下及び酸化アルミ
ニウム粉末を15%以下含むことが好ましい。
【0011】前記複合酸化物は、酸化アルミニウムと二
酸化珪素とがモル比で1対0.7〜1であることが好ま
しい。
【0012】前記複合酸化物はアンダルサイト,カイア
ナイト及びシリマナイトの少なくとも1つであることが
好ましく、ムライトは化学量論的に酸化アルミニウム(
Al2O3)リッチな3Al2O3・2SiO2 が好
ましく、複合酸化物はAl2O3・SiO2 が好まし
い。
【0013】重量で、ムライト(3Al2O3・2Si
O2 )70%以上,二酸化珪素30%以下及び複合酸
化物30%以下であるのが好ましいが、特にAl2O3
・SiO2 は1〜15重量%が好ましく、SiO2 
は15〜30重量%が好ましい。
【0014】また本発明は、アルカリ土類金属酸化物を
含み、場合によってはアルカリ金属酸化物を含んでいて
も良い。いずれにしても、アルカリ土類金属酸化物また
はアルカリ金属酸化物は、1%以下が好ましい。
【0015】アルカリ金属酸化物には、リチウム,ナト
リウム,カリウム,ルビジウム,セシウム酸化物があり
、アルカリ土類金属酸化物にはベリリウム,マグネシウ
ム,カルシウム,ストロンチウム,バリウム酸化物があ
る。
【0016】前記酸化アルミニウム粉末は粒径1μm以
下であり、15重量%以下の含有量が好ましい。酸化ア
ルミニウムはムライトの焼結助剤として用いられ、ムラ
イト,シリマナイトを生成する。
【0017】SiO2 の添加は比誘電率を低め、かつ
ムライトの生成に際し粒成長を押え、強度を向上させる
。 SiO2 は10〜30%が好ましい。40%では強度
上好ましくない。セラミック多層配線回路基板を作製す
る場合には、導体配線材料を印刷したグリーンシートを
多数枚積層する方法により、高密度に配線されたセラミ
ック多層配線回路基板が作製される。しかし、内部配線
導体を高密度に配線しようとすると、セラミック絶縁材
料と配線導体材料との熱膨張係数差によりクラックが発
生する。セラミック絶縁材料としてアルミナを用い、配
線導体材料としてタングステンを用いて高密度に配線し
た場合には、アルミナの熱膨張係数75×10−7/℃
(室温〜500℃)とタングステンの熱膨張係数45×
10−7/℃(室温〜500℃)の差による熱応力のた
めに、基板内部にクラックが発生するという問題が生じ
た。そこで、内部配線導体材料に用いるタングステンま
たはモリブデンの熱膨張係数45×10−7及び54×
10−7/℃に近いセラミック絶縁材料を開発する必要
がある。また、セラミック多層配線回路基板に直接はん
だ等で搭載する半導体部品の熱膨張係数にも近いセラミ
ック絶縁材料が要求される。アルミナを主成分としたセ
ラミック絶縁材料の熱膨張係数は75×10−7/℃(
室温〜500℃)であるため、半導体部品であるシリコ
ン半導体素子の熱膨張係数35×10−7/℃(室温〜
500℃)の2倍以上熱膨張係数が異なる。そのため、
実装時の温度変化により生ずる応力が大きくなり、接続
部の信頼性が低下し、断線等が生じる問題があった。ま
た、近年半導体部品にガリウム−ヒ素半導体素子が用い
られつつある。 このガリウム−ヒ素半導体素子の熱膨張係数は65×1
0−7/℃である。そのため、シリコン半導体素子とガ
リウム−ヒ素半導体素子を同一基板上に搭載する場合に
は、これらの半導体素子の熱膨張係数に近いセラミック
絶縁材料である必要がある。シリコン半導体素子の熱膨
張係数35×10−7/℃とガリウム−ヒ素半導体素子
の熱膨張係数65×10−7/℃のどちらにも近いセラ
ミック絶縁材料すなわち、熱膨張係数が35〜65×1
0−7/℃であること、好ましくは、40〜60×10
−7/℃であることが必要である。この値は、内部配線
導体材料を用いるタングステンまたはモリブデンの熱膨
張係数45×10−7/℃と54×10−7/℃に近い
。このような熱膨張係数をもつセラミック絶縁材料とし
ては、42〜45×10−7/℃の熱膨張係数をもつ3
Al2O3 ・2SiO2や35〜75×10−7/℃
の熱膨張係数をもつAl2O3・SiO2等がある。こ
れらの結晶相を主成分とした焼結体は、熱膨張係数40
〜60×10−7/℃のセラミック絶縁材料となる。ま
た、Al2O3・SiO2 としては、アンダルサイト
,カイアナイト及びシリマナイトなる結晶相があるが、
いずれも熱膨張係数がほぼ同じであり、いずれの結晶相
であっても熱膨張係数はほとんど変らない。一方、アル
ミナを主成分とする焼結体をセラミック絶縁材料に用い
たセラミック多層配線回路基板は、アルミナの比誘電率
が9.5(1MHz)と大きいために、電気信号の伝播
速度が遅いという問題がある。比誘電率を低くするため
には、セラミック絶縁材料を構成する結晶相の比誘電率
を低くする必要がある。配線導体材料として用いられる
タングステンまたはモリブデン導体材料と同時に構成で
きる可能性があり比誘電率が小さいアルミノシリケート
材料として3Al2O3・2SiO2 ,Al2O3・
SiO2 等がある。これらのセラミック絶縁材料は、
それ自身の比誘電率は6〜7(1MHz)である。 これらの結晶相からなるセラミック絶縁材料は、比誘電
率が小さく、電気信号の伝播速度が速いセラミック多層
配線回路基板が得られる。
【0018】また、3Al2O3・2SiO2 をAl
2O3,SiO2 ,アルカリ土類金属酸化物またはア
ルカリ金属酸化物で焼結する系として添加するSiO2
 量を多くして、焼成後に3Al2O3・2SiO2 
とAl2O3・SiO2 の結晶相を形成することにし
た。しかし、アルカリ金属酸化物やアルカリ土類金属酸
化物の量が多いと、焼結性は良くなるが、これらの酸化
物とAl2O3またはSiO2 との結晶相もしくは非
晶質複合酸化物が生成されセラミック絶縁材料の強度が
低下した。また、比誘電率も高いことから、アルカリ金
属酸化物とアルカリ土類金属酸化物の合計量は1wt%
以下で、3Al2O3・2SiO2 とAl2O3・S
iO2 の固溶限を越えないことが要求される。すなわ
ち、アルカリ金属酸化物やアルカリ土類金属酸化物から
なる結晶相を含まないセラミック絶縁材料としなければ
ならない。また、アルカリ金属酸化物とアルカリ土類金
属酸化物を1wt%より多く含んだセラミック絶縁材料
では、焼成が十分に行える温度範囲で、焼成収縮率がば
らつき、安定した焼結体を得ることができなかった。こ
れは、焼結体中の結晶相が安定しないためであることが
X線回折により確認された。
【0019】また、アルカリ金属酸化物とアルカリ土類
金属酸化物は大気中では非常に不安定な物質であり、放
置していると水分等を吸収する。そのため、これらの酸
化物を添加する時には、炭酸化物または水酸化物として
添加する方法がとられる。炭酸化物または水酸化物は、
昇温過程で分解し、炭酸ガスまたは水分を放出する。こ
の際、酸化物は活性な状態となり、焼結性をよくする効
果もある。
【0020】二酸化珪素(SiO2 )は酸化物中最も
比誘電率が小さく、添加する量を多くすることによりセ
ラミック絶縁材料の比誘電率を小さくできる。すなわち
、3Al2O3・2SiO2にSiO2を添加すること
により、3Al2O3・2SiO2 の比誘電率より低
くすることになる。また、SiO2 を添加することに
より同時に添加したAl2O3もしくは3Al2O3・
2SiO2 と拡散反応し、Al2O3・SiO2 結
晶相を生成する。そのため、セラミック絶縁材料中に3
Al2O3・2SiO2 と3Al2O3・SiO2 
なる結晶相ができる。これらの結晶相は非常に安定であ
り、1600℃付近の温度では変化しない。このことに
より焼成収縮率がある温度以上での焼成によって安定し
、セラミック多層配線回路基板材料としては有望である
。また、SiO2 を多く添加すると、焼成時に3Al
2O3・2SiO2 の粒成長を抑制する効果があるこ
とがわかった。このことにより比誘電率の低下とともに
強度の向上が得られた。SiO2の添加量としては、3
Al2O3・2SiO2 以外の原料成分中75wt%
より多く添加することにより最も効果が大きいことがわ
かった。
【0021】セラミック多層配線回路基板の作製方法に
は、まずグリーンボディ(生の成形体)を作製し、これ
に配線導体を形成し多数枚一括積層し同時焼成を行う必
要がある。それには、グリーンシート法の他にスリップ
キャスティング法,プレス法による金型成形法,インジ
ェクションモールド法等がある。
【0022】グリーンシート法は、原料粉に溶剤及び熱
可塑性の樹脂を添加し、撹拌したスラリを脱気した後ド
クタープレードを有したグリーンシート作製装置により
グリーンシートを作製する方法である。
【0023】スリップキャスティング法は、原料粉に水
,分散剤及び熱可塑性等の樹脂を添加し撹拌したスラリ
を例えば石こう型内へ流し込んで作製する方法である。
【0024】プレスによる金型成形法は、原料粉に溶剤
及び熱可塑性等の樹脂を添加し、らいかい機等で混合撹
拌した原料粉をふるい、造粒した後、金属内に入れて荷
重を加えて作製する方法である。
【0025】インジェクションモールド法は、原料粉に
熱可塑性樹脂またはワックス等を加えて射出成形する方
法である。
【0026】
【発明の実施例】
(実施例1)本発明のセラミック材料を用いた一実施例
を図1に断面図として示す。図において、1はセラミッ
ク絶縁材料であり、図中の太線で示されているのが配線
導体材料8である。また、これらの導体層の相互間は図
中の上下方向の太線で示した所定のスルーホール導体で
接続されている。4は、金−インジウムろう5で接続さ
れたコバールビン、6は、はんだ7で接続された半導体
部品を示している。
【0027】次に、本発明のセラミック材料を用いたセ
ラミック多層配線回路基板の製造方法の実施例を説明す
る。なお、以下の記載中、部とあるのは重量部を、%と
あるのは重量%を意味する。
【0028】平均粒径2μmの若干アルミナリッチのム
ライト粉末(3Al2O3・2SiO2 )72部,平
均粒径1μmの石英粉末(SiO2 )25.3部,平
均粒径0.4μmのアルミナ粉末(Al2O3)1.9
部及び平均粒径0.3μmの炭酸マグネシウム(Mg3
(CO3)4(OH)3・5H2O)をMgOに換算し
て0.8部に、樹脂として平均重合度1000のポリビ
ニルブチラール5.9 部をボールミルに入れ、3時間
乾式混合する。さらに、可塑剤としてブチルフタリルグ
リコール酸ブチル1.9ml、溶媒としてトリクロルエ
チレン46部、テトラクロルエチレン17部、n−ブチ
ルアルコール18部を加え20時間湿式混合しスラリを
作製する。次に真空脱気処理によりスラリから気泡を除
去し、粘度調整を行う。次いで、スラリをドクターブレ
ードを用いてシリコン処理したポリエステルフイルム支
持体上に0.23 mmの厚さに塗布し、炉を通して乾
燥し、セラミックグリーンシートを作製する。このセラ
ミックグリーンシートをシリコン処理したポリエステル
フイルム支持体より取りはずし、220mm間隔に切断
する。このようにして作製したセラミックグリーンシー
トをグリーンシートパンチ部を用いて、200mm切断
し、ガイド用の穴を施す。その後、このガイド用の穴を
利用してセラミックグリーンシートを固定し、パンチ法
により直径0.15mm の穴を所定位置にスルーホー
ルをあけた。さらにタングステン粉末:ニトロセルロー
ス:エチルセルローズ:ポリビニルプチラール:トリク
ロルエチレン=100:3:1:2:23(重量比)の
導体ペーストをセラミックグリーンシートにあけたスル
ーホールに充填し、次に、スクリーン印刷法により所定
回路パターンにしたがって上述した導体ペーストを印刷
する。これらのセラミックグリーンシートをガイド用の
穴の位置を合わせて図1のように30枚積層し、温度1
20℃,20〜30Kg/cm2で加圧し積層した。次
に、積層されたセラミックグリーンシートを焼成炉内に
入れ、水素3〜7容量%を含み且つ微量の水蒸気を含む
窒素雰囲気中で、1200℃まで50℃/hの昇温速度
で昇温し、セラミックグリーンシートを作製する際に使
用した樹脂分を除去した。その後100℃/hの昇温速
度で昇温し最高温度1620℃で1時間保持し、無加圧
焼成して図1のようなセラミック多層配線回路基板を完
成した。このムライト多層板は重量で、ムライト約67
%,Al2O3・SiO29%及びSiO2 ガラス成
分が約24%であった。
【0029】このようにして作製したセラミック多層配
線回路基板に、無電解ニッケルメッキ及び金メッキを施
した後、カーボン治具を用いた通常の方法でコバールピ
ン4を金−インジウムろう5にて接続した。また、半導
体部品6をフェースダウンにて直接はんだ7で接続して
搭載した。このようにして図1に示す機能モジュールを
作製した。
【0030】セラミック多層配線回路基板に用いたセラ
ミック絶縁材料の熱膨張係数は50×10−7/℃(室
温〜500℃)であり、内部配線導体材料に用いたタン
グステンの熱膨張係数45×10−7/℃(室温〜50
0℃)と一致しており、セラミック絶縁材料と配線導体
材料の熱膨張係数の差による熱応力が発生せず、全くク
ラックが生じなかった。また、スルーホールピッチが0
.3mm の高密度配線も可能であった。また、焼成法
のセラミック絶縁材料の中に、結晶相としては、ムライ
ト(3Al2O3・2SiO2 )とAl2O3・Si
O2である。これらの安定した結晶相は、互いに熱膨張
係数が同様の値であるため、内部応力がほとんどかから
ない。また、添加したMg3(CO3)4(OH)2・
5H3Oは、昇温中にMgOとなるが、焼成法には、M
gOと他の成分との複合酸化物は存在しないことが、X
線回折法及びX線マイクロアナライザにより確認された
【0031】コバールビンの引張り強度は4Kg/ピン
以上あり、十分実使用に耐えうる強度であった。また、
半導体部品6のはんだ接続部7は−65℃〜150℃で
の2000サイクル以上の温度サイクル後にも断線が生
じなかった。このように過酷な使用条件下においても十
分な接続寿命を保証できる強度であった。この原因は、
3Al2O3・2SiO2 とAl2O3・SiO2 
からなる焼結体の熱膨張係数が50×10−7/℃であ
って半導体部品として使用するシリコン半導体の熱膨張
係数35×10−7/℃(室温〜500℃)に近く、ま
た、ガリウム−ヒ素半導体の熱膨張係数65×10−7
/℃(室温〜500℃)に近くシリコン半導体とガリウ
ム−ヒ素半導体を混成したセラミック多層配線回路基板
において、加熱された場合の基板と半導体部品の伸び量
の差が少なく、はんだ接続部に熱応力があまり加わらな
いためである。従来のアルミナを主成分とする基板の場
合は、アルミナの熱膨張係数が75×10−7/℃であ
って、現在半導体部品として主成分のシリコン半導体素
子の熱膨張係数と大きく異なり、このため加熱された場
合にはんだ接わらないためである。従来のアルミナを主
成分とする基板の場合は、アルミナの熱膨張係数が75
×10−7/℃であって、現在半導体部品として主成分
のシリコン半導体素子の熱膨張係数と大きく異なり、こ
のため加熱された場合にはんだ接続部に熱応力が加わっ
て早期に断線が起こっていた。
【0032】一方、内部配線導体2による信号の伝播遅
延時間は8.1ns/m であった。この値は、セラミ
ック絶縁材料の比誘電率が6.2であったことに対応し
ている、アルミナを主成分となる絶縁体でできている従
来の多層配線回路基板では、セラミック絶縁材料の比誘
電率が約9.5 であり、信号の伝播遅延時間が10.
2ns/mであるため、本実施例によれば信号の伝播遅
延時間が約20%低下されたことになる。
【0033】(実施例2)セラミック原料粉末の配合量
を第1〜3表(重量%)に示すようにした以外は、実施
例1と同様の方法でセラミック多層配線回路基板を作製
した。表1中のアルカリ金属酸化物及びアルカリ土類金
属酸化物は、炭酸化物または水酸化物を酸化物に換算し
て示した。実施例1と同様の方法を用いて、図1に示す
機能モジュールを作製した。ムライト以外の添加原料を
フラックスとする。
【0034】
【表1】
【0035】
【表2】
【0036】
【表3】
【0037】表4は得られた基板のAl2O3・SiO
2相の含有量(重量%)及び表5は同じく得られた基板
のガラス成分の含有量(重量%)である。得られた基板
の組織は主成分としてムライトであり、MgOはムライ
ト中、或いはAl2O3・SiO2中に固溶するが、そ
の固溶量は原料のMgOに換算して1%以下である。そ
れを越えると別の結晶相が形成され、基質と異なる熱膨
張係数となるので好ましくない。ムライト量70wt%
(No.1〜7)及び80wt%(No.22〜28)
について、フラックス中のSiO2 量と曲げ強さの関
係を図2に示す。曲げ試験は、JISに基づき4点曲げ
法とした。図より、ガラス成分を増加するに従い、曲げ
強さが急激に増加する方向にある。すなわち、ムライト
量70wt%の場合には、曲げ強さ180MPa以上と
なるのは、フラックス中のSiO2 量が80wt%よ
り多い組成であり、また、ムライト量80wt%の場合
は、フラックス中のSiO2 量が75wt%より多い
組成である。
【0038】図3は、添加したSiO2 量と曲げ強度
との関係を示す線図である。図に示す如く、SiO2 
の添加によってムライトの焼結性が向上し、急激に強度
が向上するが、20%以上になると逆に急激に強度が低
下するので、過剰に添加するのは好ましくない。特に、
40%以上になると焼結性が低下し強度が低下する。
【0039】SiO2 の添加によってムライトの焼結
性を向上させ強度を高めるのはガラス成分の形成による
ものと考えられる。
【0040】
【表4】
【0041】
【表5】
【0042】図4は曲げ強さとAl2O3添加量との関
係を示す線図である。図に示す如く、Al2O3の添加
によって強度が急激に低下する。従って、Al2O3の
添加量は5%以下が好ましい。
【0043】次に、ムライト量70wt%及び80wt
%について、フラックス中のSiO2量と比誘電率の関
係を図5に示す。比誘電率の測定は1MHz一定とした
。フラックス中のSiO2 量を増加するに従い、比誘
電率も減少する傾向を示す。すなわち、ムライト量80
wt%の場合には、比誘電率6.7 以下となるのは、
フラックス中のSiO2 量85wt%より多い組成で
あり、また、ムライト量70wt%の場合は、フラック
ス中のSiO2 量約50wt%でも比誘電率は6.7
 より小さくなっている。
【0044】図6は比誘電率とSiO2 添加量との関
係を示す線図である。SiO2 の添加によって比誘電
率が顕著に低下する。特に、15%以上で急激に比誘電
率が低下するので、それ以上の添加が好ましい。
【0045】図7は各試料の焼成温度と焼成収縮率との
関係を示す線図である。図に示す如く、実施例1の試料
は1580℃以上の焼成温度で一定の収縮率となるが、
MgO量がNo.1 の4.1%及びCaO量とNa2
O量の合計量が2.7%であるものは焼成温度が140
0〜1700℃の間で変化して一定にならない。このこ
とは電気炉中に大量に焼成する場合に、炉中の温度が場
所によって異なることから同じ組成のものでも異なる焼
成収縮率のものが得られ、製品にバラツキを生じるので
まずい。
【0046】図8はAl2O3添加量と基板に生成する
Al2O3・SiO2 量との関係を示す線図である。 図に示す如く、Al2O3の添加量によってAl2O3
・SiO2 が増加する。このAl2O3・SiO2 
はムライトと同等の性質を有する。
【0047】これらの結果より、曲げ強さが大きく比誘
電率が小さい組成は、ムライト量70wt%の場合には
、フラックス中のSiO2 量が80wt%より多い組
成であり、また、ムライト量80wt%の場合は、フラ
ックス中のSiO2 量が85wt%より多い組成であ
る。すなわち、アルカリ土類金属酸化物(MgO)とし
て、1wt%以下の組成である。
【0048】次に、これらの組成のセラミック絶縁材料
について、焼結体中の結晶相の同定を行うためにX線回
折を行った。アルカリ土類金属酸化物(MgO)量が1
wt%より多い場合には、焼成過程で、Al2O3・M
gOと2Al2O3・2MgO・5SiO2 ができる
が、焼成が十分行えことができる1600℃付近では、
3Al2O3・2SiO2とAl2O3・SiO2の他
にAl2O3,MgO及びSiO2からなる結晶相が数
多くできるため同定することができない。そのため、各
温度における焼成収縮率が一定とならず、ばらつきが大
きい問題点がある。
【0049】一方、アルカリ土類金属酸化物(MgO)
量が1wt%以下の場合には、焼成過程で、多量に添加
したSiO2 とAl2O3・MgO,2Al2O3・
2MgO・5SiO2 ができるが、焼成が十分行うこ
とができる1600℃付近では、3Al2O3・2Si
O2 及びAl2O3・SiO2 のみとなり安定な結
晶相となる。そのため、1550℃よりも高い焼成温度
、すなわち十分焼成できる温度では結晶相の変化がなく
焼成収縮量も安定している。また、表2,表3のNo.
29〜56に示した組成についても同様の結果であった
。すなわち、アルカリ金属酸化物とアルカリ土類金属酸
化物の合計量が1wt%より多い場合には、曲げ強さが
180MPaより低いか、比誘電率が6.7 より大き
くなる。また、焼成後の結晶相も安定せず、3Al2O
3・2SiO2 とAl2O3・SiO2 以外にも不
安定な結晶相ができた。
【0050】一方、アルカリ金属酸化物とアルカリ土類
金属酸化物の合計量が1wt%以下であれば、曲げ強さ
が180MPa以上で、且つ比誘電率が6.7 以下で
あった。また、焼成後の結晶相も安定しており、155
0℃以上の焼成温度では、3Al2O3・2SiO2 
とAl2O3・SiO2 の2種類の結晶相のみであっ
た。すなわち、添加したアルカリ金属酸化物とアルカリ
土類金属酸化物は、3Al2O3・2SiO2またはA
l2O3・SiO2 結晶相中に拡散固溶している。
【0051】表1〜表3に示した組成のセラミック絶縁
材料の熱膨張係数は40〜60×10−7/℃(室温〜
500℃)の範囲であり、内部配線導体材料に用いたタ
ングステンの熱膨張係数45×10−7/℃(室温〜5
00℃)とほぼ一致しており、セラミックス絶縁材料と
配線導体材料の熱膨張係数の差による熱応力が小さく、
全くクラックが認められなかった。
【0052】アルカリ金属酸化物とアルカリ土類金属酸
化物の合計量が1wt%以下の組成(表1〜表3)にお
いては、コバールビンの引張り強度は4Kg/ピン以上
あり、十分実使用に耐えうる強度であった。また、半導
体部品のはんだ接続部は−65℃〜150℃での200
0サイクル以上の温度サイクル後にも断線が生じなかっ
た。このような苛酷な使用条件下においても十分な接続
寿命を保証できる強度であった。これは、半導体部品と
して使用するシリコン半導体の熱膨張係数35×10−
7/℃(室温〜500℃)に近く、また、ガリウム−ヒ
素半導体の熱膨張係数65×10−7/℃(室温〜50
0℃)にも近く、これらを混成したセラミック多層配線
回路基板においても、加熱された場合の基板と半導体部
品の伸び量の量が少なく、はんだ接続部に応力があまり
加わらないためである。
【0053】一方、内部配線導体による信号の伝播遅延
時間は8.4ns/m 以下であった。この値は、セラ
ミック絶縁材料の比誘電率が6.7 以下であることに
対応している。アルミナ系のセラミック絶縁材料が約9
.5% であり、信号の伝播遅延時間が10.2ns/
m であるため、本実施例によれば、信号の伝播遅延時
間が約17%以上低減されたことになる。
【0054】図9は本発明の実施例1で製作した基板を
用いた半導体装置実装の構成図である。11:LSIチ
ップ,12:本表明基板,13:CCB(はんだ350
〜400℃),14:炭化ケイ素封止体,15:プリン
ト回路板,16:バックボード(プリント回路板),1
7:はんだ(250〜300℃),18:冷却水,19
:低温はんだ(150〜200℃)。
【0055】
【発明の効果】本発明によれば、ムライト粉末を主成分
とし、二酸化珪素粉末,酸化アルミニウム粉末、及びア
ルカリ土類金属酸化物粉末を含んだ混合粉末からなるセ
ラミック材料を用いることにより、内部導体配線層に用
いるタングステンまたはモリブデンとの熱膨張係数の適
合性が良い配線回路基板が得られることから高密度配線
が可能となり、また、比誘電率が低く、且つ高強度のセ
ラミック配線回路基板が得られる。これにより、セラミ
ック絶縁材料と配線導体材料の熱膨張係数の差によるク
ラックの発生がなく、また、熱による応力で発生する基
板のクラック及び基板と半導体部品の接続部の断線等を
防止し、高品質で且つ高信頼性のセラミック配線回路基
板が得られる。
【図面の簡単な説明】
【図1】本発明のセラミック材料を用いた配線回路基板
及びそれを用いた絶縁モジュールの断面図。
【図2】フラックス中のSiO2 量と曲げ強さの関係
を示す線図。
【図3】各々曲げ強さとSiO2 及びAl2O3量と
の関係を示す線図。
【図4】各々曲げ強さとSiO2 及びAl2O3量と
の関係を示す線図。
【図5】フラックス中のSiO2 量と比誘電率の関係
を示す線図。
【図6】比誘電率とSiO2 量との関係を示す線図。
【図7】焼成温度と焼成収縮率との関係を示す線図。
【図8】Al2O3・SiO2 量とAl2O3量との
関係を示す線図。
【図9】本発明の材料から成る基板を用いた半導体装置
の実装構造の1例を示す構成図。
【符号の説明】
1…本発明のセラミック絶縁材料、2…配線導体材料、
3…本発明のセラミック材料を用いた配線回路基板、4
…コバールビン、5…金−インジウムろう、6…半導体
部品、7…はんだ。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】ムライト粉末を主成分とし、二酸化珪素粉
    末,酸化アルミニウム粉末、及びアルカリ土類金属酸化
    物粉末を含んだ混合粉末からなることを特徴とするセラ
    ミック材料。
  2. 【請求項2】前記各粉末の平均粒径が、ムライト粉末5
    μm以下,二酸化珪素粉末2μm以下及び酸化アルミニ
    ウム粉末1μm以下であることを特徴とする請求項1記
    載のセラミック材料。
  3. 【請求項3】前記各粉末は、重量で、ムライト粉末70
    %以上,二酸化珪素粉末30%以下,酸化アルミニウム
    粉末15%以下及びアルカリ土類金属酸化物粉末1%以
    下であることを特徴とする請求項1記載のセラミック材
    料。
  4. 【請求項4】ムライト粉末,二酸化珪素粉末及び酸化ア
    ルミニウム粉末を含み、焼結後に酸化アルミニウムと二
    酸化珪素とからなる複合酸化物を形成する組成割合の混
    合粉末であることを特徴とするセラミック材料。
  5. 【請求項5】前記各粉末は、重量で、ムライト粉末を7
    0%以上,二酸化珪素粉末を30%以下及び酸化アルミ
    ニウム粉末を15%以下含むことを特徴とする請求項4
    記載のセラミック材料。
  6. 【請求項6】前記複合酸化物は、酸化アルミニウムと二
    酸化珪素とがモル比で1対0.7〜1であることを特徴
    とする請求項4記載のセラミック材料。
  7. 【請求項7】前記複合酸化物はアンダルサイト,カイア
    ナイト及びシリマナイトの少なくとも1つであることを
    特徴とする請求項4記載のセラミック材料。
JP3200237A 1991-08-09 1991-08-09 セラミック材料 Expired - Lifetime JPH0764616B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3200237A JPH0764616B2 (ja) 1991-08-09 1991-08-09 セラミック材料

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3200237A JPH0764616B2 (ja) 1991-08-09 1991-08-09 セラミック材料

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP60109112A Division JPS61266350A (ja) 1985-05-21 1985-05-21 配線回路用セラミック基板

Publications (2)

Publication Number Publication Date
JPH04357162A true JPH04357162A (ja) 1992-12-10
JPH0764616B2 JPH0764616B2 (ja) 1995-07-12

Family

ID=16421089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3200237A Expired - Lifetime JPH0764616B2 (ja) 1991-08-09 1991-08-09 セラミック材料

Country Status (1)

Country Link
JP (1) JPH0764616B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018162191A (ja) * 2017-03-27 2018-10-18 京セラ株式会社 セラミック焼結体およびこれを用いた配線基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115895A (en) * 1981-01-12 1982-07-19 Hitachi Ltd Mullite sintered material and method of producing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115895A (en) * 1981-01-12 1982-07-19 Hitachi Ltd Mullite sintered material and method of producing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018162191A (ja) * 2017-03-27 2018-10-18 京セラ株式会社 セラミック焼結体およびこれを用いた配線基板

Also Published As

Publication number Publication date
JPH0764616B2 (ja) 1995-07-12

Similar Documents

Publication Publication Date Title
US4861646A (en) Co-fired metal-ceramic package
EP0211619B1 (en) A multilayer ceramic circuit board
US4788046A (en) Method for producing materials for co-sintering
JPH0524107B2 (ja)
US20020094929A1 (en) Glass ceramic sintered product and process for production thereof
JPH04231363A (ja) 菫青石とガラスを含む誘電性組成物
JPH05211005A (ja) 誘電体組成物
JP2001240470A (ja) 高周波用磁器組成物および高周波用磁器並びに高周波用磁器の製造方法
JP2001342063A (ja) 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその製造方法
JP2003095746A (ja) ガラスセラミック組成物、焼結体およびそれを用いた配線基板
JP3793559B2 (ja) 高周波用磁器組成物および高周波用磁器
JP2003342060A (ja) ガラスセラミック焼結体および配線基板
US5786288A (en) Low dielectric ceramic compositions for multilayer ceramic package
JPH04357162A (ja) セラミック材料
JP2523266B2 (ja) 配線回路用セラミック基板の製造方法
JP2648470B2 (ja) 配線回路用セラミック基板
JPS6357393B2 (ja)
JP2002053369A (ja) セラミック焼結体およびそれを用いた配線基板
JP3556475B2 (ja) 高周波用磁器組成物および高周波用磁器の製造方法
JP3441924B2 (ja) 配線基板およびその実装構造
JPH032816B2 (ja)
JP2005179137A (ja) 高周波伝送特性に優れた磁器
JPH09175855A (ja) 低温焼成磁器組成物
JP3793558B2 (ja) 高周波用磁器
JP4632472B2 (ja) 銅導体組成物及びこれを用いた配線基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term