JPH0435244A - Inter-system time correction control system - Google Patents

Inter-system time correction control system

Info

Publication number
JPH0435244A
JPH0435244A JP2135442A JP13544290A JPH0435244A JP H0435244 A JPH0435244 A JP H0435244A JP 2135442 A JP2135442 A JP 2135442A JP 13544290 A JP13544290 A JP 13544290A JP H0435244 A JPH0435244 A JP H0435244A
Authority
JP
Japan
Prior art keywords
time
delay
subsystem
clock
main system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2135442A
Other languages
Japanese (ja)
Other versions
JP3066649B2 (en
Inventor
Hiroyuki Sasai
廣之 笹井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Nagoya Communication Systems Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Nagoya Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Nagoya Communication Systems Ltd filed Critical Fujitsu Ltd
Priority to JP2135442A priority Critical patent/JP3066649B2/en
Publication of JPH0435244A publication Critical patent/JPH0435244A/en
Application granted granted Critical
Publication of JP3066649B2 publication Critical patent/JP3066649B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To correct a time of a hardware clock accurately in a subsystem even when inter-system communication is in congestion by sending a time notice request, receiving time notice information of a main system and adding a calculated delay time to correct the time of the hardware clock. CONSTITUTION:A delay time calculation means 5 of a subsystem 3 measures a time from a transmission time t1 of a time notice request to a reception time t3 of time notice information based on the time of a hardware clock 4, uses a delay coefficient as (k), measures a time t2 of the clock of a hardware clock 2 of a main system 1, that is, t2=t3-(t3-t1)/k and obtains a delay time (a) as (t3-t2). Then a time correction means 6 adds the calculated delay time (a) to a time of time notice information from the main system 1 as a current time to correct the time of the hardware clock 4. Thus, even when the inter- system communication is in congestion, the time of the hardware clock 4 in the subsystem 3 is accurately corrected.

Description

【発明の詳細な説明】 [概要] メインシステムとサブシステムとの間の時刻を一致させ
るシステム間時刻補正制御方式に関し、システム間通信
の輻較の場合でもサブシステムに於けるハード時計の時
刻補正を正確に行わせることを目的とし、 メインシステムのハード時計の時刻を基に、サブシステ
ムのハード時計の時刻を補正するシステム間時刻補正制
御方式に於いて、前記サブシステムは、遅延時間算出手
段と、時刻補正手段とを備え、前記遅延時間算出手段は
、前記ハード時計の時刻を基に、前記サブシステムから
前記メインシステムへの時刻通知要求の送出時刻t1と
、前記メインシステムからの時刻通知情報の受信時刻t
3とにより、前記メインシステムの計測時刻t2を、遅
延係数をkとして、t 2=t 3− (t 3−tl
)/kにより推定し、遅延時間aをa=t 3−tlに
より求め、前記時刻補正手段は、前記遅延時間aを前記
時刻通知情報により示された時刻値に加算して前記ハー
ド時計の時刻を補正するように構成した。
[Detailed Description of the Invention] [Summary] Regarding an inter-system time correction control method for synchronizing the time between a main system and a subsystem, the time correction of the hard clock in the subsystem is provided even in the case of a discrepancy in communication between the systems. In an intersystem time correction control method that corrects the time of a subsystem's hard clock based on the time of a main system's hard clock, the subsystem has a delay time calculation means. and a time correction means, and the delay time calculation means calculates a sending time t1 of a time notification request from the subsystem to the main system and a time notification request from the main system based on the time of the hard clock. Information reception time t
3, the measurement time t2 of the main system is defined as t2=t3-(t3-tl
)/k, and the delay time a is determined by a=t3-tl, and the time correction means adds the delay time a to the time value indicated by the time notification information to determine the time of the hard clock. It was configured to correct.

〔産業上の利用分野〕[Industrial application field]

本発明は、メインシステムとサブシステムとの間の時刻
を一致させるシステム間時刻補正制御方式に関するもの
である。
The present invention relates to an inter-system time correction control method for synchronizing the times between a main system and a subsystem.

パケット交換機と回線交換機との間等のシステム間に於
いて、それぞれが内蔵している高精度のハード時計の絶
対時刻を一致させることが必要であり、その為に、一方
をメインシステムとし、他方をサブシステムとして、メ
インシステムのハード時計の時刻により、サブシステム
のハード時計の時刻を補正することになる。その場合に
、他のシステム間情報と共に時刻情報も伝送する場合に
は、時刻情報の伝送遅延時間等を考慮する必要が生じ、
時刻補正の精度を向上することが要望されている。
It is necessary to synchronize the absolute time of the highly accurate hard clocks built into each system between systems such as a packet switch and a line switch. As a subsystem, the time of the subsystem's hard clock is corrected by the time of the main system's hard clock. In that case, if time information is to be transmitted along with other inter-system information, it is necessary to consider the transmission delay time of time information, etc.
It is desired to improve the accuracy of time correction.

〔従来の技術〕[Conventional technology]

パケット交換機や回線交換機等には、それぞれ水晶発振
器等による高精度のハード時計を内蔵しているものであ
り、交換システム内では、各ハード時計の絶対時刻が一
致することが必要である。
Packet switching equipment, circuit switching equipment, etc. each have a built-in highly accurate hard clock using a crystal oscillator or the like, and within the switching system, it is necessary that the absolute time of each hard clock matches.

又パケット交換機と回線交換機との間のような交換機間
の各種の制御信号等は、共通線信号方式により伝送され
る場合が一般的である。
Furthermore, various control signals between exchanges, such as between a packet exchange and a circuit exchange, are generally transmitted using a common line signaling system.

例えば、回線交換機をメインシステムとし、パケット交
換機をサブシステムとすると、パケット交換機から一定
周期で時刻通知要求を、信号回線を介して回線交換機へ
送出し、回線交換機では、内蔵されているハード時計に
よる時刻情報を、信号回線を介してパケット交換機へ送
出し、パケット交換機°ではこの時刻情報によりハード
時計の時刻を補正することになる。
For example, if a line switch is the main system and a packet switch is the subsystem, the packet switch sends time notification requests at regular intervals to the line switch via a signal line, and the line switch uses a built-in hard clock. The time information is sent to the packet switch via the signal line, and the packet switch uses this time information to correct the time on the hard clock.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

回線交換機等をメインシステム・とし、パケット交換機
等をサブシステムとし、それぞれの内蔵ハード時計の絶
対時刻を一致させる為に、専用の信号線を布設すること
も考えられるが、信号線の複雑化をもたらすから、例え
ば、前述のような共通線信号方式により、各種の制御信
号と共に時刻情報等を伝送する方式が採用されている。
It is conceivable to use a line switch as the main system and a packet switch as a subsystem, and to install dedicated signal lines to match the absolute time of the built-in hard clocks of each, but this would make the signal lines more complicated. Therefore, for example, a method is adopted in which time information and the like are transmitted along with various control signals using the common line signaling method as described above.

この共通線信号方式に於いては、プロトコル処理自体が
瞬時性に欠けるものであり、又時刻通知の処理の優先レ
ベルが特別高いものではないので、例えば、システム輻
綾時には処理遅延が非常に大きくなり、受信した時刻情
報による時刻値が正しい時刻から大きくずれていること
になり、従って、正しい時刻に補正することが困難とな
る欠点があった。
In this common line signaling system, the protocol processing itself lacks instantaneousness, and time notification processing does not have a particularly high priority level, so for example, when the system is congested, the processing delay is extremely large. Therefore, the time value based on the received time information deviates greatly from the correct time, and therefore, there is a drawback that it is difficult to correct the time to the correct time.

又このような欠点を改善する為には、サブシステムは、
メインシステムから複数回繰り返して時刻情報を受信し
、その時刻情報の受信時刻間隔等を用いて補正すること
が考えられるが、通信量が増加して、他の制御情報等の
伝送に悪影響を及ぼす欠点があり、且つ補正処理量が増
加する欠点がある。
In addition, in order to improve such shortcomings, the subsystem should:
It is possible to receive time information repeatedly from the main system multiple times and correct it using the reception time interval of the time information, but this increases the amount of communication and has a negative impact on the transmission of other control information, etc. This method has disadvantages, and also has the disadvantage that the amount of correction processing increases.

本発明は、システム間通信の輻較の場合でもサブシステ
ムに於けるハード時計の時刻補正を正確に行わせること
を目的とするものである。
SUMMARY OF THE INVENTION An object of the present invention is to accurately correct the time of a hardware clock in a subsystem even in the case of interference in communication between systems.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のシステム間時刻補正制御方式は、時刻通知要求
送出時刻から時刻通知情報の受信時刻までの時間を基に
、時刻通知情報の送出時刻から受信時刻までの遅延時間
を求めて、時刻補正を行うものであり、第1図を参照し
て説明する。
The inter-system time correction control method of the present invention calculates the delay time from the sending time of the time notification information to the receiving time of the time notification information based on the time from the sending time of the time notification request to the reception time of the time notification information, and performs time correction. This will be explained with reference to FIG.

回線交換機等のメインシステム1のハード時計2の時刻
を基に、パケット交換機等のサブシステム3のハード時
計4の時刻を補正するシステム間時刻補正制御方式に於
いて、サブシステム3に遅延時間算出手段5と時刻補正
手段6とを設け、遅延時間算出手段5は、ハード時計4
の時刻を基に、サブシステム3からメインシステム1へ
の時刻A知要求の送出時刻t1と、メインシステム1か
らの時刻通知情報の受信時刻L3とから、メインシステ
ム1の計測時刻L2を、t2=t3−(13tl)/k
により推定する。なお、kは遅延係数である。そして、
遅延時間aを、a=t3−t2により求める。又時刻補
正手段6は、遅延時間aを時刻通知情報で示された時刻
値に加算してハード時計4の時刻を補正するものである
In an intersystem time correction control method that corrects the time of a hard clock 4 of a subsystem 3 such as a packet switch based on the time of a hard clock 2 of a main system 1 such as a line switch, delay time calculation is performed in the subsystem 3. A means 5 and a time correction means 6 are provided, and the delay time calculation means 5 is a hard clock 4.
Based on the time t2, the measurement time L2 of the main system 1 is determined from the time t1 when the subsystem 3 sends the time A request to the main system 1, and the time L3 when the time notification information is received from the main system 1. =t3-(13tl)/k
Estimated by Note that k is a delay coefficient. and,
The delay time a is determined by a=t3-t2. Further, the time correction means 6 corrects the time of the hard clock 4 by adding the delay time a to the time value indicated by the time notification information.

又遅延時間算出手段5により算出された遅延時間aが、
予め定めた閾値を超える場合は、メインシステム1に対
する時刻通知要求の再送を行わせるものである。
Further, the delay time a calculated by the delay time calculation means 5 is
If the predetermined threshold is exceeded, the time notification request is sent to the main system 1 again.

〔作用〕[Effect]

サブシステム3の遅延時間算出手段5は、サブシステム
3のプロセッサ等による演算機能により実現することが
できるものであり、ハード時計4の時刻を基に、時刻通
知要求の送出時刻t1から時刻通知情報の受信時刻L3
までの時間を計測し、遅延係数をkとして、メインシス
テム1のハード時計2の時刻を計測した時刻L2を推定
する。即ち、t 2=t 3− (t 3−11)/k
により求める。この場合には、1より大きい値で、通常
は2とすることができる。そして、遅延時間aをt3t
2により求める。
The delay time calculation means 5 of the subsystem 3 can be realized by the calculation function of the processor of the subsystem 3, and calculates the time notification information from the sending time t1 of the time notification request based on the time of the hard clock 4. reception time L3
The time L2 at which the time of the hard clock 2 of the main system 1 is measured is estimated using the delay coefficient as k. That is, t2=t3-(t3-11)/k
Find it by In this case, it can be a value greater than 1, typically 2. Then, the delay time a is t3t
Obtained by 2.

時刻補正手段6は、メインシステム1からの時刻通知情
報の中の時刻値に、算出した遅延時間aを加算して現在
時刻とし、ハード時計4の時刻補正を行うものであり、
信号回線による遅延のみでなく、メインシステム1に於
ける処理遅延を含めて補正することができる。従って、
定常時は、周期的な時刻通知情報によりサブシステム3
のハード時計4の時刻補正を行うことができる。
The time correction means 6 adds the calculated delay time a to the time value in the time notification information from the main system 1 to determine the current time, and corrects the time of the hard clock 4.
It is possible to correct not only the delay caused by the signal line but also the processing delay in the main system 1. Therefore,
During normal operation, subsystem 3 is activated by periodic time notification information.
The time of the hard clock 4 can be corrected.

又遅延時間aが閾値を超えている場合は、メインシステ
ム1に於ける処理遅延が予想以上に大きい時であるから
、メインシステム1のハード時計2の計測時刻t2の推
定誤差が大きくなる。従って、再送処理を行うものであ
り、メインシステム1のハード時計2の時刻に対するサ
ブシステム3のハード時計4の時刻誤差を低減すること
ができる。
Furthermore, if the delay time a exceeds the threshold value, the processing delay in the main system 1 is larger than expected, so the estimation error in the measurement time t2 of the hard clock 2 of the main system 1 becomes large. Therefore, retransmission processing is performed, and the time error of the hard clock 4 of the subsystem 3 with respect to the time of the hard clock 2 of the main system 1 can be reduced.

〔実施例〕〔Example〕

以下図面を参照して本発明の実施例について詳細に説明
する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第2図は本発明の詳細な説明図であり、11ばメインシ
ステムとしての回線交換機のメインプロセッサ(MPR
)、12は回線交換機の呼制御プロセッサ(CPR)、
13はサブシステムとしてのバケット交換機(PPP)
、14は主制御装置(CC)、15はハード時計(MT
M)、16は主記憶装置(MM)、17はチャネル制御
装置(CHC)、18はチャネルアダプタ(CCA)、
21は主制御装置(CC)、22は主記憶装置(MM)
、23はチャネルアダプタ(CCA)、24はチャネル
制御装置(CHC)、25はディジタル切替装置(DS
M)、26は共通線制御装置(C3E)、31は主制御
装置(CC)、32はハード時計(MTM) 、33は
主記憶装置(MM)、34はチャネル制御装置(CHC
)、35は回線制御装置(PLCA) 、36は網間制
御装置(NWIF)であり、二重化構成の要部を示すも
のである。
FIG. 2 is a detailed explanatory diagram of the present invention.
), 12 is a call control processor (CPR) of the circuit exchange,
13 is a bucket switch (PPP) as a subsystem
, 14 is the main control unit (CC), 15 is the hard clock (MT
M), 16 is a main memory (MM), 17 is a channel control device (CHC), 18 is a channel adapter (CCA),
21 is the main controller (CC), 22 is the main memory (MM)
, 23 is a channel adapter (CCA), 24 is a channel control device (CHC), and 25 is a digital switching device (DS).
M), 26 is a common line controller (C3E), 31 is a main controller (CC), 32 is a hard clock (MTM), 33 is a main memory (MM), and 34 is a channel controller (CHC).
), 35 is a line control device (PLCA), and 36 is an inter-network control device (NWIF), which represent the main parts of the duplex configuration.

呼制御プロセッサ12の共通線制御装置26とパケット
交換機13の網間制御装置36との間で、共通線信号方
式により各種の制御情報が伝送される。又サブシステム
としてのバケット交換機13の主制御装置31の演算処
理機能により、遅延時間算出手段及び時刻補正手段が構
成されており、主制御装置31から30分毎、1時間毎
等のように、一定の時間間隔で時刻通知要求を送出する
もので、この時刻通知要求はチャネル制御装置34゜回
線制御装置35.w4制御装置36を介して信号線に送
出され、呼制御プロセッサ12の共通線制御装置26に
より受信され、ディジタル切替装置25、主制御装置2
1.チャネル制御装置24チヤネルアダプタ25 18
.チャネル制御装置17を介して主制御装置14に転送
される。
Various types of control information are transmitted between the common line control device 26 of the call control processor 12 and the inter-network control device 36 of the packet switch 13 using the common line signaling system. Furthermore, the arithmetic processing function of the main control device 31 of the bucket exchanger 13 as a subsystem constitutes a delay time calculation means and a time correction means, and the main control device 31 provides information such as every 30 minutes, every hour, etc. A time notification request is sent at regular time intervals, and this time notification request is sent to the channel controller 34, the line controller 35. It is sent to the signal line via the w4 control device 36, received by the common line control device 26 of the call control processor 12, and sent to the digital switching device 25 and the main control device 2.
1. Channel control device 24 Channel adapter 25 18
.. It is transferred to the main control device 14 via the channel control device 17.

主制御装置14は、時刻通知要求の送出した時刻11を
ハード時計32から読取って記憶しておき、又時刻通知
情報を受信した時刻t3をハード時計32から読取り、
遅延係数k(≧1)を用いて、メインプロセッサ11の
ハード時計15から読取った時刻t2を推定する。即ち
、 t2=t3−(t3−tl)/k   −−−−(1)
の演算を行い、 t3−t2=a−−−・(2) により、遅延時間aを求める。この場合、時刻通知要求
の送出時刻t1から時間aを経過した時に、ハード時計
15が示す時刻を読取り、それから時間aを経過した時
に、時刻通知情報を時刻t3で受信できる場合は、遅延
係数には2とするものである。即ち、メインプロセッサ
11に於ける時刻通知要求の受信処理と、時刻通知情報
の送出処理とがほぼ同じ時間で実行され、時刻通知要求
の伝送遅延時間と、時刻通知情報の伝送遅延時間とが同
じ場合、遅延係数kを2とすることにより、遅延時間a
を求めることができ、それ以外に於いては、それぞれの
時間差に対応して遅延係数kを設定することになる。又
実測することにより求めることもできる。
The main controller 14 reads the time 11 that the time notification request was sent from the hard clock 32 and stores it, and also reads the time t3 at which the time notification information was received from the hard clock 32,
Time t2 read from the hard clock 15 of the main processor 11 is estimated using the delay coefficient k (≧1). That is, t2=t3-(t3-tl)/k---(1)
The delay time a is obtained by calculating t3-t2=a---.(2). In this case, if the time indicated by the hard clock 15 is read when the time a has elapsed from the sending time t1 of the time notification request, and the time notification information can be received at the time t3 when the time a has elapsed, the delay coefficient is is set to 2. That is, the time notification request receiving process and the time notification information sending process in the main processor 11 are executed in approximately the same time, and the transmission delay time of the time notification request and the transmission delay time of the time notification information are the same. In this case, by setting the delay coefficient k to 2, the delay time a
In other cases, the delay coefficient k is set corresponding to each time difference. It can also be determined by actual measurement.

遅延時間aが求まると、時刻通知情報で示される時刻値
Tに遅延時間aを加算して現在時刻とし、ハード時計3
2の時刻を補正するものである。
When the delay time a is determined, the delay time a is added to the time value T indicated by the time notification information to obtain the current time, and the hard clock 3
This is to correct the time of step 2.

第3図は本発明の一実施例の動作説明図であり、サブシ
ステム(パケット交換機13)からメインシステム(回
線交換機)へ、ハード時計32が示す時刻tlに時刻通
知要求を送出し、メインシステムでは、その時刻通知要
求に従ってハード時計15が示す時刻Tを読取り、時刻
通知情報としてサブシステムに送出する。
FIG. 3 is an explanatory diagram of the operation of one embodiment of the present invention, in which a time notification request is sent from the subsystem (packet switch 13) to the main system (line switch) at time tl indicated by the hard clock 32, and the main system Then, in accordance with the time notification request, the time T indicated by the hard clock 15 is read and sent to the subsystem as time notification information.

サブシステムでは、ハード時計32が示す時刻t3に時
刻通知情報を受信すると、(1)式によりハード時計1
5が示す時刻Tを読取った時刻t2を推定し、遅延時間
aを(2)式により求め、受信した時刻通知情報で示さ
れる時刻値Tに遅延時間aを加算して現在時刻とし、ハ
ード時計32の時刻を補正するものである。
In the subsystem, when the time notification information is received at time t3 indicated by the hard clock 32, the hard clock 1 is
Estimate the time t2 when the time T indicated by 5 is read, calculate the delay time a using equation (2), add the delay time a to the time value T indicated by the received time notification information to obtain the current time, and set the hard clock. This is to correct the time of 32.

第4図は本発明の他の実施例の動作説明図であり、時刻
通知要求タイマTIを例えば1時間、再送タイマT2を
例えば1秒とし、時刻通知要求タイマT1により時刻通
知要求をサブシステムからハード時計32が示す時刻t
1に送出し、且つ再送タイマT2をセットする。
FIG. 4 is an explanatory diagram of the operation of another embodiment of the present invention, in which the time notification request timer TI is set to 1 hour, the retransmission timer T2 is set to 1 second, and the time notification request timer T1 sends a time notification request from the subsystem. Time t indicated by the hard clock 32
1, and sets the retransmission timer T2.

メインシステムでは、時刻通知要求によりハード時計1
5が示す時刻Tを読取り、時刻通知情報としてサブシス
テムに送出する。
In the main system, hard clock 1 is activated by a time notification request.
The time T indicated by 5 is read and sent to the subsystem as time notification information.

サブシステムでは、ハード時計32が示す時刻t3に時
刻通知情報を受信する。この場合、時刻通知要求を送出
してから1秒以内に時刻通知情報を受信すると、再送タ
イマT2をリセットする。
The subsystem receives time notification information at time t3 indicated by the hard clock 32. In this case, if the time notification information is received within one second after sending the time notification request, the retransmission timer T2 is reset.

又再送タイマT2の設定時間(1秒)以内に時刻通知情
報を受信できない時は、時刻通知要求を再送することに
なる。
Furthermore, if the time notification information cannot be received within the set time (1 second) of the retransmission timer T2, the time notification request will be retransmitted.

又サブシステムでは、時刻通知情報を受信し、t3−t
l≦Xか否かを判定する。χは予め定めた閾値であり、
t3−tl≦Xでない場合は、遅延時間が閾値Xを超え
ているから、受信した時刻通知情報によるハード時計3
2の時刻補正は誤りが含まれることになり、再度時刻通
知要求を送出し、且つ再送タイマT2をセットする。こ
のような時刻通知要求の再送による時刻通知情報の受信
遅延時間が閾値Xを再び超える場合は、繰り返し時刻通
知要求を送出することになるが、繰り返し回数を予め設
定し、設定回数以上繰り返す場合はアラームを送出して
、時刻補正処理について異常終了を表示することになる
Also, the subsystem receives time notification information and t3-t
Determine whether l≦X. χ is a predetermined threshold,
If t3-tl≦X, the delay time exceeds the threshold value X, so the hard clock 3 according to the received time notification information
Since the second time correction contains an error, the time notification request is sent again and the retransmission timer T2 is set. If the delay time for receiving time notification information due to retransmission of such a time notification request exceeds the threshold value X again, a repeated time notification request will be sent, but if the number of repetitions is set in advance and it is repeated more than the set number of times, An alarm will be sent to indicate that the time correction process has ended abnormally.

又t3−11≦Xの場合は、遅延時間が閾値Xを超えな
いので、時刻誤差εが許容範囲Y内であるか否か判定す
る(ε≦Y)。
If t3-11≦X, the delay time does not exceed the threshold value X, so it is determined whether the time error ε is within the allowable range Y (ε≦Y).

この時刻誤差εは、 ε=T−t 2=T −(t 3−a)=T−〔t3−
(t3−tl)/k)  −43)により求めるもので
ある。
This time error ε is as follows: ε=T-t2=T-(t3-a)=T-[t3-
(t3-tl)/k) -43).

時刻誤差εが許容範囲Y内の場合は、5・h−ド時計3
2の時刻補正を行わず、次の時刻通知要求を送出する為
に時刻通知要求タイマT1をセットする。又時刻誤差ε
が許容範囲Yを超える場合は、時刻通知情報で示される
時刻Tに遅延時間aを加算して現在時刻とし、ハード時
計32の時刻補正を行い、且つ時刻通知要求タイマT1
をセットする。
If the time error ε is within the allowable range Y, 5.h-do clock 3
The time notification request timer T1 is set in order to send out the next time notification request without performing the time correction in step 2. Also, time error ε
If exceeds the allowable range Y, the delay time a is added to the time T indicated by the time notification information to determine the current time, the time of the hard clock 32 is corrected, and the time notification request timer T1 is
Set.

サブシステムからの時刻通知要求をメインシステムが受
信するまでに要する処理ステップの時間をA、メインシ
ステムからの時刻通知情報をサブシステムが受信するま
でに要する処理ステップの時間をBとすると、前述の遅
延係数には、k = (A+B ) /B      
    −(4)により求めることができる。又前述の
遅延時間の閾値Xは、 X > A 十B              −(5
)により求めることができる。
Let A be the processing step time required for the main system to receive a time notification request from the subsystem, and B be the processing step time required for the subsystem to receive time notification information from the main system. The delay factor is k = (A+B)/B
−(4). Moreover, the threshold value X of the delay time mentioned above is as follows:
).

又精度Pは、定常状態に於ける遅延時間の平均値をbと
すると、 P≦(X/k ) −b          −(6)
となる。
Also, the accuracy P is as follows, where b is the average value of the delay time in a steady state, P≦(X/k) −b −(6)
becomes.

例えば、前述の遅延係数に、閾値X[ms)。For example, the threshold value X [ms] is added to the delay coefficient described above.

遅延時間の平均値b[ms)を、それぞれ、k−2、X
=500.b=150とすると、精度Pは、P≦(50
0/2)  150=100 (ms)となる。即ち、
Looms以下の精度でメインシステムのハード時計1
5の時刻にサブシステムのハード時計32の時刻を補正
することができる。
The average value b [ms] of the delay time is k-2 and X
=500. If b=150, the precision P is P≦(50
0/2) 150=100 (ms). That is,
Main system hard clock 1 with accuracy below Looms
The time of the hard clock 32 of the subsystem can be corrected at the time of 5.

本発明は、前述の実施例にのみ限定されるものではなく
、種々付加変更することが可能であり、メインシステム
及びサブシステムは、交換機以外のプロセンサ及びハー
ド時計を含む各種のシステムとすることができるもので
ある。
The present invention is not limited to the above-described embodiments, and various additions and changes can be made, and the main system and subsystems can be various systems including a professional sensor and a hard clock other than the exchange. It is possible.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、サブシステム3のハー
ド時計4の時刻L1に、時刻通知要求をメインシステム
1に送出し、メインシステム1のハード時計2の時刻T
を示す時刻通知情報をサブシステム3がハード時計3の
時刻t3に受信することにより、遅延係数をkとして、
遅延時間算出手段5に於いて遅延時間aを算出し、時刻
補正手段6により時刻通知情報による時刻Tと、算出し
た遅延時間aとを加算して現在時刻として、ハード時計
4の時刻補正を行うものであり、理論的にはプロトコル
処理速度やシステム輻較による遅延時間を考慮する必要
がなくなり、サブシステム3のハード時計4の時刻補正
を高精度で行うことが可能となる。
As explained above, the present invention sends a time notification request to the main system 1 at the time L1 of the hard clock 4 of the subsystem 3, and
By the subsystem 3 receiving the time notification information indicating the time t3 of the hard clock 3, the delay coefficient is set to k,
The delay time calculation means 5 calculates the delay time a, and the time correction means 6 adds the time T based on the time notification information and the calculated delay time a to determine the current time, and corrects the time of the hard clock 4. Theoretically, there is no need to take into consideration protocol processing speed or delay time due to system comparison, and it becomes possible to correct the time of the hardware clock 4 of the subsystem 3 with high precision.

又何らかの原因により遅延時間が予め定めた閾値を超え
るような状態となった時は、それを識別して時刻通知要
求の再送を行うことにより、時刻補正の精度を向上する
ことができる。
Furthermore, when the delay time exceeds a predetermined threshold for some reason, the accuracy of time correction can be improved by identifying this and retransmitting the time notification request.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図、第2図は本発明の詳細な
説明図、第3図は本発明の一実施例の動作説明図、第4
図は本発明の他の実施例の動作説明図である。 1はメインシステム、2はハード時計、3はサブシステ
ム、4はハード時計、5は遅延時間算出手段、6は時刻
補正手段である。
Fig. 1 is an explanatory diagram of the principle of the present invention, Fig. 2 is a detailed explanatory diagram of the present invention, Fig. 3 is an explanatory diagram of the operation of an embodiment of the present invention, and Fig.
The figure is an explanatory diagram of the operation of another embodiment of the present invention. 1 is a main system, 2 is a hard clock, 3 is a subsystem, 4 is a hard clock, 5 is a delay time calculation means, and 6 is a time correction means.

Claims (2)

【特許請求の範囲】[Claims] (1)、メインシステム(1)のハード時計(2)の時
刻を基に、サブシステム(3)のハード時計(4)の時
刻を補正するシステム間時刻補正制御方式に於いて、 前記サブシステム(3)は、遅延時間算出手段(5)と
、時刻補正手段(6)とを備え、 前記遅延時間算出手段(5)は、前記ハード時計(4)
の時刻を基に、前記サブシステム(3)から前記メイン
システム(1)への時刻通知要求の送出時刻t1と、前
記メインシステム(1)からの時刻通知情報の受信時刻
t3とにより、前記メインシステム(1)の計測時刻t
2を、遅延係数をkとして、t2=t3−(t3−t1
)/kにより推定し、遅延時間aをa=t3−t1によ
り求め、 前記時刻補正手段(6)は、前記遅延時間aを前記時刻
通知情報により示された時刻値に加算して前記ハード時
計(4)の時刻を補正する ことを特徴とするシステム間時刻補正制御方式。
(1) In the inter-system time correction control method of correcting the time of the hard clock (4) of the subsystem (3) based on the time of the hard clock (2) of the main system (1), the subsystem (3) comprises a delay time calculation means (5) and a time correction means (6), and the delay time calculation means (5) comprises the hard clock (4).
Based on the time t1 when the subsystem (3) sends the time notification request to the main system (1) and the time t3 when the time notification information is received from the main system (1), the main Measurement time t of system (1)
2 and the delay coefficient is k, t2=t3-(t3-t1
)/k, and the delay time a is determined by a=t3-t1, and the time correction means (6) adds the delay time a to the time value indicated by the time notification information and adjusts the hard clock by adding the delay time a to the time value indicated by the time notification information. (4) An inter-system time correction control method characterized by correcting the time.
(2)、前記遅延時間算出手段(5)は、算出された前
記遅延時間aが予め定めた閾値を超えた時に、前記メイ
ンシステム(1)に対する時刻通知要求の再送を行わせ
ることを特徴とする請求項1記載のシステム間時刻補正
制御方式。
(2) The delay time calculation means (5) causes the main system (1) to resend the time notification request when the calculated delay time a exceeds a predetermined threshold. The inter-system time correction control method according to claim 1.
JP2135442A 1990-05-28 1990-05-28 Time correction system between systems Expired - Fee Related JP3066649B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2135442A JP3066649B2 (en) 1990-05-28 1990-05-28 Time correction system between systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2135442A JP3066649B2 (en) 1990-05-28 1990-05-28 Time correction system between systems

Publications (2)

Publication Number Publication Date
JPH0435244A true JPH0435244A (en) 1992-02-06
JP3066649B2 JP3066649B2 (en) 2000-07-17

Family

ID=15151818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2135442A Expired - Fee Related JP3066649B2 (en) 1990-05-28 1990-05-28 Time correction system between systems

Country Status (1)

Country Link
JP (1) JP3066649B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313458A (en) * 2005-05-09 2006-11-16 Mitsubishi Electric Corp Time synchronization method, synchronous communication device, synchronous communication system and time synchronization program
US7206261B2 (en) 2002-08-30 2007-04-17 Ricoh Company, Ltd. Loading mechanism, drive unit, and information processing apparatus for an information recording medium
USRE42482E1 (en) 2000-02-21 2011-06-21 Sony Corporation Disc support plate, disc changer mechanism, and disc recording and/or reproducing device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE42482E1 (en) 2000-02-21 2011-06-21 Sony Corporation Disc support plate, disc changer mechanism, and disc recording and/or reproducing device
US7206261B2 (en) 2002-08-30 2007-04-17 Ricoh Company, Ltd. Loading mechanism, drive unit, and information processing apparatus for an information recording medium
US7492674B2 (en) 2002-08-30 2009-02-17 Ricoh Company, Ltd. Loading mechanism, drive unit, and information processing apparatus
JP2006313458A (en) * 2005-05-09 2006-11-16 Mitsubishi Electric Corp Time synchronization method, synchronous communication device, synchronous communication system and time synchronization program

Also Published As

Publication number Publication date
JP3066649B2 (en) 2000-07-17

Similar Documents

Publication Publication Date Title
US8467487B2 (en) Network synchronization method and apparatus for performing time synchronization between nodes
US9671761B2 (en) Method, time consumer system, and computer program product for maintaining accurate time on an ideal clock
JP3993508B2 (en) Wireless access network system, wireless communication method, synchronization server, and node device
US7191354B2 (en) Method for synchronizing a first clock to a second clock, processing unit and synchronization system
AU607475B2 (en) Asynchronous time division communication system
EP1579238A1 (en) Device, system and method for obtaining timing information and ranging
WO2007069041A2 (en) Using travel-time as means for improving the accuracy of simple network time protocol
JP2016123009A (en) Semiconductor device, electronic device module, and network system
JPH03218494A (en) Clock with automatic correction of time accuracy
JPWO2019003320A1 (en) Communication system and slave device
US6647026B1 (en) Frame phase synchronous system and a method thereof
US7765422B2 (en) Method of determining a time offset estimate between a central node and a secondary node
JPH0435244A (en) Inter-system time correction control system
JP4535288B2 (en) Distributed control system
US7249272B1 (en) Apparatus and method for coordinating activities of one or more computers
JP6581254B1 (en) Clock adjustment apparatus and program
JPH0451796B2 (en)
JP6893070B2 (en) Information communication system
JPH05161181A (en) Time synchronization system
JP5035383B2 (en) Distributed control system
JPH03264890A (en) Timepiece synchronous apparatus in communication network
JP3792386B2 (en) Automatic time correction method and automatic time correction device
JP6627958B1 (en) Communications system
EP3812716A1 (en) Dynamic weighing device
JP6893071B2 (en) Information communication system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees