JPH04342305A - Gain control circuit - Google Patents

Gain control circuit

Info

Publication number
JPH04342305A
JPH04342305A JP3114367A JP11436791A JPH04342305A JP H04342305 A JPH04342305 A JP H04342305A JP 3114367 A JP3114367 A JP 3114367A JP 11436791 A JP11436791 A JP 11436791A JP H04342305 A JPH04342305 A JP H04342305A
Authority
JP
Japan
Prior art keywords
transistor
circuit
emitter
gain control
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3114367A
Other languages
Japanese (ja)
Inventor
Koichi Takasuka
高須賀 晃一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3114367A priority Critical patent/JPH04342305A/en
Publication of JPH04342305A publication Critical patent/JPH04342305A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To realize a circuit suitable for gain control, for which it is necessary to load suppression such as aperture signal suppression in low luminance or chroma signal suppression in low luminance especially by rapidly changing the gain of a multiplier circuit with the less than + or -4VT change of a gain control signal, concerning the gain control circuit used for a video camera or the like. CONSTITUTION:For this circuit, a common constant voltage source 4 is connected through resistors 3 and 5 to the respective bases of first and second transistors 6 and 13 having emitter follower constitution, the gain control signal is inputted to the base of the first transistor 6, a differential voltage between the emitters of the first and second transistors 6 and 13 is inputted to a differential amplifier, and the gain of the main multiplier circuit is controlled. At such a circuit, the part of the gain control signal corresponding to an arbitrarily decided voltage range is extracted by a limiter circuit 33, converted to a current by a first voltage/current conversion circuit 34 and fed back to the emitter of the second transistor 13.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、ビデオカメラに使用さ
れる映像信号増幅回路の特に低輝度時アパーチャ信号抑
圧や低輝度時クロマ信号抑圧など利得制御信号の±4V
T(Tは絶対温度)以下の変化でかけ算回路の利得を急
激に変化させ抑圧をかけなければならないような利得制
御回路に関する。
[Industrial Application Field] The present invention is applicable to a gain control signal of ±4V, especially for suppressing aperture signals at low brightness and suppressing chroma signals at low brightness, for video signal amplification circuits used in video cameras.
The present invention relates to a gain control circuit in which the gain of a multiplier circuit must be suppressed by rapidly changing the gain of a multiplier circuit when the change is less than or equal to T (T is absolute temperature).

【0002】0002

【従来の技術】近年、ビデオカメラの急激な発展にとも
ない、映像信号増幅回路の高性能化の要望が高くなって
きた。
2. Description of the Related Art In recent years, with the rapid development of video cameras, there has been a growing demand for higher performance video signal amplification circuits.

【0003】以下にビデオカメラに使用されている従来
の利得制御回路について説明する。図5に示すように、
トランジスタ6と定電流源7で第1のエミッタフォロア
を構成し、トランジスタ6のベースは抵抗3を介して定
電圧源4に接続されるとともに、容量2を介して利得制
御信号の入力端子1に接続され、コレクタは電源29に
接続されている。トランジスタ13と定電流源14で第
2のエミッタフォロアを構成し、トランジスタ13のベ
ースは抵抗5を介して前記定電圧源4に接続され、コレ
クタは電源29に接続されている。トランジスタ9,1
1とダイオード8,10と定電流源12は利得制御をお
こなうための差動アンプを構成し、トランジスタ9のベ
ースは前記トランジスタ6のエミッタに接続し、トラン
ジスタ11のベースは前記トランジスタ13のエミッタ
に接続している。トランジスタ15,16,18,19
,22,23と定電流源17,24と抵抗20,21は
かけ算回路を構成し、トランジスタ23のベースは抵抗
26を介して定電圧源27に接続されるとともに、容量
28を介して入力端子31に接続され、トランジスタ1
6のベースは抵抗25を介して前記定電圧源27に接続
されている。入力端子31から入力した信号はトランジ
スタ22のコレクタと抵抗21の共通接続点に接続した
出力端子30から出力するように構成されている。
A conventional gain control circuit used in a video camera will be explained below. As shown in Figure 5,
The transistor 6 and the constant current source 7 constitute a first emitter follower, and the base of the transistor 6 is connected to the constant voltage source 4 via the resistor 3 and to the input terminal 1 of the gain control signal via the capacitor 2. The collector is connected to the power supply 29. The transistor 13 and the constant current source 14 constitute a second emitter follower. The base of the transistor 13 is connected to the constant voltage source 4 via the resistor 5, and the collector is connected to the power source 29. transistor 9,1
1, diodes 8, 10, and constant current source 12 constitute a differential amplifier for gain control, the base of transistor 9 is connected to the emitter of transistor 6, and the base of transistor 11 is connected to the emitter of transistor 13. Connected. Transistors 15, 16, 18, 19
, 22, 23, constant current sources 17, 24, and resistors 20, 21 constitute a multiplication circuit. 31 and transistor 1
The base of 6 is connected to the constant voltage source 27 via a resistor 25. A signal inputted from an input terminal 31 is outputted from an output terminal 30 connected to a common connection point between the collector of the transistor 22 and the resistor 21.

【0004】以上のように構成された利得制御回路につ
いて、以下その動作を説明する。まず、入力端子1に入
力した利得制御信号Vgcが、トランジスタ6のベース
に加えられ、エミッタより出力し、トランジスタ9,1
1とダイオード8,10と定電流源12からなる利得制
御をおこなうための差動アンプに入力し、ダイオード8
,10を流れる電流比を変化させる。その結果、トラン
ジスタ15,16,18,19,22,23と定電流源
17,24と抵抗20,21からなるかけ算回路の利得
Gは、抵抗20の抵抗値をR20、抵抗21の抵抗値を
R21、ダイオード10を流れる電流値をI10、ダイ
オード8を流れる電流値をI8とすれば、
The operation of the gain control circuit configured as described above will be explained below. First, the gain control signal Vgc input to input terminal 1 is applied to the base of transistor 6 and output from the emitter, and transistors 9 and 1
1, diodes 8 and 10, and a constant current source 12, which is input to a differential amplifier for gain control.
, 10 is changed. As a result, the gain G of the multiplication circuit consisting of transistors 15, 16, 18, 19, 22, 23, constant current sources 17, 24, and resistors 20, 21 is determined by the resistance value of resistor 20 being R20 and the resistance value of resistor 21 being R20. If R21, the current value flowing through diode 10 is I10, and the current value flowing through diode 8 is I8,

【0005】[0005]

【数1】[Math 1]

【0006】で表わされる。(数1)からわかるように
かけ算回路の利得Gは、差動アンプの2つのダイオード
を流れる電流比を利得制御信号によって変化させること
により、制御することができる。
It is expressed as 0006. As can be seen from equation (1), the gain G of the multiplication circuit can be controlled by changing the ratio of currents flowing through the two diodes of the differential amplifier using a gain control signal.

【0007】[0007]

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、図6に示す特性曲線(A)のようにかけ
算回路の利得をMIN利得からMAX利得まで変化させ
るのに、±4VT(=±4kT/q≒±100mV)の
利得制御信号の振幅が必要であった。 ここで、k:ボルツマン定数 T:絶対温度 q:電子の単位電荷 図6は横軸にトランジスタ6と13のエミッタの間の差
電圧Veを、縦軸に利得を示している。
[Problems to be Solved by the Invention] However, in the above conventional configuration, it takes ±4VT (=± A gain control signal amplitude of 4 kT/q≈±100 mV was required. Here, k: Boltzmann's constant T: Absolute temperature q: Unit charge of electrons In FIG. 6, the horizontal axis shows the difference voltage Ve between the emitters of the transistors 6 and 13, and the vertical axis shows the gain.

【0008】一般にビデオカメラでは、暗いシーンでは
アパーチャ信号のためにS/Nが劣化するので、低輝度
時にはアパーチャ信号を抑圧する必要がある。この低輝
度時アパーチャ信号抑圧では輝度信号を利得制御信号と
し、図6の特性曲線(B)に示すように輝度信号が10
0mV以上では、アパーチャ信号をかけ算回路のMAX
利得で増幅して出力し、輝度信号が100mV以下にな
ると、かけ算回路の利得を下げて、輝度信号が0mVに
なると利得をMIN利得にして、アパーチャ信号を抑圧
してしまう。上記従来例では、前記したように図6の特
性曲線(A)のため利得制御信号である輝度信号が10
0mV以上では、かけ算回路の利得はMAX利得となる
が、輝度信号が0mVではMIN利得にはならず、MA
X利得−6dBの利得があるため、アパーチャ信号を抑
圧しきれないので、暗いシーンでS/Nが劣化してしま
う。
Generally, in a video camera, the S/N deteriorates in dark scenes due to the aperture signal, so it is necessary to suppress the aperture signal when the brightness is low. In this aperture signal suppression at low brightness, the brightness signal is used as a gain control signal, and as shown in the characteristic curve (B) of FIG.
Above 0mV, the aperture signal is applied to the MAX of the multiplication circuit.
When the luminance signal is amplified and outputted with a gain, and the luminance signal becomes 100 mV or less, the gain of the multiplication circuit is lowered, and when the luminance signal becomes 0 mV, the gain is set to MIN, and the aperture signal is suppressed. In the above conventional example, as described above, due to the characteristic curve (A) in FIG. 6, the luminance signal which is the gain control signal is
At 0 mV or more, the gain of the multiplication circuit becomes the MAX gain, but when the luminance signal is 0 mV, it does not become the MIN gain, and the gain of the multiplier circuit becomes the MAX gain.
Since there is an X gain of -6 dB, the aperture signal cannot be suppressed completely, so the S/N deteriorates in dark scenes.

【0009】また同様に暗いシーンではクロマ信号によ
りS/Nが劣化するため、低輝度時にはクロマ信号を抑
圧する必要がある。しかしながらクロマ信号をアパーチ
ャ信号と同じように早く抑圧してしまうと、色の消えた
不自然な映像となるため、低輝度時クロマ信号抑圧では
輝度信号を利得制御信号とし、図6の特性曲線(C)に
示すように輝度信号が20mV以上では、クロマ信号を
かけ算回路のMAX利得で増幅して出力し、輝度信号が
20mV以下になると、かけ算回路の利得を下げていき
、輝度信号が0mVになると利得をMAX利得−6dB
にして、クロマ信号を半分に抑圧し、映像信号のS/N
の劣化をふせぐ。上記従来例では、利得制御信号である
輝度信号が0mVでは、かけ算回路の利得はMAX利得
−6dBであるが、かけ算回路の利得がMAX利得にな
るには輝度信号を100mV以上入力しなければならな
い。
[0009] Similarly, in dark scenes, the S/N is degraded by the chroma signal, so it is necessary to suppress the chroma signal at low brightness times. However, if the chroma signal is suppressed as quickly as the aperture signal, the color will disappear and the image will look unnatural. Therefore, when suppressing the chroma signal at low luminance, the luminance signal is used as the gain control signal, and the characteristic curve shown in Fig. 6 ( As shown in C), when the luminance signal is 20mV or more, the chroma signal is amplified by the MAX gain of the multiplication circuit and output, and when the luminance signal becomes 20mV or less, the gain of the multiplication circuit is lowered and the luminance signal becomes 0mV. Then, the gain becomes MAX gain -6dB
to suppress the chroma signal by half and reduce the S/N of the video signal.
prevent deterioration. In the above conventional example, when the luminance signal, which is a gain control signal, is 0 mV, the gain of the multiplication circuit is MAX gain -6 dB, but in order for the gain of the multiplication circuit to reach the MAX gain, the luminance signal must be input at 100 mV or more.

【0010】本発明は上記従来の問題点を解決するもの
で、利得制御信号の±4VT以下の変化量で、かけ算回
路の利得を急激に変化させることができるようにした利
得制御回路を提供することを目的とする。
The present invention solves the above conventional problems and provides a gain control circuit that can rapidly change the gain of a multiplier circuit with a change amount of ±4 VT or less in the gain control signal. The purpose is to

【0011】[0011]

【課題を解決するための手段】この目的を達成するため
に本発明の利得制御回路は、第1,第2の各エミッタフ
ォロア構成のトランジスタのそれぞれのベースに抵抗を
介して共通の定電圧源を接続し、前記第1のエミッタフ
ォロア構成のトランジスタのベースに利得制御信号を入
力し、前記第1と第2のエミッタフォロア構成のトラン
ジスタのエミッタ間の差電圧を差動アンプに入力し、メ
インのかけ算回路の利得を制御する回路において、、利
得制御信号の任意に定められた電圧範囲に対応する部分
をリミッター回路により取り出して第1の電圧電流変換
回路で電流に変換し、前記第2のエミッタフォロア構成
のトランジスタのエミッタに帰還するように配したもの
である。
[Means for Solving the Problems] In order to achieve this object, the gain control circuit of the present invention provides a common constant voltage source via a resistor to the bases of the first and second emitter follower transistors. A gain control signal is input to the base of the first emitter follower configuration transistor, a differential voltage between the emitters of the first and second emitter follower configuration transistors is input to the differential amplifier, and the main In the circuit for controlling the gain of the multiplication circuit, a portion of the gain control signal corresponding to an arbitrarily determined voltage range is taken out by a limiter circuit and converted into a current by a first voltage-current conversion circuit; It is arranged so as to feed back to the emitter of a transistor with an emitter follower configuration.

【0012】本発明の第2の実施例の利得制御回路は、
第1,第2の各エミッタフォロア構成のトランジスタの
それぞれのベースに抵抗を介して共通の定電圧源を接続
し、前記第1のエミッタフォロア構成のトランジスタの
ベースに利得制御信号を入力し、前記第1と第2のエミ
ッタフォロア構成のトランジスタのエミッタ間の差電圧
を差動アンプに入力し、メインのかけ算回路の利得を制
御する回路において、利得制御信号の任意に定められた
電圧範囲に対応する部分をリミッター回路により取り出
して第1の電圧電流変換回路で電流に変換し、前記第2
のエミッタフォロア構成のトランジスタのエミッタに帰
還する回路を設けるとともに、前記リミッター回路から
の出力信号を、インバーター回路および第2の電圧電流
変換回路を介して前記第1のエミッタフォロア構成のト
ランジスタのエミッタに接続するように配したものであ
る。
A gain control circuit according to a second embodiment of the present invention includes:
A common constant voltage source is connected to the bases of each of the first and second emitter follower configuration transistors via a resistor, a gain control signal is input to the base of the first emitter follower configuration transistor, and the gain control signal is input to the base of the first emitter follower configuration transistor. In a circuit that inputs the difference voltage between the emitters of transistors with a first and second emitter follower configuration to a differential amplifier to control the gain of the main multiplier circuit, it corresponds to an arbitrarily determined voltage range of the gain control signal. The portion that is
A circuit is provided for feeding back to the emitter of the transistor having the emitter follower configuration, and the output signal from the limiter circuit is fed to the emitter of the transistor having the first emitter follower configuration via an inverter circuit and a second voltage-current conversion circuit. They are arranged so that they can be connected.

【0013】[0013]

【作用】この構成により、利得制御信号の±4VT以下
の変化でかけ算回路の利得を急激に変化させることので
きる利得制御回路を実現できる。
[Operation] With this configuration, it is possible to realize a gain control circuit that can rapidly change the gain of the multiplication circuit with a change of ±4 VT or less in the gain control signal.

【0014】[0014]

【実施例】【Example】

(実施例1)以下本発明の一実施例について、図面を参
照しながら説明する。
(Embodiment 1) An embodiment of the present invention will be described below with reference to the drawings.

【0015】図1に示すように、利得制御信号の任意の
電圧範囲をとりだすためのリミッター回路33と電圧電
流変換回路34とを、トランジスタ6のベースとトラン
ジスタ13のエミッタの間に設けている以外は従来例で
説明した回路と全く同じであり、説明は省略する。
As shown in FIG. 1, a limiter circuit 33 and a voltage-current conversion circuit 34 for extracting an arbitrary voltage range of the gain control signal are provided between the base of the transistor 6 and the emitter of the transistor 13. is exactly the same as the circuit explained in the conventional example, and its explanation will be omitted.

【0016】以上のように構成された利得制御回路につ
いて、以下その動作を説明する。まず、入力端子1に入
力した利得制御信号Vgcが、トランジスタ6のベース
とリミッター回路33に加えられる。トランジスタ6の
ベースに加えられた利得制御信号は、エミッタより出力
し、トランジスタ9,11とダイオード8,10と定電
流源12から構成される差動アンプに入力し、ダイオー
ド8,10を流れる電流比を変化させる。その結果、ト
ランジスタ15,16,18,19,22,23と定電
流源17,24と抵抗20,21からなるかけ算回路の
利得Gは、従来例と同様に(数1)で表わされる。
The operation of the gain control circuit configured as described above will be explained below. First, the gain control signal Vgc input to the input terminal 1 is applied to the base of the transistor 6 and the limiter circuit 33. The gain control signal applied to the base of the transistor 6 is output from the emitter, inputted to a differential amplifier composed of transistors 9 and 11, diodes 8 and 10, and a constant current source 12, and the current flowing through the diodes 8 and 10 is Vary the ratio. As a result, the gain G of the multiplication circuit made up of transistors 15, 16, 18, 19, 22, 23, constant current sources 17, 24, and resistors 20, 21 is expressed by (Equation 1) as in the conventional example.

【0017】一方、リミッター回路33に入力した利得
制御信号Vgcは、任意に定められた電圧範囲の信号と
してとりだされ、第1の電圧電流変換回路34でIaに
変換して出力され、トランジスタ13のエミッタ電流I
E(13)を変化させる。トランジスタ13のエミッタ
電圧Ve(13)は、定電圧源4の電圧をV(4)とし
て、
On the other hand, the gain control signal Vgc input to the limiter circuit 33 is taken out as a signal in an arbitrarily determined voltage range, converted to Ia by the first voltage-current conversion circuit 34, and outputted to the transistor 13. emitter current I
Change E(13). The emitter voltage Ve(13) of the transistor 13 is given by the voltage of the constant voltage source 4 as V(4).

【0018】[0018]

【数2】[Math 2]

【0019】で表わされる。 ここで、IE(13):トランジスタ13のエミッタ電
流 IS(13):トランジスタ13の飽和電流トランジス
タ6のエミッタ電圧Ve(6)は、定電圧源4の電圧を
V(4)として、
It is expressed as: Here, IE(13): Emitter current of transistor 13 IS(13): Saturation current of transistor 13 Emitter voltage Ve(6) of transistor 6 is given by the voltage of constant voltage source 4 as V(4).

【0020】[0020]

【数3】[Math 3]

【0021】で表わされる。 ここで、IE(6):トランジスタ6のエミッタ電流I
S(6):トランジスタ6の飽和電流(数2)と(数3
)より、トランジスタ6のエミッタとトランジスタ13
のエミッタの差電圧Veは、トランジスタ6の飽和電流
とトランジスタ13の飽和電流が等しいとして、
It is expressed as: Here, IE(6): Emitter current I of transistor 6
S(6): Saturation current of transistor 6 (Equation 2) and (Equation 3)
), the emitter of transistor 6 and transistor 13
The emitter difference voltage Ve is given by the assumption that the saturation current of transistor 6 and the saturation current of transistor 13 are equal.

【0022】[0022]

【数4】[Math 4]

【0023】で表わされる。利得を制御する差動アンプ
の入力Dレンジは±4VTであるので、入力端子に入力
する利得制御信号が0〜100mVまで変化したときに
、トランジスタ6のエミッタとトランジスタ13のエミ
ッタの間の差電圧が−4VT〜4VTまで変化するよう
にすれば、かけ算回路の利得をMIN利得からMAX利
得まで変化させることができることになる。
It is expressed as: Since the input D range of the differential amplifier that controls the gain is ±4 VT, when the gain control signal input to the input terminal changes from 0 to 100 mV, the difference voltage between the emitter of transistor 6 and the emitter of transistor 13 increases. By changing from -4VT to 4VT, the gain of the multiplication circuit can be changed from MIN gain to MAX gain.

【0024】トランジスタ13のベース・エミッタ間電
圧VBE(13)は、トランジスタ13のエミッタ電流
IE(13)によって変化するので、入力信号Vgcが
増加したとき、その増加分ΔVgcでトランジスタ6の
エミッタとトランジスタ13のエミッタの差電圧の変化
量ΔVeが8VT以上になるようにIE(13)を変化
させればよい。すなわち、
Since the base-emitter voltage VBE (13) of the transistor 13 changes depending on the emitter current IE (13) of the transistor 13, when the input signal Vgc increases, the increase ΔVgc causes the emitter of the transistor 6 to IE(13) may be changed such that the amount of change ΔVe in the voltage difference between the emitters of IE(13) becomes 8VT or more. That is,

【0025】[0025]

【数5】[Math 5]

【0026】となるように第1の電圧電流変換回路34
の出力電流Iaを選ぶことにより、100mV以下の利
得制御信号の電圧範囲でかけ算回路の利得をMIN利得
からMAX利得まで変化させることが可能になる。
The first voltage-current conversion circuit 34
By selecting the output current Ia of , it is possible to change the gain of the multiplier circuit from MIN gain to MAX gain within the voltage range of the gain control signal of 100 mV or less.

【0027】図2は、本発明の利得制御回路の具体的回
路例を示したものである。トランジスタ36,38と抵
抗35,37および定電流源39はリミッター回路33
を構成し、トランジスタ41,43と定電流源42は電
圧電流変換回路34を構成している。定電圧源40はト
ランジスタ38のベースに接続されている以外は従来例
で説明した回路と全く同じである。
FIG. 2 shows a specific example of the gain control circuit of the present invention. The transistors 36 and 38, the resistors 35 and 37, and the constant current source 39 form a limiter circuit 33.
The transistors 41 and 43 and the constant current source 42 constitute a voltage-current conversion circuit 34. The circuit is exactly the same as the conventional example except that the constant voltage source 40 is connected to the base of the transistor 38.

【0028】以上のように構成された図2に示す具体例
についてその動作を説明する。まず、入力端子1に入力
した利得制御信号Vgcが、トランジスタ6のベースと
トランジスタ36のベースに加えられる。トランジスタ
6のベースに加えられた利得制御信号は、エミッタより
出力する。
The operation of the concrete example shown in FIG. 2 constructed as above will be explained. First, the gain control signal Vgc input to the input terminal 1 is applied to the base of the transistor 6 and the base of the transistor 36. A gain control signal applied to the base of transistor 6 is output from the emitter.

【0029】一方、トランジスタ36のベースに加えら
れた利得制御信号Vgcは、リミッター回路33で任意
に定められた電圧範囲の信号としてとりだされ、第1の
電圧電流変換回路34でIaに変換して出力し、トラン
ジスタ13のエミッタ電流IE(13)を変化させる。
On the other hand, the gain control signal Vgc applied to the base of the transistor 36 is taken out as a signal in an arbitrarily determined voltage range by the limiter circuit 33, and converted into Ia by the first voltage-current conversion circuit 34. The emitter current IE(13) of the transistor 13 is changed.

【0030】低輝度時アパーチャ信号抑圧では、利得制
御信号である輝度信号が100mVから0mVまで変化
したときに、かけ算回路の利得をMAX利得からMIN
利得まで変化させなければならないわけであるが、いま
一例として、定電流源7の電流値I7と定電流源14の
電流値I14がI7=I14であり、定電圧源40の電
位が定電圧源4の電位より100mV高く、利得制御信
号が0mVのときは定電流源42の電流がすべてトラン
ジスタ13のエミッタに流れ込み、利得制御信号が10
0mVのときは定電流源42の電流がすべて接地へ流れ
るように、抵抗35,37と定電流源39を設定してあ
るとする(例:定電流源39=100μA,抵抗35=
24kΩ,抵抗37=20kΩ)。
In aperture signal suppression at low brightness, when the brightness signal, which is a gain control signal, changes from 100 mV to 0 mV, the gain of the multiplier circuit is changed from MAX gain to MIN.
It is necessary to change even the gain, but as an example, the current value I7 of the constant current source 7 and the current value I14 of the constant current source 14 are I7=I14, and the potential of the constant voltage source 40 is the constant voltage source. When the potential of the constant current source 42 is 100 mV higher than the potential of 10 and the gain control signal is 0 mV, all the current of the constant current source 42 flows into the emitter of the transistor 13, and the gain control signal becomes 100 mV.
Assume that the resistors 35 and 37 and the constant current source 39 are set so that all the current of the constant current source 42 flows to the ground when the voltage is 0 mV (for example, constant current source 39 = 100 μA, resistor 35 =
24kΩ, resistance 37 = 20kΩ).

【0031】利得制御信号が100mVのときは、定電
流源42の電流はすべてトランジスタ43を通って接地
に流れるので、従来例と同様で、かけ算回路の利得はM
AX利得となる。
When the gain control signal is 100 mV, all the current of the constant current source 42 flows to the ground through the transistor 43, so the gain of the multiplication circuit is M
This is the AX gain.

【0032】このときのトランジスタ6のエミッタとト
ランジスタ13のエミッタの差電圧Ve(100mV)
は(数4)より、
At this time, the difference voltage Ve between the emitter of transistor 6 and the emitter of transistor 13 (100 mV)
From (Math. 4),

【0033】[0033]

【数6】[Math 6]

【0034】で表わされる。利得制御信号が0mVのと
きは、定電流源42の電流I42はすべてトランジスタ
41を通ってトランジスタ13のエミッタに流れ込むの
で、トランジスタ6のエミッタとトランジスタ13のエ
ミッタの差電圧Ve(0mV)は、
It is expressed as: When the gain control signal is 0 mV, all the current I42 of the constant current source 42 flows into the emitter of the transistor 13 through the transistor 41, so the difference voltage Ve (0 mV) between the emitter of the transistor 6 and the emitter of the transistor 13 is as follows.

【0035】[0035]

【数7】[Math 7]

【0036】で表わされる。ここで、定電流源14の電
流値I14と定電流源42の電流値I42が、
It is expressed as: Here, the current value I14 of the constant current source 14 and the current value I42 of the constant current source 42 are

【003
7】
003
7]

【数8】[Math. 8]

【0038】で表わされる関係にあれば(例:I42=
99μA,I14=100μA)、(数7)より、
[0038] If the relationship is expressed as (Example: I42=
99 μA, I14 = 100 μA), from (Equation 7),

【0
039】
0
039]

【数9】[Math. 9]

【0040】となり、利得制御信号が0mVのときトラ
ンジスタ11のベース電位がトランジスタ9のベース電
位より、4VT(約100mV)以上高いのでかけ算回
路の利得を、MIN利得にすることができる。
When the gain control signal is 0 mV, the base potential of transistor 11 is higher than the base potential of transistor 9 by 4 VT (approximately 100 mV), so the gain of the multiplication circuit can be set to MIN gain.

【0041】その結果、利得制御信号の0〜100mV
の変化で、かけ算回路の利得をMIN利得からMAX利
得まで変化させることができる。
As a result, the gain control signal of 0 to 100 mV
By changing , the gain of the multiplier circuit can be changed from MIN gain to MAX gain.

【0042】(実施例2)以下本発明の第2の実施例に
ついて、図面を参照しながら説明する。
(Embodiment 2) A second embodiment of the present invention will be described below with reference to the drawings.

【0043】図3に示すように、前記リミッター回路3
3の出力を反転するインバーター回路44と、第2の電
圧電流変換回路45とを、前記リミッター回路33とト
ランジスタ6のエミッタの間に接続している以外は実施
例1で説明したことと同じである。
As shown in FIG. 3, the limiter circuit 3
Embodiment 3 is the same as described in Embodiment 1, except that an inverter circuit 44 for inverting the output of Embodiment 3 and a second voltage-current conversion circuit 45 are connected between the limiter circuit 33 and the emitter of transistor 6. be.

【0044】以上のように構成された利得制御回路につ
いて、以下その動作を説明する。まず、入力端子1に入
力した利得制御信号Vgcが、トランジスタ6のベース
とリミッター回路33に加えられる。トランジスタ6の
ベースに加えられた利得制御信号は、エミッタより出力
し、トランジスタ9,11とダイオード8,10と定電
流源12から構成される差動アンプに入力し、ダイオー
ド8,10を流れる電流比を変化させる。その結果、ト
ランジスタ15,16,18,19,22,23と定電
流源17,24と抵抗20,21からなるかけ算回路の
利得Gは、従来例と同様に、(数1)で表わされる。
The operation of the gain control circuit configured as described above will be explained below. First, the gain control signal Vgc input to the input terminal 1 is applied to the base of the transistor 6 and the limiter circuit 33. The gain control signal applied to the base of the transistor 6 is output from the emitter, inputted to a differential amplifier composed of transistors 9 and 11, diodes 8 and 10, and a constant current source 12, and the current flowing through the diodes 8 and 10 is Vary the ratio. As a result, the gain G of the multiplication circuit made up of transistors 15, 16, 18, 19, 22, 23, constant current sources 17, 24, and resistors 20, 21 is expressed by (Equation 1) as in the conventional example.

【0045】一方、リミッター回路33に入力した利得
制御信号Vgcは、任意に定められた電圧範囲の信号と
してとりだされ、第1の電圧電流変換回路34でIaに
変換してトランジスタ13のエミッタ電流IE(13)
を変化させるとともに、インバーター回路44と第2の
電圧電流変換回路45でIbに変換してトランジスタ6
のエミッタ電流IE(6)を変化させる。トランジスタ
13のエミッタ電圧Ve(13)は、定電圧源4の電圧
をV(4)として、
On the other hand, the gain control signal Vgc inputted to the limiter circuit 33 is taken out as a signal in an arbitrarily determined voltage range, and converted into Ia by the first voltage-current conversion circuit 34 to obtain the emitter current of the transistor 13. IE(13)
is changed to Ib by the inverter circuit 44 and the second voltage-current conversion circuit 45, and the transistor 6
The emitter current IE(6) is changed. The emitter voltage Ve(13) of the transistor 13 is given by the voltage of the constant voltage source 4 as V(4).

【0046】[0046]

【数10】[Math. 10]

【0047】で表わされる。 ここで、IE(13):トランジスタ13のエミッタ電
流 IS(13):トランジスタ13の飽和電流また、トラ
ンジスタ6のエミッタ電圧Ve(13)は、定電圧源4
の電圧をV(4)として、
It is expressed as: Here, IE (13): Emitter current of transistor 13 IS (13): Saturation current of transistor 13 Also, emitter voltage Ve (13) of transistor 6 is
Assuming the voltage of V(4),

【0048】[0048]

【数11】[Math. 11]

【0049】で表わされる。 ここで、IE(6):トランジスタ6のエミッタ電流I
S(6):トランジスタ6の飽和電流入力端子に入力す
る利得制御信号が0〜20mVまで変化したときに、ト
ランジスタ6のエミッタとトランジスタ13のエミッタ
の間の差電圧が0mV〜4VTまで変化するようにすれ
ば、かけ算回路の利得をMAX利得−6dBからMAX
利得まで変化させることができることになる。
It is expressed as: Here, IE(6): Emitter current I of transistor 6
S(6): When the gain control signal input to the saturation current input terminal of transistor 6 changes from 0 to 20 mV, the differential voltage between the emitter of transistor 6 and the emitter of transistor 13 changes from 0 mV to 4 VT. , the gain of the multiplication circuit can be changed from MAX gain -6dB to MAX
This means that even the gain can be changed.

【0050】(数10)と(数11)より、トランジス
タ6のエミッタとトランジスタ13のエミッタの差電圧
Veは、トランジスタ6の飽和電流とトランジスタ13
の飽和電流が等しいとして、
From (Equation 10) and (Equation 11), the difference voltage Ve between the emitter of transistor 6 and the emitter of transistor 13 is determined by the saturation current of transistor 6 and the emitter of transistor 13.
Assuming that the saturation currents of are equal,

【0051】[0051]

【数12】[Math. 12]

【0052】で表わされる。トランジスタ6のベース・
エミッタ間電圧VBE(6)は、トランジスタ6のエミ
ッタ電流IE(6)によって変化し、トランジスタ13
のベース・エミッタ間電圧VBE(13)は、トランジ
スタ13のエミッタ電流IE(13)によって変化する
ので、入力信号Vgcが増加したとき、その増加分ΔV
gcでトランジスタ6のエミッタとトランジスタ13の
エミッタの差電圧の変化量ΔVeが4VT以上になるよ
うにIE(6)とIE(13)を変化させればよい。す
なわち、
It is expressed as: Base of transistor 6
The emitter voltage VBE(6) changes depending on the emitter current IE(6) of the transistor 6, and
Since the base-emitter voltage VBE (13) of the transistor 13 changes depending on the emitter current IE (13) of the transistor 13, when the input signal Vgc increases, the increase ΔV
IE(6) and IE(13) may be changed so that the amount of change ΔVe in the voltage difference between the emitter of transistor 6 and the emitter of transistor 13 at gc becomes 4VT or more. That is,

【0053】[0053]

【数13】[Math. 13]

【0054】となるように第1の電圧電流変換回路34
の出力電流Iaと第2の電圧電流変換回路の出力電流I
bを選ぶことにより、利得制御信号の0〜20mVの変
化でかけ算回路の利得をMAX利得−6dBからMAX
利得まで変化させることが可能になる。
The first voltage-current conversion circuit 34
output current Ia of the second voltage-current conversion circuit and output current Ia of the second voltage-current conversion circuit
By selecting b, the gain of the multiplication circuit can be changed from MAX gain -6 dB to MAX by changing the gain control signal from 0 to 20 mV.
It becomes possible to change even the gain.

【0055】つぎに図4は、第2の実施例の利得制御回
路の具体的回路例を示したものである。トランジスタ4
7,49と抵抗46,48および定電流源50はリミッ
ター回路33を構成し、トランジスタ51,53と定電
流源52はインバーター回路44と第1および第2の電
圧電流変換回路34,35を構成している以外は従来例
で説明したことと同じである。
Next, FIG. 4 shows a specific circuit example of the gain control circuit of the second embodiment. transistor 4
7, 49, resistors 46, 48, and constant current source 50 constitute a limiter circuit 33, and transistors 51, 53 and constant current source 52 constitute an inverter circuit 44 and first and second voltage-current conversion circuits 34, 35. The process is the same as that described in the conventional example except that.

【0056】つぎに、上記具体例の動作を説明する。ま
ず、入力端子1に入力した利得信号Vgcがトランジス
タ6のベースとトランジスタ47のベースに加えられ、
トランジスタ6のベースに加えられた利得制御信号は、
エミッタより出力する。
Next, the operation of the above specific example will be explained. First, the gain signal Vgc input to the input terminal 1 is applied to the base of the transistor 6 and the base of the transistor 47,
The gain control signal applied to the base of transistor 6 is
Output from the emitter.

【0057】一方、トランジスタ47のベースに入力し
た利得制御信号Vgcは、リミッター回路33で任意に
定められた電圧範囲の信号としてとりだされ、第1の電
圧電流変換回路34でIaに変換して出力し、インバー
ター回路44と第2の電圧電流変換回路45でIbに変
換して出力する。
On the other hand, the gain control signal Vgc input to the base of the transistor 47 is taken out as a signal in an arbitrarily determined voltage range by the limiter circuit 33, and converted into Ia by the first voltage-current conversion circuit 34. It is output, converted into Ib by an inverter circuit 44 and a second voltage-current conversion circuit 45, and output.

【0058】低輝度時クロマ信号抑圧では、利得制御信
号である輝度信号が0mVから20mVまで変化したと
きに、かけ算回路の利得をMAX利得−6dBからMA
X利得まで変化させなければならないわけであるが、定
電流源7の電流値I7と定電流源14の電流値I14が
I7=I14であり、トランジスタ47,49と抵抗4
6,48および定電流源50から構成されるリミッター
回路33のゲインが5倍とすると、利得制御信号が0m
Vのときは、定電流源52の電流はその半分がトランジ
スタ53を通ってトランジスタ6のエミッタに流れ込み
、残り半分はトランジスタ51を通ってトランジスタ1
3のエミッタに流れ込むので、トランジスタ6のエミッ
タとトランジスタ13のエミッタの間の差電圧Ve(0
mV)は(数12)より、
In chroma signal suppression at low brightness, when the brightness signal, which is the gain control signal, changes from 0 mV to 20 mV, the gain of the multiplier circuit is changed from MAX gain -6 dB to MA
The current value I7 of the constant current source 7 and the current value I14 of the constant current source 14 are I7=I14, and the transistors 47 and 49 and the resistor 4
6, 48 and the constant current source 50, the gain of the limiter circuit 33 is 5 times, the gain control signal is 0 m
When V, half of the current from the constant current source 52 flows through the transistor 53 to the emitter of the transistor 6, and the other half flows through the transistor 51 to the transistor 1.
3, the difference voltage Ve(0) between the emitter of transistor 6 and the emitter of transistor 13
mV) is from (Equation 12),

【0059】[0059]

【数14】[Math. 14]

【0060】で表わされるので、かけ算回路の利得はM
AX−6dBとなる。利得制御信号が20mVのときは
、トランジスタ47,49と抵抗46,48および定電
流源50から構成されるリミッター回路33のゲインが
5倍あるので、トランジスタ51,53と定電流源52
から構成される第1および第2電圧電流変換回路34,
35への入力は100mVとなり、定電流源52の電流
I52はすべてトランジスタ53を通ってトランジスタ
6のエミッタに流れ込むので、トランジスタ6のエミッ
タとトランジスタ13のエミッタの間の差電圧Ve(2
0mV)は、
Therefore, the gain of the multiplication circuit is M
It becomes AX-6dB. When the gain control signal is 20 mV, the gain of the limiter circuit 33 made up of transistors 47 and 49, resistors 46 and 48, and constant current source 50 is five times, so transistors 51 and 53 and constant current source 52
first and second voltage-current conversion circuits 34,
The input to the transistor 35 is 100 mV, and all the current I52 of the constant current source 52 flows into the emitter of the transistor 6 through the transistor 53, so the difference voltage Ve(2) between the emitter of the transistor 6 and the emitter of the transistor 13 is
0mV) is

【0061】[0061]

【数15】[Math. 15]

【0062】で表わされる。ここで、定電流源7の電流
値I7と定電流源52の電流値I52が、
It is expressed as: Here, the current value I7 of the constant current source 7 and the current value I52 of the constant current source 52 are

【0063】[0063]

【数16】[Math. 16]

【0064】で表わされる関係にあれば(例:I52=
96μA,I7=100μA)、(数7)より、
[0064] If the relationship is expressed as (eg: I52=
96μA, I7=100μA), from (Equation 7),

【00
65】
00
65]

【数17】[Math. 17]

【0066】となり、利得制御信号が20mVのときト
ランジスタ9のベース電位がトランジスタ11のベース
電位より、4VT(約100mV)以上高いのでかけ算
回路の利得を、MAX利得にすることができる。
When the gain control signal is 20 mV, the base potential of transistor 9 is higher than the base potential of transistor 11 by 4 VT (approximately 100 mV), so the gain of the multiplication circuit can be set to the MAX gain.

【0067】その結果、利得制御信号の0〜20mVの
変化で、かけ算回路の利得をMAX利得−6dBからM
AX利得まで変化させることができる。
As a result, by changing the gain control signal from 0 to 20 mV, the gain of the multiplication circuit can be changed from MAX gain -6 dB to M
Even the AX gain can be changed.

【0068】[0068]

【発明の効果】以上の実施例から明らかなように本発明
は、利得制御信号の±4VT以下の変化でかけ算回路の
利得を急激に変化させることができるので、低輝度時ア
パーチャ信号抑圧や低輝度時クロマ信号抑圧に適した利
得制御回路を実現できるものである。
As is clear from the above embodiments, the present invention can rapidly change the gain of the multiplication circuit with a change of ±4 VT or less in the gain control signal. This makes it possible to realize a gain control circuit suitable for suppressing chroma signals during brightness.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の利得制御回路の基本構成を示すブロッ
ク図
FIG. 1 is a block diagram showing the basic configuration of a gain control circuit of the present invention.

【図2】本発明の利得制御回路の具体例の回路図[FIG. 2] Circuit diagram of a specific example of the gain control circuit of the present invention

【図3
】本発明の第2の実施例の基本構成を示すブロック図
[Figure 3
]Block diagram showing the basic configuration of a second embodiment of the present invention

【図4】本発明の第2の実施例の具体的な回路図FIG. 4: Specific circuit diagram of the second embodiment of the present invention

【図5
】従来例の回路図
[Figure 5
] Conventional circuit diagram

【図6】かけ算回路の利得制御特性[Figure 6] Gain control characteristics of multiplication circuit

【符号の説明】[Explanation of symbols]

3,5  抵抗 4  定電圧源 6  トランジスタ(第1のエミッタフォロア)13 
 トランジスタ(第2のエミッタフォロア)33  リ
ミッター回路 34  第1の電圧電流変換回路 44  インバーター回路 45  第2の電圧電流変換回路
3, 5 Resistor 4 Constant voltage source 6 Transistor (first emitter follower) 13
Transistor (second emitter follower) 33 Limiter circuit 34 First voltage-current conversion circuit 44 Inverter circuit 45 Second voltage-current conversion circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】第1,第2の各エミッタフォロア構成のト
ランジスタのそれぞれのベースに抵抗を介して共通の定
電圧源を接続し、前記第1のエミッタフォロア構成のト
ランジスタのベースに利得制御信号を入力し、前記第1
と第2のエミッタフォロア構成のトランジスタのエミッ
タ間の差電圧を差動アンプに入力し、メインのかけ算回
路の利得を制御する回路であって、利得制御信号の任意
に定められた電圧範囲に対応する部分をリミッター回路
により取り出して第1の電圧電流変換回路で電流に変換
し、前記第2のエミッタフォロア構成のトランジスタの
エミッタに帰還するように配された利得制御回路。
1. A common constant voltage source is connected to the bases of each of first and second transistors having an emitter follower configuration via a resistor, and a gain control signal is supplied to the base of the transistor having the first emitter follower configuration. and enter the first
This circuit controls the gain of the main multiplier circuit by inputting the difference voltage between the emitters of the transistor and the second emitter-follower configuration transistor to a differential amplifier, and corresponds to an arbitrarily determined voltage range of the gain control signal. A gain control circuit arranged so that a portion of the current is taken out by a limiter circuit, converted into a current by a first voltage-current conversion circuit, and fed back to the emitter of the transistor having the second emitter follower configuration.
【請求項2】第1,第2の各エミッタフォロア構成のト
ランジスタのそれぞれのベースに抵抗を介して共通の定
電圧源を接続し、前記第1のエミッタフォロア構成のト
ランジスタのベースに利得制御信号を入力し、前記第1
と第2のエミッタフォロア構成のトランジスタのエミッ
タ間の差電圧を差動アンプに入力し、メインのかけ算回
路の利得を制御する回路であって、利得制御信号の任意
に定められた電圧範囲に対応する部分をリミッター回路
により取り出して第1の電圧電流変換回路で電流に変換
し、前記第2のエミッタフォロア構成のトランジスタの
エミッタに帰還する回路を設けるとともに、前記リミッ
ター回路からの出力信号を、インバーター回路および第
2の電圧電流変換回路を介して前記第1のエミッタフォ
ロア構成のトランジスタのエミッタに接続するように配
された利得制御回路。
2. A common constant voltage source is connected to the bases of each of the first and second transistors having the emitter follower configuration via a resistor, and a gain control signal is supplied to the base of the transistor having the first emitter follower configuration. and enter the first
This circuit controls the gain of the main multiplier circuit by inputting the difference voltage between the emitters of the transistor and the second emitter-follower configuration transistor to a differential amplifier, and corresponds to an arbitrarily determined voltage range of the gain control signal. A circuit is provided for extracting the output signal from the limiter circuit, converting it into a current using a first voltage-current conversion circuit, and feeding it back to the emitter of the transistor having the second emitter-follower configuration. a gain control circuit arranged to be connected to the emitter of the transistor having the first emitter follower configuration via the circuit and a second voltage-current conversion circuit;
JP3114367A 1991-05-20 1991-05-20 Gain control circuit Pending JPH04342305A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3114367A JPH04342305A (en) 1991-05-20 1991-05-20 Gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3114367A JPH04342305A (en) 1991-05-20 1991-05-20 Gain control circuit

Publications (1)

Publication Number Publication Date
JPH04342305A true JPH04342305A (en) 1992-11-27

Family

ID=14635941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3114367A Pending JPH04342305A (en) 1991-05-20 1991-05-20 Gain control circuit

Country Status (1)

Country Link
JP (1) JPH04342305A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355645B2 (en) 2001-07-12 2008-04-08 Canon Kabushiki Kaisha Image pickup apparatus with potential fluctuation prevention

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355645B2 (en) 2001-07-12 2008-04-08 Canon Kabushiki Kaisha Image pickup apparatus with potential fluctuation prevention
US7986362B2 (en) 2001-07-12 2011-07-26 Canon Kabushiki Kaisha Image pickup apparatus maintaining constant potential of load-transistor main electrode
US8553120B2 (en) 2001-07-12 2013-10-08 Canon Kabushiki Kaisha Solid state image pickup apparatus
US9055211B2 (en) 2001-07-12 2015-06-09 Canon Kabushiki Kaisha Image pickup apparatus

Similar Documents

Publication Publication Date Title
GB2035001A (en) Converting single-ended input signals to differential output signals
US4847524A (en) Gamma correction circuit
JPS5842997B2 (en) video signal processing equipment
JPH04342305A (en) Gain control circuit
US6590437B2 (en) Logarithmic amplifier
US4502079A (en) Signal sampling network with reduced offset error
JPS5843676A (en) Signal gain controller
EP0074081A2 (en) Signal processing unit
JPH0532949B2 (en)
US4667224A (en) White balance correcting device
JP2946885B2 (en) Gain control circuit
US3374119A (en) Circuit arrangement for mixing signals
JP2973910B2 (en) Circuit for adjusting signal coring threshold
JPS5843947B2 (en) Gamma Cairo
JPH05191673A (en) Automatic gradation correcting circuit and luminance control method
JPH02135810A (en) Gain control circuit
US3389222A (en) Circuit arrangement for controlling the amplification of cascade-connected transistor amplifying stages
JPS58221575A (en) Gamma compensating circuit of video signal
KR900005147Y1 (en) Gama compensator control circuit for video camera
US4311873A (en) Bias control circuit and method for use in audio reproduction system or the like
JP2986177B2 (en) Projection video projector
JP2523056B2 (en) Control circuit
JP2580941Y2 (en) Differential amplifier
KR830001146B1 (en) Signal conversion circuit
KR900001338Y1 (en) Color regeneration picture devices for color monitor