JPH04336642A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は制御装置に用いられる二
重化制御記憶に関する。

【０００２】

【従来の技術】ＭＰＵを組み込んだ装置は、通常そのＭ
ＰＵのマイクロプログラムを制御記憶（ＣＳ）として装
置内に記憶している。装置が電源断状態になっても、Ｃ
Ｓを保存しておくために、現在の上記の装置ではＲＯＭ
，ＥＰＲＯＭ，ＥＥＰＲＯＭ，　または、フロッピーデ
ィスク等のファイル装置が使用されている。

【０００３】この中で、装置内で書換え可能なＥＥＰＲ
ＯＭ，　フロッピーディスク等の記憶媒体を用いて、マ
イクロプログラムを格納している装置では、必要に応じ
てホストからマイクロプログラムデータを転送し、更新
する方式を採用している場合もある。

【０００４】従来の装置では、このマイクロプログラム
のホスト転送機能を実行して、マイクロプログラムの書
き換え中に装置の電源断等により、制御記憶内のマイク
ロプログラムが破壊された場合、保守作業者の介入無し
では復旧することができないという欠点があった。

【０００５】図６に従来の装置の構成図を示す。図にお
いて、１２は記憶を行う外部記憶装置、１１は外部記憶
装置１２を制御する制御装置、１０は制御装置１１にマ
イクロプログラムのローディングを行う中央処理装置、
１３は制御装置１１の上位装置（この場合は中央処理装
置１０）との情報の授受を行う上位インターフェース回
路、１５は制御装置１１の下位装置（この場合は外部記
憶装置１２）との情報の授受を行う下位インターフェー
ス回路、１４はマイクロプログラムが制御装置１にロー
ディングされたとき一時的にマイクロプログラムを蓄積
するバッファ記憶、１７はバッファ記憶１４の内容を制
御記憶１６，１８　に書き替えるＣＳ書換回路、１６，
１８はＥＥＰＲＯＭで構成された制御記憶、２２，２４
は制御記憶１６，１８　のマイクロプログラムを実行時
に複写して使用するＲＡＭ、２１，２３はＲＡＭ２２，
２４　の内容であるマイクロプログラムを実行するＭＰ
Ｕである。

【０００６】以下ローディングの動作を説明する。中央
処理装置１０からマイクロプログラムが転送された時は
、先ず制御装置１１内のバッファ記憶１４に蓄えられる
。そして、バッファ記憶内のデータの正当性をチェック
する（ＣＨＥＣＫＳＵＭ　等を利用する）　。データの
正当性が確認されると、該データに基づき、ＣＳ書換回
路１７で制御記憶（以下ＣＳと略する）１６，１８　を
書き換えていく。

【０００７】ＣＳ１６，１８　の書換えが完了すると、
その書き換えられたデータの正当性をチェックしたのち
、中央処理装置１０にＣＳ１６，１８の書換えが終了し
た事を報告する。新しいマイクロプログラムで動作をす
るためにはＩＭＰＬをしなければいけないが、それは、
ＣＳ１６，１８　の書換え完了時に行うか、電源の再投
入時に行う。

【０００８】上記過程のＣＳ１６，１８　の書き換え時
において、装置の電源断が生じると、書換中のＲＡＭ　
２２，２４　内のマイクロプログラムは消去され、また
ＣＳ１６，１８　のＥＥＰＲＯＭ内のマイクロプログラ
ムが破壊されているため、電源が再投入されたとしても
装置がマイクロプログラムをロード出来ないために動作
状態にならないので、人手によるＣＳ１６，１８　の書
き換えとＣＳ１６，１８　からのマイクロプログラムを
ロードするという保守作業が必要であった。

【０００９】

【発明が解決しようとする課題】上記の如く、ホストか
らマイクロプログラムデータを転送して、制御装置のＣ
Ｓを書き換える際に、不慮の事態によって、ＣＳを破壊
し、復旧できなくなるという問題があった。

【００１０】本発明はこのような点にかんがみて、正常
なマイクロプログラムを有する制御記憶を二重化して信
頼性の高い装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記の課題は下記の如く
に構成された二重化制御記憶によって解決される。図１
は、本発明の原理図である。

【００１２】制御記憶に格納されたマイクロプログラム
によって制御される装置における制御記憶であって、第
二の制御記憶５３と、該ダウンロードされた第一の制御
記憶５１で正常に動作した後に該第一の制御記憶５１の
マイクロプログラムを該第二の制御記憶５３に転写する
転写機能５２とを設けることにより、正常なマイクロプ
ログラムを有する制御記憶を二重化するように構成する
。

【００１３】

【作用】ダウンロードされた第一の制御記憶で正常に動
作した後に該第一の制御記憶のマイクロプログラムを該
第二の制御記憶に転写することによって、正常な制御記
憶を二重化する。

【００１４】

【実施例】本発明は、従来の欠点を解決するために以下
の２点を特徴とする。 １．ＥＥＰＲＯＭで構成されたＣＳを二重化する事によ
り、破壊された新マイクロプログラムデータを用いない
で、旧マイクロプロラムを用いてＩＭＰＬ（Ｉｎｉｔｉ
ａｌ　Ｍｉｃｒｏ　Ｐｒｏｇｒａｍ　Ｌｏａｄｉｎｇ　
　マイクロプロラムの初期読み込み）を実行することに
より、装置が動作不可能になることを防止する。 ２．新マイクロプログラムデータで動作出来た時は、二
重化されたＥＥＰＲＯＭの中にある旧マイクロプログラ
ムデータを消去し、新マイクロプログラムデータに書き
換える事により、ＣＳの二重化も達成して、信頼性の向
上をはかる。

【００１５】図２は本発明の実施例の構成を示すずであ
る。図において、５３は第一のＣＳ１６と同様ＥＥＰＲ
ＯＭで構成された第二のＣＳ、５２は第一のＣＳ１６に
格納されているマイクロプログラムを第二のＣＳ５３に
転写する転写回路、５５はは第一のＣＳ１８と同様ＥＥ
ＰＲＯＭで構成された第二のＣＳ、５４はは第一のＣＳ
１８に格納されているマイクロプログラムを第二のＣＳ
５５に転写する転写回路、５６はバッファ記憶１４の内
容の正当性を検査するチェック回路である。その他、図
６と同一符号の物は同一物である。

【００１６】図３〜図５は図２の実施例における制御の
フローチャートであり、以下フローチャートに従って動
作を説明する。図３は正常に電源が投入された時の動作
のフローチャートである。

【００１７】ステップ７１で制御装置の電源が投入され
る。ステップ７２で制御装置は第一のＣＳ１６，１８　
の利用ビットが１かどうか（すなわち、利用できるかど
うか）を判定し、１であれば、ステップ７３に進み、第
一のＣＳ１６，１８　からマイクロプログラムの初期読
み込みを行う。 次にステップ７４で読み込みが正常に出来たかを判定し
て、正常であれば、ステップ７５で第一のＣＳ１６，１
８　の版数ビットと第二のＣＳ５３，５５の版数ビット
とを比較し、同一であれば、すでに複写もされていると
して、ステップ７６に進み、マイクロプログラムの初期
読み込みが完了すれば、通常の動作状態となり、通常制
御を開始する。

【００１８】ステップ７２で第一のＣＳ１６，１８　の
利用ビットが０であるときは、ステップ７７で第二のＣ
Ｓ５３，５５　からマイクロプログラムの初期読み込み
を行う。次にステップ７８で第二のＣＳ５３，５５　が
正常に読めたかどうか判定し、正常に読めた場合は、ス
テップ７９に進みマイクロプログラムの初期読み込みを
終了したのち、ステップ８０に進みダウンロードを中央
処理装置１０に要求する。ダウンロードの処理は図４の
ステップ８２以降で動作を説明する。

【００１９】図４のダウンロードの処理の説明を行う。 図２中の第一のＣＳ１６，１８　と第二のＣＳ５３，５
５　とは、同一のマイクロプログラムが格納されている
。しかし、新規マイクロプログラムがホストより転送さ
れた場合、常に第一のＣＳ１６，１８　に書き込まれる
。先ず、ステップ８２で、中央処理装置１０よりマイク
ロプログラムの転送のダウンロードコマンド（ＤＯＷＮ
ＬＯＡＤ）が発行されると、ステップ８３で新規にＣＳ
に格納すべきマイクロプログラムがバッファ記憶１４に
格納される。ステップ８５で、中央処理装置１０とのデ
ータ転送時のデータを保証するために、バッファ記憶１
４に接続しているチェック回路５６において、ＣＨＥＣ
Ｋ　ＳＵＭ　等のデータチェックを行う。

【００２０】データ不良の場合は、ホストに再転送要求
を出し、ステップ８２から再度やり直す。データに異常
がない時は、ステップ８５で第一のＣＳ１６，１８　の
版数ビットをで第二のＣＳ５３，５５　の版数ビットと
反対に設定する。 版数ビットは、装置内の２つのＣＳの版数の同一性を表
示する為に設けるビットである。

【００２１】第二のＣＳ５３，５５　の版数ビットが１
ならば第一のＣＳ１６，１８　の版数ビットを０に設定
し、第二のＣＳ５３，５５　の版数ビットが０ならば第
一のＣＳ１６，１８　の版数ビットを１に設定する。次
にステップ８６で、バッファ記憶１４内のマイクロプロ
グラムデータは、ＣＳ書換回路１７によって、第一のＣ
Ｓ１６，１８　に書き込まれる。

【００２２】ステップ８７で第一のＣＳ１６，１８　に
書き込まれた新規マイクロプログラムデータをバッファ
記憶１４内データと比較チェックをする。第一のＣＳ１
６，１８　に書き込まれたデータに異常が無ければ、ス
テップ８８で利用ビットを設定する。この利用ビットを
設定することで、この第一のＣＳ１６，１８　のデータ
は、有効になり、次にＣＳをロードするときに使用出来
ることを示す。そして、ステップ８９で書込みの終了報
告をすることでダウンロード処理が終了する。

【００２３】第一のＣＳ１６，１８　のＥＥＰＲＯＭの
故障等の事態では、ステップ８７で異常となるため、ス
テップ９０に進み再試行回数を記録して、再試行を行う
ため、ステップ８６に戻る。ステップ９１でｎ　回の再
試行後第一のＣＳ１６，１８　が不良であることを示す
警報表示を行う。その後、ステップ９２で中央処理装置
１０に対してダウンロードコマンドの結果の終了報告を
する。

【００２４】次に図５の第一のＣＳと第二のＣＳの版数
ビットが違う場合の処理の説明を行う。新規マイクロプ
ログラムをＲＡＭ２２，２４内にロードするために、電
源再投入時にＩＭＰＬを行う。新規マイクロプログラム
で異常無く装置が起動したならば、図２の正常を意味す
る信号Ｐ及びＱがＭＰＵ２１，２３　から転写回路５２
，５４　へ通信される。図３のステップ７５で第一のＣ
Ｓ１６，１８　の版数ビットと第二のＣＳ５３，５５　
の版数ビットを比較し、違っていれば図５のステップ９
３に進み、第二のＣＳ５３，５５　に第一のＣＳ１６，
１８　のデータを転写回路５２，５４　を使用してコピ
ーする。

【００２５】第二のＣＳ５３，５５　に転写出来たら、
ステップ９５で、そのデータを第一のＣＳ１６，１８　
のデータと比較チェックする。正常に転写が出来ている
ことが確認されたら、通常の制御状態に遷移する。また
、ステップ９５で異常が発見されたときは、ステップ９
６に進み、再試行回数を記録して、再試行を行うため、
ステップ９４に戻る。 ステップ９６でｎ　回の再試行後、ステップ９７で第二
のＣＳ５３，５５　が不良であることを示す警報表示を
行う。

【００２６】この、転写動作が実行されることにより、
装置内に最新のマイクロプログラムが二重化されること
により信頼性の向上が図れる。第一のＣＳ１６，１８　
に新規マイクロプログラムを書き込む動作中、電源断等
のためバッファ記憶１４内のデータが消去され、第一の
ＣＳ１６，１８　内のデータも破壊された場合は、再電
源投入時に利用ビットが設定されていない事を検知して
、第二のＣＳ５３，５５　からマイクロプログラムデー
タをロードすることで装置を立ち上げ、新規マイクロプ
ログラムの転送要求をすることができる。

【００２７】以上示した実施例の中で、新規マイクロプ
ログラムでＩＭＰＬするときを、再電源投入時としたが
、第一のＣＳ１６，１８　の書き込みが正常終了して終
了報告を報告した後、自動的にＩＭＰＬするようにして
も良い。

【００２８】また、第一のＣＳ１６，１８　のデータが
書き変えられたことをオペパネルに表示して、オペレー
タの介入によってＩＭＰＬを行ってもよい。また、第二
のＣＳ５３，５５　を最低限のマイクロプログラムを格
納したＲＯＭ　から構成して、転写動作を行わないよう
にし、第一のＣＳ１６，１８　のデータ破壊が生じた場
合には、ＲＯＭ　からデータをロードし、新規マイクロ
プログラムの再転送要求をするようにも出来る。

【００２９】また、ＥＥＰＲＯＭを用いずにフロッピー
ディスクやハードディスク装置等のファイル装置を用い
てもよいし、バッテリーバックアップつきのＲＡＭ　を
用いることもできる。

【００３０】

【発明の効果】以上の説明から明らかなように本発明に
よれば次に述べる工業的効果がある。すなわち、装置が
活性状態であっても、マイクロプログラムの書換えが可
能であり、その際メンテナンス作業が大幅に削減され、
また書き換え時の信頼性が向上する。また、装置内のＣ
Ｓが二重化されることによって信頼性の向上になる。

【図面の簡単な説明】

【図１】　　本発明の原理図

【図２】　　本発明の実施例の構成図

【図３】　　本発明の実施例におけるフローチャート（
その１）

【図４】　　本発明の実施例におけるフローチャート（
その２）

【図５】　　本発明の実施例におけるフローチャート（
その３）

【図６】　　従来の装置の構成図

【符号の説明】

１９　　中央処理装置　　　　　　　　　　　　　　１
１　　制御装置１２　　外部記憶装置　　　　　　　　
　　　　　　１３　　上位インターフェース回路 １４　　バッファ記憶　　　　　　　　　　　　　　１
５　　下位インターフェース回路 １６，１８　　ＣＳ又は第一のＣＳ　　１７　　ＣＳ書
換回路２１，２３　　ＭＰＵ　　　　　　　　　　　　
　　２２，２４　　ＲＡＭ５２，５４　　転写回路　　
　　　　　　　　　　５３，５５　　第二のＣＳ ５６　　チェック回路 ７１〜９７は動作ステップ、

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　制御記憶に格納されたマイクロプログ
   ラムによって制御される装置における制御記憶であって
   、第二の制御記憶（５３）と、該ダウンロードされた第
   一の制御記憶（５１）で正常に動作した後に該第一の制
   御記憶（５１）のマイクロプログラムを該第二の制御記
   憶（５３）に転写する転写機能（５２）とを設けること
   により、正常なマイクロプログラムを有する制御記憶を
   二重化することを特徴とする二重化制御記憶。