JPH0431759Y2 - - Google Patents

Info

Publication number
JPH0431759Y2
JPH0431759Y2 JP12770485U JP12770485U JPH0431759Y2 JP H0431759 Y2 JPH0431759 Y2 JP H0431759Y2 JP 12770485 U JP12770485 U JP 12770485U JP 12770485 U JP12770485 U JP 12770485U JP H0431759 Y2 JPH0431759 Y2 JP H0431759Y2
Authority
JP
Japan
Prior art keywords
power supply
thyristors
mode
lighting
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12770485U
Other languages
Japanese (ja)
Other versions
JPS6234800U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12770485U priority Critical patent/JPH0431759Y2/ja
Publication of JPS6234800U publication Critical patent/JPS6234800U/ja
Application granted granted Critical
Publication of JPH0431759Y2 publication Critical patent/JPH0431759Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔技術分野〕 この考案は、各種の装飾照明や表示、標識用と
して利用される照明装置に関するもので、白熱ラ
ンプ、放電ランプ等の複数の照明負荷を順次繰返
し点灯させる点滅型の照明装置に係る。
[Detailed description of the invention] [Technical field] This invention relates to a lighting device used for various decorative lighting, displays, and signs, and involves sequentially and repeatedly lighting multiple lighting loads such as incandescent lamps and discharge lamps. This relates to a flashing type lighting device.

〔背景技術〕[Background technology]

第7図は従来の照明装置の回路図を示してい
る。第7図において、1は商用電源、2,3,4
はそれぞれ白熱ランプ等の照明負荷、12,1
3,14はそれぞれリレー接点、8Aは制御回路
である。
FIG. 7 shows a circuit diagram of a conventional lighting device. In Figure 7, 1 is a commercial power source, 2, 3, 4
are the lighting loads such as incandescent lamps, 12 and 1, respectively.
3 and 14 are relay contacts, respectively, and 8A is a control circuit.

制御回路8Aは、電源トランスT、ダイオード
ブリツジDBおよび平滑コンデンサC1よりなる電
源回路と、抵抗R1〜R4、コンデンサC2および
Nゲートサイリスタ(PUT)Q1よりなる弛張発
振回路と、シフトレジスタを用いて構成される
リングカウンタと、抵抗R5〜R7およびトラン
ジスタQ2〜Q4からなるバツフア回路と、リレ
ーコイルRY1〜RY3と、ダイオードD1〜D6と、
スイツチSとで構成される。
The control circuit 8A includes a power supply circuit including a power transformer T, a diode bridge DB, and a smoothing capacitor C1 , a relaxation oscillation circuit including resistors R1 to R4 , a capacitor C2 , and an N-gate thyristor (PUT) Q1 , A ring counter configured using a shift register, a buffer circuit consisting of resistors R 5 to R 7 and transistors Q 2 to Q 4 , relay coils RY 1 to RY 3 , and diodes D 1 to D 6 ,
It consists of switch S.

上記のような構成において、商用電源1が投入
されると、制御回路8Aに給電され、電源回路
が作動し、抵抗R1を介してコンデンサC2が充電
される。NゲートサイリスタQ1のゲート端子は
抵抗R2,R3で分圧された電位に固定されるため、
コンデンサC2の電位がゲート電位を越えた時に
NゲートサイリスタQ1が導通しコンデンサC2
電荷を放出して再び非導通となり、以下この動作
を繰返すことによつて、弛張発振動作が行なわれ
る。この信号がリングカウンタのクロツクパル
スとなり、クロツクパルスが入るごとにリングカ
ウンタの出力が順次切替わることになる。この
出力によつてバツフア回路を駆動し、リレー
RY1〜RY3の励磁コイルを順番に励磁すると、リ
レー接点12〜14が順次オンとなつて照明負荷
2〜4の順次切替え点灯ができる。
In the above configuration, when the commercial power supply 1 is turned on, power is supplied to the control circuit 8A, the power supply circuit is activated, and the capacitor C2 is charged via the resistor R1 . Since the gate terminal of N-gate thyristor Q1 is fixed at the potential divided by resistors R2 and R3 ,
When the potential of capacitor C2 exceeds the gate potential, N-gate thyristor Q1 becomes conductive, releases the charge in capacitor C2 , and becomes non-conductive again. By repeating this operation, relaxation oscillation operation is performed. . This signal becomes a clock pulse for the ring counter, and the output of the ring counter is sequentially switched each time a clock pulse is input. This output drives the buffer circuit and relay
When the excitation coils RY 1 to RY 3 are excited in order, the relay contacts 12 to 14 are sequentially turned on, and the lighting loads 2 to 4 can be sequentially switched on and lit.

なお、ダイオードD4〜D6およびスイツチSは、
順次点灯と一括点灯の切替え回路部であり、スイ
ツチSを投入すると、リレーRY1〜RY3の励磁コ
イルがすべて励磁され、一括点灯状態となり、ス
イツチSを開くと上述の順次点灯状態となる。
In addition, the diodes D 4 to D 6 and the switch S are as follows.
This is a switching circuit between sequential lighting and batch lighting. When the switch S is turned on, all the excitation coils of the relays RY 1 to RY 3 are energized, resulting in the batch lighting state. When the switch S is opened, the sequential lighting state described above is achieved.

第8図は別の従来の照明装置の回路図を示して
いる。この制御装置は、第7図におけるリレー
RY1〜RY3およびそのリレー接点12〜14をサ
イリスタ5〜7、抵抗9〜11、抵抗R8〜R10
代えたもので、その他の構成および動作は第7図
と同様である。なお、8Bは制御回路である。
FIG. 8 shows a circuit diagram of another conventional lighting device. This control device includes the relay in FIG.
RY1 to RY3 and their relay contacts 12 to 14 are replaced with thyristors 5 to 7, resistors 9 to 11, and resistors R8 to R10 , and the other configurations and operations are the same as those in FIG. 7. Note that 8B is a control circuit.

上記した第7図および第8図の従来例では、順
次点灯モードにおいては、リレーRY1〜RY3の励
磁コイルあるいはサイリスタ5〜7のゲート回路
に択一的に通電すればよいのに対し、一括点灯モ
ードにおいては、リレーRY1〜RY3の励磁コイル
のすべてあるいはサイリスタ5〜7のゲート回路
のすべてに同時に通電しなければならず、照明負
荷2〜4を一括点灯させたときの制御回路8A,
8Bの損失が大きいという問題があつた。この問
題は照明負荷灯数が多いほど大きく、一括点灯を
行うがため、制御回路8の電源容量を大きくせざ
るを得ず、装置全体の大形化、コストアツプ等を
もたらしていた。
In the conventional examples shown in FIGS. 7 and 8 described above, in the sequential lighting mode, it is sufficient to selectively energize the excitation coils of relays RY 1 to RY 3 or the gate circuits of thyristors 5 to 7. In the batch lighting mode, all of the excitation coils of relays RY 1 to RY 3 or all of the gate circuits of thyristors 5 to 7 must be energized at the same time, and the control circuit when lighting loads 2 to 4 are turned on all at once. 8A,
There was a problem that the loss of 8B was large. This problem becomes more serious as the number of lighting load lamps increases, and since they are turned on all at once, the power supply capacity of the control circuit 8 has to be increased, leading to an increase in the size and cost of the entire device.

〔考案の目的〕[Purpose of invention]

この考案の目的は、複数の照明負荷を一括点灯
させる場合の制御回路の損失を低減できる照明装
置を提供することである。
The purpose of this invention is to provide a lighting device that can reduce loss in a control circuit when lighting a plurality of lighting loads at once.

〔考案の開示〕[Disclosure of invention]

この考案の照明装置は、複数の照明負荷と、前
記複数の照明負荷への給電をそれぞれ断続する複
数のサイリスタと、電源電圧の半サイクルの期間
内に前記複数のサイリスタに順次選択的にゲート
信号を与える第1のモードと電源電圧の半サイク
ルを超えた期間に前記複数のサイリスタに順次選
択的にゲート信号を与える第2のモードとを有す
る制御回路と、この制御回路における第1のモー
ドと第2のモードとを切換えるスイツチとを備え
ている。
The lighting device of this invention includes a plurality of lighting loads, a plurality of thyristors that respectively intermittent power supply to the plurality of lighting loads, and a gate signal that is sequentially and selectively applied to the plurality of thyristors within a half cycle period of a power supply voltage. and a second mode that selectively sequentially applies gate signals to the plurality of thyristors during a period exceeding half a cycle of the power supply voltage; and a switch for switching between the second mode and the second mode.

この考案の構成によれば、スイツチの切換によ
つて制御回路を第1のモードに設定して電源電圧
の半サイクルの期間内に前記複数のサイリスタに
順次選択的にゲート信号を与えるようにすれば、
サイリスタの保持作用によつて電源電圧の半サイ
クル期間中に各サイリスタにそれぞれ1度ゲート
信号が入力されれば、その半サイクル期間が終了
するまで各サイリスタがオン状態を保持し、した
がつて複数の照明負荷が一括点灯することにな
る。
According to the configuration of this invention, the control circuit is set to the first mode by switching the switch, and gate signals are sequentially and selectively applied to the plurality of thyristors within a period of half a cycle of the power supply voltage. Ba,
Due to the holding action of the thyristors, if a gate signal is input to each thyristor once during a half cycle period of the power supply voltage, each thyristor will remain in the on state until the half cycle period ends. lighting loads will be turned on all at once.

一方、制御回路を第2のモードに設定して電源
電圧の半サイクルを超えた期間に前記複数のサイ
リスタに順次選択的にゲート信号を与えるように
すれば、複数の照明負荷が順次選択的に点灯する
ことになる。
On the other hand, if the control circuit is set to the second mode and gate signals are sequentially and selectively given to the plurality of thyristors during a period exceeding a half cycle of the power supply voltage, the plurality of lighting loads can be sequentially and selectively applied. It will be lit.

このように、制御回路の繰返し周期を切換える
構成にしたため、複数の照明負荷を一括点灯させ
る場合にも、制御回路から複数のサイリスタへゲ
ート信号が選択的に供給されるだけであり、一括
点灯時の制御回路の損失が順次点灯時のそれより
増えることはなく、一括点灯させる場合の制御回
路の損失を従来例より低減できる。
In this way, since we have adopted a configuration in which the repetition period of the control circuit is switched, even when lighting multiple lighting loads at once, the gate signal is only selectively supplied from the control circuit to the multiple thyristors. The loss of the control circuit in the case of sequential lighting does not increase compared to that in the case of sequential lighting, and the loss of the control circuit in the case of batch lighting can be reduced compared to the conventional example.

実施例 この考案の第1の実施例を第1図、第2A図、
第2B図に基づいて説明する。この照明装置は、
第1図に示すように、商用電源1より給電される
白熱ランプなどの照明負荷2〜4と、複数の照明
負荷2〜4への給電をそれぞれ断続する複数のサ
イリスタ(トライアツクなど)5〜7と、電源電
圧の半サイクルの期間内に複数のサイリスタ5〜
7に順次選択的にゲート信号を与える第1のモー
ドと電源電圧の半サイクルを超えた期間に複数の
サイリスタ5〜7に順次選択的にゲート信号を与
える第2のモードとを有する制御回路8Cと、こ
の制御回路8Cにおける第1のモードと第2のモ
ードとを切換えるスイツチSWとを備えている。
Embodiment The first embodiment of this invention is shown in FIG. 1, FIG. 2A,
This will be explained based on FIG. 2B. This lighting device is
As shown in FIG. 1, lighting loads 2 to 4, such as incandescent lamps, are supplied with power from a commercial power source 1, and a plurality of thyristors (such as triacs) 5 to 7 each cut off and on the power supply to the plurality of lighting loads 2 to 4. , multiple thyristors 5 to 5 within a half cycle of the power supply voltage.
A control circuit 8C having a first mode in which gate signals are sequentially selectively applied to the thyristors 5 to 7 and a second mode in which gate signals are sequentially and selectively applied to the plurality of thyristors 5 to 7 during a period exceeding half a cycle of the power supply voltage. and a switch SW for switching between the first mode and the second mode in this control circuit 8C.

このように構成したことにより、スイツチSW
の切換によつて制御回路8Cを第1のモードに設
定して電源電圧の半サイクルの期間内に複数のサ
イリスタ5〜7に順次選択的にゲート信号を与え
るようにすれば、サイリスタ5〜7の保持作用に
よつて電源電圧の半サイクル期間中に各サイリス
タ5〜7にそれぞれ1度ゲート信号が入力されれ
ば、その半サイクル期間が終了するまで各サイリ
スタ5〜7がオン状態を保持し、したがつて複数
の照明負荷2〜4が一括点灯することになる。
With this configuration, the switch SW
If the control circuit 8C is set to the first mode by switching, and gate signals are sequentially and selectively given to the plurality of thyristors 5 to 7 within a half cycle period of the power supply voltage, the thyristors 5 to 7 Due to the holding effect, if a gate signal is input to each thyristor 5 to 7 once during a half cycle period of the power supply voltage, each thyristor 5 to 7 will maintain the on state until the half cycle period ends. , Therefore, a plurality of lighting loads 2 to 4 are turned on at once.

一方、制御回路8Cを第2のモードに設定して
電源電圧の半サイクルを超えた期間に複数のサイ
リスタ5〜7に順次選択的にゲート信号を与える
ようにすれば、複数の照明負荷2〜4が順次選択
的に点灯することになる。
On the other hand, if the control circuit 8C is set to the second mode and gate signals are sequentially and selectively given to the plurality of thyristors 5 to 7 during a period exceeding half a cycle of the power supply voltage, the plurality of lighting loads 2 to 4 will be sequentially and selectively lit.

以下、この照明装置を詳細に説明する。この照
明装置は、第1図に示すように、商用電源1に白
熱ランプなどの照明負荷2〜4をサイリスタ5〜
7をそれぞれ介して接続し、各サイリスタ5〜7
のゲート端子、T1端子間に抵抗9〜11をそれ
ぞれ接続し、上記サイリスタ5〜7に制御回路8
Cによつて順次択一的にゲート信号を与えるよう
にしている。
This lighting device will be explained in detail below. As shown in FIG. 1, this lighting device connects lighting loads 2 to 4 such as incandescent lamps to a commercial power source 1 using thyristors 5 to 4.
7 respectively, each thyristor 5 to 7
Resistors 9 to 11 are connected between the gate terminal and T1 terminal, respectively, and a control circuit 8 is connected to the thyristors 5 to 7.
Gate signals are sequentially and selectively applied by C.

制御回路8Cは、商用電源1より給電されて作
動するもので、電源回路と弛張発振回路とリ
ングカウンタと、バツフア回路とで構成され
ている。
The control circuit 8C is operated by being supplied with power from the commercial power supply 1, and is composed of a power supply circuit, a relaxation oscillation circuit, a ring counter, and a buffer circuit.

電源回路は、電源トランスT、ダイオードブ
リツジDBおよび平滑コンデンサC1で構成され、
商用電源電圧VACを降圧整流し、さらに平滑して
直流電圧を作るようになつている。
The power supply circuit consists of a power transformer T, a diode bridge DB, and a smoothing capacitor C1 ,
The commercial power supply voltage V AC is step-down rectified and further smoothed to create a DC voltage.

弛張発振回路は、NゲートサイリスタQ1
抵抗R1〜R4、コンデンサC2,C3、スイツチSW
で構成され、電源回路から直流電圧が印加され
たときに、スイツチSWがオフであれば、抵抗R1
とコンデンサC2の時定数で決まる時間毎にクロ
ツクパルスを発生し、一方スイツチSWがオンで
あれば、抵抗R1とコンデンサC2,C3の時定数で
決まる時間毎にクロツクパルスを発生することに
なる。この場合、コンデンサC2の容量は小さく
設定し、スイツチSWのオフ時におけるパルス周
期は電源半波時間に比べて十分短く、電源半周期
の間に各サイリスタ5〜7に少くとも1回トリガ
信号を与えることができる時間にしている。ま
た、コンデンサC3の容量は大きく設定され、ス
イツチSWのオン時におけるパルス周期は電源半
波時間に比べて十分長く、照明負荷2〜4の点滅
が目でわかるような時間にしており、この時間は
コンデンサC3の容量を変えることにより任意に
設定できる。
The relaxation oscillation circuit consists of an N-gate thyristor Q 1 ,
Resistor R 1 ~ R 4 , capacitor C 2 , C 3 , switch SW
If the switch SW is off when DC voltage is applied from the power supply circuit, the resistor R 1
A clock pulse is generated at a time determined by the time constant of the resistor R1 and capacitors C2 and C3.If the switch SW is on, a clock pulse is generated at a time determined by the time constant of the resistor R1 and capacitors C2 and C3. Become. In this case, the capacitance of capacitor C2 is set small, the pulse period when the switch SW is off is sufficiently short compared to the power supply half-wave time, and the trigger signal is sent to each thyristor 5 to 7 at least once during the power supply half-cycle. You have the time to give. In addition, the capacitance of capacitor C3 is set large, and the pulse period when the switch SW is turned on is sufficiently long compared to the half-wave time of the power supply, so that the blinking of lighting loads 2 to 4 can be visually seen. The time can be set arbitrarily by changing the capacitance of capacitor C3 .

リングカウンタは、3段のシフトレジスタか
ら構成され、弛張発振回路からのクロツクパル
スがクロツク端子cに入力される毎に出力端子
O1,O2,O3のいずれか一つを順次繰返し高レベ
ルにするようになつている。
The ring counter is composed of a three-stage shift register, and each time a clock pulse from the relaxation oscillation circuit is input to clock terminal c, an output terminal is
One of O 1 , O 2 , and O 3 is repeatedly raised to a high level in sequence.

バツフア回路は、トランジスタQ2〜Q4、抵
抗R5〜R10で構成され、リングカウンタの出力
端子O1〜O3の出力に応じてオンオフし、サイリ
スタ5〜7にゲート信号を与える。
The buffer circuit is composed of transistors Q2 to Q4 and resistors R5 to R10 , and is turned on and off according to the outputs of the output terminals O1 to O3 of the ring counter, and provides gate signals to the thyristors 5 to 7.

つぎに、動作について説明する。まず、スイツ
チSWがオンの状態(制御回路8Cが第2のモー
ド)では、コンデンサC3が接続され、弛張発振
回路のパルス周期が長く、第2A図Aの電源電
圧VACに対し、弛張発振回路のクロツクパルス
VPは第2A図Bのように電源周期の複数周期に
ついて1回発生することになり、このクロツクパ
ルスVPによつてリングカウンタの出力端子O1
O2,O3の出力レベルが順次切換わる。そして、
このリングカウンタの出力によりバツフア回路
を介してサイリスタ5〜7に第2A図C,D,
Eに示すようにゲート電流IG1,IG2,IG3が流れる。
これによつて、サイリスタ5〜7が順次繰返しオ
ンとなり、照明負荷2〜4に電圧VL1〜VL3を順
次繰返し印加させ、照明負荷2〜4を順次繰返し
点灯させる。これが順次点灯モードである。
Next, the operation will be explained. First, when the switch SW is on (the control circuit 8C is in the second mode), the capacitor C3 is connected and the pulse period of the relaxation oscillation circuit is long . circuit clock pulse
V P is generated once for multiple power supply cycles as shown in FIG. 2A and B, and this clock pulse V P causes the output terminals O 1 ,
The output levels of O 2 and O 3 are switched sequentially. and,
The output of this ring counter is sent to the thyristors 5 to 7 through the buffer circuit as shown in FIG.
Gate currents I G1 , I G2 , and I G3 flow as shown in E.
As a result, the thyristors 5 to 7 are turned on repeatedly in sequence, voltages V L1 to V L3 are sequentially and repeatedly applied to the lighting loads 2 to 4, and the lighting loads 2 to 4 are repeatedly turned on in sequence. This is the sequential lighting mode.

スイツチSWがオフの状態(制御回路8Cが第
1のモード)では、コンデンサC3が切離され、
弛張発振回路のパルス周期が短く、第2B図A
の電源電圧VACに対し、弛張発振回路のクロツ
クパルスVPは第2B図Bのように電源周期の半
周期について多数回発生することになり、このク
ロツクパルスVPによつてリングカウンタの出
力端子O1,O2,O3の出力レベルが順次切換わる。
そして、このリングカウンタの出力によりバツ
フア回路を介してサイリスタ5〜7に第2B図
C,D,Eに示すように電源半周期内でゲート電
流IG1,IG2,IG3が多数回流れる。これによつて、
サイリスタ5〜7が順次導通する。ところが、サ
イリスタ5〜7は1度導通すると、アノード電流
が保持電流以下にならないと遮断しないので、電
源半周期のゼロクロス点まで導通状態を保持す
る。したがつて、クロツクパルスVPの周期が十
分短かければ、トライアツク5〜7を毎半サイク
ルほぼ全導通させることができ、照明負荷2〜4
を一括点灯させることができる。これが一括点灯
モードである。
When the switch SW is off (control circuit 8C is in the first mode), capacitor C3 is disconnected,
The pulse period of the relaxation oscillation circuit is short, and Fig. 2BA
With respect to the power supply voltage V AC , the clock pulse V P of the relaxation oscillator circuit is generated many times per half cycle of the power supply cycle as shown in Fig. 2B, and this clock pulse V P causes the output terminal O of the ring counter to The output levels of 1 , O 2 and O 3 are switched sequentially.
The output of the ring counter causes gate currents I G1 , I G2 , and I G3 to flow through the buffer circuits to the thyristors 5 to 7 many times within a half cycle of the power supply, as shown in C, D, and E of FIG. 2B . By this,
Thyristors 5 to 7 become conductive in sequence. However, once the thyristors 5 to 7 are turned on, they are not cut off unless the anode current becomes equal to or less than the holding current, so they maintain the conduction state until the zero cross point of a half cycle of the power supply. Therefore, if the period of the clock pulse V P is short enough, triaxes 5 to 7 can be made almost fully conductive every half cycle, and lighting loads 2 to 4
can be lit all at once. This is the batch lighting mode.

なお、第2B図は、第2A図より時間軸を伸ば
して描いている。
Note that FIG. 2B is drawn with a longer time axis than FIG. 2A.

また、一括点灯モードと順次点灯モードとの境
界は電源半周期と考えることができる。すなわ
ち、サイリスタ5〜7に与えるゲート信号の繰返
し周期が電源半周期より長ければ順次点灯モー
ド、短かければ一括点灯モードである。
Further, the boundary between the batch lighting mode and the sequential lighting mode can be considered to be a half cycle of the power supply. That is, if the repetition period of the gate signal applied to the thyristors 5 to 7 is longer than a half cycle of the power supply, the mode is sequential lighting mode, and if it is shorter, the mode is batch lighting mode.

このように、制御回路8Cの繰返し周期を切換
える構成にしたため、複数の照明負荷2〜4を一
括点灯させる場合にも、第2A図、第2B図から
明らかなように制御回路8Cから複数のサイリス
タ5〜7へゲート信号が選択的に供給されるだけ
であり、すなわちゲート電流IG1,IG2,IG3がサイ
リスタ5〜7に同時に流れるのではなく時分割で
流れるだけであり、一括点灯時の制御回路8Cの
損失が順次点灯時のそれより増えることはなく、
一括点灯させる場合の制御回路8Cの損失を従来
例より低減できる。
In this way, since the repetition period of the control circuit 8C is configured to switch, even when lighting multiple lighting loads 2 to 4 at once, as is clear from FIGS. 2A and 2B, multiple thyristors can be switched from the control circuit 8C. The gate signals are only selectively supplied to the thyristors 5 to 7, that is, the gate currents I G1 , I G2 , and I G3 do not flow to the thyristors 5 to 7 at the same time, but only in a time-sharing manner. The loss of the control circuit 8C does not increase compared to that when the lights are turned on sequentially.
The loss of the control circuit 8C when lighting all at once can be reduced compared to the conventional example.

したがつて、照明装置の小形化、低コスト化が
実現できる。
Therefore, the lighting device can be made smaller and lower in cost.

なお、このような照明装置は、点滅による装飾
照明と照度が要求される主照明とを併用するよう
な用途、例えば店舗照明器具、家庭用照明器具、
あるいは、工事現場において標識として利用する
場合と作業灯として利用する場合とに切替える照
明器具などに適用すれば、有効である。
Note that such lighting devices are suitable for applications where flashing decorative lighting and main lighting that require high illuminance are used together, such as store lighting equipment, home lighting equipment,
Alternatively, it would be effective if applied to lighting equipment that can be switched between being used as a sign and as a work light at a construction site.

この考案の第2の実施例を第3図に基づいて説
明する。この照明装置は、第3図に示すように、
第1図の制御回路8Cを、制御回路8Dに変更し
ている。
A second embodiment of this invention will be explained based on FIG. This lighting device, as shown in Figure 3,
The control circuit 8C in FIG. 1 has been changed to a control circuit 8D.

この制御回路8Dは、電源トランスTを使用し
ない抵抗分圧による電源回路′と、弛張発振回
路と、サイリスタリングカウンタ′と抵抗R8
〜R10とで構成されている。
This control circuit 8D includes a power supply circuit' which uses resistor voltage division without using a power transformer T, a relaxation oscillation circuit, a thyristor ring counter', and a resistor R8.
~ R10 .

電源回路′は、コンデンサC4と抵抗R11とダ
イオードD7とで構成されている。このように回
路構成できるのは、順次点灯モード時と一括点灯
モード時とで制御回路8Dの消費電力が変化せ
ず、抵抗分圧でも出力直流電圧が変動しないため
である。
The power supply circuit' consists of a capacitor C4 , a resistor R11 , and a diode D7 . This circuit configuration is possible because the power consumption of the control circuit 8D does not change between the sequential lighting mode and the batch lighting mode, and the output DC voltage does not vary even with resistor voltage division.

サイリスタリングカウンタ′は、サイリスタ
Q5〜Q7、転流用コンデンサC5〜C7、ゲート抵抗
R15〜R17、バイアス抵抗R12〜R14、トリガ用コ
ンデンサC8〜C10、ダイオードD8〜D10で構成さ
れている。このサイリスタリングカウンタ′は、
弛張発振回路のクロツクパルスを入力としてサ
イリスタQ5〜Q7が順次繰返しオンとなるもので、
例えばサイリスタQ5がオンのときはトライアツ
ク5にゲート電流が流れて導通し、照明負荷2が
点灯することになる。
Thyristor ring counter′
Q 5 to Q 7 , commutation capacitor C 5 to C 7 , gate resistance
It consists of R15 to R17 , bias resistors R12 to R14 , trigger capacitors C8 to C10 , and diodes D8 to D10 . This thyristor ring counter′ is
Thyristors Q5 to Q7 are turned on repeatedly in sequence using the clock pulse of the relaxation oscillator circuit as input.
For example, when the thyristor Q5 is on, a gate current flows through the triax 5, making it conductive and lighting the lighting load 2.

その他、順次点灯モード、一括点灯モードでの
動作は第1図の場合とほぼ同様であるので、詳細
は省く。
Other than that, the operations in the sequential lighting mode and the batch lighting mode are almost the same as in the case of FIG. 1, so the details will be omitted.

この実施例の効果は第1の実施例と同様であ
る。
The effects of this embodiment are similar to those of the first embodiment.

この考案の第3の実施例を第4図に基づいて説
明する。この照明装置は、第4図に示すように、
第3図における弛張発振回路およびサイリスタ
リングカウンタ′に代えて、カツプリングコン
デンサC14,C18,C22を介してリング状に縦続接
続される単安定マルチバイブレータMM1〜MM3
を用いたもので、単安定マルチバイブレータ
MM1〜MM3の出力が一定時間毎に順次繰返し高
レベルとなるように構成してあり、この回路はサ
イリスタリングカウンタ′と弛張発振回路と
を合わせたものと等価な動作を行うことになり、
制御回路8Eの全体としての動作は制御回路8D
と同様であつて、スイツチSWがオンのときに照
明負荷2〜4を順次点灯させ、スイツチSWがオ
フのときに照明負荷2〜4が一括点灯する。
A third embodiment of this invention will be explained based on FIG. This lighting device, as shown in Figure 4,
In place of the relaxation oscillator circuit and thyristor ring counter' in FIG. 3, monostable multivibrators MM 1 to MM 3 are cascaded in a ring shape via coupling capacitors C 14 , C 18 , and C 22 .
A monostable multivibrator using
The outputs of MM 1 to MM 3 are configured to repeatedly go to a high level at regular intervals, and this circuit operates equivalent to a combination of a thyristoring counter' and a relaxation oscillation circuit. ,
The overall operation of the control circuit 8E is similar to that of the control circuit 8D.
Similarly, when the switch SW is on, the lighting loads 2 to 4 are turned on in sequence, and when the switch SW is off, the lighting loads 2 to 4 are turned on all at once.

単安定マルチバイブレータMM1は、タイマ
(インターシル社製ICM7555)IC1と抵抗R21
R22、コンデンサC11〜C13とで構成され、単安定
マルチバイブレータMM2,MM3も同様の構成で
ある。IC2,IC3はタイマ、R23〜R26は抵抗、C15
〜C17,C19〜C21はコンデンサである。
Monostable multivibrator MM 1 consists of timer (Intersil ICM7555) IC 1 and resistor R 21 ,
R 22 and capacitors C 11 to C 13 , and the monostable multivibrators MM 2 and MM 3 have the same structure. IC 2 and IC 3 are timers, R 23 to R 26 are resistors, C 15
~ C17 , C19 ~ C21 are capacitors.

ここで、3個の単安定マルチバイブレータ
MM1〜MM3の動作を簡単に説明する。例えば単
安定マルチバイブレータMM1がトリガされたと
すると、スイツチSWがオフの場合、抵抗R22
コンデンサC12の時定数で決まる時間だけ出力端
子(3番端子)が低レベルとなり、抵抗R8を介
してサイリスタ7にゲート電流が流れ、照明負荷
4が点灯する。この単安定マルチバイブレータ
MM1がタイムアツプすると、その3番端子が高
レベルとなつてサイリスタ7のゲート電流が停止
するとともに、カツプリングコンデンサC22を介
してタイマIC3のトリガ端子(2番端子)にトリ
ガ入力を与えるため、単安定マルチバイブレータ
MM3が動作し、上記と同様にして抵抗R26とコン
デンサC19の時定数で決まる時間だけ3番端子が
低レベルとなり、抵抗R9を介してサイリスタ6
にゲート電流が流れ、サイリスタ6が導通して照
明負荷6が点灯する。
Here, three monostable multivibrators
The operations of MM 1 to MM 3 will be briefly explained. For example, if the monostable multivibrator MM 1 is triggered, if the switch SW is off, the output terminal (terminal 3) will be at a low level for a time determined by the time constant of the resistor R 22 and the capacitor C 12 , and the resistor R 8 will be A gate current flows through the thyristor 7, and the lighting load 4 lights up. This monostable multivibrator
When MM 1 times up, its No. 3 terminal becomes high level and the gate current of thyristor 7 stops, and at the same time, a trigger input is given to the trigger terminal (No. 2 terminal) of timer IC 3 via coupling capacitor C 22 . For monostable multivibrator
MM 3 operates, and in the same way as above, the 3rd terminal becomes low level for a time determined by the time constant of resistor R 26 and capacitor C 19 , and thyristor 6 is connected via resistor R 9 .
A gate current flows through the gate, the thyristor 6 becomes conductive, and the lighting load 6 lights up.

以下同様にして3個の単安定マルチバイブレー
タMM1〜MM3が順次動作してサイリスタ5〜7
を順次導通させる。
Thereafter, the three monostable multivibrators MM 1 to MM 3 operate sequentially in the same manner, and the thyristors 5 to 7
are made conductive in sequence.

なお、スイツチSWがオンのときは単安定マル
チバイブレータMM1の時定数は抵抗R22とコンデ
ンサC11,C12で決まる。ただし、C11<C12であ
る。単安定マルチバイブレータMM2,MM3につ
いても同様である。
Note that when the switch SW is on, the time constant of the monostable multivibrator MM 1 is determined by the resistor R 22 and the capacitors C 11 and C 12 . However, C 11 <C 12 . The same applies to monostable multivibrators MM 2 and MM 3 .

その他の構成は、第3図と同じであり、効果は
第1の実施例と同様である。
The other configurations are the same as in FIG. 3, and the effects are the same as in the first embodiment.

この考案の第4の実施例を第5図および第6図
に基づいて説明する。この照明装置は、第5図に
示すように、第1図における制御回路8Cに代え
て、制御回路8Fを用いている。
A fourth embodiment of this invention will be described based on FIGS. 5 and 6. As shown in FIG. 5, this lighting device uses a control circuit 8F in place of the control circuit 8C in FIG.

制御回路8Fは、電源回路′と弛張発振回路
と、リングカウンタと、バツフア回路と、
ゼロクロス検出回路と、ゲート回路とで構成
される。
The control circuit 8F includes a power supply circuit', a relaxation oscillation circuit, a ring counter, a buffer circuit,
It consists of a zero cross detection circuit and a gate circuit.

ゼロクロス検出回路は、抵抗R23,R31
R32,R34,R35,R36、ダイオードブリツジDB2
ツエナーダイオードZD、コンデンサC31、トラン
ジスタQ8、整流用ダイオードD11、ホトカプラ
PCの発光部で構成されている。この回路は、商
用電源1のゼロクロス付近でのみトランジスタ
Q8がオフとなつて、ホトカプラPCの発光部が消
灯することになる。コンデンサC31はホトカプラ
駆動電源を構成している。
The zero cross detection circuit consists of resistors R 23 , R 31 ,
R 32 , R 34 , R 35 , R 36 , diode bridge DB 2 ,
Zener diode ZD, capacitor C 31 , transistor Q 8 , rectifier diode D 11 , photocoupler
It consists of the light emitting part of the PC. This circuit uses a transistor only near the zero cross of commercial power supply 1.
When Q 8 is turned off, the light emitting part of the photocoupler PC turns off. Capacitor C31 constitutes the photocoupler drive power supply.

ゲート回路は、ホトカプラPCの受光部と、
トランジスタQ9と、抵抗R37〜R44と、ダイオー
ドD12〜D14、アンドゲートIC4〜IC6とで構成され
ている。
The gate circuit is the light receiving part of the photocoupler PC,
It is composed of a transistor Q9 , resistors R37 to R44 , diodes D12 to D14 , and AND gates IC4 to IC6 .

この回路は、ホトカプラPCの受光部がオフと
なつたとき、すなわちゼロクロス付近において、
トランジスタQ9がオフとなつて、アンドゲート
IC4〜IC6にダイオードD12〜D14、抵抗R39〜R41
介して高レベル電圧が加えられ、この結果、アン
ドゲートIC4〜IC6が開き、リングカウンタの出
力がバツフア回路に入力されることになる。ゼ
ロクロス付近以外の期間では、ホトカプラPCの
受光部がオンとなつてトランジスタQ9がオンと
なり、アンドゲートIC4〜IC6が遮断し、リングカ
ウンタの出力がバツフア回路に加えられなく
なる。
This circuit operates when the light receiving part of the photocoupler PC is turned off, that is, near the zero cross.
Transistor Q 9 turns off and the AND gate
A high level voltage is applied to IC 4 to IC 6 via diodes D 12 to D 14 and resistors R 39 to R 41 , and as a result, AND gates IC 4 to IC 6 are opened and the output of the ring counter is sent to the buffer circuit. It will be entered. In a period other than near the zero cross, the light receiving section of the photocoupler PC is turned on, the transistor Q9 is turned on, the AND gates IC4 to IC6 are cut off, and the output of the ring counter is no longer added to the buffer circuit.

つぎに、動作について説明する。まず、スイツ
チSWがオンの状態では、コンデンサC3が接続さ
れ、弛張発振回路のパルス周期が長く、第6A
図Aの電源電圧VACに対し、弛張発振回路のク
ロツクパルスVPは第6A図Cのように電源周期
の複数周期について1回発生することになり、こ
のクロツクパルスVPによつてリングカウンタ
の出力端子O1,O2,O3の出力V01〜V03のレベル
が第6A図D,E,Fのように順次切換わる。ま
た、ゼロクロス検出回路からの信号にもとづい
てアンドゲートIC4〜IC6に入力されるゲート制御
信号VCは第6A図Bのようになる。
Next, the operation will be explained. First, when the switch SW is on, capacitor C3 is connected, the pulse period of the relaxation oscillation circuit is long, and the 6th A
With respect to the power supply voltage V AC in Figure A, the clock pulse V P of the relaxation oscillator circuit is generated once for multiple power supply cycles as shown in Figure 6A, and this clock pulse V P causes the output of the ring counter. The levels of the outputs V 01 to V 03 of the terminals O 1 , O 2 , and O 3 are sequentially switched as shown in D, E, and F of FIG. 6A. Further, the gate control signal V C input to the AND gates IC 4 to IC 6 based on the signal from the zero cross detection circuit is as shown in FIG. 6A and FIG. 6B.

したがつて、リングカウンタの出力によりバ
ツフア回路を介してサイリスタ5〜7に第6A
図D,E,Fに示すように、電源電圧VACのゼロ
クロス付近でのみゲート電流IG1,IG2,IG3(クロス
ハツチングの部分)が流れる。これによつて、サ
イリスタ5〜7が順次繰返しオンとなり、照明負
荷2〜4に電圧VL1〜VL3を順次繰返し印加させ、
照明負荷2〜4を順次繰返し点灯させる。これが
順次点灯モードである。
Therefore, the output of the ring counter causes the sixth A to be applied to the thyristors 5 to 7 via the buffer circuit.
As shown in Figures D, E, and F, gate currents I G1 , I G2 , and I G3 (crosshatched portions) flow only near the zero cross of the power supply voltage V AC . As a result, the thyristors 5 to 7 are turned on repeatedly in sequence, and the voltages V L1 to V L3 are repeatedly applied to the lighting loads 2 to 4 in sequence,
Lighting loads 2 to 4 are sequentially and repeatedly turned on. This is the sequential lighting mode.

スイツチSWがオフの状態では、コンデンサC3
が切離され、弛張発振回路のパルス周期が短
く、第6B図Aの電源電圧VACに対し、弛張発振
回路のクロツクパルスVPは第6B図Cのよう
に電源周期の半周期について多数回発生すること
になり、このクロツクパルスVPによつてリング
カウンタの出力端子O1,O2,O3の出力V01
V03のレベルが第6B図D,E,Fのように順次
切換わる。
When the switch SW is off, capacitor C3
is disconnected, the pulse period of the relaxation oscillator circuit is short, and the clock pulse V P of the relaxation oscillator circuit is generated many times per half period of the power supply cycle as shown in FIG. 6B C for the power supply voltage V AC in FIG. 6B A. This clock pulse V P causes the output terminals O 1 , O 2 , O 3 of the ring counter to output V 01 ~
The level of V 03 is sequentially switched as shown in D, E, and F of FIG. 6B.

また、ゼロクロス検出回路からの信号にもと
づいてアンドゲートIC4〜IC6に入力されるゲート
制御信号VCは第6図Bのようになる。
Further, the gate control signal V C input to the AND gates IC 4 to IC 6 based on the signal from the zero-cross detection circuit is as shown in FIG. 6B.

したがつて、リングカウンタの出力によりバ
ツフア回路を介してサイリスタ5〜7に第6B
図D,E,Fに示すように電源半周期のゼロクロ
ス付近でのみゲート電流IG1,IG2,IG3(クロスハツ
チングの部分)が流れる。これによつて、サイリ
スタ5〜7が順次導通する。ところが、サイリス
タ5〜7は1度導通すると、アノード電流が保持
電流以下にならないと遮断しないので、電源半周
期のゼロクロス点まで導通状態を保持する。した
がつて、クロツクパルスVPの周期が十分短かけ
れば、トライアツク5〜7を毎半サイクルほぼ全
導通させることができ、照明負荷2〜4を一括点
灯させることができる。これが一括点灯モードで
ある。
Therefore, the output of the ring counter causes the sixth B to be applied to the thyristors 5 to 7 via the buffer circuit.
As shown in Figures D, E, and F, gate currents I G1 , I G2 , and I G3 (cross-hatched portions) flow only near the zero cross of a half-cycle of the power supply. As a result, thyristors 5 to 7 become conductive in sequence. However, once the thyristors 5 to 7 are turned on, they are not cut off unless the anode current becomes equal to or less than the holding current, so they maintain the conduction state until the zero cross point of a half cycle of the power supply. Therefore, if the period of the clock pulse V P is sufficiently short, the triaxes 5 to 7 can be rendered almost fully conductive for every half cycle, and the lighting loads 2 to 4 can be turned on all at once. This is the batch lighting mode.

この実施例では電源電圧VACのゼロクロス付近
でのみサイリスタ5〜7にゲート信号を与えるだ
けであるので、制御回路8Fの消費電力が少く、
電源容量を低減できる。
In this embodiment, the gate signals are only given to the thyristors 5 to 7 only near the zero cross of the power supply voltage V AC , so the power consumption of the control circuit 8F is low.
Power capacity can be reduced.

その他の効果は第1の実施例と同様である。 Other effects are similar to those of the first embodiment.

なお、上記実施例では照明負荷として白熱ラン
プを使用したが、放電灯であつてもよい。また、
灯数も3灯に限定されることはない。実施例は1
灯ずつの順次点灯であつたが、2灯以上のランプ
を順次点灯させるようにしてもよい。さらに、実
施例の照明装置に、全灯消灯のモードを入れるこ
とも可能である。
Incidentally, in the above embodiment, an incandescent lamp was used as the illumination load, but a discharge lamp may also be used. Also,
The number of lights is not limited to three lights either. Example is 1
Although the lamps were turned on one after the other, two or more lamps may be turned on in sequence. Furthermore, it is also possible to put the lighting device of the embodiment into a mode in which all lights are turned off.

〔考案の効果〕[Effect of idea]

この考案の照明装置は、スイツチの切換によつ
て、制御回路を電源電圧の半サイクルの期間内に
複数のサイリスタに順次選択的にゲート信号を与
える第1のモードと電源電圧の半サイクルを超え
た期間に複数のサイリスタに順次選択的にゲート
信号を与える第2のモードとに切換える構成にし
たため、複数の照明負荷を一括点灯させる場合に
も、制御回路から複数のサイリスタへゲート信号
が選択的に供給されるだけであり、一括点灯時の
制御回路の損失が順次点灯時のそれより増えるこ
とはなく、一括点灯させる場合の制御回路の損失
を従来例より低減できる。
The lighting device of this invention has a first mode in which the control circuit is selectively gated in sequence to a plurality of thyristors within a half cycle of the power supply voltage by switching a switch. Since the configuration is configured to switch to the second mode in which gate signals are sequentially and selectively given to multiple thyristors during a given period, gate signals can be selectively sent from the control circuit to multiple thyristors even when lighting multiple lighting loads at once. Therefore, the loss of the control circuit when lighting all at once does not increase more than that when lighting in sequence, and the loss of the control circuit when lighting all at once can be reduced compared to the conventional example.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの考案の第1の実施例の回路図、第
2A図、第2B図はその各部のタイミング図、第
3図はこの考案の第2の実施例の回路図、第4図
はこの考案の第3の実施例の回路図、第5図はこ
の考案の第4の実施例の回路図、第6A図、第6
B図はその各部のタイミング図、第7図および第
8図は従来例の回路図である。 1……商用電源、2〜4……照明負荷、5〜7
……サイリスタ、8C……制御回路、SW……ス
イツチ、……弛張発振回路、……リングカウ
ンタ。
Fig. 1 is a circuit diagram of the first embodiment of this invention, Figs. 2A and 2B are timing diagrams of each part thereof, Fig. 3 is a circuit diagram of the second embodiment of this invention, and Fig. 4 is a circuit diagram of the second embodiment of this invention. FIG. 5 is a circuit diagram of the third embodiment of this invention, and FIG. 6A is a circuit diagram of the fourth embodiment of this invention.
FIG. B is a timing diagram of each part, and FIGS. 7 and 8 are circuit diagrams of a conventional example. 1...Commercial power supply, 2-4...Lighting load, 5-7
...Thyristor, 8C...Control circuit, SW...Switch, ...Relaxation oscillation circuit, ...Ring counter.

Claims (1)

【実用新案登録請求の範囲】 (1) 複数の照明負荷と、前記複数の照明負荷への
給電をそれぞれ断続する複数のサイリスタと、
電源電圧の半サイクルの期間内に前記複数のサ
イリスタに順次選択的にゲート信号を与える第
1のモードと電源電圧の半サイクルを超えた期
間に前記複数のサイリスタに順次選択的にゲー
ト信号を与える第2のモードとを有する制御回
路と、この制御回路における第1のモードと第
2のモードとを切換えるスイツチとを備えた照
明装置。 (2) 前記制御回路は、弛張発振回路と、この弛張
発振回路の出力がクロツクパルスとして加えら
れるリングカウンタとで構成され、電源電圧の
半サイクルの期間内に前記複数のサイリスタに
順次選択的にゲート信号を与えるかまたは電源
電圧の半サイクルを超えた期間に前記複数のサ
イリスタに順次選択的にゲート信号を与えるよ
うに前記スイツチにより前記弛張発振回路の発
振周波数を切換えることにより、前記第1のモ
ードと第2のモードとを切換えるようにしてい
る実用新案登録請求の範囲第(1)項記載の照明装
置。 (3) 前記リングカウンタがサイリスタリングカウ
ンタである実用新案登録請求の範囲第(2)項記載
の照明装置。 (4) 前記リングカウンタがシフトレジスタで構成
されている実用新案登録請求の範囲第(2)項記載
の照明装置。 (5) 前記制御回路は、ループ状に接続してなる複
数の単安定マルチバイブレータで構成され、電
源電圧の半サイクルの期間内に前記複数のサイ
リスタに順次選択的にゲート信号を与えるかま
たは電源電圧の半サイクルを超えた期間に前記
複数のサイリスタに順次選択的にゲート信号を
与えるように前記スイツチにより前記複数の単
安定マルチバイブレータの準安定点にある時間
を切換えることにより、前記第1のモードと第
2のモードとを切換えるようにしている実用新
案登録請求の範囲第(1)項記載の照明装置。 (6) 前記制御回路は、電源周波のゼロクロス点付
近でのみ前記ゲート信号を出力するようにして
いる実用新案登録請求の範囲第(1)項記載の照明
装置。
[Claims for Utility Model Registration] (1) A plurality of lighting loads, and a plurality of thyristors that respectively intermittent power supply to the plurality of lighting loads;
A first mode in which a gate signal is sequentially and selectively applied to the plurality of thyristors within a period of a half cycle of the power supply voltage, and a gate signal is sequentially and selectively applied to the plurality of thyristors in a period exceeding a half cycle of the power supply voltage. A lighting device comprising: a control circuit having a second mode; and a switch for switching the control circuit between the first mode and the second mode. (2) The control circuit includes a relaxation oscillation circuit and a ring counter to which the output of the relaxation oscillation circuit is applied as a clock pulse, and selectively gates the plurality of thyristors in sequence within a half cycle of the power supply voltage. the first mode by switching the oscillation frequency of the relaxation oscillation circuit using the switch so as to apply a signal or to sequentially and selectively apply a gate signal to the plurality of thyristors during a period exceeding half a cycle of the power supply voltage. The lighting device according to claim (1) of the utility model registration, wherein the lighting device is configured to switch between the first mode and the second mode. (3) The lighting device according to claim (2), wherein the ring counter is a thyristor ring counter. (4) The lighting device according to claim (2), wherein the ring counter is constituted by a shift register. (5) The control circuit is composed of a plurality of monostable multivibrators connected in a loop, and sequentially and selectively applies gate signals to the plurality of thyristors within a half cycle period of the power supply voltage, or By switching the time at the metastable point of the plurality of monostable multivibrators using the switch so as to sequentially and selectively apply gate signals to the plurality of thyristors during a period exceeding half a cycle of the voltage, the first The lighting device according to claim (1) of the utility model registration, wherein the lighting device is configured to switch between the mode and the second mode. (6) The lighting device according to claim (1), wherein the control circuit outputs the gate signal only near the zero-crossing point of the power supply frequency.
JP12770485U 1985-08-20 1985-08-20 Expired JPH0431759Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12770485U JPH0431759Y2 (en) 1985-08-20 1985-08-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12770485U JPH0431759Y2 (en) 1985-08-20 1985-08-20

Publications (2)

Publication Number Publication Date
JPS6234800U JPS6234800U (en) 1987-02-28
JPH0431759Y2 true JPH0431759Y2 (en) 1992-07-30

Family

ID=31022713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12770485U Expired JPH0431759Y2 (en) 1985-08-20 1985-08-20

Country Status (1)

Country Link
JP (1) JPH0431759Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797599A (en) * 1987-04-21 1989-01-10 Lutron Electronics Co., Inc. Power control circuit with phase controlled signal input

Also Published As

Publication number Publication date
JPS6234800U (en) 1987-02-28

Similar Documents

Publication Publication Date Title
US4924109A (en) Dim-down electric light time switch method and apparatus
CA2008040C (en) Method of and apparatus for reducing energy consumption
JP2002281764A (en) Power supply for light emitting diode
WO1999007059A2 (en) Multiresonant dc-dc converter with full-wave rectifying means
US4634957A (en) Remotely controlled light flasher
JPH0431759Y2 (en)
JP2629842B2 (en) Solid state relay
CN2242546Y (en) Composition type electronic time-delay switch
CN212463581U (en) Alternating current load shunting and power taking circuit
JPH0532905Y2 (en)
CN2218424Y (en) Touch switch
JPH0413697Y2 (en)
JPH071702Y2 (en) Remote control relay operation circuit
ATE112113T1 (en) INPUT CURRENT PREVENTING SWITCHING POWER SUPPLY WITH SINUSICAL CURRENT CONSUMPTION.
JPH0753279Y2 (en) Neon device
JPS6110320Y2 (en)
SU1241462A2 (en) Switching device
JPS6212094A (en) Lighting circuit
SU1008701A1 (en) Device for automatic control of illumination level in poultry room
JPS635334Y2 (en)
SU1649648A1 (en) Switching device
SU1741233A1 (en) Vice for control over source of light
KR900003660Y1 (en) Remote control device for light lamp
JPH0317478Y2 (en)
JPS60189137U (en) Ventilation fan switch circuit