JPH04309178A - Method for preparing and managing symbolic data base at logic simulation - Google Patents

Method for preparing and managing symbolic data base at logic simulation

Info

Publication number
JPH04309178A
JPH04309178A JP3073423A JP7342391A JPH04309178A JP H04309178 A JPH04309178 A JP H04309178A JP 3073423 A JP3073423 A JP 3073423A JP 7342391 A JP7342391 A JP 7342391A JP H04309178 A JPH04309178 A JP H04309178A
Authority
JP
Japan
Prior art keywords
data
logic
design
database
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3073423A
Other languages
Japanese (ja)
Inventor
Eiji Minagawa
皆川 英治
Hisashi Urakuchi
浦口 久司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3073423A priority Critical patent/JPH04309178A/en
Publication of JPH04309178A publication Critical patent/JPH04309178A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To realize a logic simulation environment corresponding to the intention of a logic designer by segmenting the arbitrary part of logic design data composed of hierarchical structure as module data. CONSTITUTION:An arbitrary partial circuit 10 is segmented from logic design data 1 composed of the hierarchical structure. Then, port data 20 is provided to show segmented ports 10a, 10b... from the source logic design data by interfaces with horizontal, and vertical directions at respective hierarchies and upper and lower hierarchies, and module data 2 are provided while being composed of a data part 22 formed by the class of logic elements in the partial circuit 10 and mutual connection information and a link pointer 21 to connect the port data 20 and the data part 22. With the data as a unit, a design data base 4 is constructed. Thus, a control method in the case of hierarchical design can be applied into the data base, the logic simulation environment can be obtained corresponding to the intention of the logic designer, and data base resources in the past or the system can be effectively utilized.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、論理シミュレーション
における、データベース作成、及び管理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a database creation and management method in logical simulation.

【0002】一般に、論理シミュレーションを行うデー
タベースについては、論理シミュレータのシステム開発
側で、内部構造や, 使用方法等を決定して、運用側に
提供するようになっており、論理設計者は、該データベ
ースの中身を全く知らなくてもよい環境になっている。
[0002] Generally, for a database used for logic simulation, the system developer of the logic simulator determines the internal structure, how to use it, etc., and provides it to the operation side. The environment has become such that you don't have to know anything about the contents of the database.

【0003】然し、最近のデータ処理の多様化に伴い、
データ処理装置の中身が複雑化してきたことから、論理
シミュレーションの世界も、機能設計の段階で、該デー
タベースの構造を意識することにより、より現実的な論
理シミュレーションの環境、例えば、任意の大きさの論
理設計データを切り出して論理シミュレーションを行う
ことができる環境を実現することが必要になってきてい
る。
However, with the recent diversification of data processing,
As the contents of data processing devices have become more complex, the world of logic simulation has also become more complex, by being aware of the structure of the database at the function design stage. It has become necessary to create an environment in which logical design data can be extracted and logical simulations can be performed.

【0004】例えば、ある階層の、高集積回路(LSI
) レベルに対して機能設計を行いたい場合に、論理設
計データを、幾つかの単位、即ち、上記高集積回路(L
SI) を単位としたデータに分割して、データベース
を構築し、個々の単位モジュールとして新しく論理設計
データを発生させる必要があるが、従来方式の論理シミ
ュレーション技術では、該データベースが一元管理され
たデータ構造になっている為、元の入力データを修正し
て、新たに、該分割単位を含むデータベースを再作成し
てから、該単位データ部分に対する論理シミュレーショ
ンを行う必要があり、極めて、効率の悪い問題があり、
効果的なモジュール単位の論理シミュレーションを行う
ことができるデータベース作成, 管理方式が必要とさ
れるようになってきた。
For example, a certain level of highly integrated circuit (LSI)
) When you want to perform functional design for the level, you can divide the logic design data into several units, i.e., the above-mentioned highly integrated circuit (L
It is necessary to divide the SI) into data units, construct a database, and generate new logic design data for each unit module. However, in conventional logic simulation technology, the database is a unified data management system. structure, it is necessary to modify the original input data, recreate a new database that includes the division unit, and then perform a logical simulation on the unit data part, which is extremely inefficient. There is a problem,
There is a growing need for a database creation and management method that can perform effective module-based logical simulations.

【0005】[0005]

【従来の技術】図5は、従来の論理シミュレーション方
式を説明する図である。従来の論理シミュレーションに
使用する論理設計データは、本図に示したように、一元
化されたデータ構造を持ち、該論理回路を構成している
論理素子の種別,論理素子間の接続情報とからなるデー
タ部 30aと, 論理シミュレーションに必要な等価
回路からなるモデル部 30bとの分離された形式のデ
ータベース 3a で作成されている。
2. Description of the Related Art FIG. 5 is a diagram illustrating a conventional logic simulation method. The logic design data used in conventional logic simulations has a unified data structure, as shown in this figure, and consists of the types of logic elements that make up the logic circuit and connection information between the logic elements. The database 3a is created in a separate format, consisting of a data section 30a and a model section 30b consisting of an equivalent circuit necessary for logic simulation.

【0006】論理シミュレーションは, 該データベー
ス 3a をシミュレーションフォーマットに変換して
行われる。従って、論理シミュレーションの進捗状況に
応じて、新しいモデル部 30bの追加, 変更がある
場合は、該データベース 3a の修正や変更処理を行
い、新たに、データベース 3a を作成しなければな
らない。
Logical simulation is performed by converting the database 3a into a simulation format. Therefore, if a new model section 30b is added or changed depending on the progress of the logical simulation, the database 3a must be corrected or changed to create a new database 3a.

【0007】[0007]

【発明が解決しようとする課題】一般的な回路図やシス
テムで構築したデータベースをインタフェースとした論
理シミュレーションツールでは、前述のように、論理シ
ミュレーションシステムの開発側で、内部構造や使用方
法などを決定して、運用側に提供しているので、特定の
論理回路図, 或いは、ある決められたシミュレーショ
ンシステムのデータだけしか使用できない構造になって
いる。
[Problem to be solved by the invention] In a logic simulation tool that uses a database constructed from general circuit diagrams and systems as an interface, as mentioned above, the internal structure and usage method are determined by the developer of the logic simulation system. The structure is such that only specific logic circuit diagrams or data from a certain simulation system can be used.

【0008】又、ある論理シミュレーションシステムを
使用したい場合、論理設計データを幾つかの変換システ
ムを通じて変換してしか使用できない。そして、前述の
ように、従来の技術では、一旦作成したデータベースは
、論理シミュレーションシステム側での管理に依存して
おり、内容の変更, 修正などの対応に対しては、前述
のように、新たに、データベースを作成する必要がある
[0008] Furthermore, when it is desired to use a certain logic simulation system, it is only possible to use the logic design data by converting it through several conversion systems. As mentioned above, in conventional technology, once a database is created, it depends on management on the logical simulation system side, and as mentioned above, new databases are required to handle changes and modifications to the contents. You need to create a database.

【0009】このような現状では、論理シミュレーショ
ンを行って、自己の設計した論理回路を確認している論
理設計者に対するインパクトが大きく、容易に、論理デ
ータの正しさの確認、ライブラリ化されている設計デー
タの流用、他のCAD システムデータ、例えば、他社
のCAD システムツールの資源を利用ができないとい
う問題がある。
[0009] Under these circumstances, the impact on logic designers who perform logic simulation to confirm the logic circuits they have designed is large, and it is easy to confirm the correctness of logic data and create a library. There are problems in that it is not possible to divert design data or use other CAD system data, such as the resources of other companies' CAD system tools.

【0010】本発明は上記従来の欠点に鑑み、上記現在
の論理シミュレーション用のデータベースの構造に依存
した問題点を解決することができるデータベースの作成
, 管理方法、即ち、論理設計者が、自由に、機能分割
や統合化が可能な論理設計環境を提供することができる
データベースの作成, 管理方法、具体的には、論理設
計者が論理設計データから任意の論理回路ブロックを切
り出したものを、シンボルライブラリとして、論理シミ
ュレーションの単位にすることができるデータベース作
成, 管理方法を提供することを目的とするものである
In view of the above conventional drawbacks, the present invention provides a database creation and management method that can solve the problems that depend on the structure of the current database for logic simulation, that is, a method that allows logic designers to freely , a database creation and management method that can provide a logic design environment that allows functional division and integration.Specifically, a logic designer cuts out an arbitrary logic circuit block from logic design data and creates a symbol. As a library, it aims to provide a database creation and management method that can be used as a unit of logical simulation.

【0011】[0011]

【課題を解決するための手段】図1,図2は、本発明の
原理説明図であり、図1(a) は論理設計データの階
層構造の概念を示し、図2(b) はモジュールデータ
の概念を示し、図2(c) はリレーショナルデータの
概念を示している。上記の問題点は下記の如くに構成し
た論理シミュレーションにおけるシンボリックデータベ
ースの生成,管理方法によって解決される。
[Means for Solving the Problems] Figures 1 and 2 are diagrams explaining the principle of the present invention, where Figure 1 (a) shows the concept of the hierarchical structure of logical design data, and Figure 2 (b) shows module data. Figure 2(c) shows the concept of relational data. The above problem is solved by a method for generating and managing a symbolic database in a logical simulation configured as follows.

【0012】この手法は、論理シミュレーション対象の
設計データベース4を構築する方法であって、  階層
構造で構成されている論理設計データ 1から任意の部
分回路 10 を切り出し、該切り出した部分回路 1
0 の元の論理設計データ 1との切り口(入出力端子
)10a,10b,〜を、各階層での水平,垂直方向、
及び、上/下階層とのインタフェースで示すポートデー
タ 20 と,該部分回路 10 内の論理素子の種別
情報,論理素子間の接続情報とからなるデータ部 22
 と、上記ポートデータ 20 の上記データ部 (リ
レーショナルデータ 3の内容を示す) 22との間を
接続するリンク・ポインタ(メモリアドレス) 21と
からなる構造のモジュールデータ 2を単位として、該
設計データベース 4を構築し、該モジュールデータ 
2を上記設計データベース 4から取り出し、論理シミ
ュレーションデータとして処理するように構成する。
[0012] This method is a method of constructing a design database 4 to be subjected to logic simulation, in which an arbitrary partial circuit 10 is cut out from logical design data 1 configured in a hierarchical structure, and the cut out partial circuit 1 is
The original logical design data of 0 and the cut points (input/output terminals) 10a, 10b, ~ in the horizontal and vertical directions at each layer,
and a data section 22 consisting of port data 20 indicating the interface with the upper/lower hierarchy, type information of the logic elements in the partial circuit 10, and connection information between the logic elements.
and the link pointer (memory address) 21 that connects the data part (indicating the contents of the relational data 3) 22 of the port data 20, and the module data 2 as a unit, the design database 4. Build the module data
2 from the design database 4 and processed as logical simulation data.

【0013】[0013]

【作用】即ち、本発明においては、論理設計データ 1
が、例えば、複数個の高集積回路(LSI) 1aから
構成される階層A, そして、該高集積回路(LSI)
 1aが、複数個の機能ブロック 1b から構成され
る階層B,更に、該機能ブロック 1b が、複数個の
より細かい機能ブロック 1c から構成される階層C
,〜というように、複数の階層構造をとっている場合、
論理設計者が、該論理設計データ 1から任意の部分回
路 10 を切り出すことで、元の論理設計データ 1
とリンクされ、且つ、該切り出された部分回路 10 
の詳細データ (リレーショナルデータ 3) とリン
クされた構造で、該切り出した部分回路を単位としたモ
ジュールデータ 2が作成される。
[Operation] That is, in the present invention, logical design data 1
For example, layer A is composed of a plurality of highly integrated circuits (LSIs) 1a, and the highly integrated circuits (LSIs)
1a is a layer B made up of a plurality of functional blocks 1b, and a layer C is made up of a plurality of smaller functional blocks 1c.
If you have multiple hierarchical structures such as , ~,
By cutting out an arbitrary partial circuit 10 from the logic design data 1, the logic designer creates the original logic design data 1.
and the cut out partial circuit 10
Module data 2 is created with the extracted partial circuit as a unit, with a structure linked to the detailed data (relational data 3).

【0014】このとき、該モジュールデータ 2は、各
階層での水平, 垂直方向の切り口と,上/下階層との
切り口を示すポートデータ 20と,該部分回路 10
 内に存在する各種の論理素子の種別, 該論理素子間
の接続情報からなるデータ部 22 と, 該切り口を
示すポートデータ 20 と上記データ部 22 、即
ち、該部分回路 10 の詳細データ (リレーショナ
ルデータ) 3 との接続を示すリンク・ポインタ 2
1 とからなる構造となる。
[0014] At this time, the module data 2 includes port data 20 indicating horizontal and vertical cuts in each layer and cuts with upper/lower layers, and the partial circuit 10.
a data section 22 consisting of the types of various logic elements existing in the circuit and connection information between the logic elements; port data 20 indicating the cut; and the data section 22, that is, detailed data (relational data) of the partial circuit 10. ) 3 Link pointer indicating connection with 2
The structure consists of 1.

【0015】図1(a) は、論理設計データ 1の階
層構造を概念的に示しており、論理設計者は、各階層に
おいて、部分回路 (即ち、シミュレーションモデル)
 10を抽出することができる。この結果、上記のよう
に、各階層A,B,C,〜内での水平, 垂直方向の切
り口と、上/下階層との切り口 (ポートデータ) が
発生する。
FIG. 1(a) conceptually shows the hierarchical structure of logic design data 1, in which the logic designer creates a partial circuit (that is, a simulation model) in each hierarchy.
10 can be extracted. As a result, as described above, horizontal and vertical cuts within each layer A, B, C, ~, and cuts (port data) between the upper and lower layers are generated.

【0016】図2(b) は、上記のようにして抽出し
たモジュールデータの概念図を示している。ここに示し
たポート(PORT1,2) が、上記切り口を示すポ
ートデータであり、図2(c) に示した、該部分回路
の詳細データ (リレーショナルデータ) 3 とリン
ク・ポインタ (該データ部 22 が格納されている
メモリのアドレス) 21でリンクされる。具体的には
、該モジュールデータ 2内の、各論理素子間の接続情
報を表現している、該モジュールデータ 2のデータ部
 22 とリンクすることで実現される。  本発明は
、このような構造のモジュールデータ 2で、設計デー
タベースを構築することで、該モジュールデータ2の単
位での論理設計データの変更,修正が、リンクされてい
る上記リレーショナルデータ (該リレーショナルデー
タは、元の論理設計データ 1とリンクされている) 
3 を利用することで簡単に行うことが可能となり、各
論理設計者は、自由にシミュレーションモデルの構造を
定義して、自己の意図する論理シミュレーションを容易
に行うことができるようになる。
FIG. 2(b) shows a conceptual diagram of the module data extracted as described above. The ports (PORT1, 2) shown here are the port data indicating the above-mentioned section, and the detailed data (relational data) 3 of the partial circuit and the link pointer (the data part 22) shown in Fig. 2(c) are (address of the memory where is stored) 21 is linked. Specifically, this is realized by linking with the data part 22 of the module data 2, which expresses the connection information between each logic element in the module data 2. The present invention constructs a design database using the module data 2 having such a structure, so that changes and corrections to the logical design data in units of the module data 2 can be performed using the linked relational data (the relational data is linked with the original logical design data 1)
3, it becomes possible to easily perform the simulation, and each logic designer can freely define the structure of the simulation model and easily perform the logic simulation that he/she intends.

【0017】このようなモジュール構造を採ることによ
り、各モジュールデータ 2において、データ部と各モ
デル部 (等価回路) とが分離され、該モジュールデ
ータ 2のポートデータ 20 を介して、該分離され
た等価回路データとか、他の形式、例えば、機能レベル
形式,ネットデータ形式とか、他社のCADデータとい
った設計データとリンクすることで、柔軟な論理シミュ
レーションの環境を提供することができる。
By adopting such a module structure, the data section and each model section (equivalent circuit) are separated in each module data 2, and the separated By linking with equivalent circuit data and design data in other formats, such as functional level format, net data format, and CAD data from other companies, a flexible logic simulation environment can be provided.

【0018】[0018]

【実施例】以下本発明の実施例を図面によって詳述する
。前述の図1,図2は、本発明の原理説明図であり、図
3,図4は本発明の一実施例を示した図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Examples of the present invention will be described below in detail with reference to the drawings. 1 and 2 described above are diagrams explaining the principle of the present invention, and FIGS. 3 and 4 are diagrams showing an embodiment of the present invention.

【0019】本発明においては、論理シミュレーション
対象の設計データベース 4を構築するのに、階層構造
で構成されている論理設計データ 1から任意の部分回
路 10 を切り出し、該切り出した部分回路 10 
の元の論理回路図データ 1との切り口(入出力端子)
10a,10b,〜を、各階層での水平,垂直方向、及
び、上/下階層とのインタフェースで示すポートデータ
 20 と,該部分回路 10 内の論理素子の種別,
論理素子間の接続情報とからなるデータ部 22 と,
 該ポートデータ 20 の上記データ部 (即ち、該
部分回路 10 の詳細データ) 22との間を接続す
るリンク・ポインタ(メモリアドレス)21とからなる
モジュールデータ 2を単位とした設計データベース 
3を構築する手段が、本発明を実施するのに必要な手段
である。尚、全図を通して同じ符号は同じ対象物を示し
ている。
In the present invention, in order to construct the design database 4 to be subjected to logic simulation, an arbitrary partial circuit 10 is cut out from the logical design data 1 having a hierarchical structure, and the cut out partial circuit 10 is
Original logic circuit diagram data 1 (input/output terminal)
10a, 10b, ~ in the horizontal and vertical directions in each hierarchy and the interface with the upper/lower hierarchy, the type of logic element in the partial circuit 10,
a data section 22 consisting of connection information between logic elements;
A design database in which the module data 2 is a unit, and includes a link pointer (memory address) 21 that connects the data section of the port data 20 (that is, detailed data of the partial circuit 10) 22.
The means for constructing No. 3 are the means necessary to carry out the present invention. Note that the same reference numerals indicate the same objects throughout the figures.

【0020】以下、図1,図2を参照しながら、図3,
図4によって、本発明の論理シミュレーションにおける
シンボリックデータベースの生成,管理方法を説明する
。先ず、図3に示したように、本発明においては、図1
(a) に示した階層構造の論理設計データ 1から、
任意の部分回路 10 を切り出すことで、該切り出し
た部分回路 10 の元の論理回路データ1との切り口
 (入出力端子) 10a,10b,〜が生成される。
Hereinafter, while referring to FIGS. 1 and 2, FIGS.
A method for generating and managing a symbolic database in logical simulation according to the present invention will be explained with reference to FIG. First, as shown in FIG. 3, in the present invention, FIG.
From the hierarchical logical design data 1 shown in (a),
By cutting out an arbitrary partial circuit 10, sections (input/output terminals) 10a, 10b, . . . between the cut out partial circuit 10 and the original logic circuit data 1 are generated.

【0021】この切り口は、該切り出した各階層A,B
,〜(図1参照)での水平方向,垂直方向での切り口デ
ータと、上下階層との切り口データに分けられる。通常
、上下階層との間の切り口は、例えば、高集積回路(L
SI) の端子であったり、或いは、パッケージの入出
力端子であったりするが、同じ階層A内の切り口は、該
階層が、複数の回路図で構成されていると、同じ回路図
内の切り口である水平方向の切り口と、他の回路図との
切り口である垂直方向の切り口となり、一般には、同じ
機能ブロック内の切り口を形成することが多い。
[0021] This cut is made for each of the cut layers A and B.
, ~ (see FIG. 1) are divided into horizontal and vertical cut data, and cut data for upper and lower hierarchies. Normally, the interface between the upper and lower hierarchies is, for example, a highly integrated circuit (L
SI) terminals, or package input/output terminals, but if the same layer A is composed of multiple circuit diagrams, the cut points within the same circuit diagram A horizontal cut is a cut from the circuit diagram, and a vertical cut is a cut from another circuit diagram, and generally, they often form cuts within the same functional block.

【0022】何れにしても、該ポートデータ 20 は
、具体的には、上記入出力端子の名称であったり、回路
図上の信号線名称で構成される。このようにして、該部
分回路 10 が切り出されると、上記切り口をポート
データ 20 とするモジュールが形成され、本発明に
おいては、このモジュールがシンボリック化されて、設
計データベース 4の単位となる。この意味で、本発明
により構築される設計データベース 4をシンボリック
データベースと呼ぶ。  該シンボリック化されたモジ
ュールのデータ構造は、上記のポートデータ 20 と
、該モジュール内の各種論理素子の種別情報, 該論理
素子間の接続情報とからなるデータ部 22 と, 上
記ポートデータ 20 の上記データ部 (即ち、リレ
ーショナルデータ 3) 22との接続を示すリンク・
ポインタ (具体的には、データ部 22 が格納され
ているメモリのアドレス) 21とで構成される。 (
図3のモジュールデータ 2の構造参照)本発明におい
ては、該モジュールデータ 2を単位として論理シミュ
レーションが行われる。該モジュールデータ 2は、上
記のように、該モジュールの境界条件であるポートデー
タ 20 を単位としているので、該ポートデータ 2
0 を介して、他の既存の設計データ、例えば、ライブ
ラリデータ, 等価回路 (モデル部) データ 5,
 他のCAD データ等とのリンクが可能であり、柔軟
な、論理シミュレーション環境を提供することができる
という利点が得られる。
In any case, the port data 20 is specifically composed of the names of the input/output terminals or the names of signal lines on the circuit diagram. When the partial circuit 10 is cut out in this way, a module is formed having the above-mentioned cut as the port data 20. In the present invention, this module is symbolized and becomes a unit of the design database 4. In this sense, the design database 4 constructed according to the present invention is called a symbolic database. The data structure of the symbolic module includes the above port data 20 , a data section 22 consisting of type information of various logic elements in the module, and connection information between the logic elements, and the above port data 20 . Data section (i.e., relational data 3) A link indicating connection with 22.
It consists of a pointer (specifically, the address of the memory where the data section 22 is stored) 21. (
(Refer to the structure of the module data 2 in FIG. 3) In the present invention, logic simulation is performed using the module data 2 as a unit. As described above, the module data 2 has a unit of port data 20 which is the boundary condition of the module, so the port data 2
0 through other existing design data, such as library data, equivalent circuit (model part) data 5,
It is possible to link with other CAD data, etc., and has the advantage of providing a flexible logical simulation environment.

【0023】又、前述のように、該論理シミュレーショ
ンの単位であるモジュールデータ 2は、リンク・ポイ
ンタ (メモリアドレス) 21を介して、元の論理設
計データ 1とリンクされているモジュールの詳細デー
タ (リレーショナルデータ) 3 とリンクされてい
るので、該リレーショナルデータ 3を利用することで
、簡単に全体回路との関連付けを保持しながら、該モジ
ュールデータ 2の変更, 修正を行うことができる。
Furthermore, as described above, the module data 2, which is the unit of the logic simulation, is linked to the original logic design data 1 via the link pointer (memory address) 21. Since the module data 2 is linked to the relational data 3, by using the relational data 3, it is possible to easily change or modify the module data 2 while maintaining the association with the overall circuit.

【0024】このように、本発明の論理シミュレーショ
ンにおけるシンボリックデータベース作成, 管理方法
は、論理シミュレーションを行う場合に、論理シミュレ
ータに入力する論理設計データを、論理設計当初の論理
設計データから、任意の部分回路を切り出してモジュー
ル化/ブラックボックス化し、該モジュール化/ブラッ
クボックス化されたモジュールデータを設計当初の階層
構造の論理設計データとリンクした形式でデータベース
化して、モジュールライブラリというシンボリック化し
たデータベースを構築して、そのモジュールデータを論
理シミュレーションデータとすることで、論理設計者の
判断で、自由にモジュール分割やライブラリデータの選
択等が可能なデータベースを、当初の階層構造とリンク
した形式で構築できるようにした所に特徴がある。
[0024] As described above, the method for creating and managing a symbolic database in logic simulation according to the present invention allows the logic design data input to the logic simulator to be inputted into the logic simulator from any part of the logic design data at the beginning of the logic design. The circuit is cut out and made into a module/black box, and the modularized/black boxed module data is created as a database in a format linked with the logical design data in the hierarchical structure at the time of design, creating a symbolic database called a module library. By using that module data as logic simulation data, it is possible to construct a database that is linked to the original hierarchical structure and allows for flexible module division and library data selection at the logic designer's discretion. There is a characteristic in the place where it is made.

【0025】[0025]

【発明の効果】以上、詳細に説明したように、本発明の
論理シミュレーションにおけるシンボリックデータベー
スの作成, 管理方法は、シミュレーションモデルであ
るモジュールのデータ構造として、階層構造をとる論理
設計データの各階層での水平, 垂直, 及び、上位層
又は、下位層へのリンク機能 (ポートデータ, リン
クポインタ) もったデータ構造を導入することにより
、階層設計時の制御方法をデータベース中に持ち込むこ
とができ、どの階層においても、変更, 修正が可能な
データベースのシンボリック化を図るようにしたもので
あるので、論理設計者の意図にあった論理シミュレーシ
ョン環境が得られ、種々のCAD ツールで作成した過
去のデータベース資源やシステム等の有効利用が図れる
効果がある。
[Effects of the Invention] As explained above in detail, the method for creating and managing a symbolic database in logical simulation of the present invention is based on each layer of logical design data that has a hierarchical structure as the data structure of a module that is a simulation model. By introducing a data structure with horizontal, vertical, and link functions (port data, link pointers) to upper or lower layers, control methods during hierarchical design can be brought into the database, making it possible to Even in the hierarchy, the database is made symbolic so that it can be changed and modified, so a logic simulation environment that meets the logic designer's intentions can be obtained, and past database resources created with various CAD tools can be used. This has the effect of enabling effective use of systems, etc.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の原理説明図(その1)[Figure 1] Diagram explaining the principle of the present invention (Part 1)

【図2】本発明
の原理説明図(その2)
[Figure 2] Diagram explaining the principle of the present invention (Part 2)

【図3】本発明の一実施例を示
した図(その1)
[Fig. 3] Diagram showing one embodiment of the present invention (Part 1)

【図4】本発明の一実施例を示した図
(その2)
[Fig. 4] Diagram showing one embodiment of the present invention (Part 2)

【図5】従来の論理シミュレーション方式を
説明する図
[Figure 5] Diagram explaining the conventional logic simulation method

【符号の説明】[Explanation of symbols]

1     論理設計データ 10    部分回路 (シミュレーションモデル)1
0a,10b,〜      切り口2     モジ
ュールデータ            20    ポ
ートデータ 21    リンク・ポインタ           
   22    データ部3     リレーショナ
ルデータ 3a    一元化されたデータベース    30a
   データ部30b   モデル部 (等価回路) 4     設計データベース (シンボリックデータ
ベース)5     等価回路データ
1 Logic design data 10 Partial circuit (simulation model) 1
0a, 10b, ~ Cut 2 Module data 20 Port data 21 Link pointer
22 Data section 3 Relational data 3a Centralized database 30a
Data section 30b Model section (equivalent circuit) 4 Design database (symbolic database) 5 Equivalent circuit data

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】論理シミュレーション対象の設計データベ
ース(4) を構築する方法であって、階層構造で構成
されている論理設計データ(1) から任意の部分回路
(10)を切り出し、該切り出した部分回路(10)の
元の論理設計データ(1) との切り口(入出力端子)
(10a,10b,〜) を、各階層での水平,垂直方
向、及び、上/下階層とのインタフェースで示すポート
データ(20)と,該部分回路(10)  内の論理素
子の種別情報,論理素子間の接続情報とからなるデータ
部(22)と、上記ポートデータ(20)の上記データ
部(22)との間を接続するリンク・ポインタ(メモリ
アドレス)(21) とからなる構造のモジュールデー
タ(2) を単位として、該設計データベース(4) 
を構築し、該モジュールデータ(2) を上記設計デー
タベース(4)から取り出し、論理シミュレーションデ
ータとして処理することを特徴とする論理シミュレーシ
ョンにおけるシンボリックデータベースの作成, 管理
方法。
Claim 1: A method for constructing a design database (4) for a logical simulation object, the method comprising: cutting out an arbitrary partial circuit (10) from logical design data (1) configured in a hierarchical structure; Cutting point (input/output terminal) of circuit (10) with original logical design data (1)
(10a, 10b, ~) in the horizontal and vertical directions in each hierarchy and the interface with the upper/lower hierarchy, port data (20), type information of the logic element in the partial circuit (10), A data section (22) consisting of connection information between logic elements, and a link pointer (memory address) (21) that connects the data section (22) of the port data (20). The module data (2) is used as a unit, and the design database (4)
A method for creating and managing a symbolic database in logic simulation, characterized in that the module data (2) is extracted from the design database (4) and processed as logic simulation data.
JP3073423A 1991-04-08 1991-04-08 Method for preparing and managing symbolic data base at logic simulation Pending JPH04309178A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3073423A JPH04309178A (en) 1991-04-08 1991-04-08 Method for preparing and managing symbolic data base at logic simulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3073423A JPH04309178A (en) 1991-04-08 1991-04-08 Method for preparing and managing symbolic data base at logic simulation

Publications (1)

Publication Number Publication Date
JPH04309178A true JPH04309178A (en) 1992-10-30

Family

ID=13517805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3073423A Pending JPH04309178A (en) 1991-04-08 1991-04-08 Method for preparing and managing symbolic data base at logic simulation

Country Status (1)

Country Link
JP (1) JPH04309178A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0520396A (en) * 1991-07-12 1993-01-29 Nec Corp Circuit data connection tracing system
US6068663A (en) * 1996-04-25 2000-05-30 Nec Corporation Design support system with circuit designing data editing function
US6782354B1 (en) 1999-10-12 2004-08-24 Nec Electronics Corporation Method for producing simulation models and simulation system using simulation models

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0520396A (en) * 1991-07-12 1993-01-29 Nec Corp Circuit data connection tracing system
US6068663A (en) * 1996-04-25 2000-05-30 Nec Corporation Design support system with circuit designing data editing function
US6782354B1 (en) 1999-10-12 2004-08-24 Nec Electronics Corporation Method for producing simulation models and simulation system using simulation models

Similar Documents

Publication Publication Date Title
US5761664A (en) Hierarchical data model for design automation
US6366874B1 (en) System and method for browsing graphically an electronic design based on a hardware description language specification
US5604680A (en) Virtual interface representation of hierarchical symbolic layouts
JP3027009B2 (en) Design capture system
US5581474A (en) Identifying overconstraints using port abstraction graphs
US5281558A (en) Cloning method and system for hierarchical compaction
US5521836A (en) Method for determining instance placements in circuit layouts
US20090293023A1 (en) Generation of standard cell library components with increased signal routing resources
US6113647A (en) Computer aided design system and method using hierarchical and flat netlist circuit representations
JPH05108744A (en) Device and method for optimizing hierarchical circuit data base
CN110472340A (en) A kind of modeling method and device of wire structures
WO1999009497A1 (en) Method of extracting timing characteristics of transistor circuits, storage medium storing timing characteristic library, lsi designing method, and gate extraction method
US5517421A (en) System for managing LSI design part data
EP0742527B1 (en) Method and system for producing a technology-independent integrated circuit design
Keller et al. A symbolic design system for integrated circuits
JPH04309178A (en) Method for preparing and managing symbolic data base at logic simulation
US6862722B2 (en) Extendable method for revising patterned microelectronic conductor layer layouts
JP3614539B2 (en) Logic design support device
JP2870585B2 (en) Hardware simulator
Liesenberg et al. An autolayout system for a hierarchical ic design environment
Hill et al. Overview of the IDA system: A toolset for VLSI layout synthesis
JPS63153673A (en) Procedure of automatic synthesization for logic circuit construction and data base structure
Enns et al. Designing FPGAs and Reconfigurable SoCs Using Methods of Program Analysis and Prototyping
Green Algorithms for automated generation of analog schematics
Protsko et al. Automatic generation of data flow diagrams from a requirements specification language

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970805