JPH04286323A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH04286323A
JPH04286323A JP7569991A JP7569991A JPH04286323A JP H04286323 A JPH04286323 A JP H04286323A JP 7569991 A JP7569991 A JP 7569991A JP 7569991 A JP7569991 A JP 7569991A JP H04286323 A JPH04286323 A JP H04286323A
Authority
JP
Japan
Prior art keywords
film
wiring
forming
orientation
crystal grains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7569991A
Other languages
Japanese (ja)
Inventor
Hitoshi Ito
仁 伊藤
Shohei Shima
昇平 嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7569991A priority Critical patent/JPH04286323A/en
Publication of JPH04286323A publication Critical patent/JPH04286323A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the manufacturing method for a semiconductor device containing a metal wiring having excellent electromigration-resisting and stressmigration-resisting characteristics. CONSTITUTION:An element containing a diffusion layer 2 is formed on a silicon substrate 1, the element is covered by an insulating film 3, a contact hole is perforated, and after a TiN film 4 having the orientation of (100) has been formed, an Al film 5 is formed. As a result, the Al film 5 can be formed in the state wherein the crystal grains 6 in orientation (111) have low density. Subsequently, the crystal grains 6 of (111) are grown by conducting a heat treatment, and a polycrystalline Al film 7 of large grain diameter is formed. This Al film 7 is patterned, and a wiring is formed.

Description

【発明の詳細な説明】[Detailed description of the invention]

[発明の目的] [Purpose of the invention]

【0001】0001

【産業上の利用分野】本発明は、高信頼性金属配線を持
つ半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having highly reliable metal wiring.

【0002】0002

【従来の技術】半導体集積回路の高密度化,高速化は主
として素子の微細化によって実現されている。素子の微
細化に伴って大きな問題になってきたものとして、金属
配線の信頼性がある。半導体装置の微細化した金属配線
の不良発生モードは大きく二つに分けられる。一つはエ
レクトロマイグレーションであり、他の一つはストレス
マイグレーションである。
2. Description of the Related Art High density and high speed semiconductor integrated circuits have been achieved primarily by miniaturization of elements. One of the issues that has become a major issue as devices become smaller is the reliability of metal wiring. Failure occurrence modes in miniaturized metal wiring in semiconductor devices can be broadly divided into two types. One is electromigration and the other is stress migration.

【0003】エレクトロマイグレーションは、金属配線
中の電流密度が増加するために生じる不良である。金属
配線の幅の微細化に伴って、配線中の電流密度はますま
す高くなる傾向にある。エレクトロマイグレーション不
良による配線の寿命は、電流密度の2乗に比例すること
から、例えば膜厚が変わらないで配線幅が1/2になる
と、電流密度は2倍になり、配線寿命は1/4に低下し
てしまう。
Electromigration is a defect that occurs due to increased current density in metal interconnects. As the width of metal wiring becomes finer, the current density in the wiring tends to become higher and higher. The lifespan of wiring due to electromigration failure is proportional to the square of the current density, so for example, if the wiring width is reduced to 1/2 without changing the film thickness, the current density will double and the wiring life will be reduced to 1/4. It will drop to .

【0004】ストレスマイグレーションは、配線に引張
り応力が加わるために生じるクリープ破壊モードである
。引張り応力は、配線を保護するための絶縁膜と配線金
属の熱膨脹係数の差が原因になっており、これも配線幅
の微細化に伴って大きくなる傾向にある。半導体装置の
配線として多用されているAl 配線の場合、配線幅が
1/2になると加わる応力はほぼ2倍になる。このスト
レスマイグレーションによる配線寿命は、配線幅のn乗
に比例することから、配線幅の微細化は大きな配線寿命
の低下をもたらしている。
Stress migration is a creep failure mode that occurs due to tensile stress being applied to wiring. The tensile stress is caused by the difference in thermal expansion coefficient between the insulating film for protecting the wiring and the wiring metal, and this also tends to increase as the wiring width becomes finer. In the case of Al wiring, which is often used as wiring in semiconductor devices, when the wiring width is reduced to 1/2, the applied stress almost doubles. Since the wiring life due to this stress migration is proportional to the n-th power of the wiring width, miniaturization of the wiring width causes a significant reduction in the wiring life.

【0005】従来より、半導体装置の配線にAl 配線
が多用されているのは、成膜および加工の容易さ、低抵
抗性、基板シリコンとのコンタクト形成の容易さ等の優
れた特性を有するためである。しかしながら、Al 配
線は、その低融点性のため原子移動の活性化エネルギー
が小さく、上述のエレクトロマイグレーションやストレ
スマイグレーションに対する耐性が小さい。
Conventionally, Al wiring has been widely used for wiring in semiconductor devices because it has excellent properties such as ease of film formation and processing, low resistance, and ease of forming contact with substrate silicon. It is. However, because of its low melting point, Al 2 wiring has low activation energy for atomic movement, and has low resistance to the above-mentioned electromigration and stress migration.

【0006】この様な素子の微細化に伴うAl 配線の
信頼性低下に対して、幾つかの対策が提案されている。 その代表的なものは、Al 中にCu,Ti ,Mg 
,Hf ,B等の添加物を入れて合金配線とすることで
ある。最近では、Al 膜の下にTi N,Ti W等
の所謂バリア金属膜を設けた積層金属配線とすることも
行われている。また、Al 膜の粒子を大きくするレー
ザアニール法、ラピッドサーマルアニール法や、高温バ
イアススパッタ成膜法等も提案されている。
[0006] Several countermeasures have been proposed to deal with the deterioration in reliability of Al wiring due to the miniaturization of elements. Typical examples include Cu, Ti, Mg in Al.
, Hf, B, and other additives to form alloy wiring. Recently, laminated metal interconnections have been made in which a so-called barrier metal film such as TiN, TiW, etc. is provided under the Al film. Further, a laser annealing method, a rapid thermal annealing method, a high temperature bias sputtering film forming method, etc., which increase the size of the particles in the Al film, have also been proposed.

【0007】これらのAl 配線高信頼性対策はある程
度効果を上げている。しかしながら、配線幅が0.5μ
m 或いはそれ以下となる今後の集積回路では、Al 
配線の電流密度はさらに増大するので、これまでの信頼
性対策では不十分になる。
These measures to improve the reliability of Al wiring have been effective to some extent. However, the wiring width is 0.5μ
In future integrated circuits that will be
As the current density of wiring increases further, conventional reliability measures will no longer be sufficient.

【0008】[0008]

【発明が解決しようとする課題】以上のように、ますま
す素子が微細化する半導体装置では金属配線のマイグレ
ーション耐性が大きな問題になっている。
[Problems to be Solved by the Invention] As described above, migration resistance of metal wiring has become a major problem in semiconductor devices whose elements are becoming increasingly finer.

【0009】本発明は、マイグレーション耐性を向上さ
せた高信頼性金属配線を持つ半導体装置の製造方法を提
供することを目的とする。
An object of the present invention is to provide a method for manufacturing a semiconductor device having highly reliable metal wiring with improved migration resistance.

【0010】[発明の構成][Configuration of the invention]

【0011】[0011]

【課題を解決するための手段】本発明の第1の方法は、
半導体基板に素子を形成し、絶縁膜で覆ってコンタクト
孔を開けた後、その上に結晶配向が(111)の結晶粒
の密度が低い状態で金属膜を形成する。そしてこの金属
膜を熱処理して(111)配向の結晶粒を大きく成長さ
せた多結晶金属膜とし、これをパターニングして配線を
形成する。
[Means for Solving the Problems] A first method of the present invention includes:
After an element is formed on a semiconductor substrate, covered with an insulating film, and a contact hole is formed, a metal film is formed thereon with a low density of crystal grains having a crystal orientation of (111). Then, this metal film is heat-treated to form a polycrystalline metal film in which (111)-oriented crystal grains are grown to a large extent, and this is patterned to form wiring.

【0012】本発明の第2の方法は、半導体基板に所望
の素子を形成し、絶縁膜で覆ってコンタクト孔を開けた
後、その上に結晶配向が準安定状態にあるように金属膜
を形成する。そしてこの金属膜を熱処理して結晶配向を
安定状態にした後、これをパターニングして配線を形成
する。
The second method of the present invention is to form a desired element on a semiconductor substrate, cover it with an insulating film and make a contact hole, and then deposit a metal film thereon so that the crystal orientation is in a metastable state. Form. After this metal film is heat-treated to stabilize its crystal orientation, it is patterned to form wiring.

【0013】[0013]

【作用】第1の方法によれば、粒成長を起こしやすい(
111)配向の結晶粒の密度が低い状態で金属膜形成を
行い、これを熱処理する。このとき隣接する(111)
配向の結晶粒同志が接触するまで粒成長が進むので、結
晶粒径の大きな多結晶金属膜を得ることができる。これ
により、耐エレクトロマイグレーション,耐ストレスマ
イグレーションともに優れた金属配線を得ることができ
る。
[Operation] According to the first method, grain growth is likely to occur (
111) A metal film is formed in a state where the density of oriented crystal grains is low, and this is heat-treated. At this time, adjacent (111)
Since grain growth progresses until oriented crystal grains come into contact with each other, a polycrystalline metal film with a large crystal grain size can be obtained. This makes it possible to obtain metal wiring that has excellent electromigration resistance and stress migration resistance.

【0014】結晶粒密度が低い状態の極限は、非晶質で
ある。このような非晶質金属膜を形成した場合には、熱
処理に先立って粒成長の核となる部分を形成する処理、
例えばある種の金属のイオン注入等の工程を付加すれば
よい。
[0014] The extreme state of low grain density is amorphous. When forming such an amorphous metal film, prior to heat treatment, a treatment to form a portion that will become a nucleus for grain growth,
For example, a process such as ion implantation of a certain type of metal may be added.

【0015】第2の発明によれば、結晶配向が準安定状
態になるように金属膜を形成し、これを熱処理して結晶
配向を安定状態に変化させることにより、その状態変化
の過程で金属膜内の残留応力が低減される。したがって
、得られる金属配線の耐ストレスマイグレーションが向
上する。
According to the second invention, a metal film is formed so that the crystal orientation becomes a metastable state, and the metal film is heat-treated to change the crystal orientation to a stable state. Residual stress within the film is reduced. Therefore, the stress migration resistance of the resulting metal wiring is improved.

【0016】[0016]

【実施例】以下、図面を参照しながら実施例を説明する
Embodiments Hereinafter, embodiments will be described with reference to the drawings.

【0017】図1は、本発明の第1の方法にかかる一実
施例の半導体装置の製造工程図である。
FIG. 1 is a process diagram for manufacturing a semiconductor device according to an embodiment of the first method of the present invention.

【0018】図1(a) に示すように、半導体基板と
して例えばシリコン基板1を用い、通常の工程にしたが
って拡散層2を含む所望の素子を形成する。素子形成さ
れた基板上は、CVDシリコン酸化膜等の絶縁膜3で覆
い、これに必要なコンタクト孔を開ける。そしてこの絶
縁膜3が形成された基板上に、金属配線の下地膜として
、窒化チタン(Ti N)膜4を形成する。このとき、
Ti N膜4は、バイアス電圧を制御した反応性バイア
ススパッタ法により堆積して、例えば(100)配向の
結晶膜とする。この様な配向制御を行ったTi N膜4
を形成した後、この上にスパッタ法により、Al 膜5
を形成する。 なおAl 膜5は、Si 等を含む合金膜でもよい。以
下の実施例においても同じである。
As shown in FIG. 1(a), for example, a silicon substrate 1 is used as a semiconductor substrate, and a desired element including a diffusion layer 2 is formed according to a normal process. The substrate on which the elements are formed is covered with an insulating film 3 such as a CVD silicon oxide film, and necessary contact holes are formed therein. A titanium nitride (TiN) film 4 is then formed as a base film for metal wiring on the substrate on which the insulating film 3 is formed. At this time,
The TiN film 4 is deposited by a reactive bias sputtering method with controlled bias voltage, and is made into a (100) oriented crystal film, for example. TiN film 4 with such orientation control
After forming an Al film 5, an Al film 5 is formed thereon by sputtering.
form. Note that the Al film 5 may be an alloy film containing Si or the like. The same applies to the following examples.

【0019】Al 膜の結晶配向は、例えばシリコン酸
化膜等の絶縁膜上では、表面エネルギーが最小になる(
111)が優先するのが通常であるが、下地の材料や表
面状態、Al 膜堆積法によっては結晶配向性が変わる
ことが知られている。この実施例の場合、下地に(10
0)配向のTi N膜4を形成している結果、この下地
の影響により得られるAl 膜5は(111)配向の結
晶粒6の密度が例えば106 個/cm2 と非常に低
い状態となる。
The crystal orientation of the Al film is such that, for example, on an insulating film such as a silicon oxide film, the surface energy is minimized (
111) is usually preferred, but it is known that the crystal orientation changes depending on the underlying material, surface condition, and Al film deposition method. In this example, the base layer (10
As a result of forming the TiN film 4 with a 0) orientation, the density of crystal grains 6 with a (111) orientation in the Al film 5 obtained is very low, for example, 10 6 /cm 2 due to the influence of this base.

【0020】この様にして、(111)配向の結晶粒密
度の低い状態にAl 膜を形成した後、これを450℃
程度のフォーミングガス中で熱処理して、(111)配
向の結晶粒6を、隣接するものどうしが接触する状態に
なるまで粒成長させ、図1(b)に示すように粒径の大
きい多結晶Al 膜7とする。
After forming an Al film with a low density of (111) oriented crystal grains in this manner, it was heated to 450°C.
The (111) oriented crystal grains 6 are grown until adjacent ones come into contact with each other by heat treatment in a forming gas of about An Al film 7 is used.

【0021】その後、Al 膜7を通常の工程に従って
パターニングして、図1(c) に示すように配線を形
成する。
Thereafter, the Al film 7 is patterned according to a normal process to form wiring as shown in FIG. 1(c).

【0022】この実施例によれば、Al 配線が結晶粒
の大きな多結晶となるので、エレクトロマイグレーショ
ンやストレスマイグレーションに対して耐性の高い配線
が得られる。
According to this embodiment, since the Al wiring is polycrystalline with large crystal grains, a wiring having high resistance to electromigration and stress migration can be obtained.

【0023】なお、(100)配向のTi N膜を形成
する方法は、反応性バイアススパッタ法に限らない。例
えば、四塩化チタン等のガスとアンモニアを用いた熱分
解法により、温度やガス流量を調整することでも、(1
00)配向のTi N膜を得ることができる。
Note that the method for forming the (100) oriented TiN film is not limited to the reactive bias sputtering method. For example, by adjusting the temperature and gas flow rate using a pyrolysis method using a gas such as titanium tetrachloride and ammonia,
00) oriented TiN film can be obtained.

【0024】図2は、別の実施例の製造工程である。素
子形成された基板1上に絶縁膜3を形成し、これにコン
タクト孔を開けるまでは先の実施例と同様である。その
後この実施例では、基板冷却を行った状態でスパッタ法
によりAl 膜10を形成する。その状態が図2(a)
 である。このときAl 膜10は、基板が冷却されて
いるために結晶粒成長が抑えられ、非晶質となる。
FIG. 2 shows the manufacturing process of another embodiment. The steps from forming an insulating film 3 on a substrate 1 on which elements are formed and forming contact holes thereto are the same as in the previous embodiment. Thereafter, in this embodiment, an Al film 10 is formed by sputtering while the substrate is being cooled. The state is shown in Figure 2(a).
It is. At this time, since the substrate is cooled, crystal grain growth in the Al film 10 is suppressed, and the Al film 10 becomes amorphous.

【0025】次にこの非晶質Al 膜10に、図2(b
) に示すように、例えばAl イオンを適当な濃度と
線密度で注入し、熱処理を行うことにより、内部に結晶
成長の核11を、例えば106 個/cm2 の密度で
形成する。
Next, this amorphous Al film 10 is coated with the film shown in FIG. 2(b).
), for example, by implanting Al ions at an appropriate concentration and linear density and performing heat treatment, crystal growth nuclei 11 are formed inside at a density of, for example, 10 6 /cm 2 .

【0026】そして、先の実施例と同様にフォーミング
ガス中で熱処理して結晶粒成長を行って、図2(c) 
に示すように(111)配向を持つ大粒径の多結晶Al
 膜12を得る。この多結晶Al 膜12をパターニン
グして、図2(d) に示すように配線を形成する。
Then, as in the previous example, heat treatment was performed in a forming gas to grow crystal grains, resulting in the crystal grains shown in FIG. 2(c).
As shown in the figure, polycrystalline Al with large grain size and (111) orientation
A membrane 12 is obtained. This polycrystalline Al film 12 is patterned to form wiring as shown in FIG. 2(d).

【0027】この実施例によっても、先の実施例と同様
の効果が得られる。
This embodiment also provides the same effects as the previous embodiment.

【0028】ここまでの実施例は、意図的に(111)
配向の結晶粒密度の低い状態のAl膜を形成して、その
結晶粒を成長させて大粒径の多結晶Al 膜を形成する
ようにした。次に、Al 膜の結晶配向を準安定状態に
設定して形成し、これをその後安定状態に変化させるこ
とで応力緩和を図るようにした第2の方法の実施例を説
明する。
[0028] The embodiments so far have intentionally (111)
An Al film with a low density of oriented crystal grains was formed, and the crystal grains were grown to form a polycrystalline Al film with a large grain size. Next, an example of a second method will be described in which the Al film is formed with its crystal orientation set in a metastable state, and then changed to a stable state to alleviate stress.

【0029】図3はその様な実施例の製造工程図である
。素子形成された基板1上をシリコン酸化膜等の絶縁膜
3で覆い、これにコンタクト孔を開けた後、固相エピタ
キシャル成長法等によって、コンタクト孔に露出した基
板をシードとして結晶成長させた(100)配向のシリ
コン膜21を形成する。
FIG. 3 is a manufacturing process diagram of such an embodiment. The substrate 1 on which the elements were formed was covered with an insulating film 3 such as a silicon oxide film, contact holes were formed in this, and crystals were grown using the substrate exposed in the contact holes as seeds by solid-phase epitaxial growth (100 nm). ) oriented silicon film 21 is formed.

【0030】ついでこのシリコン膜21上に、図3(b
) に示すように、イオンクラスタービーム法を用いて
Al 膜22を形成する。このときAl 膜22は、下
地シリコン膜21の結晶配向を反映して、準安定状態の
(110)配向膜となる。すなわちAl 膜22の<1
11>方向は、図3(b) に示すように基板面から傾
いた状態になる。
Next, on this silicon film 21, a film shown in FIG.
), an Al film 22 is formed using the ion cluster beam method. At this time, the Al film 22 reflects the crystal orientation of the underlying silicon film 21 and becomes a (110) oriented film in a metastable state. That is, <1 of the Al film 22
11> direction, the substrate is tilted from the substrate surface as shown in FIG. 3(b).

【0031】その後熱処理を行うことにより、Al 膜
22は、図3(c) に示すように、(110)より表
面エネルギーが低く熱力学的に安定な(111)配向を
持つAl 膜23になる。
By subsequently performing heat treatment, the Al film 22 becomes an Al film 23 having a thermodynamically stable (111) orientation with lower surface energy than (110), as shown in FIG. 3(c). .

【0032】そしてこのAl 膜23およびシリコン膜
21をパターニングして、図3(d) に示すように、
所望の配線を形成する。
Then, the Al film 23 and silicon film 21 are patterned to form a pattern as shown in FIG. 3(d).
Form desired wiring.

【0033】この実施例によると、Al 膜の膜形成後
の熱処理による結晶配向の変化が、Al 膜内の残留応
力を緩和する方向に働く。なぜなら、結晶配向が変化し
てAl 原子が再配列することによって、膜内の空孔が
外部に掃き出され、この空孔により固定されていた残留
応力を解放することができるからである。したがって、
ヒロックやボイドが少なくなることは勿論、ストレスマ
イグレーションの耐性に優れた配線が得られる。
According to this embodiment, the change in crystal orientation caused by the heat treatment after the Al film is formed acts in the direction of relieving the residual stress within the Al film. This is because as the crystal orientation changes and the Al atoms rearrange, the vacancies within the film are swept out to the outside, and the residual stress fixed by these vacancies can be released. therefore,
Not only hillocks and voids are reduced, but also wiring with excellent resistance to stress migration can be obtained.

【0034】実際に前述した方法によりAl 膜の配向
を(110)から(111)に変化させた後、光学顕微
鏡で視野中のヒロック数を調べたところ、1つしか存在
しなかった。これに対して、(111)配向のAl 膜
を直接形成する従来の方法ではヒロック数は20個と激
増した。
After actually changing the orientation of the Al film from (110) to (111) using the method described above, the number of hillocks in the field of view was examined using an optical microscope, and it was found that only one hillock was present. On the other hand, in the conventional method of directly forming a (111) oriented Al film, the number of hillocks increased dramatically to 20.

【0035】なお、図4(a) (b) は本実施例に
おけるX線回折強度の測定結果を示す特性図である。図
4(a) は熱処理前、同図(b) は熱処理後のもの
である。また、図5(a) (b) は、従来法におけ
るX線回折強度の測定結果を示す特性図である。図5(
a) は熱処理前、同図(b) は熱処理後のものであ
る。
Note that FIGS. 4(a) and 4(b) are characteristic diagrams showing the measurement results of X-ray diffraction intensity in this example. FIG. 4(a) is before heat treatment, and FIG. 4(b) is after heat treatment. Moreover, FIGS. 5(a) and 5(b) are characteristic diagrams showing the measurement results of X-ray diffraction intensity in the conventional method. Figure 5 (
Figure a) is before heat treatment, and figure (b) is after heat treatment.

【0036】図6は、更に別の実施例の製造工程図であ
る。この実施例では、イオンビームスパッタ法を利用し
て準安定状態の結晶配向を持つAl 膜形成を行う。ま
ず図6(a) に示すように、これまでの実施例と同様
にして素子形成された基板1上を絶縁膜3で覆い、これ
にコンタクト孔を開ける。次に、イオンビームスパッタ
法により、図6(b) に示すように、(111)以外
の配向性を持たせたAl 膜22を形成する。
FIG. 6 is a manufacturing process diagram of yet another embodiment. In this example, an Al film having a metastable crystal orientation is formed using ion beam sputtering. First, as shown in FIG. 6(a), a substrate 1 on which elements have been formed in the same manner as in the previous embodiments is covered with an insulating film 3, and a contact hole is formed in this. Next, as shown in FIG. 6(b), an Al film 22 having an orientation other than (111) is formed by ion beam sputtering.

【0037】イオンビームスパッタ法は、通常のプラズ
マスパッタ法と異なり、イオンの運動量制御が可能であ
り、またアシストイオンビームによって膜質の制御が可
能であるといった特徴を持っている。例えば、図7に模
式的に示すように、Al ターゲット51に対してイオ
ンビーム53を当て、Al ターゲット51からのAl
 イオン54を、図のように基板52の法線方向から適
当な角度傾いた角度で所定の運動量をもって基板52に
入射させる。これと同時に、基板52には法線方向にア
シストイオンビーム55を入射させる。この様な方法に
よって、先の実施例と同様に、基板上のAl 膜は(1
11)以外の配向を持ったものとすることができる。
The ion beam sputtering method is different from the normal plasma sputtering method in that it is possible to control the momentum of ions, and the quality of the film can be controlled using an assisted ion beam. For example, as schematically shown in FIG. 7, an ion beam 53 is applied to an Al target 51, and Al
Ions 54 are made to enter the substrate 52 with a predetermined momentum at an appropriate angle inclined from the normal direction of the substrate 52 as shown in the figure. At the same time, an assist ion beam 55 is made incident on the substrate 52 in the normal direction. By such a method, the Al film on the substrate is (1
11) It is possible to have an orientation other than 11).

【0038】その後先の実施例と同様にして熱処理を行
い、図6(c) に示すように、(111)配向のAl
 膜23を得る。このAl 膜23をパターニングして
図6(d) に示すように配線を形成する。
Thereafter, heat treatment was performed in the same manner as in the previous example, and as shown in FIG. 6(c), (111)-oriented Al
A membrane 23 is obtained. This Al film 23 is patterned to form wiring as shown in FIG. 6(d).

【0039】この様にしてこの実施例によっても、スト
レスマイグレーション耐性に優れたAl 配線が得られ
る。
In this manner, this embodiment also provides an Al wiring having excellent stress migration resistance.

【0040】なお以上の実施例では、専らAl 配線を
用いた場合を説明したが、Al 膜の他に、(111)
面の表面エネルギーが最小の面心立方格子構造を持つ他
の金属、例えばCu ,Au ,Ag 等を用いた場合
にも同様に本発明を適用することが可能である。
[0040] In the above embodiments, the case where only Al wiring was used was explained, but in addition to Al film, (111)
The present invention can be similarly applied to the case of using other metals having a face-centered cubic lattice structure with minimum surface energy, such as Cu, Au, Ag, etc.

【0041】[0041]

【発明の効果】以上述べたように本発明によれば、金属
配線の結晶粒制御や配向制御によって、耐マイグレーシ
ョン特性に優れた多結晶金属配線を持つ半導体装置を得
ることができる。
As described above, according to the present invention, a semiconductor device having a polycrystalline metal interconnection with excellent migration resistance can be obtained by controlling the crystal grains and orientation of the metal interconnection.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明一実施例に係る半導体装置の製造工程を
示す図。
FIG. 1 is a diagram showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【図2】他の実施例の半導体装置の製造工程を示す図。FIG. 2 is a diagram showing a manufacturing process of a semiconductor device according to another embodiment.

【図3】さらに他の実施例の半導体層の製造工程を示す
図。
FIG. 3 is a diagram showing a manufacturing process of a semiconductor layer according to still another example.

【図4】本発明の方法におけるX線回折強度の測定結果
を示す特性図。
FIG. 4 is a characteristic diagram showing the measurement results of X-ray diffraction intensity in the method of the present invention.

【図5】従来法におけるX線回折強度の測定結果を示す
特性図。
FIG. 5 is a characteristic diagram showing the measurement results of X-ray diffraction intensity in a conventional method.

【図6】さらに他の実施例の半導体装置の製造工程を示
す図。
FIG. 6 is a diagram showing a manufacturing process of a semiconductor device according to still another embodiment.

【図7】イオンビームスパッタ法の概要を示す図。FIG. 7 is a diagram showing an overview of ion beam sputtering.

【符号の説明】[Explanation of symbols]

1…シリコン基板、 2…拡散層、 3…絶縁膜、 4…Ti N膜、 5…Al 膜、 6…(111)配向結晶粒、 7…(111)配向Al 膜、 10…非晶質Al 膜、 11…成長核、 12…(111)配向Al 膜、 21…(100)シリコン膜、 22…(110)配向Al 膜、 23…(111)配向Al 膜。 1...Silicon substrate, 2...diffusion layer, 3...Insulating film, 4...TiN film, 5...Al film, 6...(111) oriented crystal grains, 7...(111) oriented Al film, 10...Amorphous Al film, 11...Growth nucleus, 12...(111) oriented Al film, 21...(100) silicon film, 22...(110) oriented Al film, 23...(111) oriented Al film.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体基板に所望の素子を形成する工程と
、素子が形成された基板表面を絶縁膜で覆い、この絶縁
膜にコンタクト孔を開口する工程と、前記絶縁膜上に(
111)配向の結晶粒の密度が低い状態で金属膜を形成
する工程と、前記金属膜に熱処理を施して(111)配
向の結晶粒を成長させる工程と、結晶粒を成長させた前
記金属膜をパターニングして配線を形成する工程と、を
備えたことを特徴とする半導体装置の製造方法。
1. A step of forming a desired element on a semiconductor substrate, a step of covering the surface of the substrate on which the element is formed with an insulating film, and opening a contact hole in the insulating film;
111) A step of forming a metal film in a state where the density of oriented crystal grains is low, a step of applying heat treatment to the metal film to grow crystal grains of the (111) orientation, and the metal film in which the crystal grains have grown. 1. A method for manufacturing a semiconductor device, comprising: forming a wiring by patterning the semiconductor device.
【請求項2】半導体基板に所望の素子を形成する工程と
、素子が形成された基板表面を絶縁膜で覆い、この絶縁
膜にコンタクト孔を開口する工程と、前記絶縁膜上に結
晶配向が準安定状態に制御された金属膜を形成する工程
と、熱処理を施して前記金属膜の結晶配向を安定状態に
変化させる工程と、前記金属膜をパターニングして配線
を形成する工程と、を備えたことを特徴とする半導体装
置の製造方法。
2. A step of forming a desired element on a semiconductor substrate; a step of covering the surface of the substrate on which the element is formed with an insulating film; forming a contact hole in the insulating film; and forming a crystal orientation on the insulating film. The method includes a step of forming a metal film controlled to be in a metastable state, a step of performing heat treatment to change the crystal orientation of the metal film to a stable state, and a step of patterning the metal film to form a wiring. A method for manufacturing a semiconductor device, characterized in that:
JP7569991A 1991-03-15 1991-03-15 Manufacture of semiconductor device Pending JPH04286323A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7569991A JPH04286323A (en) 1991-03-15 1991-03-15 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7569991A JPH04286323A (en) 1991-03-15 1991-03-15 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH04286323A true JPH04286323A (en) 1992-10-12

Family

ID=13583728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7569991A Pending JPH04286323A (en) 1991-03-15 1991-03-15 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH04286323A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100302215B1 (en) * 1993-03-11 2001-11-30 이데이 노부유끼 Semiconductor Device Wiring
JP2004511908A (en) * 2000-10-10 2004-04-15 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク Method and apparatus for processing thin metal layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100302215B1 (en) * 1993-03-11 2001-11-30 이데이 노부유끼 Semiconductor Device Wiring
JP2004511908A (en) * 2000-10-10 2004-04-15 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク Method and apparatus for processing thin metal layers

Similar Documents

Publication Publication Date Title
JP3353874B2 (en) Semiconductor device and manufacturing method thereof
JPH08274173A (en) Triple layer of diffusion barrier body for making reaction between metallized layers of integrated circuit as small as possible
Ryu et al. Effect of texture on electromigration of CVD copper
Kim et al. Thermally stable ZnO films deposited on GaAs substrates with a SiO2 thin buffer layer
KR100422333B1 (en) Method for manufacturing a metal film having giant single crystals and the metal film
JPH04286323A (en) Manufacture of semiconductor device
JPH06326103A (en) Electronic component and its manufacture
JPS60115221A (en) Manufacture of semiconductor device
JPH1032203A (en) Manufacture of semiconductor device
JP4230713B2 (en) Electronic component and manufacturing method thereof
JPH03262127A (en) Manufacture of semiconductor device
Yamauchi et al. Ni-silicide formation: dependence on crystallographic orientation of Si substrates
JPS63114144A (en) Manufacture of semiconductor device
JP4382032B2 (en) Manufacturing method of semiconductor device
JP2629427B2 (en) Method of forming aluminum film
Li et al. High density diffusion barrier of ionized metal plasma deposited Ti in Al–0.5% Cu/Ti/SiO 2/Si structure
JPH09232311A (en) Manufacture of semiconductor device
JPH04354337A (en) Manufacture of semiconductor device
JPH04315427A (en) Manufacture of semiconductor device
JP3412832B2 (en) Method of forming metal wiring
JPH0513417A (en) Manufacture of semiconductor device
JPH0461338A (en) Manufacture of semiconductor device
JPH06196483A (en) Semiconductor device and manufacture thereof
JPH0334533A (en) Manufacture of semiconductor crystal layer
JPH10112445A (en) Manufacture of semiconductor device