JPH04278643A - 命令列生成装置 - Google Patents
命令列生成装置Info
- Publication number
- JPH04278643A JPH04278643A JP3104945A JP10494591A JPH04278643A JP H04278643 A JPH04278643 A JP H04278643A JP 3104945 A JP3104945 A JP 3104945A JP 10494591 A JP10494591 A JP 10494591A JP H04278643 A JPH04278643 A JP H04278643A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- data
- instructions
- sequence
- string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000012360 testing method Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、命令列を生成する装置
に関する。
に関する。
【０００２】計算機系統の全体的な設計確認および正常
性確認は１つの命令単位ごとに機能試験を行なうことに
より行なっている。特に、系統全体としてのテストを行
なう時は、タイミング動作、系統の性能等を調べるため
に、複数の命令を組み合わせてこれを、実行させている
。しかし、一般的なハードウェアの対象命令は百数十種
類あるので、全ての命令の組み合わせについてテストを
行なうことは実用的ではない。
性確認は１つの命令単位ごとに機能試験を行なうことに
より行なっている。特に、系統全体としてのテストを行
なう時は、タイミング動作、系統の性能等を調べるため
に、複数の命令を組み合わせてこれを、実行させている
。しかし、一般的なハードウェアの対象命令は百数十種
類あるので、全ての命令の組み合わせについてテストを
行なうことは実用的ではない。
【０００３】例えば、命令数が１００あった場合の命令
の組み合わせ数は１００１００ といった膨大な値とな
る。 そのため、命令の組み合わせパターン中に含まれる冗長
性を排除する有効な手段が望まれていた。
の組み合わせ数は１００１００ といった膨大な値とな
る。 そのため、命令の組み合わせパターン中に含まれる冗長
性を排除する有効な手段が望まれていた。
【０００４】
【従来の技術】図７は、従来の命令列の生成方法につい
て説明する図である。従来は、乱数発生部２１、命令生
成部２２、命令設定レジスタ２３、および命令格納制御
部２４とを用いた構成によりメモリ域２５に命令列を生
成していた。
て説明する図である。従来は、乱数発生部２１、命令生
成部２２、命令設定レジスタ２３、および命令格納制御
部２４とを用いた構成によりメモリ域２５に命令列を生
成していた。
【０００５】乱数発生部２１の乱数発生器２６は、ｒビ
ットの命令コード部２７と（ｑ−ｒ）ビットの原始オペ
ランド部２８からなるｑビットのランダムデータを発生
する。該ランダムデータは命令生成部２２に渡される。
ットの命令コード部２７と（ｑ−ｒ）ビットの原始オペ
ランド部２８からなるｑビットのランダムデータを発生
する。該ランダムデータは命令生成部２２に渡される。
【０００６】命令生成部２２は、命令コード部２７の内
容をデコードするデコーダ２９と、該デコードした命令
コード部の制限事項を記憶した命令生成条件テーブル３
０と、論理積回路１３と、論理和回路１４とにより構成
される。命令生成部２２は、命令コードの情報に基づい
て、不適切なオペランドが設定されないように原始オペ
ランドを論理積回路１３、論理和回路１４を用いて修正
してこれを命令設定レジスタ２３に渡している。
容をデコードするデコーダ２９と、該デコードした命令
コード部の制限事項を記憶した命令生成条件テーブル３
０と、論理積回路１３と、論理和回路１４とにより構成
される。命令生成部２２は、命令コードの情報に基づい
て、不適切なオペランドが設定されないように原始オペ
ランドを論理積回路１３、論理和回路１４を用いて修正
してこれを命令設定レジスタ２３に渡している。
【０００７】命令格納制御部２４は命令設定レジスタ２
３に設定された命令を取り出してメモリ域２５に命令列
３３を生成する命令の設定制御３１と、次の命令の生成
を指示するリトライ制御３２とで構成している。このよ
うな従来の技術については、本出願人により、「テスト
データ発生装置」（特公昭６２−５３８５７）が提出さ
れている。
３に設定された命令を取り出してメモリ域２５に命令列
３３を生成する命令の設定制御３１と、次の命令の生成
を指示するリトライ制御３２とで構成している。このよ
うな従来の技術については、本出願人により、「テスト
データ発生装置」（特公昭６２−５３８５７）が提出さ
れている。
【０００８】
【発明が解決しようとする課題】以上のように、従来の
命令列の生成方法を用いると、ランダムかつ有効な命令
列を生成することができた。しかし、該命令列をパイプ
ライン制御を有する処理装置上で実行させ、テストする
場合には、数多くの不要な命令列のテストが行なわれて
いた。
命令列の生成方法を用いると、ランダムかつ有効な命令
列を生成することができた。しかし、該命令列をパイプ
ライン制御を有する処理装置上で実行させ、テストする
場合には、数多くの不要な命令列のテストが行なわれて
いた。
【０００９】例えば、パイプライン段数が３である処理
装置が、命令を１００種類有する場合、従来のように１
００個の命令から構成する列を生成する必要はなく、３
個の命令から構成する列を生成すればよいことが容易に
わかる。このとき、１００１００ と１００３ とを比
較すると明らかなように、従来の命令列の中には、かな
りの冗長性が含まれていたことがわかる。
装置が、命令を１００種類有する場合、従来のように１
００個の命令から構成する列を生成する必要はなく、３
個の命令から構成する列を生成すればよいことが容易に
わかる。このとき、１００１００ と１００３ とを比
較すると明らかなように、従来の命令列の中には、かな
りの冗長性が含まれていたことがわかる。
【００１０】本発明は、上述したような従来の問題点に
鑑み、パイプライン制御を有する処理装置に対するテス
ト用の命令列を、冗長性を排除した形で生成する装置、
並びに該装置を用いた性能測定方法を提供することを目
的とする。
鑑み、パイプライン制御を有する処理装置に対するテス
ト用の命令列を、冗長性を排除した形で生成する装置、
並びに該装置を用いた性能測定方法を提供することを目
的とする。
【００１１】
【課題を解決するための手段】本発明によれば、上述の
目的は、前記特許請求の範囲に記載した手段により達成
される。
目的は、前記特許請求の範囲に記載した手段により達成
される。
【００１２】すなわち、請求項１の発明は、ｎ個の異な
る命令の中からｍ個の命令を単位とする命令列を生成す
る装置であって、Ｋが２Ｋ ≦ｎを満たすとき、前記ｎ
個の異なる命令をＫビットのデータにエンコードする手
段と、該エンコードしたＫビットのデータをｍ個用意し
、該ｍ個のデータをそれぞれ格納するｍ個のカウントレ
ジスタ回路と、前記各ｍ個のデータの値を１〜ｎにし、
該ｍ個のデータで構成するデータ列をｎｍ 種類生成す
る様に制御する手段と、該データ列を順次前記ｍ個のカ
ウントレジスタ回路に格納する手段と、該ｍ個のカウン
トレジスタ回路に格納されたデータ列を順次取り出す手
段と、該取り出したデータ列を構成するｍ個のデータの
値を各々デコードして、ｍ個の命令からなる列を生成す
る手段とを具備する命令列生成装置である。
る命令の中からｍ個の命令を単位とする命令列を生成す
る装置であって、Ｋが２Ｋ ≦ｎを満たすとき、前記ｎ
個の異なる命令をＫビットのデータにエンコードする手
段と、該エンコードしたＫビットのデータをｍ個用意し
、該ｍ個のデータをそれぞれ格納するｍ個のカウントレ
ジスタ回路と、前記各ｍ個のデータの値を１〜ｎにし、
該ｍ個のデータで構成するデータ列をｎｍ 種類生成す
る様に制御する手段と、該データ列を順次前記ｍ個のカ
ウントレジスタ回路に格納する手段と、該ｍ個のカウン
トレジスタ回路に格納されたデータ列を順次取り出す手
段と、該取り出したデータ列を構成するｍ個のデータの
値を各々デコードして、ｍ個の命令からなる列を生成す
る手段とを具備する命令列生成装置である。
【００１３】また、請求項２の発明は、Ｐ個の異なる命
令の中からｍ個の命令を単位とする命令列を生成する装
置であって、前記Ｐ個の異なる命令を、機能要素を基に
それぞれ、Ｐ１ 個， Ｐ２ 個， …， Ｐｎ 個の
命令から構成されるｎ個の異なる命令群に分割する手段
と、Ｋが２Ｋ ≦ｎを満たすとき、前記ｎ個の異なる命
令群をＫビットのデータにエンコードする手段と、該エ
ンコードしたＫビットのデータをｍ個用意し、該ｍ個の
データをそれぞれ格納するｍ個のカウントレジスタ回路
と、前記各ｍ個のデータの値を１〜ｎにし、該ｍ個のデ
ータで構成するデータ列をｎｍ 種類生成する様に制御
する手段と、該データ列を順次前記ｍ個のカウントレジ
スタ回路に格納する手段と、該ｍ個のカウントレジスタ
回路に格納されたデータ列を順次取り出す手段と、該取
り出したデータ列を構成するｍ個のデータの値を各々デ
コードして、ｍ個の命令群からなる列に変換する手段と
、ある命令群が上記デコードすることにより得られたと
き、該命令群を構成する任意の命令を抽出し、上記ｍ個
の命令群からなる列より、ｍ個の命令からなる列を生成
する手段とを具備する命令列生成装置である。
令の中からｍ個の命令を単位とする命令列を生成する装
置であって、前記Ｐ個の異なる命令を、機能要素を基に
それぞれ、Ｐ１ 個， Ｐ２ 個， …， Ｐｎ 個の
命令から構成されるｎ個の異なる命令群に分割する手段
と、Ｋが２Ｋ ≦ｎを満たすとき、前記ｎ個の異なる命
令群をＫビットのデータにエンコードする手段と、該エ
ンコードしたＫビットのデータをｍ個用意し、該ｍ個の
データをそれぞれ格納するｍ個のカウントレジスタ回路
と、前記各ｍ個のデータの値を１〜ｎにし、該ｍ個のデ
ータで構成するデータ列をｎｍ 種類生成する様に制御
する手段と、該データ列を順次前記ｍ個のカウントレジ
スタ回路に格納する手段と、該ｍ個のカウントレジスタ
回路に格納されたデータ列を順次取り出す手段と、該取
り出したデータ列を構成するｍ個のデータの値を各々デ
コードして、ｍ個の命令群からなる列に変換する手段と
、ある命令群が上記デコードすることにより得られたと
き、該命令群を構成する任意の命令を抽出し、上記ｍ個
の命令群からなる列より、ｍ個の命令からなる列を生成
する手段とを具備する命令列生成装置である。
【００１４】また、請求項３の発明は、ｍが３であって
、３個のＫビットのデータをＩ１ ，Ｉ２ ，Ｉ３ で
表わしたとき、該３個のデータＩ１ ，Ｉ２ ，Ｉ３
で構成するデータ列をｎ３ 種類生成する様に制御する
手段に替えて、Ｉ１ ，Ｉ２ ，Ｉ３ に関して３つの
条件、すなわち、Ｉ１ ≧Ｉ２ ，Ｉ１ ≧Ｉ３ ，Ｉ
１ ＝Ｉ２ のときＩ３ ＝１、を満たす様にＩ１ ，
Ｉ２，Ｉ３ の値を制御する手段を具備する命令列生成
装置である。
、３個のＫビットのデータをＩ１ ，Ｉ２ ，Ｉ３ で
表わしたとき、該３個のデータＩ１ ，Ｉ２ ，Ｉ３
で構成するデータ列をｎ３ 種類生成する様に制御する
手段に替えて、Ｉ１ ，Ｉ２ ，Ｉ３ に関して３つの
条件、すなわち、Ｉ１ ≧Ｉ２ ，Ｉ１ ≧Ｉ３ ，Ｉ
１ ＝Ｉ２ のときＩ３ ＝１、を満たす様にＩ１ ，
Ｉ２，Ｉ３ の値を制御する手段を具備する命令列生成
装置である。
【００１５】また、請求項４の発明は、カウントレジス
タ回路に格納されるＩ２ およびＩ３ の値がＩ２ ＝
Ｉ３ ＝１のときに生成されるべき３個の命令の列に替
えて、“１”の値をデコードすることにより得られる命
令１個で構成する１個の命令の列を生成する手段と、該
１個の命令の列と同等の命令列を、命令列生成装置が生
成する一連の命令列の先頭と最後に付加する手段とを具
備する命令列生成装置である。
タ回路に格納されるＩ２ およびＩ３ の値がＩ２ ＝
Ｉ３ ＝１のときに生成されるべき３個の命令の列に替
えて、“１”の値をデコードすることにより得られる命
令１個で構成する１個の命令の列を生成する手段と、該
１個の命令の列と同等の命令列を、命令列生成装置が生
成する一連の命令列の先頭と最後に付加する手段とを具
備する命令列生成装置である。
【００１６】また、請求項５の発明は、パイプライン段
数がｍ段であるパイプライン制御を有するプロセッサに
おいて、請求項１から請求項４までのいずれかの命令列
生成装置から生成される命令列を格納する手段と、該命
令列の実行時間を測定する手段とを用いる計算機系統の
性能測定方法である。
数がｍ段であるパイプライン制御を有するプロセッサに
おいて、請求項１から請求項４までのいずれかの命令列
生成装置から生成される命令列を格納する手段と、該命
令列の実行時間を測定する手段とを用いる計算機系統の
性能測定方法である。
【００１７】
【作用】図１は、本発明による命令列生成装置の原理説
明図である。該命令列生成装置は、カウンタ制御部１、
カウントレジスタ部２、並びに命令テーブル部３から構
成する。
明図である。該命令列生成装置は、カウンタ制御部１、
カウントレジスタ部２、並びに命令テーブル部３から構
成する。
【００１８】カウントレジスタ部２は、パイプライン段
数ｍの数のカウントレジスタ回路５を有し、該カウント
レジスタ回路５は、エンコードされた命令を示すデータ
を格納している。命令数がｎ種類あった場合、各カウン
トレジスタ回路５はｎ≦２Ｋ を満たすＫビットにより
構成する。
数ｍの数のカウントレジスタ回路５を有し、該カウント
レジスタ回路５は、エンコードされた命令を示すデータ
を格納している。命令数がｎ種類あった場合、各カウン
トレジスタ回路５はｎ≦２Ｋ を満たすＫビットにより
構成する。
【００１９】カウンタ制御部１は、カウントレジスタ部
２の各カウントレジスタ回路５に格納される値を制御す
るカウンタ制御回路４によって構成する。
２の各カウントレジスタ回路５に格納される値を制御す
るカウンタ制御回路４によって構成する。
【００２０】命令テーブル部３は、カウントレジスタ部
２の各カウントレジスタ回路５に対して設けられ、エン
コードされている命令をデコードするデコーダ６と、ｎ
種類の命令をテーブル化したテーブル７とで構成する。
２の各カウントレジスタ回路５に対して設けられ、エン
コードされている命令をデコードするデコーダ６と、ｎ
種類の命令をテーブル化したテーブル７とで構成する。
【００２１】ｍ個あるカウントレジスタ回路５にそれぞ
れ１つずつ命令を割り当てれば、ｍ個の命令列を生成す
ることができる。
れ１つずつ命令を割り当てれば、ｍ個の命令列を生成す
ることができる。
【００２２】
【実施例】図２は、請求項１の発明の実施例について説
明する図である。図２において、命令数は２６種類、カ
ウントレジスタ回路５は５ビットで構成され、命令がエ
ンコードされたデータは、Ｉｊ （ｊ＝１，２，…，ｍ
）にもたせてある。カウンタ制御部１の中の桁あふれ判
断では、直前で加算したＩｊ（ｊ＝１，２，…，ｍ）の
値が２７になると桁あふれが生じる様になっており、桁
あふれが生じた場合にはＩｊ を強制的に１にして、Ｉ
ｊ−１ （ｊ＝２，３，…，ｍ）を１ずつ加算していく
。もしも、Ｉ１ について桁あふれが生じた場合には、
命令列の生成処理を終了する。
明する図である。図２において、命令数は２６種類、カ
ウントレジスタ回路５は５ビットで構成され、命令がエ
ンコードされたデータは、Ｉｊ （ｊ＝１，２，…，ｍ
）にもたせてある。カウンタ制御部１の中の桁あふれ判
断では、直前で加算したＩｊ（ｊ＝１，２，…，ｍ）の
値が２７になると桁あふれが生じる様になっており、桁
あふれが生じた場合にはＩｊ を強制的に１にして、Ｉ
ｊ−１ （ｊ＝２，３，…，ｍ）を１ずつ加算していく
。もしも、Ｉ１ について桁あふれが生じた場合には、
命令列の生成処理を終了する。
【００２３】図２において、命令テーブル８はＡ命令，
Ｂ命令，…，Ｚ命令の２６個の命令を有している。カウ
ントレジスタ部２のいずれかのカウントレジスタ回路５
の値が変化したときに、カウントレジスタ回路５に格納
されてある特定の命令を示す値をデコーダ６によってデ
コードし、Ａ命令〜Ｚ命令の中から該当する命令を取り
出す。ｍ個の命令テーブル８から各１つずつ命令を得れ
ばｍ個を単位とした命令列を生成することができる。
Ｂ命令，…，Ｚ命令の２６個の命令を有している。カウ
ントレジスタ部２のいずれかのカウントレジスタ回路５
の値が変化したときに、カウントレジスタ回路５に格納
されてある特定の命令を示す値をデコーダ６によってデ
コードし、Ａ命令〜Ｚ命令の中から該当する命令を取り
出す。ｍ個の命令テーブル８から各１つずつ命令を得れ
ばｍ個を単位とした命令列を生成することができる。
【００２４】具体的に、ｎ＝４、ｍ＝３とし、“１”を
ロード命令、“２”をストア命令、“３”を比較命令、
“４”をシフト命令とすると、３個の命令を単位として
１１１ １１２ １１３ １１４ １２１ １２２ １
２３ １２４ １３１ ・・・ １４１ １４２ １４
３ １４４２１１ ２１２ ２１３ ２１４ ２２１
・・・・・・・・・・・ ２４１ ２４２ ２４３ ２
４４３１１ ・・・・・・・・・・・・・・・・・・・
・・・・ ３４３ ３４４４１１ ・・・・・・・・・
・・・・・・・・・・・・・・・・ ４４４ といった命令列が生成される。命令組合せ数は４３ で
６４種類であり、命令組合せステップは４３ ×３で１
９２ステップとなる。
ロード命令、“２”をストア命令、“３”を比較命令、
“４”をシフト命令とすると、３個の命令を単位として
１１１ １１２ １１３ １１４ １２１ １２２ １
２３ １２４ １３１ ・・・ １４１ １４２ １４
３ １４４２１１ ２１２ ２１３ ２１４ ２２１
・・・・・・・・・・・ ２４１ ２４２ ２４３ ２
４４３１１ ・・・・・・・・・・・・・・・・・・・
・・・・ ３４３ ３４４４１１ ・・・・・・・・・
・・・・・・・・・・・・・・・・ ４４４ といった命令列が生成される。命令組合せ数は４３ で
６４種類であり、命令組合せステップは４３ ×３で１
９２ステップとなる。
【００２５】図３は、請求項２の発明の実施例について
説明する図である。図３において、カウンタ制御部１の
カウンタ制御回路４及びカウントレジスタ部２のカウン
トレジスタ回路５は、図２にあるものと同様の作用をす
るものとする。
説明する図である。図３において、カウンタ制御部１の
カウンタ制御回路４及びカウントレジスタ部２のカウン
トレジスタ回路５は、図２にあるものと同様の作用をす
るものとする。
【００２６】図３において、命令群テーブル部３は第１
段目のテーブルである命令群アドレステーブル９と、第
２段目のテーブル１０とを用いることにより構成する。 請求項２の発明では命令を機能別にｎ個の群に分け、同
系統の命令を第２段目のテーブルにまとめてある。命令
群は、ロード系、ストア系、演算系等に区分けし、例え
ば演算系の命令テーブルには加算命令、減算命令等をも
たせる。これは、命令組み合わせ例のテストでは、同系
の命令については同様のテスト結果が得られると考えら
れるためである。
段目のテーブルである命令群アドレステーブル９と、第
２段目のテーブル１０とを用いることにより構成する。 請求項２の発明では命令を機能別にｎ個の群に分け、同
系統の命令を第２段目のテーブルにまとめてある。命令
群は、ロード系、ストア系、演算系等に区分けし、例え
ば演算系の命令テーブルには加算命令、減算命令等をも
たせる。これは、命令組み合わせ例のテストでは、同系
の命令については同様のテスト結果が得られると考えら
れるためである。
【００２７】図３において、デコーダ６によってｎ個の
中からある命令群が選択されたあと、該命令群に区分け
された任意の命令を次のデコーダ６′によって選択する
ことによりｍ個を単位とした命令列を生成することがで
きる。
中からある命令群が選択されたあと、該命令群に区分け
された任意の命令を次のデコーダ６′によって選択する
ことによりｍ個を単位とした命令列を生成することがで
きる。
【００２８】図４は、請求項３の発明の実施例について
説明する図である。図４において、各２つずつある英字
符Ａ，Ｂ，Ｃ，Ｄ，およびＥは、図中では切れているが
実際には繋がっている。また、図中、上下にあるカウン
タ制御部１１も、実際には繋がっており１つである。図
４では、命令テーブル部については図示されていないが
、これは、請求項１または請求項２のものを使用するも
のとする。
説明する図である。図４において、各２つずつある英字
符Ａ，Ｂ，Ｃ，Ｄ，およびＥは、図中では切れているが
実際には繋がっている。また、図中、上下にあるカウン
タ制御部１１も、実際には繋がっており１つである。図
４では、命令テーブル部については図示されていないが
、これは、請求項１または請求項２のものを使用するも
のとする。
【００２９】図４において、カウントレジスタ部１２は
、３個のカウントレジスタ回路５を有し、その前段には
論理積回路１３、論理和回路１４等が設けられている。 該カウントレジスタ回路５に新しい値が設定される度に
、不図示の命令群テーブルから３個の命令を単位とした
命令列が生成する。
、３個のカウントレジスタ回路５を有し、その前段には
論理積回路１３、論理和回路１４等が設けられている。 該カウントレジスタ回路５に新しい値が設定される度に
、不図示の命令群テーブルから３個の命令を単位とした
命令列が生成する。
【００３０】３個の命令からなる１単位の命令列が生成
されて、次の命令列を生成するときには、図４の下側の
カウンタ制御部１１の比較回路による制御が行なわれる
。すなわち、図中、英字符Ｘで示される比較回路により
条件Ｉ１ ≧Ｉ２ が満たされ、英字符Ｙで示される比
較回路により条件Ｉ１ ≧Ｉ３ が満たされる。該２つ
の比較回路は、Ｉ１ ＜Ｉ２ またはＩ１ ＜Ｉ３ と
ならないようにＩ１ ＝Ｉ２ またはＩ１ ＝Ｉ３ と
なった時点で制御を移している。
されて、次の命令列を生成するときには、図４の下側の
カウンタ制御部１１の比較回路による制御が行なわれる
。すなわち、図中、英字符Ｘで示される比較回路により
条件Ｉ１ ≧Ｉ２ が満たされ、英字符Ｙで示される比
較回路により条件Ｉ１ ≧Ｉ３ が満たされる。該２つ
の比較回路は、Ｉ１ ＜Ｉ２ またはＩ１ ＜Ｉ３ と
ならないようにＩ１ ＝Ｉ２ またはＩ１ ＝Ｉ３ と
なった時点で制御を移している。
【００３１】例えば、Ｉ１ ＝ｎ，Ｉ２ ＝ｎ，Ｉ２
＝１がそれぞれのカウントレジスタ回路５に設定された
後、英字符Ｘで示される比較回路の制御により、英字符
Ａの経路を経て、Ｉ１ に１が足される。Ｉ１ ＝ｎ＋
１となると、英字符Ｚで示される比較回路の制御により
、命令列の生成処理が終了する。但し、該英字符Ｚで示
される比較回路は図２におけるものと同様の作用を有す
るものとする。
＝１がそれぞれのカウントレジスタ回路５に設定された
後、英字符Ｘで示される比較回路の制御により、英字符
Ａの経路を経て、Ｉ１ に１が足される。Ｉ１ ＝ｎ＋
１となると、英字符Ｚで示される比較回路の制御により
、命令列の生成処理が終了する。但し、該英字符Ｚで示
される比較回路は図２におけるものと同様の作用を有す
るものとする。
【００３２】具体的に、ｎ＝４とし、“１”をロード命
令、“２”をストア命令、“３”を比較命令、“４”を
シフト命令とすると、３個の命令を単位として、１１１ ２１１ ２１２ ２２１ ３１１ ３
１２ ３１３ ３２１ ３２２ ３２３
３３１ ４１１ ４１２ ４１３ ４１４ ４２１
４２２ ４２３ ４２４ ４３１ ４３２ ４３３
４３４ ４４１ といった命令列が生成される。命令組合せ数は２４種類
であり、命令組合せステップは４３ ＋（４×２）で７
２ステップとなる。
令、“２”をストア命令、“３”を比較命令、“４”を
シフト命令とすると、３個の命令を単位として、１１１ ２１１ ２１２ ２２１ ３１１ ３
１２ ３１３ ３２１ ３２２ ３２３
３３１ ４１１ ４１２ ４１３ ４１４ ４２１
４２２ ４２３ ４２４ ４３１ ４３２ ４３３
４３４ ４４１ といった命令列が生成される。命令組合せ数は２４種類
であり、命令組合せステップは４３ ＋（４×２）で７
２ステップとなる。
【００３３】請求項３の命令列生成装置より得られる命
令列のコードを並べ、パイプライン段階の“３”で順次
区切ると、 となり、命令組合せ数２４種の並びからは、１１１から
４４４まで６４種の命令組合せケースが存在している。
令列のコードを並べ、パイプライン段階の“３”で順次
区切ると、 となり、命令組合せ数２４種の並びからは、１１１から
４４４まで６４種の命令組合せケースが存在している。
【００３４】図５は、請求項４の発明の実施例について
説明する図である。図５においては、請求項４の発明の
優先制御部１５とカウントレジスタ部１２の一部とが図
示されているが、その他の機構については図４の説明に
おいて用いられたものを使用する。
説明する図である。図５においては、請求項４の発明の
優先制御部１５とカウントレジスタ部１２の一部とが図
示されているが、その他の機構については図４の説明に
おいて用いられたものを使用する。
【００３５】図５の優先制御部１５はカウンタ制御部１
１のいずれの制御機構よりも優先的に作用するものであ
る。まず、英字符Ｆで示す経路は、命令列生成装置の起
動後、最初にまた終了前最後に通過するものである。該
Ｆを通過することにより１の値をデコードして得られる
１つの命令が生成し、これが全命令列の先頭と最後にそ
れぞれ付加される。
１のいずれの制御機構よりも優先的に作用するものであ
る。まず、英字符Ｆで示す経路は、命令列生成装置の起
動後、最初にまた終了前最後に通過するものである。該
Ｆを通過することにより１の値をデコードして得られる
１つの命令が生成し、これが全命令列の先頭と最後にそ
れぞれ付加される。
【００３６】また、図５の英字符Ｖ及びＷで示される比
較回路は、カウントレジスタ回路５に格納されたＩ２
およびＩ３ がどちらも１であった場合に、１の値をデ
コードして得られる１つの命令が生成される様に作用し
ている。ここでは、Ｉ２ ＝１かつＩ３ ＝１のときは
Ｉ１ およびＩ２ を排除し、Ｉ３ のみを有効として
いる。
較回路は、カウントレジスタ回路５に格納されたＩ２
およびＩ３ がどちらも１であった場合に、１の値をデ
コードして得られる１つの命令が生成される様に作用し
ている。ここでは、Ｉ２ ＝１かつＩ３ ＝１のときは
Ｉ１ およびＩ２ を排除し、Ｉ３ のみを有効として
いる。
【００３７】具体的に、ｎ＝４とし、“１”をロード命
令、“２”をストア命令、“３”を比較命令、“４”を
シフト命令とすると、 １ １ １ ２１２ ２２１ １ ３
１２ ３１３ ３２１ ３２２ ３２３
３３１ １ ４１２ ４１３ ４１４ ４２１
４２２ ４２３ ４２４ ４３１ ４３２ ４３３
４３４ ４４１ １ といった命令列が生成される。先頭と最後にある１はい
ずれか一方を有効とすれば命令組合せステップは４３
＋３−１で６６ステップとなる。
令、“２”をストア命令、“３”を比較命令、“４”を
シフト命令とすると、 １ １ １ ２１２ ２２１ １ ３
１２ ３１３ ３２１ ３２２ ３２３
３３１ １ ４１２ ４１３ ４１４ ４２１
４２２ ４２３ ４２４ ４３１ ４３２ ４３３
４３４ ４４１ １ といった命令列が生成される。先頭と最後にある１はい
ずれか一方を有効とすれば命令組合せステップは４３
＋３−１で６６ステップとなる。
【００３８】請求項４の命令列生成装置より得られる命
令列のコードを並べ、パイプライン段数の“３”で順次
区切ると、 となり、圧縮した命令組合せ数列の並びからは、１１１
〜４４４まで６４種の命令組合せケースが存在している
。
令列のコードを並べ、パイプライン段数の“３”で順次
区切ると、 となり、圧縮した命令組合せ数列の並びからは、１１１
〜４４４まで６４種の命令組合せケースが存在している
。
【００３９】図６は、本発明による性能測定の例につい
て説明する図である。生成命令列格納領域１７は、本発
明による命令列生成装置１９より生成される命令列を格
納する。タイマの起動部１６は、命令列格納領域１７に
格納した命令列の実行が開始するとタイマを起動し、タ
イマ解除部１８は該命令列の実行が終了するとタイマを
止める。これにより、命令列の実行時間を測定できるの
で中央処理装置やマイクロプロセッサなどの計算機系統
の性能評価を行なうことができる。
て説明する図である。生成命令列格納領域１７は、本発
明による命令列生成装置１９より生成される命令列を格
納する。タイマの起動部１６は、命令列格納領域１７に
格納した命令列の実行が開始するとタイマを起動し、タ
イマ解除部１８は該命令列の実行が終了するとタイマを
止める。これにより、命令列の実行時間を測定できるの
で中央処理装置やマイクロプロセッサなどの計算機系統
の性能評価を行なうことができる。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
パイプライン制御を有する計算機の系統に対して命令の
組合せ試験をする場合において、冗長性を排除して圧縮
された命令の組合せを得ることができるので、効率のよ
い必要十分な試験を行なえるという利点がある。
パイプライン制御を有する計算機の系統に対して命令の
組合せ試験をする場合において、冗長性を排除して圧縮
された命令の組合せを得ることができるので、効率のよ
い必要十分な試験を行なえるという利点がある。
【図１】本発明による命令列生成装置の原理説明図であ
る。
る。
【図２】請求項１の発明の実施例について説明する図で
ある。
ある。
【図３】請求項２の発明の実施例について説明する図で
ある。
ある。
【図４】請求項３の発明の実施例について説明する図で
ある。
ある。
【図５】請求項４の発明の実施例について説明する図で
ある。
ある。
【図６】本発明による性能測定の例について説明する図
である。
である。
【図７】従来の技術について説明する図である。
１ カウンタ制御部
２ カウントレジスタ部
３ 命令テーブル部
４ カウンタ制御回路
５ カウントレジスタ回路
６，６′ デコーダ
７ 命令テーブル
８ 命令テーブル
９ 命令群テーブル
１０ 命令テーブル
１１ カウンタ制御部
１２ カウントレジスタ部
１３ 論理積回路
１４ 論理和回路
１５ 優先制御部
１６ タイマの起動部
１７ 生成命令列格納領域
１８ タイマの解除部
１９ 命令列生成装置
２１ 乱数発生部
２２ 命令生成部
２３ 命令設定レジスタ
２４ 命令格納制御部
２５ メモリ域
２６ 乱数発生器
２７ 命令コード部
２８ 原始オペランド部
２９ デコーダ
３０ 命令生成条件テーブル
３１ 命令の設定制御
３２ リトライ制御
３３ 命令列
Claims (5)
- 【請求項１】 ｎ個の異なる命令の中からｍ個の命令
を単位とする命令列を生成する装置であって、Ｋが２Ｋ
≦ｎを満たすとき、前記ｎ個の異なる命令をＫビット
のデータにエンコードする手段と、該エンコードしたＫ
ビットのデータをｍ個用意し、該ｍ個のデータをそれぞ
れ格納するｍ個のカウントレジスタ回路と、前記各ｍ個
のデータの値を１〜ｎにし、該ｍ個のデータで構成する
データ列をｎｍ 種類生成する様に制御する手段と、該
データ列を順次前記ｍ個のカウントレジスタ回路に格納
する手段と、該ｍ個のカウントレジスタ回路に格納され
たデータ列を順次取り出す手段と、該取り出したデータ
列を構成するｍ個のデータの値を各々デコードして、ｍ
個の命令からなる列を生成する手段とを具備することを
特徴とする命令列生成装置。 - 【請求項２】 Ｐ個の異なる命令の中からｍ個の命令
を単位とする命令列を生成する装置であって、前記Ｐ個
の異なる命令を、機能要素を基にそれぞれ、Ｐ１ 個、
Ｐ２ 個、…、Ｐｎ 個の命令から構成されるｎ個の異
なる命令群に分割する手段と、Ｋが２Ｋ ≦ｎを満たす
とき、前記ｎ個の異なる命令群をＫビットのデータにエ
ンコードする手段と、該エンコードしたＫビットのデー
タをｍ個用意し、該ｍ個のデータをそれぞれ格納するｍ
個のカウントレジスタ回路と、前記各ｍ個のデータの値
を１〜ｎにし、該ｍ個のデータで構成するデータ列をｎ
ｍ 種類生成する様に制御する手段と、該データ列を順
次前記ｍ個のカウントレジスタ回路に格納する手段と、
該ｍ個のカウントレジスタ回路に格納されたデータ列を
順次取り出す手段と、該取り出したデータ列を構成する
ｍ個のデータの値を各々デコードして、ｍ個の命令群か
らなる列に変換する手段と、ある命令群が上記デコード
することにより得られたとき、該命令群を構成する任意
の命令を抽出し、上記ｍ個の命令群からなる列より、ｍ
個の命令からなる列を生成する手段とを具備する命令列
生成装置。 - 【請求項３】 ｍが３であって、３個のＫビットのデ
ータをＩ１ ，Ｉ２ ，Ｉ３ で表わしたとき、該３個
のＫビットのデータＩ１ ，Ｉ２ ，Ｉ３ で構成する
データ列をｎ３種類生成する様に制御する手段に替えて
、Ｉ１ ，Ｉ２ ，Ｉ３ の値に関して３つの条件、す
なわち、Ｉ１ ≧Ｉ２ 、 Ｉ１ ≧Ｉ３ 、 Ｉ１ ＝Ｉ２ のときＩ３ ＝１、 を満たす様にＩ１ ，Ｉ２ ，Ｉ３ の値を制御する手
段を具備する請求項１または請求項２の命令列生成装置
。 - 【請求項４】 カウントレジスタ回路に格納されるＩ
２ およびＩ３ の値がＩ２ ＝Ｉ３ ＝１のときに、
生成されるべき３個の命令の列に替えて“１”の値をデ
コードすることにより得られる命令１個で構成する１個
の命令の列を生成する手段と、該１個の命令の列と同等
の命令列を、命令列生成装置が生成する一連の命令列の
先頭と最後に付加する手段とを具備する請求項３記載の
命令列生成装置。 - 【請求項５】 パイプライン段数がｍ段であるパイプ
ライン制御を有するプロセッサにおいて、請求項１から
請求項４までのいずれかの命令列生成装置から生成され
る命令列を格納する手段と、該命令列の実行時間を測定
する手段とを用いる計算機系統の性能測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3104945A JP2644389B2 (ja) | 1991-03-06 | 1991-03-06 | 命令列生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3104945A JP2644389B2 (ja) | 1991-03-06 | 1991-03-06 | 命令列生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04278643A true JPH04278643A (ja) | 1992-10-05 |
| JP2644389B2 JP2644389B2 (ja) | 1997-08-25 |
Family
ID=14394231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3104945A Expired - Fee Related JP2644389B2 (ja) | 1991-03-06 | 1991-03-06 | 命令列生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2644389B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210275A (ja) * | 2007-02-27 | 2008-09-11 | Mitsubishi Electric Corp | 試験仕様生成装置及び試験システム及び試験仕様生成方法及びプログラム |
-
1991
- 1991-03-06 JP JP3104945A patent/JP2644389B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210275A (ja) * | 2007-02-27 | 2008-09-11 | Mitsubishi Electric Corp | 試験仕様生成装置及び試験システム及び試験仕様生成方法及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2644389B2 (ja) | 1997-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109889205B (zh) | 编码方法及系统、解码方法及系统、编解码方法及系统 | |
| JPS5818754A (ja) | 命令処理ユニツト | |
| US10698697B2 (en) | Adaptive routing to avoid non-repairable memory and logic defects on automata processor | |
| JPH07297728A (ja) | パターン一致を探索するための方法およびシステム | |
| JPH05233212A (ja) | データを圧縮するための装置及び方法並びにデータ処理システム | |
| GB1120428A (en) | Improvements in data processing systems | |
| JP2001357048A (ja) | ブロックソート圧縮データの検索方法、および検索に適したブロックソート圧縮法の符号化方法 | |
| TW200401206A (en) | Enhanced multiway radix tree and related methods | |
| JPS62502151A (ja) | 大型コンピユ−タシステムのコンピユ−タ機能をシミユレ−トするための配列 | |
| JPS6037833A (ja) | 符号語の複号装置及び読み取り装置 | |
| US8542137B2 (en) | Decoding encoded data | |
| JP7495933B2 (ja) | ソート方法、装置、電子デバイス及びコンピュータプログラム | |
| JP2001005675A (ja) | プログラム変換装置及びプロセッサ | |
| Mullin et al. | A tale of three spelling checkers | |
| JPH04278643A (ja) | 命令列生成装置 | |
| JPH024026B2 (ja) | ||
| Royals et al. | On the design and implementation of a lossless data compression and decompression chip | |
| JP2006318092A (ja) | 乱数生成エージェント | |
| US8117507B2 (en) | Decompressing method and device for matrices | |
| JPH09246990A (ja) | 可変長符号復号化器 | |
| JP2690910B2 (ja) | 制御記憶装置 | |
| CN117290674B (zh) | 一种大数据量随机比特序列重码统计和定位的方法和系统 | |
| JPH0644051A (ja) | マイクロコンピュータ | |
| JP3229690B2 (ja) | 可変長符号復号器 | |
| JPH0750596A (ja) | 符号化装置及び符号化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970415 |
|
| LAPS | Cancellation because of no payment of annual fees |