JPH0422989A - Information display device - Google Patents

Information display device

Info

Publication number
JPH0422989A
JPH0422989A JP2126744A JP12674490A JPH0422989A JP H0422989 A JPH0422989 A JP H0422989A JP 2126744 A JP2126744 A JP 2126744A JP 12674490 A JP12674490 A JP 12674490A JP H0422989 A JPH0422989 A JP H0422989A
Authority
JP
Japan
Prior art keywords
display
data
terminal
dots
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2126744A
Other languages
Japanese (ja)
Other versions
JP2681305B2 (en
Inventor
Kosuke Hoshina
保科 浩輔
Mitsuru Sakai
満 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koito Industries Ltd
Original Assignee
Koito Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koito Industries Ltd filed Critical Koito Industries Ltd
Priority to JP2126744A priority Critical patent/JP2681305B2/en
Publication of JPH0422989A publication Critical patent/JPH0422989A/en
Application granted granted Critical
Publication of JP2681305B2 publication Critical patent/JP2681305B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the deterioration of the luminous intensity of emitted light caused by temperature rise by switching a display position on a display surface in the case of changing display. CONSTITUTION:Luminous display elements D1-D64 are taken as display dots, which are longitudinally and laterally disposed in a matrix state and allowed to emit light. Then, a means for changing the position of the display dot which starts the display in the case of changing the display is provided. Namely, shift registers SR1-SR8 are used as means for transferring display command data from a storage circuit MEM1 to the driving circuit of the light emitting diodes D1-D64 and the position of the display is changed by controlling the number of data transfer. Therefore, the identical display dot is not kept lighting and all of the display dots are averagely lighted. Thus, the deterioration of the luminous intensity and the temperature rise are reduced in the display element like the light emitting diodes D1-D64.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、電球あるいは発光ダイオードなど自発光の表
示素子を表示ドツトとし表示ドツトを縦横にマトリック
ス状に配置して点綴りで表示する情報表示装置に関する
ものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an information display in which display dots are arranged in a matrix in a vertical and horizontal manner to display dots using self-luminous display elements such as light bulbs or light emitting diodes. It is related to the device.

[従来の技術] 従来から表示ドツトを縦横にマトリックス状に配置し、
表示ドツトを点綴って表示せしめる情報表示装置として
は、交通情報板、広告板などがあるが、これら屋外にて
表示する情報表示装置の表示ドツトには、小型電球、ネ
オン管など自発光の表示素子が明るく見え易いことがら
、用いられている。さらに最近では、赤色、黄緑色など
の多色表示ができることおよび長寿命であるなどの特徴
から表示素子に発光ダイオードが用いられるようになっ
てきた。
[Conventional technology] Conventionally, display dots are arranged vertically and horizontally in a matrix.
Traffic information boards, billboards, etc. are examples of information display devices that display display dots, but the display dots of these outdoor information display devices are self-luminous displays such as small light bulbs and neon tubes. It is used because the element is bright and easy to see. Furthermore, recently, light emitting diodes have come to be used as display elements because of their ability to display multiple colors such as red, yellow-green, etc., and their long lifespan.

[発明が解決しようとする課題] これら屋外に用いられる自発光の表示素子は、明るく点
灯する必要があるが、小型電球を明るく点灯した場合、
平均寿命が約5000時間程度と短く、高速道路上など
で表示する交通情報板においては、交換保守上の問題が
あった。また、ネオン管についても同様のに点灯時間に
より寿命となり問題があった。さらに発光ダイオードに
おいては、半導体という性質上、断芯寿命というものが
ないが、第7図に動作時間当たりの光度低下グラフで示
すように長時間点灯することで光度が低下する特性があ
り、また、発光ダイオードの発光光度は、発光ダイオー
ドに流れる電流にほぼ比例することから、屋外で明るく
点灯させるために多くの電流を流すと、第7図に特性A
で示す20mAと特性Bで示す50mAとでその光度低
下も太きい。さらに発光ダイオードは、第7図に示す特
性Bと特性Cとを比べて判るように周囲温度が高いほど
点灯時間に対する光度低下が大きいが、発光ダイオード
に電流を流すと、自己の順電圧降下により自己発熱があ
り、長時間点灯すると、その自己発熱により周囲温度を
高め、光度低下を大きくするという問題があった。また
、最近では、第8図に図形情報板の表示例で示すように
道路路線形状を表示ドツトDで点綴り表示し、交通渋滞
の発生している地点を第8図に領域「ア」で示すように
表示ドツトを表示ド・ソトを細かいハツチングを施して
示すように赤色あるいは黄緑色同時点灯による橙色に発
色させて色表示し、渋滞度を表示するようにしている。
[Problems to be Solved by the Invention] These self-luminous display elements used outdoors need to be lit brightly, but when a small light bulb is lit brightly,
Their average lifespan is short, about 5,000 hours, and there have been problems with replacement and maintenance on traffic information boards displayed on expressways. Similarly, neon tubes have a similar problem, as their lifespan increases depending on the lighting time. Furthermore, due to the nature of semiconductors, light-emitting diodes do not have a lifetime when their cores are broken, but as shown in the graph of luminous intensity drop per operating time in Figure 7, they have the characteristic that their luminous intensity decreases when they are turned on for a long period of time. , the luminous intensity of a light-emitting diode is approximately proportional to the current flowing through the light-emitting diode, so if a large amount of current is passed to make the light shine brightly outdoors, the characteristic A is shown in Figure 7.
The decrease in luminous intensity is also large between 20 mA as shown in and 50 mA as shown in characteristic B. Furthermore, as can be seen by comparing characteristics B and C shown in Figure 7, the luminous intensity of light-emitting diodes decreases more with respect to lighting time as the ambient temperature rises; There is a problem in that self-heating occurs, and when it is turned on for a long time, the self-heating raises the ambient temperature and causes a large decrease in luminous intensity. Recently, as shown in the display example of a graphical information board in Fig. 8, road route shapes are displayed as dots D, and points where traffic congestion occurs are marked as areas ``A'' in Fig. 8. As shown, the display dots are displayed with fine hatching, and the display dots are displayed in red or orange by simultaneously lighting yellow and green to indicate the degree of traffic congestion.

このような場合、路線形状を示す表示ドツトは消灯する
ことなく、点灯し続けるため、他の表示ドツトと比べて
光度が低下することが多く、路線形状を変更表示するよ
うな場合に他の表示ドツトとの発光光度差が生じ、問題
であった。また、第8図に傾城「ア」で示すように表示
ドツトを細かいハツチングを施して示すように大面積で
同時に発光させた場合、発光ダイオードの自己発熱が他
の表示ドツトを加熱することになり、発光ダイオードの
周囲温度がより高まり、光度低下が大きくなるという問
題があり、さらに発光ダイオードの発光光度は、第9図
に周囲温度対光度特性で示すように周囲温度が高ければ
、低くなる特性から、暗くなるという問題があり、発光
ダイオードの許容電流は、第10図に絶対最大順方向電
流低減特性に示すように周囲温度が高いほど低くなるこ
とから、電流を流せず、所望の発光光度が得られなくな
るという問題があった。
In such cases, the display dots indicating the route shape do not go out and remain lit, so the luminance often decreases compared to other display dots, and when changing the route shape, other display dots A difference in luminous intensity with the dots occurred, which was a problem. In addition, if the display dots are made to emit light simultaneously over a large area as shown by the fine hatching shown in Figure 8, the self-heating of the light emitting diodes will heat up the other display dots. , there is a problem that the ambient temperature of the light-emitting diode becomes higher and the luminous intensity decreases more.Furthermore, the luminous intensity of the light-emitting diode has a characteristic that the higher the ambient temperature, the lower the luminous intensity, as shown in the ambient temperature vs. luminous intensity characteristic in Figure 9. The light emitting diode's allowable current decreases as the ambient temperature rises, as shown in the absolute maximum forward current reduction characteristics in Figure 10, so current cannot flow and the desired luminous intensity cannot be achieved. There was a problem that it became impossible to obtain.

[課題を解決するための手段] このようなな課題を解決するために本発明に係る情報表
示装置は、表示変更を行う場合に表示を開始する表示ド
ツト位置を変更する手段を設けたもので、また、他の発
明は、表示開始から計時開始し設定時間後にタイムアツ
プ信号を出力するタイマと、タイムアツプ信号により表
示する表示ドツト位置を変更して再表示する手段とを設
けたもので、さらに他の発明は、表示の変更あるいは再
表示を行う場合に全表示ドツトを一定時間消灯するよう
にしたものである。
[Means for Solving the Problems] In order to solve such problems, the information display device according to the present invention is provided with means for changing the position of a display dot at which display starts when changing the display. Further, another invention is provided with a timer that starts measuring from the start of display and outputs a time-up signal after a set time, and means for changing the position of the display dot to be displayed and re-displaying it based on the time-up signal. According to the invention, all display dots are turned off for a certain period of time when changing or redisplaying the display.

[作用] 本発明においては、同一表示ドツトの点灯が続くことが
なくなり、全表示ドツトが平均的に点灯するようになり
、電球など断芯寿命のある表示素子にあっては保守交換
間隔が長くなり、発光ダイオードのように光度低下、温
度上昇が問題となる表示素子においては、光度低下が少
なくなり、温度上昇も低下し、表示変更あるいは再表示
の際に全表示ドツトが消灯することで見た感じの異常感
がなくなる。
[Function] In the present invention, the same display dot does not continue to light up, and all display dots light up evenly, and the maintenance and replacement intervals are longer for display elements such as light bulbs that have a breakage life. Therefore, in display elements such as light emitting diodes, where luminous intensity drop and temperature rise are problems, the luminous intensity drop is reduced, the temperature rise is also reduced, and when the display is changed or redisplayed, all display dots turn off, making it easier to see. The abnormal feeling you feel disappears.

[実施例] 以下、図面を用いて本発明の詳細な説明する。[Example] Hereinafter, the present invention will be explained in detail using the drawings.

第2図は、本発明による情報表示装置の表示面を示す平
面図である。同図において、D1〜D64は発光ダイオ
ードを示し、細かいハツチングを施した部分は発光ダイ
オードが発光していることを示し、同図(a)から同図
(d)の順に表示を切り替え、また、同図(a>に戻る
ようにしたものである。
FIG. 2 is a plan view showing the display surface of the information display device according to the present invention. In the figure, D1 to D64 indicate light emitting diodes, and the finely hatched parts indicate that the light emitting diodes are emitting light, and the display is switched in the order of figure (a) to figure (d), and The figure returns to (a>).

第3図は、第2図(a)〜(d)で発光した発光ダイオ
ードを示したもので、第2図(a)〜(d)では64個
の発光ダイオード中の17個の発光ダイオードがそれぞ
れ発光しており、第3図で見ると、64個中の40個が
発光したことを示しており、第2図(a)〜(d)と切
り替えることで表示面が平均的に発光していることを示
している。第2図において、同図(a)〜(b)を同一
時間表示とした場合、矢印表示の先端の発光ダイオード
D1Bを見ると、同図(a)と同図(C)との表示中に
発光しており、表示期間中の点灯率としては、50%と
なり、連続発光の半分の時間である。また、発光ダイオ
ードD4を見ると、同図(c)の表示中に発光しており
、表示期間中の点灯率は、25%である。同図(a)〜
(d)の期間中連続発光している発光ダイオードは一つ
もなく、このことは、特定の発光ダイオードが常に発光
することを防いでおり、表示の切り替え時間を適当に選
ぶことで発光ダイオードの自己発熱による温度上昇をあ
る程度防止することが可能となり、発光ダイオードの動
作時間による発光光度の低下を相対的に少なくすること
ができることを示している。また、第2図の図<a)→
図(b)−図(C)→図(d)と表示変更において、第
2図(e)に示すように全表示面が消灯するようにする
ことで、矢印表示が見た目で移動したように見えなくす
ることもできる。なお、第2図において、表示内容を矢
印としたが、文字でも同じで表示内容を限定するもので
はない。
Figure 3 shows the light emitting diodes that emitted light in Figures 2 (a) to (d). In Figure 2 (a) to (d), 17 of the 64 light emitting diodes Each of them emitted light, and looking at Figure 3 shows that 40 of the 64 lights emitted light, and by switching between Figures 2 (a) to (d), the display surface emitted light on average. It shows that In Fig. 2, when (a) to (b) are displayed at the same time, if you look at the light emitting diode D1B at the tip of the arrow display, you will notice that while the display of Fig. 2 (a) and (C) is the same, It emits light, and the lighting rate during the display period is 50%, which is half the time of continuous light emission. Moreover, when looking at the light emitting diode D4, it emits light during the display shown in FIG. 4(c), and the lighting rate during the display period is 25%. Figure (a)~
There is no light emitting diode that emits light continuously during the period (d), which prevents a particular light emitting diode from constantly emitting light, and by appropriately selecting the display switching time, the self-emission of the light emitting diode This shows that it is possible to prevent the temperature rise due to heat generation to some extent, and that the decrease in luminous intensity due to the operating time of the light emitting diode can be relatively reduced. Also, the diagram in Figure 2 <a) →
When changing the display from Figure (b) to Figure (C) to Figure (d), by making the entire display surface turn off as shown in Figure 2 (e), the arrow display appears to have moved. It can also be made invisible. In addition, in FIG. 2, the displayed content is shown as an arrow, but the displayed content is not limited as it is the same with characters.

第1図は、本発明による情報表示装置の一実施例による
構成を示すブロック回路図であり、第2図に示した表示
の切り替えを具体的に実現する回路図である。同図にお
いて、MEMIは表示面を構成する発光ダイオードD1
〜D64のいずれを発光させるか否かを指定する表示指
定データを記憶している記憶回路であり、通常RAMま
たはROMで構成されている。
FIG. 1 is a block circuit diagram showing the configuration of an embodiment of an information display device according to the present invention, and is a circuit diagram specifically realizing the display switching shown in FIG. 2. In the figure, MEMI is a light emitting diode D1 that constitutes the display surface.
This is a storage circuit that stores display designation data that designates which of D64 to emit light or not, and is usually composed of RAM or ROM.

第4図(a)は記憶回路MEM1に記憶されている表示
指定データの内容を示したものである。
FIG. 4(a) shows the contents of the display designation data stored in the memory circuit MEM1.

同図に示す表示指定データ内のrl、、r□。rl, , r□ in the display specification data shown in the figure.

は、記憶回路MEMI内のデータ配列を行1〜8、列1
〜8に対応させて表示したものであり、第1図に示すよ
うにその端子CP1からパルスを受けると、その端子O
UTに8行8列から8行1列、次に7行8列から7行1
列と順に1行8列から1行1列までシリアルデータとし
て出力するもので、端子OUTは、シリアルインラッチ
付パラレルアウトシフトレジスタSRIのシリアル入力
端子Srに接続されている。なお、シフトレジスタSR
IはTC74HC595の形式名などで一般に市販され
ている。また、シフトレジスタSR1は、クロック入力
端子CPのパルスが入力する毎にシリアル入力端子8丁
のデータを右シフトし、シリアルデータをシリアル出力
端子SOに出力する。出力端子SOは次段のシフトレジ
スタSR2の入力端子SIに接続され、シフトレジスタ
SR2は、クロック入力端子CPのパルスが入力する毎
に入力端子SIのデータを右シフトする。
The data array in the memory circuit MEMI is arranged in rows 1 to 8 and column 1.
-8, and as shown in FIG. 1, when a pulse is received from the terminal CP1, the terminal O
UT from 8 rows and columns 8 to 8 rows and 1, then from 7 rows and 8 to 7 rows and 1
It outputs serial data from the 1st row and 8th column to the 1st row and 1st column in column order, and the terminal OUT is connected to the serial input terminal Sr of the parallel out shift register SRI with serial in latch. In addition, shift register SR
I is generally commercially available under the format name TC74HC595. Further, the shift register SR1 shifts the data at the eight serial input terminals to the right every time a pulse from the clock input terminal CP is input, and outputs the serial data to the serial output terminal SO. The output terminal SO is connected to the input terminal SI of the next stage shift register SR2, and the shift register SR2 shifts the data at the input terminal SI to the right every time a pulse from the clock input terminal CP is input.

以下シフトレジスタSR8まで接続されている。The following is connected up to shift register SR8.

シフトレジスタSRIは図示しないラッチ信号を入力す
ると、シリアルデータをラッチし、パラレル出力端子Q
1〜Q8に出力する。パラレル出力端子Q1〜Q8には
、第2図に示す表示面を構成する発光ダイオードD1〜
D8のアノードが接続され、発光ダイオードD1〜D8
のカソードはそれぞれ電流検出回路C8を通り、ゼロボ
ルトラインLに接続されている。シフトレジスタSRI
にシリアルデータが入力し、パラレル出力端子Q1〜Q
8に状!ll!「1」が出力されると、接続した発光ダ
イオードに電流が流れ、その発光ダイオードは発光する
。また、電流検出回路C8は具体的には第5図に示すよ
うに発光ダイオードのカソードが端子DIに接続され、
発光ダイオードに流れる電流はトランジスタTRのベー
スBからエミッタEを通り、ベース電流となって端子G
からゼロボルトラインLに流れる。トランジスタTRは
ベース電流が流れると、オンしてコレクタCが状態「0
」となる、コレクタCはインバータINV2に接続され
ているので、インバータINV2の出力からは端子Do
に状態[1jを出力する。端子DOは第1図においてシ
フトレジスタSR9〜5R18のパラレル入力端子PI
I〜PI8にそれぞれ接続されている。このシフトレジ
スタSR9〜5R18は、パラレルインプットシリアル
アウト出力のもので、具体的にはTC748C59の形
式名などで一般に市販されており、パラレル入力端子P
II〜PI8に入力したデータを図示しないラッチ信号
が入力すると、う・ソチし、クロック入力端子CP2に
クロックパルスが入力する毎に左に1ビツトずつシフト
し、シリアル出力端子SO2に出力される。出力端子S
O2は記憶回路MEM2の入力端子INに入力し、記憶
回路MEM2は、端子CP3からのパルスの入力により
、入力端子INのデータを8行8列から8行1列、次に
7行8列から7行1列と順に1行1列までシリアルデー
タを記憶する。第4図(b)はそのデータを示したもの
である。また、シフトレジスタSR9のシリアル入力端
子SI2は、前段のシフトレジスタ5RIOのシリアル
出力端子SO2に接続されている。これにより、発光ダ
イオードD1〜D64に流れる電流を電流検出回路C8
で検出し、シフトレジスタSR9〜5R16が検出デー
タをシリアルデータとして記憶回路MEM2に転送し、
発光ダイオードの状態を記憶回路MEM2に記憶せしめ
る、いわゆる監視回路を構成することになる。通常は、
記憶回路MEMIと記憶回路MEM2とのデータの一致
を図示しないCPUなどで比較し、発光ダイオードの断
線などの異常を検出している。なお、第5図において、
発光ダイオードの電流検出にトランジスタを用いたが、
フォトカプラなどを用いても良い。また、第12図にお
いて、C2はカウンタであり、その端子CP4のパルス
を受けてカウントアツプするもので、55カウントする
と端子O1に、56カウントすると端子02に、63カ
ウントすると端子03に、64カウントすると端子04
にそれぞれ信号を出力する。端子01〜04はアンド回
路AND1〜AND4の一方の入力に接続され、アンド
回路AND1の他方の入力にはカウンタC1の端子07
が、アンド回路AND2の他方の入力にはカウンタC1
の端子08が、アンド回路AND3の他方の入力にはカ
ウンタC1の端子06が、アンド回路AND4の他方の
入力にはカウンタC1の端子05がそれぞれ接続されて
いる。カウンタC2は、記憶回路MEM1からシフトレ
ジスタSR1〜SR8へと、シフトレジスタSR9〜5
R16から記憶回路MEM2へのデータの転送を制御す
るもので、リセット端子R1に信号が入力すると、リセ
ットされ、端子01〜o4の出力がなくなり、カウント
数がリセットされ、状!g「0」となる、カウンタC2
の端子CP4にはアンド回路AND5の出力が接続され
、アンド回路AND5の入力の一方にはクロックパルス
発生器O8Cが、また、他方にはインバータINVIの
出力が接続されている。インバータINVIの入力はオ
ア回路OR1の出力が接続され、オア回路ORIの入力
にはアンド回路AND1〜AND4の出力が接続されて
いる。カウンタC1は、端子CP5のパルスを受けてサ
イクルカウントするもので、端子05.端子06.端子
07.端子08.端子05の順に信号を出力する。カウ
ンタC1の端子CP5は、オア回路OR2の出力が接続
され、その出力はオア回路OR3を通り、カウンタC2
のリセット端子R1に接続されている。オア回路OR2
の入力の一方にはタイマTMの出力端子09が接続され
ている。タイマTMはリセット端子R2に信号が入力す
ると、タイマTMを初期値にリセ・ソトするもので、設
定時間を経過すると、端子09に信号を出力し、タイマ
TMを再計時する。
When the shift register SRI receives a latch signal (not shown), it latches the serial data and outputs it to the parallel output terminal Q.
Output to 1 to Q8. Parallel output terminals Q1 to Q8 are connected to light emitting diodes D1 to D1, which constitute the display screen shown in FIG.
The anode of D8 is connected, and the light emitting diodes D1 to D8
The cathodes of each pass through a current detection circuit C8 and are connected to the zero volt line L. shift register SRI
Serial data is input to the parallel output terminals Q1 to Q
At 8! ll! When "1" is output, current flows through the connected light emitting diode, and the light emitting diode emits light. Further, in the current detection circuit C8, specifically, as shown in FIG. 5, the cathode of a light emitting diode is connected to the terminal DI,
The current flowing through the light emitting diode passes from the base B of the transistor TR to the emitter E, becomes a base current, and is sent to the terminal G.
Flows from to zero volt line L. When the base current flows in the transistor TR, it turns on and the collector C becomes the state "0".
Since the collector C is connected to the inverter INV2, the output of the inverter INV2 is connected to the terminal Do.
Outputs state [1j. The terminal DO is the parallel input terminal PI of the shift registers SR9 to 5R18 in FIG.
They are connected to I to PI8, respectively. These shift registers SR9 to 5R18 have parallel input and serial output, and are generally commercially available under the format name TC748C59.
When a latch signal (not shown) is inputted to the data inputted to II to PI8, the data is lied, shifted one bit to the left every time a clock pulse is inputted to the clock input terminal CP2, and outputted to the serial output terminal SO2. Output terminal S
O2 is input to the input terminal IN of the memory circuit MEM2, and the memory circuit MEM2 changes the data of the input terminal IN from the 8th row and 8th column to the 8th row and 1st column, and then from the 7th row and 8th column by inputting a pulse from the terminal CP3. Serial data is stored in order from 7 rows and 1 column to 1 row and 1 column. FIG. 4(b) shows the data. Further, the serial input terminal SI2 of the shift register SR9 is connected to the serial output terminal SO2 of the preceding stage shift register 5RIO. This allows the current flowing through the light emitting diodes D1 to D64 to be detected by the current detection circuit C8.
The shift registers SR9 to 5R16 transfer the detected data as serial data to the memory circuit MEM2,
This constitutes a so-called monitoring circuit that stores the state of the light emitting diode in the memory circuit MEM2. Normally,
Data consistency between the memory circuit MEMI and the memory circuit MEM2 is compared by a CPU (not shown), and an abnormality such as a disconnection of a light emitting diode is detected. In addition, in Fig. 5,
A transistor was used to detect the current of the light emitting diode, but
A photo coupler or the like may also be used. In addition, in FIG. 12, C2 is a counter that counts up in response to a pulse at its terminal CP4.When it counts 55, it sends a signal to terminal O1, when it counts 56, it sends a signal to terminal 02, and when it counts 63, it sends a signal to terminal 03. Then terminal 04
Outputs a signal to each. Terminals 01 to 04 are connected to one input of AND circuits AND1 to AND4, and the other input of AND circuit AND1 is connected to terminal 07 of counter C1.
However, the other input of the AND circuit AND2 is the counter C1.
The other input of the AND circuit AND3 is connected to the terminal 06 of the counter C1, and the other input of the AND circuit AND4 is connected to the terminal 05 of the counter C1. Counter C2 supplies shift registers SR9 to SR5 from memory circuit MEM1 to shift registers SR1 to SR8.
It controls the transfer of data from R16 to the memory circuit MEM2, and when a signal is input to the reset terminal R1, it is reset, the output from the terminals 01 to o4 disappears, the count is reset, and the state! Counter C2 becomes "0"
The output of the AND circuit AND5 is connected to the terminal CP4 of the AND circuit AND5, and one of the inputs of the AND circuit AND5 is connected to the clock pulse generator O8C, and the other is connected to the output of the inverter INVI. The input of the inverter INVI is connected to the output of the OR circuit OR1, and the input of the OR circuit ORI is connected to the outputs of the AND circuits AND1 to AND4. The counter C1 counts cycles upon receiving pulses from the terminal CP5. Terminal 06. Terminal 07. Terminal 08. Signals are output in the order of terminal 05. The output of the OR circuit OR2 is connected to the terminal CP5 of the counter C1, and the output passes through the OR circuit OR3 to the terminal CP5 of the counter C1.
is connected to the reset terminal R1 of. OR circuit OR2
The output terminal 09 of the timer TM is connected to one of the inputs of the timer TM. When a signal is input to the reset terminal R2 of the timer TM, the timer TM is reset to the initial value, and when the set time has elapsed, a signal is output to the terminal 09 to restart the timer TM.

オア回路OR2の他方の入力には端子Tからの信号が接
続され、その信号はタイマTMのリセット端子R2に接
続されている。端子Tには表示変更の場合に信号が入力
するもので、通常は記憶回路MEM1に表示するデータ
を記憶させた後に端子Tに信号を入力するものである。
A signal from the terminal T is connected to the other input of the OR circuit OR2, and this signal is connected to the reset terminal R2 of the timer TM. A signal is input to the terminal T when changing the display, and normally the signal is input to the terminal T after data to be displayed is stored in the memory circuit MEM1.

アンド回路AND5の出力はスイッチSWのコモンに接
続され、スイッチSWの接点S1はシフトレジスタSR
1〜SR8の端子CPと記憶回路MEM1の端子CP1
とに接続され、接点S2はシフトレジスタSR9−5R
16の端子CP2と記憶回路MEM2の端子CP3とに
接続されている。スイッチSWは表示と監視とを行うも
ので、接点S1を選択すると、表示切替動作となり、接
点S2を選択すると、監視動作となる。端子Tに信号が
入力し、タイマTMとカウンタC2とがリセットし、カ
ウンタC1の端子05から信号が出力されているとする
と、カウンタC2の端子01〜04に信号は出力されて
いないから、オア回路OR1の出力は状態「0」でイン
バータINVIの出力は「1」となる。クロックパルス
発生器O8Cの出力パルスはアンド回路AND5を通り
、スイッチSWのコモンから選択された接点S1を通り
、記憶回路MEMIとシフトレジスタSR1〜SR8と
を動作させ、記憶回路MEMIのデータを8行8列から
順にシフトレジスタSRI〜SR8へと送り込む。クロ
ックパルス発生器O8Cの出力は、カウンタC2にも入
力しているから、カウンタC2が端子CP4の入力を6
4カウントしたとき、端子04に信号r1.が出力され
る。その信号はアンド回路AND4からオア回路oR1
を通り、インバータINVIの出力を「0」とする。ク
ロックパルス発生器O8Cの出力がアンド回路AND 
5から出力されなくなるので、記憶回路MEMIは64
の数のデータを出力することから、シフトレジスタSR
I〜SR8のデータは第6図の図(C〉2図(g)1図
(k)・・・図(0)の状態となり、その出力は、シフ
トレジスタSRI〜SR8の端子Q1〜Q8に出力され
て発光ダイオードD1〜D64に電流が流れて発光し、
第2図(a)に示す表示を行うことになる。このとき、
シフトレジスタSR8〜5R16は、第6図の図(O)
1図(a)1図(e)・・・図(m)の状態となる。次
に監視の場合について説明すると、スイッチSWの接点
S2を選択し、端子Wに監視指令の信号を状態「1」で
入力すると、その信号はオア回路OR3を通り、カウン
タC2をリセットする。クロックパルス発生器O8Cの
出力パルスは、スイッチSWの接点S2を通り、シフト
レジスタSR9〜5R16と記憶回路MEM2とを動作
させ、カウンタC2が64までデータを転送するので、
シフトレジスタSR9〜5R16のデータは、第6図の
図(811図(e〉1図(i)・−・図(m)が記憶回
路MEM2に転送され、記憶回路MEM1と同一の配列
で同一のデータとなる。次にタイマTMがタイムアツプ
し、端子09に信号出力すると、その信号はオア回路O
R2を通り、カウンタC1を1つ進め、端子06に信号
を出力させるとともにオア回路OR3を通り、カウンタ
C2をリセットする。クロックパルス発生器O8Cの出
力はアンド回路AND5.スイッチSWの接点S1を通
り、シフトレジスタSR1〜SR8および記憶回路ME
MIを動作させる。カウンタC2のカウント数が63と
なると、端子03から信号「1」が出力されるから、ク
ロックパルス発生器O8Cの出力は、アンド回路AND
5で止められる。このとき、記憶回路MEM1からシフ
トレジスタSR1〜SR8へのデータ転送は63までと
なるから、シフトレジスタSR1〜SR8の状態は第6
図の図(d)1図(h〉2図(1)・・・図(p)のよ
うに図(C)〜図(0)と比べてデータが1ドツト左側
ヘシフトした状態となり、駆動される発光ダイオードD
1〜D64の発光状態は、第2図(b)に示す状態とな
り、第2図(a)と比べると、矢印が左へ1ドツトシフ
トしたことになる。次に監視であるが、スイッチSWの
接点S2を選択し、端子Wに監視指令の信号「1」を入
力すると、シフトレジスタSR1〜5R16のデータが
カウンタC2の端子03に出力されるまでの間、すなわ
ちクロックパルス発生器O8Cの出力が63出力される
まで記憶回路MEM2に転送される。シフトレジスタS
R9〜5R16のデータの状態は、第6図の図(b)2
図(f)1図(j)・・・図(n>の状態であるから、
これらが左側にシフトしながら記憶回路MEM2に転送
されると、記憶回路MEM2同一配列で同一データとな
る。次にタイマTMがタイムアツプすると、以上の説明
から同様に表示状態が第2図(c)に示す状態となり、
その次にタイマTMがタイムアツプすると、第2図<d
)に示す状態となり、その次にタイマTMがタイムアツ
プすると、第2図(a)に示す状態となる。このように
表示が変化しても記憶回路MEM1と記憶回路MEM2
とのデータの配列と状態が一致していることから、回路
が正常動作していれば、両データを一致比較しても不一
致は発生しない。しかしながら、何らかの異常でシフト
レジスタが転送しなかったり、発光ダイオードD1〜D
64が断線したような場合は、その部分の不一致を検出
でき、保守交換が可能となる。また、第1図において、
モノマルチMMがオア回路OR2の出力に接続され、そ
の信号を受けると、一定時間インバータINV3に信号
を状態「1」で出力する。インバータINVBの出力は
シフトレジスタSRI〜SR8の出力制御端子OEに接
触されており、シフトレジスタSRI〜SR8は出力制
御端子OEが「0」の場合、端子Q1〜Q8に信号を出
力しないことから、モノマルチMMから信号が出力され
ている問、シフトレジスタSRI〜SR8の端子Q1〜
Q8から信号が出力されないようにして発光ダイオード
D】〜D8を発光させないようにしている。すなわち表
示の切り替えおよび表示時間が一定時間以上になった場
合の表示位置切り替え時に表示面を一定時間消灯させる
ようにしている。
The output of the AND circuit AND5 is connected to the common of the switch SW, and the contact S1 of the switch SW is connected to the shift register SR.
Terminal CP of 1 to SR8 and terminal CP1 of memory circuit MEM1
The contact S2 is connected to the shift register SR9-5R.
It is connected to the terminal CP2 of the memory circuit MEM2 and the terminal CP3 of the memory circuit MEM2. The switch SW performs display and monitoring, and when contact S1 is selected, a display switching operation is performed, and when contact S2 is selected, a monitoring operation is performed. Assuming that a signal is input to terminal T, timer TM and counter C2 are reset, and a signal is output from terminal 05 of counter C1, no signal is output to terminals 01 to 04 of counter C2, so the OR The output of the circuit OR1 is in the state "0" and the output of the inverter INVI is in the state "1". The output pulse of the clock pulse generator O8C passes through the AND circuit AND5, passes through the contact S1 selected from the common of the switch SW, operates the memory circuit MEMI and shift registers SR1 to SR8, and stores the data in the memory circuit MEMI in 8 rows. The data is sequentially sent to shift registers SRI to SR8 starting from the 8th column. The output of the clock pulse generator O8C is also input to the counter C2, so the counter C2 inputs the input of the terminal CP4 to 6
When 4 counts are made, a signal r1. is output. The signal is sent from the AND circuit AND4 to the OR circuit oR1.
The output of the inverter INVI is set to "0". The output of the clock pulse generator O8C is an AND circuit AND
5, so the memory circuit MEMI is 64.
Since it outputs data of the number of shift registers SR
The data in I to SR8 is in the state shown in Fig. 6 (C> Fig. 2 (g), Fig. 1 (k), ... Fig. (0)), and its output is sent to terminals Q1 to Q8 of shift registers SRI to SR8. The current is output and flows through the light emitting diodes D1 to D64, causing them to emit light.
The display shown in FIG. 2(a) will be displayed. At this time,
Shift registers SR8 to 5R16 are shown in the diagram (O) in FIG.
The state will be as shown in Figure 1 (a), Figure 1 (e), and Figure 1 (m). Next, the case of monitoring will be described. When the contact S2 of the switch SW is selected and a monitoring command signal in the state "1" is input to the terminal W, the signal passes through the OR circuit OR3 and resets the counter C2. The output pulse of the clock pulse generator O8C passes through the contact S2 of the switch SW, operates the shift registers SR9 to 5R16 and the memory circuit MEM2, and the counter C2 transfers data up to 64.
The data in the shift registers SR9 to 5R16 are transferred to the memory circuit MEM2 in the diagrams in FIG. Then, when the timer TM times up and outputs a signal to terminal 09, the signal is output to the OR circuit O.
It passes through R2, advances the counter C1 by one, outputs a signal to the terminal 06, and passes through the OR circuit OR3, resetting the counter C2. The output of the clock pulse generator O8C is sent to an AND circuit AND5. It passes through the contact S1 of the switch SW, and is connected to the shift registers SR1 to SR8 and the memory circuit ME.
Run MI. When the count number of the counter C2 reaches 63, a signal "1" is output from the terminal 03, so the output of the clock pulse generator O8C is output from the AND circuit AND.
It can be stopped at 5. At this time, the data transfer from the memory circuit MEM1 to the shift registers SR1 to SR8 is up to 63, so the state of the shift registers SR1 to SR8 is 6th.
Figure (d) Figure 1 (h> Figure 2 (1)...As shown in Figure (p), the data is shifted one dot to the left compared to Figures (C) to (0), and the data is not driven. Light emitting diode D
The light emitting states of 1 to D64 are as shown in FIG. 2(b), and compared to FIG. 2(a), the arrows have shifted one dot to the left. Next, regarding monitoring, when the contact S2 of the switch SW is selected and the monitoring command signal "1" is input to the terminal W, the data from the shift registers SR1 to 5R16 are output to the terminal 03 of the counter C2. That is, the output of the clock pulse generator O8C is transferred to the memory circuit MEM2 until 63 outputs are output. shift register S
The data status of R9 to 5R16 is shown in Figure 6 (b) 2.
Figure (f) 1 Figure (j)... Figure (n>), so
When these are transferred to the memory circuit MEM2 while being shifted to the left, the memory circuit MEM2 has the same arrangement and the same data. Next, when the timer TM times up, the display state changes to the state shown in FIG. 2(c), based on the above explanation.
Then, when the timer TM times up, as shown in FIG.
), and then when the timer TM times up, the state shown in FIG. 2(a) occurs. Even if the display changes like this, the memory circuit MEM1 and the memory circuit MEM2
Since the data arrangement and state match, if the circuit is operating normally, no mismatch will occur even if both data are compared. However, due to some abnormality, the shift register does not transfer, or the light emitting diodes D1 to D
64 is broken, the mismatch in that part can be detected and maintenance and replacement can be performed. Also, in Figure 1,
Monomulti MM is connected to the output of OR circuit OR2, and when it receives the signal, it outputs a signal in state "1" to inverter INV3 for a certain period of time. The output of the inverter INVB is in contact with the output control terminals OE of the shift registers SRI to SR8, and the shift registers SRI to SR8 do not output signals to the terminals Q1 to Q8 when the output control terminal OE is "0". While the signal is being output from the monomulti MM, the terminals Q1 to SR8 of shift registers SRI to SR8
The light emitting diodes D] to D8 are prevented from emitting light by not outputting a signal from Q8. That is, the display screen is turned off for a certain period of time when switching the display and when switching the display position when the display time exceeds a certain period of time.

このような構成によると1表示指令データを記憶回路か
ら発光ダイオード駆動回路へ転送する手段としてシフト
レジスタを用い、データ転送数を制御することで表示位
置の変更が簡単にできる。
With this configuration, a shift register is used as a means for transferring one display command data from the storage circuit to the light emitting diode drive circuit, and the display position can be easily changed by controlling the number of data transfers.

また、発光ダイオードの発光状態を示す監視データをシ
フトレジスタを用いて記憶回路に転送する場合に表示の
場合と逆方向にシフト転送することで表示の場合の転送
数と監視の転送数とを同じにすることで表示指令データ
の配列と監視データの配列とを同じくすることができ、
表示指令データと監視データとの一致比較が容易となる
利点が得られる。
In addition, when the monitoring data indicating the light emitting state of the light emitting diode is transferred to the storage circuit using a shift register, the number of transfers for display and the number of transfers for monitoring are the same by shifting the data in the opposite direction to that for display. By doing this, the arrangement of display command data and the arrangement of monitoring data can be made the same,
This provides an advantage in that the display command data and the monitoring data can be compared easily.

なお、前述した実施例では、データの転送をシフトレジ
スタを用いて説明したが、アドレスを用いて良く、パラ
レルデータを転送しても良い。また、表示と監視との切
り替えをスイッチSWで説明したが、半導体の論理回路
で構成することができるのは勿論である。また、表示位
置の切り替えを、4ポジシヨンで説明したが、その数に
fMINされないことは言うまでもない。さらに表示位
置の切り替えをカウンタとシフトレジスタとによるハー
ドウェアで行うことで説明したが、CPUを用いたソフ
トウェアで表示を切り替えることもできるのはことは言
うまでもない。
In the above-described embodiment, data transfer was explained using a shift register, but addresses may be used, or parallel data may be transferred. Furthermore, although switching between display and monitoring has been described using a switch SW, it goes without saying that it can be constructed using a semiconductor logic circuit. Furthermore, although the switching of the display position has been described in terms of four positions, it goes without saying that fMIN is not included in that number. Furthermore, although the explanation has been given in which the display position is switched by hardware using a counter and a shift register, it goes without saying that the display can also be switched by software using the CPU.

[発明の効果] 以上説明したように本発明によれば、表示の変更時およ
び一定時間毎に表示面における表示位置を切り替えるよ
うにしたので、表示図柄が固定された場合に特定の表示
ドツトが連続点灯することがなくなるので、温度上昇に
よる発光光度の劣化が大幅に少なくなり、表示素子の寿
命が長くなり、品質および信頼性の高い情報表示装置が
得られるという極めて優れた効果が得られる。
[Effects of the Invention] As explained above, according to the present invention, the display position on the display screen is changed when the display is changed and at regular intervals, so that when the display pattern is fixed, a specific display dot is Since continuous lighting is no longer required, the deterioration of luminous intensity due to temperature rise is significantly reduced, the life of the display element is extended, and an extremely excellent effect is obtained in that an information display device with high quality and reliability can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る情報表示装置の一実施例による構
成を示すブロック回路図、第2図、第3図は本発明に係
わる情報表示装置の表示面を示す平面図、第4図は記憶
回路の記憶状態を示す図、第5図は電流検出回路の構成
を示す回路図、第6図はシフトレジスタの記憶状態を示
す図、第7図は発光ダイオードの動作時間当たりの光度
低下を示す図、第8図は図形表示板の表示例を示す平面
図、第9図は発光ダイオードの周囲温度対光度特性を示
す図、第1O図は発光ダイオードの絶対最大順方向電流
低減特性を示す図である。 D1〜D64・−・・発光ダイオード、MEMl、ME
M2・・・・記憶回路、SRI〜5RI8・・・・シフ
トレジスタ、Prl〜P118・・・パラレル入力端子
、Q1〜Q8・・・・パラレル出力端子、C8・・・・
電流検出回路、■NV1〜INV3・・・・インバータ
、AND1〜AND5・・・・アンド回路、C1,C2
・・・・カウンタ、O20・・・・クロックパルス発生
器、OR1〜OR3・・・・オア回路、SW・・・・ス
イッチ、TM・・・・タイマ、MM ・ ・ ・モノマルチ。
FIG. 1 is a block circuit diagram showing the configuration of an embodiment of the information display device according to the present invention, FIGS. 2 and 3 are plan views showing the display surface of the information display device according to the present invention, and FIG. 5 is a circuit diagram showing the configuration of the current detection circuit, FIG. 6 is a diagram showing the storage state of the shift register, and FIG. 7 is a diagram showing the luminous intensity drop per operating time of the light emitting diode. Figure 8 is a plan view showing a display example of a graphic display board, Figure 9 is a diagram showing the ambient temperature versus luminous intensity characteristics of a light emitting diode, and Figure 1O is a diagram showing the absolute maximum forward current reduction characteristic of a light emitting diode. It is a diagram. D1-D64 --- Light emitting diode, MEMl, ME
M2...Memory circuit, SRI-5RI8...Shift register, Prl-P118...Parallel input terminal, Q1-Q8...Parallel output terminal, C8...
Current detection circuit, ■NV1 to INV3... Inverter, AND1 to AND5... AND circuit, C1, C2
... Counter, O20 ... Clock pulse generator, OR1-OR3 ... OR circuit, SW ... Switch, TM ... Timer, MM ... Monomulti.

Claims (3)

【特許請求の範囲】[Claims] (1)自発光の表示素子を表示ドットとし、該表示ドッ
トを縦横にマトリックス状に配設し、該表示ドットを発
光せしめ、点綴りで表示する情報表示装置において、表
示変更を行う場合に表示を開始する表示ドット位置を変
更する手段を設けたことを特徴とする情報表示装置。
(1) Displayed when changing the display in an information display device in which a self-luminous display element is used as a display dot, the display dots are arranged in a matrix in the vertical and horizontal directions, the display dots are made to emit light, and the display is displayed in dots. 1. An information display device comprising means for changing a display dot position at which a display starts.
(2)請求項1において、前記表示開始から計時を開始
し、設定時間後にタイムアップ信号を出力するタイマを
設け、前記タイムアップ信号により表示する表示ドット
位置を変更して再表示し、該タイマを再計時する手段を
設けたことを特徴とする情報表示装置。
(2) In claim 1, a timer is provided which starts counting from the start of the display and outputs a time-up signal after a set time; An information display device characterized in that it is provided with means for re-timing.
(3)請求項1において、前記表示ドット毎に点灯、非
点灯を指定する表示指定データを出力し、該表示データ
をもとに表示ドットを点灯、消灯させて表示するととも
に表示ドット毎に点灯、消灯の状態を示す表示状態デー
タを返送し、前記表示指定データを一致比較する監視回
路を設け、前記表示指定データが点灯、消灯を指定する
表示ドット位置を変更し表示した場合は前記表示状態デ
ータの表示ドット位置を前記表示指定データが指定する
表示ドット位置に合わせるように変更し、返送すること
を特徴とした情報表示装置。
(3) In claim 1, display designation data specifying lighting or non-lighting for each of the display dots is output, and based on the display data, the display dots are turned on or off and displayed, and each display dot is turned on. , a monitoring circuit is provided that returns display state data indicating the state of lights out, and compares the display designation data, and when the display designation data indicates that the display dots are changed to indicate lighting or lights out, the display state is changed. An information display device characterized in that the display dot position of the data is changed to match the display dot position specified by the display specification data, and the data is returned.
JP2126744A 1990-05-18 1990-05-18 Information display device Expired - Lifetime JP2681305B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2126744A JP2681305B2 (en) 1990-05-18 1990-05-18 Information display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2126744A JP2681305B2 (en) 1990-05-18 1990-05-18 Information display device

Publications (2)

Publication Number Publication Date
JPH0422989A true JPH0422989A (en) 1992-01-27
JP2681305B2 JP2681305B2 (en) 1997-11-26

Family

ID=14942836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2126744A Expired - Lifetime JP2681305B2 (en) 1990-05-18 1990-05-18 Information display device

Country Status (1)

Country Link
JP (1) JP2681305B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002177442A (en) * 2000-12-18 2002-06-25 Samii Kk Slot machine
WO2002070293A1 (en) 2001-03-02 2002-09-12 Asahi Glass Company, Limited Window glass for car and method of recycling the window glass
JP2005025161A (en) * 2003-06-13 2005-01-27 Sony Corp Device and method for image display control
JP2011197582A (en) * 2010-03-23 2011-10-06 Fujitsu Ltd Display device, display control method, and display control program

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335330A (en) * 1976-09-13 1978-04-01 Nippon Telegr & Teleph Corp <Ntt> Character display control unit
JPS59185390A (en) * 1983-04-05 1984-10-20 オムロン株式会社 Driving of display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335330A (en) * 1976-09-13 1978-04-01 Nippon Telegr & Teleph Corp <Ntt> Character display control unit
JPS59185390A (en) * 1983-04-05 1984-10-20 オムロン株式会社 Driving of display

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002177442A (en) * 2000-12-18 2002-06-25 Samii Kk Slot machine
WO2002070293A1 (en) 2001-03-02 2002-09-12 Asahi Glass Company, Limited Window glass for car and method of recycling the window glass
JP2005025161A (en) * 2003-06-13 2005-01-27 Sony Corp Device and method for image display control
US7719530B2 (en) 2003-06-13 2010-05-18 Sony Corporation Image display control apparatus and image display control method
JP2011197582A (en) * 2010-03-23 2011-10-06 Fujitsu Ltd Display device, display control method, and display control program

Also Published As

Publication number Publication date
JP2681305B2 (en) 1997-11-26

Similar Documents

Publication Publication Date Title
KR100787324B1 (en) Drive circuit of display and display
US7015902B2 (en) Display and display drive circuit or display drive method
ES2433003T3 (en) LED activation device and corresponding activation system
KR100840952B1 (en) A pixel module for use in a large-area display
TWI441145B (en) Backlight driver and liquid crystal display including the same
JP2004177918A (en) Display driving device and device set
JP3875470B2 (en) Display drive circuit and display device
JP2011249087A (en) Display device
WO2014181425A1 (en) Signal display lamp
JP2008288396A (en) Constant current circuit, light-emitting device, light-emitting device array, color display device, backlight, and lighting system
JPH0422989A (en) Information display device
JPH1187774A (en) Led display device and semiconductor device
US20060238468A1 (en) Light emitting device and display device
JP2008276038A (en) Led drive element, backlight device and method for driving backlight device
KR100992383B1 (en) Led electric lighting board and its driving method
CN114784046A (en) Display device of LED array and electronic display screen
JP2770422B2 (en) Indicator lighting device
JP2003158300A (en) Led display device and semiconductor device
TWI709953B (en) Pixel array
JP3885385B2 (en) Display device
JP2674109B2 (en) LCD display
KR102228076B1 (en) Led display module for minimizing the number of interfacing line
JP2568847B2 (en) Information display device
JP2007218942A (en) Display method and display device
JPH0421891A (en) Information display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 13