JPH04216237A - シリアル通信装置 - Google Patents
シリアル通信装置Info
- Publication number
- JPH04216237A JPH04216237A JP2410667A JP41066790A JPH04216237A JP H04216237 A JPH04216237 A JP H04216237A JP 2410667 A JP2410667 A JP 2410667A JP 41066790 A JP41066790 A JP 41066790A JP H04216237 A JPH04216237 A JP H04216237A
- Authority
- JP
- Japan
- Prior art keywords
- data
- slave
- mentioned
- node
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
め要約のデータは記録されません。
Description
たシリアル通信装置に関する。より詳しくは4bitマ
イクロコンピュータ(以下、マイコンと略称する)のよ
うな簡易なマイコンでも高度な通信ネットワークを構築
できる通信プロトコルを有したシリアル通信装置に関す
る。
通信用内蔵回路としてシフトレジスタしか持たないマイ
コンでも実施できる簡易なシリアル通信方式である。
内蔵したマイコンの内部構成で、1はCPU、2はデー
タバス、3はシフトレジスタ、4は受信用のDフリップ
フロップ(FF)、5は送信用のD−FF、SIはデー
タ入力端子、CLKはクロック入力端子、SOはデータ
出力端子である。
ロックCLKで駆動され、入力データSIはFF4を通
してシフトレジスタ3にシリアルに入力し、バス2を通
してCPU1はパラレルに取込まれる。これに対し出力
データSOはCPU1からバス2を通してシフトレジス
タ3にパラレルに書込まれ、FF5を通してシリアルに
出力される。
ラクタはDI0〜DI7の8ビットであり、出力データ
SOの1キャラクタもDO0〜DO7の8ビットである
。出力データSOはクロックCLKの立下りで出力され
、入力データSIはクロックCLKの立上りで読込まれ
る。
ル通信する場合のシステム構成例で、Mはマスターノー
ドとなる親マイコン、Sはスレーブノードとなる簡易な
子マイコンである。
レクト端子 /CS(CSバー)をLにすることで子
マイコンSは通信開始を要求する。このとき子マイコン
Sの/CSは割り込み要求端子IRQに接続すると応答
が早くなる。子マイコンSは通信開始準備が整うとレデ
ィ端子 /RDY(RDYバー)をLにして親マイコ
ンMに応答する。この /RDYもIRQ端子に接続
することで応答が早くなる。以上の通信開始準備が整え
ばクロックCLKに同期して必要なデータMDT,SD
Tをやりとりできる。MDTは親マイコンMから送信す
るマスターノードデータ、SDTは子マイコンから送信
するスレーブノードデータである。
ック同期式通信方式には以下の様な欠点がある。(1)
通信途中でbitずれが発生しても通信が終了するまで
(一般に /CSがHになるまで)異常を検出できな
い。(2)CLKに同期して互いのデータを同時に変換
するが、通信の終了が正常か否かを確認するために、送
受信するデータ長が固定されてしまい、可変長のデータ
を送受信できない。これは、データ送受信の終了時(
/CSがLからHになったとき)、規定された長さの
データを送受信していれば通信成功として扱う通信チェ
ック法をとるためである。この様な場合、通常はBCC
(ブロック・チェック・キャラクタ)またはFCC(フ
レーム・チェック・コード)等を同時に確認し、通信の
信頼性を高める。(3)図11に示すように1台の親マ
イコンMが複数台の子マイコンS1〜Snと通信する場
合、 /CSに使用するラインが子マイコンの数だけ
必要になり、システムの拡張に伴ないライン数が増大す
る。
ネットワークを構築できるようにすることを目的として
いる。
図で、Mはマスターノード、Sはスレーブノードである
。両ノード間にはシリアル通信用クロックCLK、マス
ターデータMDTおよびスレーブデータSDTの各通信
ライン(3本)と、同期初期化要求SYNおよびスレー
ブ応答ANS用の各制御ライン(2本)が敷設されてい
る。この通信ラインはクロック同期式の全二重式シリア
ルタイプである。各部の機能は表1の通りである。
マスターノードMが通信の開始時にSYNを制御し、ス
レーブノードSが1キャラクタ送信(または受信)毎に
ANSを制御することで行われる。このためbitずれ
は1キャラクタ以内に抑えられる。
じた場合は、マスターノードMがSYNを再制御するこ
とで随時やり直すことができる。この通信方式はマスタ
ーノードMが中心になるマスター・スレーブ方式であり
、図2の(a)はマスターノードMからの送信時、(b
)はスレーブノードSからの送信時である。両者の違い
は、(a)においてはSYNの後にMDT上にフレーム
ヘッダFHを出すのに対し、(b)ではSYNの後にM
DT上にポーリング要求ENQを出す点である。
3のような通信ネットワークを構築する場合でも、各ス
レーブノードS1〜Snからの線路をワイヤードOR接
続するだけでよく、システム規模によらず5種類の線路
で実現できる。
示すフレームヘッダFH、データ長を示すフレームデー
タ長FDL、送信データが挿入されるデータフィールド
DATA、エラー検出用のフレームチェックコードFC
Cの順に並び、データフィールドDATAは複数キャラ
クタ、その他はそれぞれ1キャラクタである。上記のフ
レームデータ長によってデータ長を指示することにより
、可変データ長のフレーム構成とすることができる。
。本例は各種オーディオ機器の制御にバス構造を採用し
たもので、TABはテレコントロール・オーディオ・バ
スである。このTABは図1と同じ5種類のラインを有
し、前面表示コントローラS1、リアリモコンコントロ
ーラS2、チューナユニットS3、アンプユニットS4
等がスレーブノードとして接続される。この場合のマス
ターノードMはメインコントローラである。
そのうちのフレームヘッダFHの構成を示している。F
Hはフレームの送信元ms、フレームの種類kf、スレ
ーブノードアドレスadrからなる。msは0でマスタ
ーフレーム、1でスレーブフレームを示す。またkfは
000でデータフレーム、001でポーリングフレーム
(ENQ)、010で肯定応答フレーム(ACK),0
11で否定応答フレーム(NAK)を示す。
ターノードMに通信要求が出せるようにスレーブノード
S側でレベル制御するバスリクエストラインTRQを追
加した例である。このTRQは全てのスレーブノードS
1,S2,……に共通な1本のラインであるため、これ
がLになるとマスターノードMは各スレーブノードに順
番に要求の確認を行う(ポーリング)。他は図2と同様
である。
トレジスタを用いたシリアル通信装置において、簡易な
マイコンでも高度な通信ネットワークを構築できる。
である。
Claims (1)
- 【請求項1】 それぞれがシフトレジスタを有するマ
スターノード(M)とスレーブノード(S)との間にシ
リアル通信用クロック(CLK)、マスターデータ(M
DT)およびスレーブデータ(SDT)用の各通信ライ
ンと、同期初期化要求(SYN)およびスレーブ応答(
ANS)用の各制御ラインとを設け、前記マスターノー
ドからのマスターデータまたは前記スレーブノードから
のスレーブデータは前記クロックに同期してシリアルに
送信し、また前記マスターノードからはマスターデータ
送信開始時またはスレーブデータ受信開始時に前記同期
初期化要求を送信し、さらに前記スレーブノードからは
、前記マスターデータの各キャラクタ受信後と前記スレ
ーブデータの各キャラクタ送信前に、前記スレーブ応答
を送信することを特徴とするシリアル通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2410667A JP2719734B2 (ja) | 1990-12-14 | 1990-12-14 | シリアル通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2410667A JP2719734B2 (ja) | 1990-12-14 | 1990-12-14 | シリアル通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04216237A true JPH04216237A (ja) | 1992-08-06 |
JP2719734B2 JP2719734B2 (ja) | 1998-02-25 |
Family
ID=18519788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2410667A Expired - Lifetime JP2719734B2 (ja) | 1990-12-14 | 1990-12-14 | シリアル通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2719734B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0836500A (ja) * | 1994-07-21 | 1996-02-06 | Kojima Press Co Ltd | 同期システム |
KR100418472B1 (ko) * | 1999-12-16 | 2004-02-14 | 엘지전자 주식회사 | 교환 시스템의 멀티 씨 피 유 장애 복구장치 및 방법 |
-
1990
- 1990-12-14 JP JP2410667A patent/JP2719734B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0836500A (ja) * | 1994-07-21 | 1996-02-06 | Kojima Press Co Ltd | 同期システム |
KR100418472B1 (ko) * | 1999-12-16 | 2004-02-14 | 엘지전자 주식회사 | 교환 시스템의 멀티 씨 피 유 장애 복구장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2719734B2 (ja) | 1998-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2596569B2 (ja) | ネットワーク通信方法 | |
US5299193A (en) | Signal interface for coupling a network front end circuit to a network adapter circuit | |
GB2264845A (en) | Local area network adaptive circuit for multiple network types | |
US6175887B1 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
JPS63255760A (ja) | 制御システム | |
JPH0424702A (ja) | 制御システム | |
JPH04216237A (ja) | シリアル通信装置 | |
JP2958601B2 (ja) | データ通信方式 | |
JP3134821B2 (ja) | 通信システム | |
JPH06223037A (ja) | 高速同期式データ転送方法 | |
JP2671426B2 (ja) | シリアルデータ転送方法 | |
JPH0644763B2 (ja) | デ−タ転送方式 | |
JPS6236940A (ja) | 自動車内デ−タ通信装置 | |
JPS59161956A (ja) | 伝送制御装置 | |
JP3127939B2 (ja) | イベント情報伝送装置 | |
JPS59207763A (ja) | デ−タ伝送回線のル−プ式全二重通信方式 | |
JPH05204849A (ja) | 同期式シリアルバス方式 | |
JPS58190154A (ja) | デ−タ伝送装置 | |
JPS6238637A (ja) | マルチドロツプにおける伝送制御方式 | |
JPH11127219A (ja) | データ転送装置 | |
JPH0566613B2 (ja) | ||
JPH0560134B2 (ja) | ||
JPS62208738A (ja) | 多重通信における通信割込方法 | |
JPH0583297A (ja) | パケツト転送方式 | |
JPH02226829A (ja) | 双方向通信方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970930 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 14 |