JPH04205382A - 導体パターン相互間のクリアランスをチェックする方法 - Google Patents

導体パターン相互間のクリアランスをチェックする方法

Info

Publication number
JPH04205382A
JPH04205382A JP2334391A JP33439190A JPH04205382A JP H04205382 A JPH04205382 A JP H04205382A JP 2334391 A JP2334391 A JP 2334391A JP 33439190 A JP33439190 A JP 33439190A JP H04205382 A JPH04205382 A JP H04205382A
Authority
JP
Japan
Prior art keywords
clearance
conductor patterns
allowable
parameter information
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2334391A
Other languages
English (en)
Other versions
JP2953051B2 (ja
Inventor
Teruo Kito
木藤 輝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2334391A priority Critical patent/JP2953051B2/ja
Publication of JPH04205382A publication Critical patent/JPH04205382A/ja
Application granted granted Critical
Publication of JP2953051B2 publication Critical patent/JP2953051B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は基板CADシステムでデザイン・ルール・チェ
ックをするときに実行される導体ツマターン相互間のク
リアランスをチェックする方法の改良に関するものであ
る。
〈従来の技術〉 デザイン・ルール・チェック(以下、DRCとする)は
、基板CADシステムを用いて設計したプリント基板の
導体パターンが、相互間のクリアランスか最小許容ギャ
ップ値(以下、許容クリアランス値とする)を確保して
いるか否かをチエ・ツクする処理である。DRCには、
リアルタイムでチェックを行なうリアルタイム・デザイ
ン・ルール・チェック(以下、RDRCとする)かある
6従来のRDRCでは、チェックに用いる許容クリアラ
ンス値は固定されていて、ユーザか任意に変更できなか
った。ここで、ネ・ントは同電位で接続されるべき導体
パターンのグループである。
〈発明が解決しようとする課題〉 本来、ネットは、ネットの電位等に応じて異なる許容ク
リアランス値が存在する。
しかし、従来のRDRCでは、固定した許容クリアラン
ス値を用いてチェックを行なっているため、本当は許容
クリアランス値が確保されていないにもかかわらず、ク
リアランスエラーなしと誤判断してしまうことがある。
また、配線途中でチェックに用いるクリアランス値を一
時的に変更した場合など、システムの電源を切ったり別
の処理に移行した後は変更値が保持されない、このため
、後で変更箇所のRDRCを実施すると、変更前の許容
クリアランス値でチェックが行なわれ、正確なチェック
ができない。
このように、従来のRDRCでは回路特性に応じたRD
RCが行なわれていなかった。
さらに、パターンにかかる電圧値によってパターン幅を
変えたプリント基板では、パターン幅を考慮したRDR
Cが必要である。しかし、従来のRDRCでは、パター
ン幅に応じた許容クリアランス値の設定もできないため
、パターン幅に関係なく固定した許容クリアランス値で
チェックすることになる。このため、前述したのと同様
に誤判断が生じることがある。特に、電圧値に応じて多
くの許容クリアランス値を用いてチェックすることが要
求されている電源基板等のパターン設計を行なうときの
RDRCではこのことが問題になる。
本発明はこのような問題点を解決するなめになされたも
のであり、ネットとパターン幅に応じてチェックに用い
る許容クリアランス値を自由に選択でき、回路特性に応
じたRDRCが可能な導体パターン相互間のクリアラン
スをチェックする方法を実現することを目的とする。
〈課題を解決するための手段〉 本発明は次のとおりの方法である。
(1)基板CADシステムを用いて設計したプリント基
板に形成した導体パターン相互間のクリアランスが、許
容クリアランス値よりも大きいか否かをチェックする方
法において、 次の工程を有することを特徴とする導体パターン相互間
のクリアランスをチェックする方法。
■2つの導体パターンの種類の組み合わせと、組み合わ
ぜに応にて定h1−7た許容クリアランス値を対応させ
たクリアランスパラメータ情報を必要な数たり作成して
おく工程。
■2つの導体パターンのネット名の組み合わせと、組み
合わせに応じて用いる前記クリアランスパラメータ情報
の番号を対応させたネット相互間クリアランス情報を作
成するIN。
■クリアランスをチェックする2つの導体パターンのネ
ット名の組み合わせをもとに、前記ネット相互間パラメ
ータ情報の中から該当するクリアランスパラメータ情報
の番号を割り出す工程。
■クリアランスをチェックする2つの導体パターンの種
類の組み合わせをもとに、[3]の工程で割り出したク
リアランスパラメータ情報の中から該当する許容クリア
ランス値を割り出す工程。
[5]チェック対象となっfS2つの導体パターン間に
ついて求めたクリアランス値と[4]の■稈で求めた許
容クリアランス値を比較し、許容クリアランス値の方が
大きい場合は、クリアランスエラーありとする工程。
(2)基板CADシステムを用いて設計したプリント基
板に形成した導体パターン相互間のクリアランスが、許
容クリアランス値よりも大きいか否かをチェックする方
法において、 次の工程を有することを特徴とする導体パターン相互間
のクリアランスをチェックする方法。
■2つの導体パターンの種類の組み合わせと、組み合わ
せに応じて定義した許容クリアランス値を対応させたク
リアランスパラメータ情報を必要な数だけ作成しておく
工程。
■2つの導体パターンの線幅の組み合わせと、組み合わ
せに応じて用いる前記クリアランスパラメータ情報の番
号を対応させたネット相互間クリアランス情報を作成す
る工程。
■クリアランスをチェックする2つの導体パターンの線
幅の組み合わせをもとに、前記ネット相互間パラメータ
情報の中から該当するクリアランスパラメータ情報の番
号を割り出す工程。
■クリアランスをチェックする2つの導体パターンの種
間の組み合わせをらとに、[3]の工程で割り出したク
リアランスパラメータ情報の中から該当する許容クリア
ランス値を割り出す工程。
[5]チェック対象となった2つの導体パターン間につ
いて求めたクリアランス値と[4]の工程で求めた許容
クリアランス値を比較し、許容クリアランス値の方が大
きい場合は、クリアランスエラーありとする工程。
く作用〉 このような本発明では、クリアランスをチェックする2
つの導体パターンのネット名の組み合わせをもとに、ネ
ット相互間パラメータ情報の中から該当するクリアラン
スパラメータ情報の番号を割り出し、さらに、クリアラ
ンスをチェックする2つの導体パターンの種類の組み合
わせをもとに、割り出しておいたクリアランスパラメー
タ情報の中から該当する許容クリアランス値を割り出す
そして、割り出した許容クリアランス値と、チェック対
象となった2つの導体パターン間の実際のクリアランス
値とを比較し、許容クリアランス値の方が大きい場合は
、クリアランスエラーありとする。
線幅が変化する2つの導体パターン間のクリアランスの
チェックも同様に行なう。
〈実施例〉 以下、図面を用いて本発明を説明する。
第1図は本発明にかかる方法を実施するための基板CA
Dシステムの構成例を示した図である。
第1図において、1は入力装置、2は出力装置、3は記
憶装置、4はコンピュータである。
入力装置1において、11は設計するプリント基板の図
形データを入力する図形入力部である。
出力装置2において、2Jは設計したプリント基板を表
示する表示装置である6 記憶装置3において、31は設計するプリント基板の図
形情報と接続情報が格納されたデータベース用メモリで
ある。
32はクリアランスパラメータ用メモリであり、各レイ
アラ)・アイテム間のチェック項目と、それぞれのチェ
ック項目における許容クリアランス値を定義したクリア
ランスパラメータが格納されている、このクリアランス
パラメータは、チェック対象となるクリアランスを形成
する2つの導体パターンの種類の組み合わせと、組み合
わせに応じて定義した許容クリアランス値を対応させた
フォーマットになっている9組み合わせとしては、例え
ば、第2図に示すような10項目の組み合わせがある。
クリアランスパラメータによりあらゆる配線条件におけ
る許容クリアランス値を定義し、チェック漏れを防止し
ている。クリアランスパラメータは、第3図のCLEA
RANCEl。
CLEARANCE2・・・のように必要に応じて複数
個作成される。
33はネット相互間クリアランス情報用メモリであり、
クリアランスを形成する2つのネットに対して1つのク
リアランスパラメータを定義したネット相互間クリアラ
ンス情報が格納されている。
ネット相互間クリアランス情報は、例えば第3図の$C
NETSに示すとおりのものがある。クリアランスパラ
メータの定義は、例えば第4図に示すようなマトリクス
状の表をもとに定められる。
この表はプリント基板の設計者が作成する。第4図のマ
トリクス表をもとに作成されたネット相互間クリアラン
ス情報は第5図に示すとおりになる。
また、ネット名を記述する際、アスタリスク「ネ」を使
用して、複数のネットからなるネットグループを代表さ
せてもよい。例えば、ネット名NETOOI、NETO
O2,・・・、NETOO9の後にNETOO*を挿入
すると、NETOO*はNETOO1〜NETOO9を
代表したものになる。これによって、NETOO1〜 NETOO9のネットグループ単位でクリアランスパラ
メータを定義できる。
34は線幅相互間クリアランス情報用メモリであり、ク
リアランスを形成する2つの導体パターンの線幅の組み
合わせと、組み合わせに応じて定義したクリアランスパ
ラメータを対応させた線幅相互間クリアランス情報が格
納されている。線幅相互間クリアランス情報は、例えば
第3図の$APTに示すとおりのものである。この定義
を組み合わせることにより、ネット相互間クリアランス
情報の場合と同様にマトリクス状にクリアランスパラメ
ータを定義できる。
コンピュータ4において、41は設計しているプリント
基板に形成された導体パターンについてDRCを行なう
DRC部、42は制御部であり、図形入力部111表示
部21.データベース用メモリ31.DRC部41と信
号の授受を行なってシステム全体の制御を行なう。
このように構成したシステムを用いて次の手順で導体パ
ターン相互間のクリアランスをチェックする。
まず、DRC部4.1の動作について説明する。
例えば、第6図に示すようにA−B間を配線パターンP
1で結線した場合、まず、配線パターンP、の近接パタ
ーンを絞り込む、この絞り込みは、A−B間の最大座標
値の点と最小座標値の点をΔ!たけオフセットした点を
対角線の両端とする矩形R1を作り、近接する配線パタ
ーンについても同様にして矩形を作り、矩形R1と重な
る部分の面積が最も大きい矩形を作る配線パターンを選
択する。ここで、 ΔX=<最大クリアランス値) +(配線パターンの線幅/2) である。
第5図では矩形R2を作る配線パターンP2が選択され
る。
次に、配線パターンP1とP2の最も近付いている部分
のクリアランスを距離計算力により求める。配線パター
ンが任意形状の閉図形である場合は、凹凸法により距離
を求める。凹凸法は、配線パターンの凸形部分に注目し
、凸形部分と相手方の配線パターンの距離を計算するこ
とによってクリアランスを求める方法である。
ここで、もし、求めたクリアランスが最大クリアランス
よりも大きい場合は、配線パターンP1とP2のクリア
ランスは問題なしと判断する。逆に、小さい場合は、次
のチェックを行なう。
配線パターンP1とP2に付けたネット名NETOO1
とNETOO2を頼りに、第7図に示すネット相互間ク
リアランス情報テーブルより該当づ−るネット名が定義
されているか否かをチェックする。ネット相互間クリア
ランステーブルは、ネット名、相手ネッ1へ名、クリア
ランスパラメータ番号を対I5さぜたものて、ネット相
互間クリアランス情報用メモリ33に格納されている。
第7図のテーブル中に該当するネン1へ名のベアが見付
かったならば、そのベアのクリアランスバラノー2夕番
号を取り出す。
次に、第8図に示すクリアランスパラメータ情報より、
取り出したクリアランスパラメータ番号のクリアランス
パラメータ情報を割り出し、このクリアランスパラメー
タ情報の中で該当するレイアラ1−・アイテム間の許容
クリアランス値を取り出す。第6図の例て′は配線パタ
ーンと配線パターンのクリアランスのチェックであるた
め、第8図の1−5INF−LINEの許容クリアラン
ス値を読み出す。
もし、該当するネy h名になったベアのクリアランス
パラメータ番号が存在しない場合は、デフオルl−のク
リアランス値を用いる。デフオールドのクリアランス値
は、該当するネジ1〜名になったベアか見付からない場
合に使うノコめに用意j−ておいた許容クリアランス値
である。
このように1.て求めたクリアランス値!、と、前述し
た計算により求めノ、−実際のクリアランス値とを比較
する。
(実際のクリアランス値)≧11である場合は、N)ん
To O1−NETOO2間では十分なりリアランスが
保たれており問題なしど判断する。
(実際のクリアランス値)〈り、である場合は、クリア
ランス・エラーありと判断する6以上のようなチェック
を近接1〜f::配線パターンのすべてについて実施す
る。
導体パターンの幅が変化する場合は、第3図の線幅相互
間クリアランス情報を用いてネット相互間のクリアラン
スチェックと同様にしてチェックを行なう。
以上説明したDRCの処理は、導体パターンを新たに形
成する場合と、導体パターンを修正する場合に随時実行
する。
く効果〉 本発明によれは、クリアランスを形成する2つの導体パ
ターンのネットの組み合わせに応じてチェックに用いる
許容クリアランス値を選択しているなめ、相手ネットに
応じて適切にクリアランスをチェックできる。また、導
体パターンの線幅にも応じてチェックに用いる許容クリ
アランス値を選択i〜でいるため、線幅が変化する導体
パターンであっても適切にクリアランスをチェックでき
る。
こり、は、電圧fMによって線幅が異なる電源基板の設
計において特に有効である。
【図面の簡単な説明】
第1図は本発明にががる方法を実施するための基板CA
Dシステムの構成例を示した図、第2図−第8図は第1
図のシステムの動作説明図である。 1・・・入力装置、1】・・・図形入力部、2・・・出
力装置、21・・・表示部、3・・・記憶装置、32・
・・クリアランスパラメータ用メモリ、33・・・ネッ
ト相互間クリアランス情報用メモリ、34・・・線幅相
互間クリアランス情報用メモリ、34・・・線幅相互間
クリアランス情報用メモリ、4・・・コンビ1−夕、4
1・・・DRC部、42・・・制御部。 代理人 弁理士 小浜信助ケ゛゛ 己−−−

Claims (2)

    【特許請求の範囲】
  1. (1)基板CADシステムを用いて設計したプリント基
    板に形成した導体パターン相互間のクリアランスが、許
    容クリアランス値よりも大きいか否かをチェックする方
    法において、 次の工程を有することを特徴とする導体パターン相互間
    のクリアランスをチェックする方法。 [1]2つの導体パターンの種類の組み合わせと、組み
    合わせに応じて定義した許容クリアランス値を対応させ
    たクリアランスパラメータ情報を必要な数だけ作成して
    おく工程。 [2]2つの導体パターンのネット名の組み合わせと、
    組み合わせに応じて用いる前記クリアランスパラメータ
    情報の番号を対応させたネット相互間クリアランス情報
    を作成する工程。 [3]クリアランスをチェックする2つの導体パターン
    のネット名の組み合わせをもとに、前記ネット相互間パ
    ラメータ情報の中から該当するクリアランスパラメータ
    情報の番号を割り出す工程。 [4]クリアランスをチェックする2つの導体パターン
    の種類の組み合わせをもとに、3の工程で割り出したク
    リアランスパラメータ情報の中から該当する許容クリア
    ランス値を割り出す工程。 [5]チェック対象となった2つの導体パターン間につ
    いて求めたクリアランス値と[4]の工程で求めた許容
    クリアランス値を比較し、許容クリアランス値の方が大
    きい場合は、クリアランスエラーありとする工程。
  2. (2)基板CADシステムを用いて設計したプリント基
    板に形成した導体パターン相互間のクリアランスが、許
    容クリアランス値よりも大きいか否かをチェックする方
    法において、 次の工程を有することを特徴とする導体パターン相互間
    のクリアランスをチェックする方法。 [1]2つの導体パターンの種類の組み合わせと、組み
    合わせに応じて定義した許容クリアランス値を対応させ
    たクリアランスパラメータ情報を必要な数だけ作成して
    おく工程。 [2]2つの導体パターンの線幅の組み合わせと、組み
    合わせに応じて用いる前記クリアランスパラメータ情報
    の番号を対応させたネット相互間クリアランス情報を作
    成する工程。 [3]クリアランスをチェックする2つの導体パターン
    の線幅の組み合わせをもとに、前記ネット相互間パラメ
    ータ情報の中から該当するクリアランスパラメータ情報
    の番号を割り出す工程。 [4]クリアランスをチェックする2つの導体パターン
    の種類の組み合わせをもとに、[3]の工程で割り出し
    たクリアランスパラメータ情報の中から該当する許容ク
    リアランス値を割り出す工程。 [5]チェック対象となつた2つの導体パターン間につ
    いて求めたクリアランス値と[4]の工程で求めた許容
    クリアランス値を比較し、許容クリアランス値の方が大
    きい場合は、クリアランスエラーありとする工程。
JP2334391A 1990-11-30 1990-11-30 導体パターン相互間のクリアランスをチェックする方法 Expired - Lifetime JP2953051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2334391A JP2953051B2 (ja) 1990-11-30 1990-11-30 導体パターン相互間のクリアランスをチェックする方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2334391A JP2953051B2 (ja) 1990-11-30 1990-11-30 導体パターン相互間のクリアランスをチェックする方法

Publications (2)

Publication Number Publication Date
JPH04205382A true JPH04205382A (ja) 1992-07-27
JP2953051B2 JP2953051B2 (ja) 1999-09-27

Family

ID=18276848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2334391A Expired - Lifetime JP2953051B2 (ja) 1990-11-30 1990-11-30 導体パターン相互間のクリアランスをチェックする方法

Country Status (1)

Country Link
JP (1) JP2953051B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06301744A (ja) * 1993-04-12 1994-10-28 Nec Corp 部品間隙チェック装置
JP2005260019A (ja) * 2004-03-12 2005-09-22 Zuken Inc プリント基板の設計装置におけるクリアランス距離測定方法、プリント基板の設計装置におけるクリアランス距離測定装置、プログラムおよびコンピューター読み取り可能な記録媒体
US7073142B2 (en) 2003-01-10 2006-07-04 Fujitsu Limited Wiring diagram verifying method, program, and apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06301744A (ja) * 1993-04-12 1994-10-28 Nec Corp 部品間隙チェック装置
US7073142B2 (en) 2003-01-10 2006-07-04 Fujitsu Limited Wiring diagram verifying method, program, and apparatus
JP2005260019A (ja) * 2004-03-12 2005-09-22 Zuken Inc プリント基板の設計装置におけるクリアランス距離測定方法、プリント基板の設計装置におけるクリアランス距離測定装置、プログラムおよびコンピューター読み取り可能な記録媒体

Also Published As

Publication number Publication date
JP2953051B2 (ja) 1999-09-27

Similar Documents

Publication Publication Date Title
DE60116769T2 (de) Verfahren und system zur hierarchischen metallenden-, einschliessungs- und belichtungsprüfung
US6637013B1 (en) Method and system for automating design rule check error correction in a CAD environment
US8225246B2 (en) Logic injection
US7003749B2 (en) Constraint data management for electronic design automation
JPH0743742B2 (ja) 自動配線方法
JPH04205382A (ja) 導体パターン相互間のクリアランスをチェックする方法
JP4177123B2 (ja) 配線図形検証方法、プログラム及び装置
US11042684B1 (en) Dynamic width-space patterns for handling complex DRC rules
CN115221835A (zh) 一种芯片设计的物理验证方法及装置
JP2809166B2 (ja) 高速遅延検証装置
JP4056613B2 (ja) 集積回路設計方法及び集積回路設計支援装置
JPH07271836A (ja) 配線間隔決定方法
JPH03118664A (ja) トリム・データ生成方法
JPH03263179A (ja) 回路図エディタ
JP2000207438A (ja) プリント配線板設計支援装置
JPH0944535A (ja) レイアウト編集方法
JP4071546B2 (ja) 半導体装置の回路設計支援装置およびレイアウト変更方法
JP2783709B2 (ja) 論理回路設計装置
JP2655473B2 (ja) 対話型配線設計方法
JPH0143345B2 (ja)
JP3990552B2 (ja) フォワードアノテーション方法
JP2776267B2 (ja) 回路図出力方法
JPH08171578A (ja) 回路図cadシステム
JP3230495B2 (ja) 自動配線装置及び自動配線方法
JP3630243B2 (ja) プリント板設計チェック処理装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 11