JPH04196617A

JPH04196617A - 出力回路

Info

Publication number: JPH04196617A
Application number: JP2322106A
Authority: JP
Inventors: Takeshi Ohira; 大平　壮
Original assignee: Kawasaki Steel Corp
Current assignee: JFE Steel Corp
Priority date: 1990-11-26
Filing date: 1990-11-26
Publication date: 1992-07-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【産業上の利用分野１本発明は、入力の状態変化に従って、トランジスタのス
イッチング動作により、出力を駆動する出力回路に係り
、特に、スイッチング特性を商工させることが可能な出
力回路に関する。【従来の技術】２進数の論理演算を行うデジタル回路である論理ゲート
は、この論理演算の結果として、出力回路により、２つ
の電気的状態の出力を行う。通常、出力されるこの２つの電気的な状態は、２種類の
電圧値となっている。即ち、論理値“０”に対応したＬ
ｏｗ電圧状態（あるいはＯｖ電圧状態。以降、Ｌ状態と呼ぶ）と、論理値“１”に対応したＨｌ
（ｌｈ電圧状態（又は電源電圧状態、以降、Ｈ状態と呼
ぶ）となっている。又、論理ゲートの出力回路からのし状態又はＨ状態の出
力は、トランジスタのスイッチング動作により行われて
いる。例えば、ＴＴＬ　（ｔｒａｈｓｉｓｔｏｒ　ｔｒａｎｓ
ｉｓｔｏｒ　ｌｏｇｉＣ）回路や、Ｌ　Ｓ　Ｔ　Ｔ　Ｌ
　（ｌｏｗ　ｐｏｗｅｒ　５ｃｈＯｔｔｋｙＴＴＬ）回
路においては、出力状態の切替を行う出力回路に、バイ
ポーラトランジスタが用いられている。又、ＭＯＳ　（
ｍｅｔａｌ　ｏｘｉｄｅ　５ｅｉｉｃｏｎｄｕｃｔ。ｒ）デジタル回路においては、出力状態の切替を行う出
力回路にＭＯ３ＦＥＴ　（ｆｉｅｌｄ　ｅｆｆｅｃｔ　
ｔｒａｎｓｉｓｔｏｒ　）　トランジスタ（以降、単に
ＭＯＳトランジスタと呼ぶ、又、構造に従って、Ｐチャ
ネルＭＯＳトランジスタ又はＮチャネルＭＯＳトランジ
スタと呼ぶ）が用いられている。従来、このようにトランジスタのスイッチング動作によ
り出力を駆動する出力回路において、より高速にスイッ
チング動作を行うためには、このスイッチングに用いら
れる出力トランジスタのインビータンスを下げることに
より対処している。しかしながら、出力トランジスタのインピーダンスを下
げることにより、スイッチング動作により出力が切替わ
る瞬間に、大きな負荷容量を駆動するため出力トランジ
スタを介して、大きな電流が流れる。このようなピーク
電流の発生により、この出力回路に電源を供給する電源
線やグランド線に電源ノイズやグランドノイズが発生し
てしまい、この電源を用いている他の論理回路に誤動作
を生じさせてしまう。又、出力信号においても、信号の急激な電流変化や電圧
変化が生じた場合には、他の信号線にノイズ電圧を誘導
してしまうだけでなく、この出力信号の伝達経路におけ
るインピーダンス不整合による反射波により、アクセス
マージンの劣化か生じてしまうという問題がある。このような出力回路の急激な電流変化が発生することに
より生ずる問題に対する対策として、１９８９年ｌ５Ｓ
ＣＣにおける２５ｎ３　４ＭＢＩＴＣＭＯ８ＳＲＡＭ　
　（ｃｏｕｔｅｎｅｎｔａｒｙ　　ＭＯ３５ｔａｔｉｃ
　ｒａｎｄｏｎ　ａｃｃｅｓｓ　ｎｅｎｏｒｙ）に関す
るソニーの学会発表の技術においては、第３図に示され
るように、出力トランジスタのスイッチング動作開始後
、ある一定期間はオン状態の該トランジスタのインピー
ダンスを所定の大きさに保ち、その後、このインピーダ
ンスをより低くするという方法が開示された。この第３図に示されるように、出力トランジスタＱ４の
ゲート電圧は、出力トランジスタ動作開始後、ある一定
期間は、トランジスタＱ２だけがオン状態となることに
より、所定の電圧まで高められる（第４図におけるａの
電圧）。この後、２つのインバータゲート２２ａ、２２ｂとによ
る遅延回路とＮＡＮＤゲート２４Ｃとによる所定遅延時
間後、トランジスタＱ３もオン状態となり、トランジス
タＱ４のゲート電圧はより高いＨ状態の電圧まで高めら
れる。従って、この第３図に示される出力回路の出力トランジ
スタのゲートには、第４図のグラフの実線ｄに示される
ような電圧が時間経過に従って印加される。この第４図
の出力電圧のグラフの実線ｆはこのようにゲートに実ｖ
１ｄに示される経過時間に従って電圧を印加した場合の
出力波形であるが、ゲート電圧に破線ｅのような電圧を
経過時間に従って印加した場合の破線９の出力電圧の波
形に比較して、出力の反射波が抑えられ、従来例に比較
して、６ＮＳのアクセスマージンの改善（スレッショル
ド電圧ＶＯＬに対応した符号すを、最後に通過する時ま
での時間が６ｎＳだけ短縮することができる）という効
果を得ている。第５図は、前述の第３区の出力回路と類似の作用と効果
を有する、別の出力回路の回路図である。この第５図において、出力バッファ２０は、入力信号Ｄ
Ｂ、ＤＢと、該出力バッファ２０の出力バッファ信号Φ
０、Φ０との間において、所定の論理演算を行うもので
ある。又、入力信号ＤＢとＤＢ、及び、出力バッファ信
号Φ０とΦ０とは、それぞれ論理極性が逆となっている
。この出力バッファ信号ΦＯがＨ状態となっな瞬間には、
まず、゛トランジスタＴ１のみがオン状態となる。この
後、遅延回路１２における遅延時間の経過後、更にトラ
ンジスタＴ２もオン状態となる。従って、この第５図においても、前述の第３図と同様に
、出力トランジスタのオン状態時のインピーダンスは、
遅延回Ｆｌ＠１２に従った所定遅延時間後においては、
更に低いインピーダンスとなる。従って、この第５図に示される出力回路においても、グ
ランドノイズを軽減し且つ反射波によるアクセスマージ
ンの改善が区れる。

【発明が達成しようとする課題】

しかしながら、前述の第３図に示される従来例や第５図
に示される別の従来例においては、出力信号の電圧の変
化速度が低下してしまうために、出力信号の伝達速度が
低下してしまうという問題がある。第４図の出力信号電圧のグラフにおいて、ｂはＬ状態と
判定されるスレッショルド電圧ＶＯＬであるが、実線ｆ
で示される従来例における波形は、破１１１ｇで示され
る比較例に比べて、このスレッショルド電圧すを最初に
横切る時ｉが、この第４図におけるＣで示される時間分
だけ遅延されてしまっている。従って、これら第３図及び第５図における従来例におい
ては、グランドノイズの低減及び出力信号の反射波によ
るアクセスマージンの劣化を改善するという効果を得る
なめに、出力信号の信号伝達時間が延長されてしまって
いるという問題がある。本発明は、前記従来の問題点を解決するべくなされたも
ので、入力の状態変化に従って、トランジスタのスイッ
チング動作により、出力を駆動する出力回路において、
グランドノイズの軽減及び出力信号の反射波を防止する
と共に、出力回路のスイッチング動作の高速動作を実現
することのできる出力回路を提供することを目的とする
。

【課題を達成するための手段】

本発明は、入力の状態変化に従って、トランジスタのス
イッチング動作により、出力を駆動する出力回路におい
て、前記入力状態変化時に、第１所定時間幅のパルスを
発生するパルス発生回路と、前記パルス発生回路のパル
ス出力中に、該出力回路の圧力を、通常のし状態より低
いし電圧レベルにスイッチングして駆動する第１のトラ
ンジスタと、該出力回路への入力信号を、第２所定時開
幅だけ遅延させる遅延回路と、前記遅延回路の遅延され
た出力に従って、該出力回路の出力を、通常のし状態の
電圧レベルにスイッチングして駆動する第２のトランジ
スタと、を備え、該出力回路の入力のＬ状態からＨ状態
の入力状態変化時に、一時的に、前記第１のトランジス
タを用いて、通常のし状態より低いし電圧レベルに、該
出力回路の出力をスイッチングして駆動することにより
、前記課題を達成したものである。又、前記し電圧レベルの設定値を、出力回路の出力反射
波が、電圧ＶＯＬを超えないように設定することにより
、前記課題を達成したものである。

【作用】

本発明においては、出力がＨ状態からし状態に切替わる
場合に、グランドノイズの軽減及び反射波を抑えながら
出力回路のトランジスタのスイッチング動作の高速動作
を実現するために、第１のトランジスタを用いて通常の
し状態より低いし電圧レベルにスイッチングするように
している。このように、出力の駆動を通常のＬ状態より低いし４４
圧レベルにスイッチングして出力トランジスタのＯｎを
上げ駆動することにより、大きな出力の駆動能力を得る
ことができ、大容量の負荷を駆動する場合にあっても動
作速度を低下させることなくスイッチング動作を行うこ
とができる。又、出力がＨ状態からＬ状態にスイッチングされた後、
反射波により出力のし状態のレベルが上昇してしまった
としても、この出力は通常のし状態より低いし電圧レベ
ルに駆動されているので、入力信号がＬ状態と判定され
る閾値ＶｉＬより上昇する恐れを低減することができる
。又、Ｈ状態からし状態にスイッチングする時用いられる
電源（グランド線）は、通常用いられる電源（グランド
線）とは興なるものとなっている。従って、このスイッチング時に、他の回路にも用いられ
ているグランド線に、グランドノイズが重畳されてしま
うことを防止することができる。更に、本発明においては、出力信号が目標電圧に収束し
て安定する時間を短縮するなめに、前述ノヨウに第１の
トランジスタを用いて、通常のし状態より低いし電圧レ
ベルにスイッチングして駆動することを第１所定時間幅
の期間のみとしている。又、この第１所定時開幅と併せて決定される第２所定時
間幅後においては、第２のトランジスタを用いて、出力
回路の出力をＬ状態にする場合においては、通常のし状
態の電圧レベルにスイ・ｙチングして駆動するようにし
ている。従って、出力回路のスイッチング動作の高速動作を実現
しながら、最終的には通常のし状態の電圧レベルに収束
させることが可能となっている。又、本発明における通常のＬ状態より低いし電圧レベル
の具体的な電圧レベルは、電源電圧や駆動される負荷の
負荷容量や第１のトランジスタ及び第２のトランジスタ
のオン状態時におけるインピーダンス等を参照して決定
するものである１例えば、このし電圧レベルの設定を、
出力回路の出力反射波が電圧ＶＯＬを超えないように設
定した場合には、出力反射波によりＬ状態となる時間が
遅延してしまうことを防止することができる。なお、電
圧ＶＯＬとは、出力がＬ状態とされる閾値の電圧である
。又、本発明における第１所定時間と第２所定時間とは同
一であることに限定するものではなく、第１のトランジ
スタのオフ状態からオン状態への遅延時間や、オン状態
からオフ状態への遅延時間や、第２のトランジスタのオ
フ状態からオン状態への遅延時間や、オン状態からオフ
状態への遅延時間や、電源電圧や駆動される負荷の負荷
容量や、第１のトランジスタ及び第２のトランジスタに
おけるオン状態時におけるインピーダンス等によって決
定されるものである。従って、これら第１の所定時間及
び第２の所定時間の大小関係も、設計により興なるもの
であり、本発明はこれを限定するもめではない。

【実施例】

以下、図を用いて本発明の実施例を詳細に説明する。第１図は、本発明の実施例の＠路図である。この実施例では、出力＠路の出力がＨ状態からし状態に
切替わる場合において、本発明が適用されている。この第１図において、入力信号ＤＢ、ＤＢと出力バッフ
ァ信号ΦＯ１Φ０とに関して、出力バッファ２０は所定
の論理演算を行うものである。又、単なるバッファであ
ってもよい。出力トランジスタは合計３個のトランジスタＴ１〜Ｔ３
から構成され、又、トランジスタＴ１、Ｔ２、Ｔ３はＮ
チャネルＭＯＳトランジスタである。トランジスタＴ１のドレイン及びトランジスタＴ２のド
レイン及びトランジスタＴ３ソースは、出力信号ＤＯＵ
Ｔを得る出力部分で接続されている。トランジスタＴ１は本発明における第１のトランジスタ
に対応している。又、トランジスタＴ２は、本発明の第
２のトランジスタに対応している。パルス発生回路１０は、出力バッファ信号Φ０のポジテ
ィブエツジに際して、このポジティブエツジ後の所定時
間＠（本発明の第１所定時間幅に対応）のパルスを発生
するものである。遅延回路１２は、出力バッファ信号ΦＯの、Ｌ状態から
Ｈ状態への信号の状態変化を所定時間（本発明の第２所
定時開幅に対応）だけ遅延させ、Ｈ状態からし状態への
信号の状態変化はほぼ遅延なしで信号伝達するというも
のである。低電位発生回路１４は、グランド電位ｖＳＳより低電位
である第１電圧ＶＬを発生するものである。このような本発明の実施例の出力信号ＤＯＵＴのＨ状態
からＬ状態への信号の状態変化時においては、出力バッ
ファ信号ΦＯの信号の状態がＬ状態からＨ状態へ変化し
た瞬間から第１所定時間幅の期間においては、トランジ
スタＴ１により、出力信号ＤＯＵＴはグランド電位■Ｓ
Ｓより低電位である第１電圧ＶＬに駆動される。又、出
力バッファ信号ΦＯはＬ状態からＨ状態に変化した後、
第２所定時間幅の後、出力信号ＤＯＵＴは、トランジス
タＴ２により、グランド電位ＶＳＳにスイッチングされ
駆動される。従って、この本発明の実施例においては、出力信号ＤＯ
ＵＴがＨ状態からＬ状態に状態変化する際、グランドノ
イズを低減しながら、出力回路のスイッチング動作の高
速動作を図ることができる。第２図は、前述の本発明の実施例の信号電圧と出力信号
電圧とのグラフである。この第２図において、符号Φ０、ΦＰ、ΦＤ、ＶＣＣｌ
ＶＳＳ、ＶＬは、前述の第１図の同符号のものと同一の
ものである。又、符号ＴＭＩは、前述の第１所定時間幅であり、符号
ＴＭ２は前述の第２所定時開幅である。この第２図において、実線には、本発明の実施例の出力
信号ＤＯＵＴの経過時間ｔに従った出力波形である。又
、−点鎖線Ｍは、出力信号ＤＯＵＴを、Ｌ状態時に第１
電圧ＶＬにスイッチングして駆動し続けた場合の出力波
形である、又、破線Ｎは、従来の、出力信号ＤＯＵＴを
、グランド電位ＶＳＳにスイッチングして駆動した場合
の出力波形である。この第２図に示されるように、本発明の実施例の出力信
号のＨ状態からし状態への状態変化時においては、出力
信号が目標電圧に収束して安定する時間を短縮しながら
、スイッチング動作の高速動作を図ることができる。なお、反射波等の影響は、通常、出力のし状態からＨ状
態へのスイッチング時には問題とはなり難い、しかしな
がら、問題となる場合には、本発明を応用することがで
きる。即ち、出力がし状態からＨ状態に状態変化する際
、まず第１所定時間幅だけ高電位発生口路による電源電
圧■ＣＣより電位の高い第２電圧ＶＨにスイッチングし
て駆動し、又、第２所定時間幅の後には、出力を電源電
圧ＶＣＣにスイッチングして駆動する。このようにして
本発明を応用し、出力のし状態からＨ状態への状態変化
時において、出力反射波の悪影響を低減しながら、出力
回路のスイッチング動作の高速動作を図ることができる
。

【発明の効果】

以上説明しな通り、本発明によれば、入力の状態変化に
従って、トランジスタのスイッチング動作により、出力
を駆動する出力回路において、出力信号が目標電圧に収
束して安定する時間を短縮しながら、出力回路のスイッ
チング動作の高速動作を実現することができるという優
れた効果を得ることができる。

【図面の簡単な説明】

第１図は、本発明の第１実施例の回路図、第２図は、前
記第１実施例における信号電圧と出力信号電圧との経過
時間に従ったグラフ、第３図は、従来の、出力反射波を
低減させた出力回路の回路図、第４図は、前記従来例の、ゲート電圧と出力信号電圧と
の経過時間に従ったグラフ、第５図は、従来の、前記従来例とは別の、出力信号が目
標電圧に収束して安定する時間を短縮した出力回路の回
路図である。１０・・・パルス発生回路、１２・・・遅延回路、１４・・・低電位発生回路、２０・・・出力バッファ、２２ａ〜２２ｅ・・・インバータゲート、２４ａ　〜２
４Ｃ・−ＮＡＮＤゲート、Ｔ１〜Ｔ３、Ｑ１〜Ｑ５・・
・トランジスタ、ＤＢ、ＤＢ、ＲＤ・・・入力信号、ＤＯυＴ・・・出力信号、 Φ０、Φ０・・・出力バッファ信号、 ΦＰ・・・パルス信号、 ΦＤ・・・遅延信号、ＶＣＣ・・・＠ａ電圧、 ■ＳＳ・・・グランド電位、ＶＬ・・・第１を圧。

Claims

【特許請求の範囲】

（１）入力の状態変化に従つて、トランジスタのスイッ
チング動作により、出力を駆動する出力回路において、前記入力状態変化時に、第１所定時間幅のパルスを発生
するパルス発生回路と、前記パルス発生回路のパルス出力中に、該出力回路の出
力を、通常のＬ状態より低いＬ電圧レベルにスイッチン
グして駆動する第１のトランジスタと、該出力回路への入力信号を、第２所定時間幅だけ遅延さ
せる遅延回路と、前記遅延回路の遅延された出力に従って、該出力回路の
出力を、通常のＬ状態の電圧レベルにスイッチングして
駆動する第２のトランジスタと、を備え、該出力回路の
入力のＬ状態からＨ状態の入力状態変化時に、一時的に
、前記第１のトランジスタを用いて、通常のＬ状態より
低いＬ電圧レベルに、該出力回路の出力をスイッチング
して駆動することを特徴とする出力回路。
（２）請求項１において、前記Ｌ電圧レベルの設定値は、出力回路の出力反射波が
、電圧ＶＯＬを超えないように設定することを特徴とす
る出力回路。