JPH04192804A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） この発明は特に低周波リニア特性を有する人力切換え付
きの増幅回路に関する。

（従来の技術） 第７図は従来の増幅回路を示す回路図であり、入力端子
を複数個持つ対接地型入力切換付きの増幅回路の構成で
ある。

電源電圧が印加されるＶｃｃ端子には抵抗Ｒ１１〜Ｒ１
５の一端がそれぞれ並列に接続されている。抵抗Ｒ１１
〜Ｒ１５の他端はそれぞれアンプＡ１の入力端と接続さ
れるように切換えスイッチＳＷを構成すると共にそれぞ
れＮＰＮ　）ランジスタＱｌｌ〜Ｑ１５のコレクタに各
々接続されている。ＮＰＮトランジスタＱｌｌ〜Ｑ１５
のエミッタはそれぞれＰＮＰ　トランジスタＱ２１−Ｑ
２５のエミッタに各々接続されている。トランジスタＱ
２１−Ｑ２５のコレクタは接地電圧に接続されるＧＮＤ
端子に接続されている。トランジスタＱ２１〜Ｑ２５の
ベースそれぞれは入力端子ｌＮｌ−ｌＮ３に接続され、
トランジスタＱｌｌ〜Ｑ１．５のベースそれぞれは負帰
還（ＮＦ）端子ｌに接続されると共に急速充電回路２に
接続されている。ＮＦ端端子色もう一端は抵抗３を介し
てアンプＡ１の出力端子ＯＵＴに接続され、またコンデ
ンサ４、抵抗５を介して接地されている。

電源投入時、ＮＦＦ子１は急速充電回路２によってコン
デンサ４をＮＦＦ子１が持つ通常電圧よりも高い電圧で
充電する。急速充電回路２のオフ後、過充電分の放電に
よって出力端子ＯＵＴを立ち上がらせる。ここで、入力
切換えスイッチＳＷは入力端子ＩＮＩと導通するように
接続されている。いま、入力端子ＩＮＩから正規の振幅
の信号が入力され、入力端子ＩＮ２から切換え雑音等の
過大電圧が入力された場合を考える。

入力端子ＩＮ２の上側振幅で初段増幅部のトランジスタ
Ｑ１２のコレクタ・エミッタ間電圧ＶＣＥが小さくなり
、飽和領域に入る。ＩＮ２を入力に持つ初段増幅部は内
部の入力切換えスイ・ソチＳＷによってアンプＡ１の後
段増幅部と切離されるか、ＮＦＦ子１では各初段増幅部
のトランジスタＱｌｌ〜Ｑ１５のベースが共通に結線さ
れている。従って、このうちのいずれかのトランジスタ
（例えばＱ１２）が飽和領域に入ると、その近傍で例え
ば第８図に示すような寄生バイポーラトランジスタ８１
がオンする。第９図には構造上Ｐ型基板に形成した正規
のＮＰＮ　トランジスタＱ１２に対する寄生バイポーラ
トランジスタ８１を示す。この結果、第７図において、
ＮＦＦ子１の吸い込み電流が増加してコンデンサ４の電
荷を抜いてしまい、ＮＦＦ子１の電圧が低下する。する
と、ＮＦ端端子色逆相関係にある出力端子ＯＵＴは電圧
が上昇してＶｃｃ付近のレベルになる。これでは、入力
端子からの正規の信号が入力されても出力信号は消えて
しまう。

（発明が解決しようとする課題） このように、従来では雑音過大入力により誤動作すると
いう欠点がある。

この発明は上記のような事情を考慮してなされたもので
あり、その目的は雑音に強い入力切換え付きの増幅回路
を提供することにある。

［発明の構成コ （課題を解決するための手段） この発明の増幅回路は、単一電源で複数の入力端子をも
つ対接地型増幅回路において、各々初段増幅部に接続さ
れる複数の切換え信号入力手段と、信号出力と逆相関係
にある負帰還端子と、前記負帰還端子に接続され、電源
投入時急速充電される負帰還用コンデンサと、前記初段
増幅部のうち前記負帰還端子にベースが接続されたトラ
ンジスタのコレクタ電圧をクランプし飽和を防止するク
ランプ手段を有する第１の回路部と、前記初段増幅部の
うち前記クランプ手段を持たず、内部等価回路上にはな
く集積化したときに寄生素子としてできるトランジスタ
を利用して電源投入時急速充電される負帰還用コンデン
サの過充電分を放電する第２の回路部とを具備した事を
特徴としている。

（作用） この発明では、誤動作防止用としてクランプ手段を用い
るが、すべての初段増幅部に付けずにしておくことによ
り、誤動作防止と共に立ち上がり遅延を最小限にする。

（実施例） 以下、図面を参照してこの発明を実施例により説明する
。

まず、この発明の前提となる構成の回路を第４・図に示
す。前記第７図の構成の回路において、Ｖｃｃ端子とア
ンプＡＩの入力端となる切換えスイッチＳＷの各端子と
の間にはそれぞれＮＰＮ　トランジスタＱ３１〜Ｑ３５
のコレクタ、エミッタ間が接続されている。これらＮＰ
Ｎ　）ランジスタＱ３１〜Ｑ３５のベースはＶＣＣ端子
とＧＮＤ端子との間に直列に挿入された抵抗Ｒ２１，Ｒ
２２の中間接続点に接続されている。これらＮＰＮトラ
ンジスタＱ３１〜Ｑ１５はそれぞれ初段増幅部のトラン
ジスタＱｌｌ〜Ｑ１５が飽和しないようにするクランプ
トランジスタを構成している。

抵抗Ｒ２１，Ｒ２２の抵抗分割で決まるバイアス点でク
ランプトランジスタＱ３１〜Ｑ３５のベース電位を固定
する。この固定された電圧をＶＡとすると各クランプト
ランジスタのエミッタ電位はＶＡ−ＶＦ以下にはならな
い。なお、ｖＦはトランジスタのベース、エミッタ順方
向降下電圧（０，７Ｖ程度）である。同様に各クランプ
トランジスタＱ３１−Ｑ３５のエミッタに接続される初
段増幅部のトランジスタＱＬＩ−Ｑ１５のコレクタを位
もＶＡ−ｖＦ以下には下がらない。従って、ｖＡの電位
を初段増幅部のトランジスタＱｌｌ〜Ｑ１５が飽和に入
らないでかつ通常動作に影響しない値に設定すれば良い
。トランジスタＱｌｌ−Ｑ１５の各コレクタ電圧はＧＮ
Ｄに接続されるトランジスタＱ２１−Ｑ２５を考慮する
と２Ｖｐ　＋１．４Ｖ必要である。過大入力が印加され
、これらトランジスタＱｌｌ〜Ｑ１５が飽和に入ろうと
コレクタ電圧が下がろうとしても、前記クランプトラン
ジスタのｖＡをｖＡ　＋２．５Ｖｐ　÷１．７５Ｖ程度
ニ設定シテおけばコレクタ電圧はＶＡ−ＶＦ÷ＩＶ程度
までしか下がらない。これにより、トランジスタＱｌｌ
〜Ｑ１５はそれぞれコレクタ、エミッタ間電圧ＶＣＥ＊
０．３Ｖ位残り、飽和に入ることはない。従って、従来
誤動作の原因となる出力信号の消失は起こりにくくなる
。

しかしながら、このように全入力段に各々クランプトラ
ンジスタを設けた構成では問題がある。

この回路では電源投入時、急速充電回路２によりコンデ
ンサ４を通常のＮＦ端子よりも高い電圧で充電して過充
電分を放電させることにより、出力を立ち上がらせる方
法をとっている。充電回路オフ後の放電経路は主に前記
第８図に示した寄生バイポーラトランジスタ８１にたよ
っているが、全入力段に各々クランプトランジスタを設
けた構成ではこのような寄生バイポーラトランジスタか
できない。よって、コンデンサ４の過充電分を放電する
経路は、初段増幅部のトランジスタＱｌｌ〜Ｑ１５のベ
ース電流と帰還のための抵抗３のみになる。

これでは放電時間が長くなり、クランプトランジス９　
Ｑ　３１−０３５がないものに比べて電源投入時の出力
信号の立ち上がりが遅くなる。

そこで、この発明では誤動作防止用のクランプ回路をト
ランジスタ０３１〜Ｑ３５と各々すべての初段増幅部に
設けないで構成する。つまり、少なくとも１か所にはク
ランプ回路を設けない初段増幅部を有する入力切換え付
きの増幅回路を実現する。

第１図はこの発明の一実施例を示す構成の回路図である
。上述したように誤動作防止用のクランプ回路をすべて
の初段増幅部に設けない。すなわち、第４図と比べて入
力端子ＩＮＩを持つ初段増幅部のトランジスタＱｌｌに
は寄生バイポーラが動作できるようにクランプトランジ
スタを設けない構成である。

このような構成によれば、電源投入直後の急速充電回路
２によるコンデンサ４の過充電分は入力端子ＩＮＩの初
段増幅部のトランジスタＱｌｌ近傍にできる寄生バイポ
ーラトランジスタ（第８図に図示）を利用して放電され
る。これにより、電源投入時の出力信号の立ち上がりが
遅くなることはない。また、切り替え雑音等の過大入力
による誤動作はＩＮＩについては弱くなるが、ＩＮ２〜
ＩＮ５は各々クランプトランジスタＱ３２〜Ｑ３５の効
果で誤動作を防止する。

第２図はこの発明の応用例を示す構成の回路図である。

ステレオダブル力セットレコ′−ダ用のプリアンプＩＣ
の一例であり、ＴＡＰＥＩ　／ＴＡＰＥ２の再生入力切
換えのため片チャンネル当り２つの入力端子ＩＮ／Ａ、
ＩＮ／Ｂを有する。

ＮＦ端子５１にベースが接続される初段増幅部のＮＰＮ
トランジスタＱ４１．　　Ｑ４２の各コレクタにはＶｃ
ｃ端子に接続された抵抗Ｒ４１，Ｒ４２の一端が接続さ
れると共にそれぞれ次段のアンプＡ１１．　Ａ１２の入
力端に接続されている。トランジスタＱ４１゜Ｑ４２の
各エミッタはＰＮＰ　）ランジスタＱ４３゜Ｑ４４それ
ぞれのエミッタに接続されている。トランジスタＱ４３
．　Ｑ４４のベースはそれぞれ入力端子ＩＮ／Ａ、ＩＮ
／Ｂであり両コレクタはＧＮＤ端子に接続されている。

入力端子ＩＮ／Ｂ側において、抵抗４２と並列にクラン
プトランジスタＱ４５が設けられている。このトランジ
スタＱ４５のベースはＶｃｃとＧＮＤとの間の抵抗Ｒ４
３とＲ４４の分圧でバイアスされる。

上記アンプＡ　１１．　Ａ　１２は入力端子ＩＮ／Ａ。

Ｉ　Ｎ／Ｂに対応して選ばれるようなスイッチＳＷＩに
よって制御される。ＳＷＩの他端は定電流源Ｉ　ｒｅｆ
を介してＧＮＤ端子に接続されている。

そしてＡｌｌ、Ａ１２の出力端は後段のアンプＡ１３の
入力端に接続され、アンプＡ１３の出力端は出力ＯＵＴ
となっている。出力ＯＵＴは抵抗５３を介してＮＦ端子
５１に接続されると共にコンデンサ５４、抵抗５５を介
して接地される。ＮＦ端子５１の他端は急速充電回路５
２に接続されると共に上記初段増幅部のトランジスタＱ
４１．　Ｑ４２のベースに接続されている。

このような構成によれば、電源投入時の立ち上がり時間
は第５図（ｃ）に示すように０．３ｓｅｃとなり、初段
増幅部にすべてクランプトランジスタを設けた第６図（
Ｃ）の０．７ｓｅｃに比べてがなり速い。これは、第５
図（ｂ）、第６図（ｂ）のＮＦ端子の電圧ＶＮＰの変化
を比べればわかるように、放電時間の差によるものであ
る。第５図（ａ）（第６図（ａ））に示す電源■ｃｃ投
入時、クランプトランジスタを設けない箇所の初段増幅
部のトランジスタに形成される寄生バイポーラトランジ
スタにより、放電時間の短縮を実現している。

また、過大入力による誤動作はクランプトランジスタを
設けたようなりランプ回路の有無で、クランプ回路なし
が一１８ｄＢｍ、クランプ回路ありか＋５ｄＢとなる。

ただし、過大入力として切換え雑音の代りに１０ｋＨｚ
の正弦波を入れた値である。正規の入力信号は出力ＯＵ
ＴがＯｄＢｍ（−０，７７５Ｖ）になるような１ｋｌｌ
ｌｚの正弦波を入れている。クランプ回路の付いていな
いＩＮ／Ａより過大入力が入る恐れがあるが、ステレオ
ダブルカセットレコーダの場合、第３図に示すように、
ＴＡＰＥＩ側を再生専用にすることにより、Ｉ　Ｎ／Ａ
にＴＡＰＥＩの再生ヘッドを直付けすれば問題ない。

［発明の効果］ 以上説明したようにこの発明によれば、少なくとも１か
所にはクランプ回路を設けない初段増幅部を有すること
で、立ち上がり遅延を抑え、クランプ回路を設けたその
他の初段増幅部で雑音に強い入力切換え付きの増幅回路
が提供できる。

【図面の簡単な説明】

ｊ！！１図はこの発明の一実施例による構成を示す回路
図、第２図はこの発明の応用例による構成を示す回路図
、第３図はこの発明の具体的実施例の構成を示す回路図
、第４図はこの発明の前提となる構成を示す回路図、ｊ
Ｉ５図（ａ）〜（ｃ）はそれぞれＭ２図の回路中の各点
の電圧変化を示す波形図、第６図（ａ）〜（ｃ）はそれ
ぞれ第２図の回路を従来構成とした場合の各点の電圧変
化を示す波形図、第７図は従来の入力切換え付きの増幅
回路の構成を示す回路図、第８図は第７図の回路の一部
で動作上寄生トランジスタを付加した回路図、第９図は
第８図の寄生トランジスタの構造を示す断面図である。 １・・・ＮＦ端子、２・・・急速充電回路、３．５・・
・抵抗、４・・・コンデンサ、ＡＩ・・・アンプ、Ｑ１
１〜Ｑ１５・・・ＮＰＮ　トランジスタ、Ｑ３２〜Ｑ３
５・・・クランプトランジスタ（ＮＰＮトランジスタ）
、Ｑ２１〜Ｑ２５・・・ＰＮＰトランジスタ、Ｒ１１−
Ｒｌ５．　　Ｒ２１，Ｒ２２・・・抵抗。 出願人代理人　弁理士　鈴江武彦 第１図 ＩＮ／Ａ　ＩＮ／Ｂ　　第２図 第３図 第４図 第７図 第５図 ０［Ｓｅ’Ｃ］ 第６図

Claims (1)

1. 【特許請求の範囲】 　単一電源で複数の入力端子をもつ対接地型増幅回路に
   おいて、 各々初段増幅部に接続される複数の切換え信号入力手段
   と、 信号出力と逆相関係にある負帰還端子と、 前記負帰還端子に接続され、電源投入時急速充電される
   負帰還用コンデンサと、 前記初段増幅部のうち前記負帰還端子にベースが接続さ
   れたトランジスタのコレクタ電圧をクランプし飽和を防
   止するクランプ手段を有する第１の回路部と、 前記初段増幅部のうち前記クランプ手段を持たず、内部
   等価回路上にはなく集積化したときに寄生素子としてで
   きるトランジスタを利用して電源投入時急速充電される
   負帰還用コンデンサの過充電分を放電する第２の回路部
   と を具備した事を特徴とする増幅回路。