JPH04161348A - ライン印字ヘッド用ドライバｉｃ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はライン印字ヘッド用ドライバＩＣに係わり、特
に、ノンインパクトプリンタのライン印字ヘッドを駆動
するためのドライバＩＣに用いて好適なものである。

〈従来の技術〉 周知の通り、プリンタにおいてはドライバＩＣが設けら
れていて、上記ドライバＩＣから書き込み素子に駆動信
号を供給して上記書き込み素子を動作させ、与えられた
データ信号に対応する所定の印字情報を印字媒体上に印
刷するようにしている。

従来のドライバＩＣの回路構成図を第３図に示す。この
ドライバＩＣは、ｎビットシフトレジスタ４１、ｎビッ
トラッチ回路４２、ＡＮＤゲート回路４３、ドライバ回
路４４等により構成されている。第３図の回路において
、データ入力端子Ｔ、から供給されたデータ信号ＤＡＴ
Ａは、クロック入力端子Ｔ２から入力されるクロック信
号ＣＬＯＣＫに同期して、ｎビットシフトレジスタ４１
の中を移動して行き、ｎビット移動するとデータ出力端
子Ｔ、から外部に出力される。そして、ｎビットシフト
レジスタ４１に入力されたデータは、ロード入力端子Ｔ
、からロード信号ＬＯＡＤが与えられときにｎビットラ
ッチ回路４２にラッチされる。

上記ｎビットラッチ回路４２にラッチされたデータは、
ＡＮＤゲート回路４３においてストローブ入力端子Ｔ４
から供給されるストローブ信号５ＴＲＯＢＥとアンドが
取られる。これにより、ストローブ信号５ＴＲＯＢＥが
オンのときだけ、ラッチされたデータに従って出力端子
０ＵＴＩ。

０ＵＴ２．　、、．０ＵＴｎがオンされる。

このような動作を行うドライバＩＣを使用して１ライン
ＮＸｎビツトのライン印字ヘッドを構成した例を第４図
の回路構成図に示す。第４図において、データ入力端子
Ｔ、から入ったデータ信号ＤＡＴＡは、第１のドライバ
ＩＣ２０−＋のｎビットシフトレジスタ４１に入力され
、矢印で示すようにクロック信号ＣＬＯＣＫに同期して
、ｎビットシフトレジスタ４１の中を図中左方向に移動
して行く。したがって、ｎクロックが供給されるとｎビ
ットシフトレジスタ４１の端まで移動し、（ｎ＋１）個
めのクロックで第１のドライバＩＣ２０−１のデータ出
力端、子から出力され、第２のドライバＩＣ２０−ｚの
データ入力端子（第４図ではこれらの端子を省略して示
している）に与えられ、第２のドライバＩＣ２０−２の
ｎビットシフトレジスタ４１の１ビツト目に入る。

データ信号ＤＡＴＡは、このようにして移動することに
より、ＮＸｎ個のクロック分の移動で第ＮのドライバＩ
Ｃ２０□のｎビットシフトレジスタ４１のｎビット目に
入ることになる。すなわち、第１のドライバＩＣ２０−
＋のデータ入力端子Ｔ１から入力されたデータは、入力
された順番にｎビットシフトレジスタ４１の中を移動し
て行き、最初に入力されたデータは、ＮＸｎクロック目
には第ＮのドライバＩＣ２０−ｓの第ｎビット目に入り
、その次に入力されたデータが第（ｎ−１）目に入り、
一番最後に入力されたデータが第１のドライバＩ　Ｃ２
０−、の第１ビツト目に入る。すなわち、最初に入力さ
れた第１ドツトのデータが、信号入力部と離れた位置に
設けられているドライバＩＣのｎビットシフトレジスタ
４１に入る。そして、１ライン分のデータが各シフトレ
ジスタに全て入るとロード信号ＬＯＡＤが入力され、こ
れにより、１ライン分のデータがｎビットラッチ回路４
２にラッチされる。次いで、ストローブ信号５ＴＲＯＢ
Ｅが入力されることにより、上記１ライン分のデータに
従って書き込み素子４５がオンされる。

〈発明が解決しようとする課題〉 データ信号ＤＡＴＡ、クロック信号ＣＬＯＣＫ。

ロード信号ＬＯＡＤ、ストローブ信号５ＴＲＯＢＥ等の
各信号は、制御基板からライン印字ヘッドの信号入力部
に与えられ、上記ライン印字ヘッドの信号入力部からド
ライバＩＣに信号入力部に供給される。また、一般に、
データ信号ＤＡＴＡは、第１ドツトに対応する信号から
順番に送られる。

ところで、印字ヘッドおよび制御基板をプリンタ６に装
着する態様は、第５図の制御基板の配置状態説明図に示
すように、２つの配置態様に大別される。すなわち、第
５図（ａ）に示すように、第１ドツトの反対側に制御基
板８が配置される場合と、第５図ら）に示すように、第
１ドツトと同じ側に制御基板８が配置される場合の２通
りである。

これら２つの配置態様の内、第５図（ａ）のように、第
１ドツトの反対側に制御基＠８が配置される場合は、第
６図のライン印字ヘッドの構成図（ａ）に示すように、
信号入力部９を第１ドツトの反対側に設けることが出来
る。したがって、この場合にはライン印字ヘッドの信号
入力部９とドライバＩＣの信号入力部とが近いので、デ
ータ信号ＤＡＴＡ。

クロック信号ＣＬＯＣＫ、ロード信号ＬＯＡＤ等を伝送
する信号線を短く配線することが出来る。

ところが、第５図（ｂ）に示したように、第１ドツトと
同じ側に制御基板８が配置される場合は、第６図のライ
ン印字ヘッドの構成図（ｂ）に示すように、信号入力部
９を第１ドツトの反対側に設けることが出来ず、第１ド
ツトと同じ側に信号入力部９を設けなければならなくな
る。このため、このようにするとライン印字ヘッドの信
号入力部９とドライバ■Ｃの信号入力部とが遠くなるの
で、データ信号ＤＡＴＡ、クロック信号ＣＬＯＣＫ、ロ
ード信号ＬＯＡＤ等を伝送するための信号線を配線する
場合には、各信号線を１ラインの長さ分だけ長く配線し
なければならなくなる。

したがって、この場合には以下に述べる様な不都合が生
じる。すなわち、■配線長が長くなった分だけ基板面積
が大きくなることにより印字ヘッドが大型化してしまう
とともに、それだけコストアップする。また、■信号線
が長（なると、外部からの電磁波によるノイズを受けや
すくなり誤動作する危険が増大する。更に、■信号線を
長くするとそれがアンテナとして作用してしまうので、
電磁波ノイズを外部に放射しやすくなる。特に、クロッ
ク信号は通常は高い周波数が使用されるため、電磁波が
外部に放射されやすい問題がある。

また、印字のドツト密度が高くなったり、印字幅が長く
なったり、印字速度が速くなるとクロック信号の周波数
はより一層高くなり、それに伴ってノイズも大きくなる
問題があった。

電磁波のノイズが放射されると、他の電子機器を誤動作
させたりする危険があるので、電磁波を放射しないよう
にすることが、特に求められるようになってきた。また
、最近はノイズの大きさを規制するための様々な規格が
作られており、上記規格を満足させなければプリンタを
販売するのにも支障が出るようになってきた。

本発明は上述の問題点に鑑み、ライン印字ヘッドの信号
入力端子を第１ドツトと同じ側に設けなければならない
場合に、ライン印字ヘッドにおける信号線を短く配線出
来るようにすることを目的とする。

〈課題を解決するための手段〉 本発明のライン印字ヘッド用ドライバＩＣは、ライン印
字ヘッドの信号入力部から一方の端部側に与えられるデ
ータ信号を、クロック信号に同期して他方の端部側にシ
フトして行くとともに、ロード信号が入力されたときに
これらのデータを並列に出力するｎビットシフトレジス
タと、上記ｎビットシフトレジスタから出力されたデー
タ信号を取り込んでその出力端に保持するｎビットラッ
チ回路と、上記ｎビットラッチ回路と上記ライン印字ヘ
ッドの信号入力部から与えられるストローブ信号との論
理積をとり、上記ストローブ信号が与えられている期間
において上記データ信号を次段の回路に出力するＡＮＤ
ゲート回路と、上記ＡＮＤゲート回路から与えられる上
記データ信号に基づいて書き込み素子を駆動し、印字媒
体上に上記データ信号に応じた印字情報を印字するドラ
イバ回路とで一般的に構成されるｎビットデータ制御駆
動部に、上記ライン印字ヘッドの信号入力部から与えら
れるクロック信号をカウントするとともにそのカウント
値が上記ロード信号によりリセットされるｎ進カウンタ
と、上記ｎ進カウンタから出力されるカウントアツプ信
号に応じて上記データ信号を上記ｎビットデータ制御駆
動部に送ったり、或いはこのドライバＩＣのデータ出力
端子に送ったりする第１のスイッチング回路と、上記第
１のスイッチング回路と同様に上記ｎ進カウンタから出
力されるカウントアツプ信号に応じて切り換え動作を行
い、上記クロック信号をｎビットシフトデータ制御駆動
部および上記ｎ進カウンタに送ったり、或いはドライバ
ＩＣのクロック出力端子に送ったりする第２のスイッチ
ング回路とを付加している。

く作用〉 ライン印字ヘッドの信号入力部から与えられるクロック
信号をｎ進カウンタでカウントし、所定数カウントした
ときにカウントアツプ信号を第１および第２のスイッチ
ング回路に出力することにより、入力されたデータ信号
を上記ｎビットデータ制御駆動部に送ったり、或いはデ
ータ出力端子に送ったりするとともに、上記クロック信
号をｎビットデータ制御駆動部および上記ｎ進カウンタ
または、ドライバＩＣのクロック出力端子に選択的に送
るようにすることにより、信号入力端子から遠い位置に
データ信号を入れ、これを信号入力端子に近い方ヘシフ
トさせることを各ドライバＩＣにおいて可能にする。こ
れにより、入力されたデータ信号を、ライン印字ヘッド
の全体に渡って入力された順に出力入力端子に近い位置
に入れることを可能にする。

〈実施例〉 第１図は、本発明の一実施例を示すドライバＩＣの回路
構成図である。

第１図から明らかなように、実施例のドライバＩＣｌ０
は、ｎビットシフトレジスタ１．ｎビットラッチ回路２
、ＡＮＤゲート回路３、ドライバ回路４で構成されたデ
ータ制御駆動部１１とｎ進カウンタ１２、第１のスイッ
チング回路１．３、第２のスイッチング回路１４等によ
り構成されている。

実施例のｎピントシフトレジスタ１は、第３図に示した
従来のシフトレジスタとは逆のデータシフト特性を有し
、第１図中矢印で示すように左側方向から右側方向にデ
ータをシフトさせる。

ｎ進カウンタ１２は、クロック信号ＣＬＯＣＫをｎ個カ
ウントする毎にカウントアツプ信号１２ａを出力すると
ともに、ロード信号ＬＯＡＤによりリセットされるよう
に構成されている。

第１のスイッチング回路１３は、その切り換ええ端子が
データ入力端子Ｔ１に接続されていて、ｎ進カウンタ１
２から出力されるカウントアツプ信号１２ａに応じて切
り換え端子を切り換える動作を行う。これにより、切り
換え端子が固定端子ａ側に切り換えられた場合には、デ
ータ信号ＤＡＴＡはｎビットシフトレジスタ１側に送ら
れ、固定端子す側に切り換えられた場合には、データ信
号ＤＡＴＡはデータ出力端子Ｔ、側に送られる。

また、第２のスイッチング回路１４は、第１のスイッチ
ング回路１３と同Ｂ＜ｎ進カウンタ１２から出力される
カウントアツプ信号１２ａに応じて切り換え端子を切り
換える動作を行ない、クロック入力端子Ｔｔに与えられ
るクロック信号ＣＬＯＣＫを、切り換え端子を固定端子
Ｃ側に切り換えることでｎビットシフトレジスタ１側に
供給するとともに、固定端子ｄ側に切り換えることでク
ロック出力端子Ｔ６に供給する。

このように構成された実施例のドライバＩＣｌ０におい
ては、最初のリセット状態では第１のスイッチング回路
１３の切り換え端子が固定端子ａ側に切り換えられてい
て、データ入力端子Ｔ１から供給されるデータ信号ＤＡ
ＴＡはｎビットシフトレジスタ１に送られる。また、こ
のときに第２のスイッチング回路１４は、固定端子Ｃ側
に切り換えられていて、クロック入力端子Ｔ、から供給
されるクロック信号ＣＬＯＣＫはｎビットシフトレジス
タ１およびｎ進カウンタ１２に送られる。

したがって、初期状態においてはクロック信号ＣＬＯＣ
Ｋと同期して入力されたデータ信号ＤＡＴＡは、ｎピン
トシフトレジスタ１に送られ、データ入力端子から遠い
側から近い側に順次シフトされて行く。

ｎ進カウンタ１２は、入力されたクロック信号ＣＬＯＣ
Ｋをカウントする。そして、ｎクロック分カウントした
ときに、すなわちｎピントシフトレジスタ１にｎビット
のデータが入ったときに、第１および第２のスイッチン
グ回路にカウントアツプ信号１２ａを出力する。これに
より、第１のスイッチング回路１３は、切り換え端子が
固定端子す側に切り換えられ、データ信号ＤＡＴＡはデ
ータ出力端子Ｔ５に送られる。また、第２のスイッチン
グ回路１４においては、切り換え端子が固定端子ｄ側に
切り換えられ、クロック信号ＣＬＯＣＫはクロック出力
端子Ｔ６に送られる。これにより、ｎビットシフトレジ
スタ１はデータのシフトを中止するとともに、ｎ進カウ
ンタ１２はクロック信号ＣＬＯＣＫのカウントを中止す
る。こ　・の状態において、ロード信号ＬＯＡＤが入力
されると、ｎビットシフトレジスタ１に入っていたデー
タがｎビットラッチ回路２にラッチされる。

また、同時にｎ進カウンタ１２がリセットされるととも
に、第１のスイッチング回路１３の切り換え端子が固定
端子ａ側に切り換えられ、第２のスイッチング回路１４
の切り換え端子が固定端子Ｃ側に切り換えられる。

このように構成された実施例のドライバＩＣｌ０をＮ個
用いてライン印字ヘッドを構成した例を第２図の構成図
に示す。

先ず最初、リセット状態では第１のドライバＩＣｌ０−
、〜第Ｎのドライバ■Ｃｌ０−Ｎの全てにおいて、ｎ進
カウンタ１２はリセットされている。

また、第１のスイッチング回路１３の切り換え端子は固
定端子ａ側に切り換えられ、第２のスイッチング回路１
４の切り換え端子は固定端子Ｃ側に切り換えられている
。

この状態において、クロック信号ＣＬＯＣＫに同期した
データ信号ＤＡＴＡがライン印字ヘッドに供給されると
、第１のドライバＩＣｌ０−＋のｎビットシフトレジス
タ１には、入力端子に遠い方からデータ信号ＤＡＴＡが
入り、これがクロック信号ＣＬＯＣＫに同期して入力端
子に近い方へと順次シフトされて行く。また、同時に第
１のドライバＩＣｌ０−＋のｎ進カウンタ１２がカウン
トを開始する。そして、上記したようにｎビ、部分のデ
ータが送られるたときに、ｎ進カウンタ１２から第１お
よび第２のスイッチング回路１３．１４に向けてカウン
トアツプ信号１２ａが出力される。

これにより、第１のスイッチング回路１３は、切り換え
端子が固定端子す側に切り換えられ、データ信号ＤＡＴ
Ａはデータ出力端子Ｔ、に送られる。

また、第２のスイッチング回ｌｌ１１４においては、切
り換え端子が固定端子ｄ側に切り換えられ、クロック信
号ＣＬＯＣＫはクロック出力端子Ｔ６に送られる。これ
により、ｎビットシフトレジスタｌはデータのシフトを
中止するとともに、ｎ進カウンタ１２はクロック信号Ｃ
ＬＯＣＫのカウントを中止する。この時点で第１のドラ
イバＩＣｌ０−１のｎビットシフトレジスタｌには、最
初に送られてきた第１ドツトのデータが入力端子に最も
近い方に入り、第ｎ番目に送られてきた第ｎドツトが最
も遠い方に入っている。

次に、（ｎ＋１）　ドツト目のデータがデータ入力端子
Ｔ、から与えられると、第１のドライバ■Ｃ１（１，に
おいては、第１のスイッチング回路１３は切り換え端子
が固定端子す側に切り換わっているので、データ信号Ｄ
ＡＴＡは第２のドライバＩＣｌ０−２の方に送られる。

また、第２のスイッチング回路１４も切り換え端子が固
定端子ｄ側に切り換わっているので、クロック信号ＣＬ
ＯＣＫも同様に第２のドライバＩＣｌ０−ｚの方に送ら
れる。

第２のドライバＩＣｌ０−ｚは、それまではクロック信
号ＣＬＯＣＫが入力されていないので、第（ｎ＋１）ド
ツト目のデータが前段のドライバＩＣｌ０−＋から送ら
れてきた時点においてはリセット状態のままである。し
たがって、第２のドライバＩＣｌ０−ｚにおける第１の
スイッチング回ＩＭ１３は固定端子ａ側に切り換わって
いるとともに、第２のスイッチング回路１４は固定端子
Ｃ側に切り換わっている。したがって、第（ｎ＋１）ド
ツト目のデータは、データ入力端子から最も遠い部分に
入り、データ入力端子に近い方へとシフトされて行く。

また、このときにｎ進カウンタ１２がクロック信号ＣＬ
ＯＣＫのカウントを開始する。そして、第２ｎドント目
のデータが送られると、第２のドライバＩＣｌ０−ｔに
おいても上記した第１のドライバＩＣｌ０−＋と同様な
動作が行われ、第１のスイッチング回路１３は切り換え
端子が固定端子す側に切り換わり、第２のスイッチング
回路１４は切り換え端子が固定端子ｄ側に切り換わる。

この時点で、第（ｎ＋１）ドツト目のデータは入力端子
に最も近い方に入っており、また、第２ｎドツト目のデ
ータは入力端子から最も遠い方に入っている。

次に、第２ｎ＋１ドツト目のデータが送られてくると、
それが第３のドライバＩＣに送られ、以後同様な動作が
各ドライバＩＣｌ０において繰り返し行われる。そして
、ｎＸＮドツト目のデータが送られると、各ドライバＩ
Ｃｌ０のｎビットシフトレジスタ１にはデータ入力端子
に近い順にデータが入ることになる。そして、ロード信
号ＬＯＡＤが入力されると、各ドライバＩＣ１０におけ
るそれぞれのｎビットシフトレジスタ１のデータがｎビ
ットラッチ回路２にラッチされる。この時点で各ドライ
バＩＣｌ０のｎ進カウンタＩ２はリセットされるので、
次のラインのデータ信号ＤＡＴＡを送り始めることが可
能になる。

ｎビットランチ回路２にラッチされたデータは、ストロ
ーブ信号５ＴＲＯＢＥが入力されるとＡＮＤゲート回路
３を通ってドライバ回路４に与えられる。これにより、
ドライバ回路４が与えられたデータに基づいて書き込み
素子５を駆動し、入力されたデータに基づく印字が行わ
れる。このとき、書き込み素子５はデータ入力端子に近
い方から順に第１ドツト、第２ドツト１０３．第ｎＸＭ
ドツトのデータに従って駆動される。

〈発明の効果〉 本発明は上述したように、ライン印字ヘッドの信号入力
部から与えられるクロック信号をｎ進カウンタでカウン
トし、所定数カウントしたときにカウントアツプ信号を
第１および第２のスイ・７チング回路に出力し、入力さ
れたデータ信号を入力データを保持するためのｎビット
シフトレジスタに送ったり、或いは次段に接続されるド
ライバＩＣにデータを出力するためのデータ出力端子に
送ったりするとともに、上記クロック信号を上記ｎビッ
トシフトレジスタおよび上記ｎ進カウンタに送ったり、
或いはドライバＩＣのクロック出力端子に送ったりする
ことにより、信号入力端子から遠い位置にデータ信号を
入れ、これを信号入力端子に近い方ヘシフトさせること
を各ドライバＩＣにおいて可能にしたので、入力された
データ信号を、ライン印字ヘッドの全体に渡って入力さ
れた順番に出力入力端子に近い位置に入れることができ
る。したがって、ライン印字ヘッドの信号入力端子を第
１ドツトと同じ側に設けなければならない場合において
、ライン印字ヘッドにおける信号線を短く配線して基板
面積を小さくすることが出来、コンパクトでコストの安
いライン印字ヘッドを提供することが出来る。また、各
信号ラインを短くすることが出来るので、外部からの電
磁波ノイズの影響を受けにくくすることが出来るととも
に、外部に放射するｉｉ電磁波ノイズ量を大幅に低減す
ることが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すドライバＩＣの回路
構成図、 第２図は、本発明のドライバＩＣを用いたライン印字ヘ
ッドの一例を示す回路構成図、第３図は、従来のドライ
バＩＣの回路構成図、第４図は、従来のドライバＩＣを
用いたライン印字ヘッドの一例を示す回路構成図、 第５図は、制御基板の配置状態を説明する為の図であり
、 第５図（ａ）は、第１ドツトの反対側に制御基板がある
場合を示し、 第５図（ハ）は、第１ドツトと同じ側に制御基板がある
場合を示してる。 ｌ・・・ｎピントシフトレジスタ。 ２・・・ｎビットラッチ回路。 ３・・・ＡＮＤゲート回路、　　４・・・ドライバ回路
。 ５・・・書き込み素子、　　７・・・ライン印字ヘッド
。 １０・・・ドライバＩＣ。 １１・・・データ制御駆動部。 １２・・・ｎ進カウンタ。 １３・・・第１のスイッチング回路。 １４・・・第２のスイッチング回路。 特許出願人　　　　　沖電気工業株式会社代理人　　　
　　　　　弁理士　船　橋　國　則伏札水のｒライバＩ
ＣＩコＪククインｆ−ＦＩアヘッドの回ｆ計隣Ａ）沼第
４図 （ｂ） 手続補正書（菰） 平成３年３月１１日 １、事件の表示 平成２年特許願第２８８１６３号 ２、発明の名称 ライン印字ヘッド用ドライバＩＣ ３、補正をする者 糾との関係　　特許出願人 ４、代　理　人 ６、補正の対象 明細書の図面の簡単な説明の欄 ７、補正の内容 明細書第２１頁第１７行乃至第２０行の「第５図（ａ）
は、〜制御基板かある場合を示してる。」を、次の通り
補正する。 「第５図（ａ）は、第１ドツトの反対側に制御基板かあ
る場合を示す図、 第５図（ｂ）は、第１ドツトと同し側に制御基板かある
場合を示す図、 第６図は、ライン印字へ・ントの構成図てあり、第６図
（ａ）は、第１ドツトと信号入力部とか反対側の場合を
示す図、 第６図（ｂ）は、第１ドツトと信号入力部とか同じ側の
場合を示す図である。」

Claims (1)

1. 【特許請求の範囲】 ライン印字ヘッドの信号入力部から一方の端部側に与え
   られるデータ信号を、クロック信号に同期して他方の端
   部側にシフトして行くとともに、ロード信号が入力され
   たときにこれらのデータを保持する回路および上記デー
   タ信号に基づいて書き込み素子を駆動し、印字媒体上に
   上記データ信号に応じた印字情報を印字するドライバ回
   路で構成されるデータ制御駆動部と、 上記ライン印字ヘッドの信号入力部から与えられるクロ
   ック信号をカウントするとともにそのカウント値が上記
   ロード信号によりリセットされるカウンタと、 上記カウンタから出力されるカウントアップ信号に応じ
   て上記データ信号を上記データ制御駆動部に送ったり、
   或いはこのドライバＩＣのデータ出力端子に送ったりす
   る第１のスイッチング回路と、 上記第１のスイッチング回路と同様に上記カウンタから
   出力されるカウントアップ信号に応じて切り換え動作を
   行い、上記クロック信号をデータ制御駆動部および上記
   カウンタに送ったり、或いはドライバＩＣのクロック出
   力端子に送ったりする第２のスイッチング回路とを具備
   することを特徴とするライン印字ヘッド用ドライバＩＣ
   。