JPH04158553A - 配線構体及びその製法 - Google Patents

配線構体及びその製法

Info

Publication number
JPH04158553A
JPH04158553A JP28379290A JP28379290A JPH04158553A JP H04158553 A JPH04158553 A JP H04158553A JP 28379290 A JP28379290 A JP 28379290A JP 28379290 A JP28379290 A JP 28379290A JP H04158553 A JPH04158553 A JP H04158553A
Authority
JP
Japan
Prior art keywords
wiring
layer
semi
semiconductor substrate
insulating semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28379290A
Other languages
English (en)
Inventor
Makoto Hirano
真 平野
Kazuyoshi Asai
浅井 和義
Yuuki Imai
祐記 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP28379290A priority Critical patent/JPH04158553A/ja
Publication of JPH04158553A publication Critical patent/JPH04158553A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体集積回路装Cを構成するのに適用して
好適な配線構体及びその製法に関する。
【従来の技術】
従来、第6図及び第7図を伴って次に述べる配線構体が
提案されている。 すなわち、平らな表面1aを有する半絶縁性半導体基板
1上に、第1の配線M2が形成され、また、半絶縁性半
導体基板1上に、第2の配線層3が、第1の配線層2を
間隙4を介して橋架して延長するように形成されている
。 以上が、従来提案されている配線構体の構成である。 このような構成を有する従来の配線構体は、第1及び第
2の配線1i2及び3が立体交叉させている。
【発明が解決しようとする課題】
第5図及び第6図に示す従来の配線構体の場合、半絶縁
性半導体基板1上に、第1の配m1層2を形成して後、
半絶縁性半導体基板1上に、第1の配線層を覆って延長
している例えばフォトレジストでなるマスク層を形成し
、次に、第2の配線層3をそのマスク層上に延長して形
成し、次に、マスク層を溶去することによって形成され
るが、この場合、マスク層が半絶縁性半導体基板1上に
、第1の配線層2による凹凸の影響を受けて形成される
ため、そのマスク層を所望のパターンに高精度に形成す
ることができないため、1i114を良好に形成するこ
とができない、などの欠点を有していた。 よって、本発明は、上述した欠点のない、新炭な配線構
体及びその製法を提案せんとするものである。
【課題を解決するための手段】
本願第1番目の発明による配線構体は、■半絶縁性半導
体基板に、その主面側において、配線用溝が形成され、
そして、■上記半絶縁性半導体基板上に、第1の配Ii
層が、上記配線用溝内に延長するように形成され、また
、■上記半絶縁性半導体基板上に、第2の配線層が、上
記第1の配線層を橋梁して延長するように形成されてい
る。 本願第2番目の発明による配線構体の製法は、■半絶縁
性半導体基板に、その主面側において、配線用溝を形成
する工程と、■上記半絶縁性半導体基板上に、第1の配
線層を、上記配線用溝内に延長するように形成する工程
と、■上記半絶縁性半導体基板上に、埋込層を、上記配
線用溝内を上記第1の配線層を覆って埋めるように形成
する工程と、■上記半絶縁性半導体基板上に、第2の配
線層を、上記第1の配線層を上記埋込層を介して橋架し
て延長するように形成する工程とを有する。 本願第3番目の発明による配線構体の製法は、■半絶縁
性半導体基板上に、第1及び第2の配線層と、それら間
に延長している第3の配線層とを形成する工程と、■上
記半絶縁性半導体基板上に、上記第1、第2及び第3の
配線層を覆って延長し且つ上記第1及び第2の配線層上
において第1及び第2の窓を有する第1のマスク層を形
成する工程と、■上記第1のマスク層をマスクとする電
解鍍金法によって、第1及び第2の窓内に第1及び第2
の金属層を形成する工程と、■上記半絶縁性半導体基板
上に、上記第1のマスク層、及び上記第1及び第2の金
属層を覆って延長し且つ上記第1及び第2の金属層上及
び上記第1のマスク層の上記第1及び第2の金属層間上
において連続している第3の窓を有する第2のマスク層
を形成する工程と、■上記第2のマスク層をマスクとす
る電解鍍金法によって、上記第3の窓内に第3の金属層
を形成する工程と、■上記第1及び第2のマスク層を除
去する工程とを有する。
【実施例1] 第1図及び第2図は、本発明による配線構体の実施例を
示し、次に述べる構成を有する。 すなわち、半絶縁性半導体基板1に、その主面1a側に
おいて、配線用溝5が形成されている。 また、半絶縁性半導体基板1上に、第1の配線層2が、
配線用溝5内に延長するように形成されている。 さらに、半絶縁性半導体基板1上に、第2の配線層3が
、上記第1の配線層2を橋架して延長するように形成さ
れている。 以上が、本発明による配線構体の実施例の構成である。 このような構成を有する本発明による配線構体によれば
、それを、【実施例2】の本発明による配線構体の製法
によって製造することができることから、第5図及び第
6図で上述した従来の配線構体の欠点を有しない。
【実施例2】 第3図は、第1図及び第2図に示す本発明による配線構
体に適用した場合の本発明による配線構体の製法を示し
、次に述べる順次の工程を有する。 すなわち、半絶縁性半導体基板1に、例えばフォトレジ
ストでなり且つ窓7を有するマスク層6を形成する(第
3図A)。 次に、半絶縁性半導体基板1に対するマスク層6をマス
クとする塩素ガスを用いたドライエツチング処理によっ
て、半絶縁性半導体基板1の主面1a側において、配線
用溝5を形成する(第3図B)。 次に、マスク層6を除去する(第3図C)。 次に、半絶縁性半導体基板1上に、第1の配線層2を、
配線用溝5内に延長するように形成する(第3図D)。 次に、半絶縁性半導体基板1上に、例えばフォトレジス
トでなる埋込層8を、配線用溝5内を第1の配線層2を
覆って埋めるように形成する(第3図E)。この場合、
埋込層8を、その上面が半絶縁性半導体基板1の主面1
aと同じ高さとなるように形成するのを可とする。 次に、半絶縁性半導体基板1上に、第2の配線層4を、
第1の配線層2を埋込層8を介して橋架して延長するよ
うに形成する(第3図F)。 以上が、本発明による配線構体の製法の実施例である。
【実施例31 次に、第4図を伴って、本発明による配線構体の製法の
他の実施例を述べよう。 半絶縁性半導体基板1上に、第1及び第2の配線層11
及び12と、それら間に延長している第3の配線層13
とを形成する(第4図A)。 次に、絶縁膜14を形成する(第4図B)。 次に、全面に導電性層15を形成する(第4図C)。 次に、半絶縁性半導体基板1上に、第1、第2及び第3
の配線層11.12及び13を覆って延長し且つ第1及
び第2の配線層11及び12上において第1及び第2の
窓17及び18を有する第1のマスク層19を形成する
(第4図D)。 次に、第1のマスク層19をマスクとする電解鍍金法に
よって、第1及び第2の窓17及び18内に第1及び第
2の金属層21及び22を形成する(第4図E)。 次に、全面に導電性層24を形成する(第4図F)。 次に、半絶縁性半導体基板1上に、第1のマスフ層19
、及び第1及び第2の金m層21及び22を覆って延長
し且つ第1及び第2の金属層21及び22上及び第1の
マスク[119の第1及び第2の金属1121及び22
間上において導電性824を介して連続している第3の
窓30を有する第2のマスク層31を形成する(第4図
G)。 次に、第2のマスク層31をマスクとする電解鍍金法に
よって、第3の窓30内に第3の金属層32を形成。 次に、第1及び第2のマスク層19及び31を除去する
。 以上が、本発明による配線構体の製法の他の実施例であ
る。 このような本発明による配線構体の製法によれば、ブリ
ッジ型の配線構体を容易に形成することができる。 【図面の簡単な説明】 第1図及び第2図は、本発明による配線構体の実施例を
示す路線的平面図及びその断面図である。 第3図は、本発明による配線構体の製法の実施例を示す
順次の工程における路線的断面図である。 第4図は、本発明による配線構体の製法の他の実施例を
示す順次の工程における路線的断面図である。 第5図及び第6図は、従来の配線構体を示す路線的平面
図及びその断面図である。 出願人  日本電信電話株式会社 2\ 代理人  弁理士 1)中 正 治  、・第a因 第8図 第8図 手続補正書 平成2年11月30日 特許庁長官 植 松   敏 殿 1、事件の表示 特願平02−283792号2、発明
の名称 配線構体及びその製法:3.補正をする者 事件との関係 特許出願人 住 所 東京都千代田区内幸町1丁目1番6号名 称 
(422)日本電信電話株式会社代表者 児 島   
仁 4、代理人 住 所 〒100東京都千代田区永田町2丁目4番7号
 秀和永田町レジデンス502号5、補正命令の日付 
自発補正 6、補正により増加する請求項の数  なし明    
細    書 1、発明の名称   配線構体及びその製法2、特許請
求の範囲
【請求項11 半絶縁性半導体基板に、その主面側において、配線用溝
が形成され、 上記半絶縁性半導体基板上に、第1の配線層が、上記配
線用溝内に延長するように形成され、上記半絶縁性半導
体基板上に、第2の配線層が、上記第1の配線層を橋架
して延長するように形成されていることを特徴とする配
線構体。 【請求項2] 半絶縁性半導体基板に、その主面側において、配線用溝
を形成する工程と、 上記半絶縁性半導体基板上に、第1の配線層を、上記配
線用溝内に延長するように形成する工程と、 上記半絶縁性半導体基板上に、埋込層を、上記配線用溝
内を上記第1の配線層を覆って埋めるように形成する工
程と、 上記半絶縁性半導体基板上に、第2の配線層を、上記第
1の配線層を上記埋込層を介して橋架して延長するよう
に形成する工程とを有することを特徴とする配線構体の
製法。 [1を積項3] 【請求項2】において、 上記配線用溝を形成する工程が、上記半絶縁性半導体基
板上に、その主面上において、マスク層を形成する工程
と、上記半絶縁性半導体基板に対する、上記マスク層を
マスクとするj:A素系ガスを用いたドライエツチング
処理によって、上記半絶縁性半導体基板に、上記主面側
に開いている溝を、上記配線用溝として形成する工程と
を有することを特徴とする配線構体の製法。 [1求項4] 半絶縁性半導体基板上に、第1及び第2の配線層と、そ
れら間に延長している第3の配線層とを形成する工程と
、 上記半絶縁性半導体基板上に、上記第1、第2及び第3
の配線層を覆って延長し且つ上記第1及び第2の配線層
上において第1及び第2の窓を有する第1のマスク層を
形成する工程と、上記第1のマスク層をマスクとする電
解鍍金法によって、上記第1及び第2の窓内に第1及び
第2の金属層を形成する工程と、 上記半絶縁性半導体基板上に、上記第1のマスク層、及
び上記第1及び第2の金属層を覆って延長し且つ上記第
1及び第2の金属層上及び上記第1のマスク層の上記第
1及び第2の金属層間上において連続している第3の窓
を有する第2のマスク層を形成する工程と、 上記第2のマスク層をマスクとする電解鍍金法によって
、上記第3の窓内に第3の金属層を形成する工程と、 上記第1及び第2のマスク層を除去する工程とを有する
ことを特徴とする配線構体の製法。 3、発明の詳細な説明
【産業上の利用分野】
本発明は、半導体集積回路装置を構成するのに適用して
好適な配線構体、及びその製法に関する。
【従来の技術】
従来、第5図及び第6図を伴って次に述べる配線構体が
提案されている。 すなわち、平らな主面1aを有する半絶縁性半導体基板
1上に、第1の配線層2が形成され、また、半絶縁性半
導体基板1上に、第2の配線層3が、第1の配線層2を
空隙4を介して橋架して延長するように形成されている
。 以上が、従来提案されている配線構体の構成である。 このような構成を有する従来の配線構体は、第1及び第
2の配線層2及び3が立体交叉している構成を有し、従
って、半導体集積回路装置を構成する配線構体に適用す
ることによって、その半導体集積回路装置を高密度に構
成することができる。
【発明が解決しようとする課題】
第5図及び第6図に示す従来の配線構体は、半絶縁性半
導体基板1の平らな主面1a上に、第1の配線層2を形
成して後、半絶縁性半導体基板1上に、第1の配線層2
を覆って延長している例えばフォトレジストでなるマス
ク層を形成し、次に、第2の配線層3をそのマスク層上
に延長して形成し、次に、マスク層を溶去することによ
って、形成することができる。 しかしながら、この場合、マスク層を、半絶縁性半導体
基板1上に、第1の配線層2を形成して後に形成するの
で、そのマスク層を、半絶縁性半導体基板1上の第1の
配線層2による凹凸の影響を受けることなしに形成する
ことができず、このため、そのマスク層を、十分厚く、
所望のパターンに高精度に形成することが困難であり、
従って、第1及び第2の配線層2及び4間の空隙4を、
十分大きく、良好に形成することが困難であった。 従って、第5図及び第6図に示す従来の配線構体の場合
、第1及び第2の配線層2及び3間の望ましくない静電
容量を十分小にすることが、困難であった。 また、第5図及び第6図に示す従来の配線構体の場合、
第2の配線H3が、第1の配線H2との立体交叉位置に
おいて、半絶縁性半導体基板1上の第1の配線層2によ
る凹凸によって折曲っているのが予価なくされているの
で、第2の配線層3が、第1の配線層2との立体交叉位
置において、断線を生ずる、というおそれを有していた
。 従って、第5図及び第6図に示す従来の配線構体の場合
、配線構体としての信頼性が低かった。 よって、本発明は、上述した欠点のない、新規な配線構
体、及びその製法を提案せんとするものである。
【課題を解決するだめの手段1 本願第1番目の発明による配線構体は、■半絶縁性半導
体基板に、その主面側において、配線用溝が形成され、
そして、■上記半絶縁性半導体基板上に、第1の配線層
が、上記配線用溝内に延長するように形成きれ、また、
■上記半絶縁性半導体基板上に、第2の配線層が、上記
第1の配線層を橋架して延長するように形成されている
。 本願第2番目の発明による配線構体の製法は、■半絶縁
性半導体基板に、その主面側において、配線用溝を形成
する工程と、■上記半絶縁性半導体基板上に、第1の配
線層を、上記配線用溝内に延長するように形成する工程
と、■上記半絶縁性半導体基板上に、埋込層を、上記配
線用溝内を上記第1の配線層を覆って埋めるように形成
する工程と、■上記半絶縁性半導体基板上に、第2の配
線層を、上記第1の配線層を上記埋込層を介して橋架し
て延長するように形成する工程とを有する。 本願第3番目の発明による配線構体の製法は、本願第2
番目の発明による配線構体の製法において、上記配線用
溝を形成する工程が、■上記半絶縁性半導体基板上に、
その主面上において、マスク層を形成する工程と、■上
記半絶縁性半導体基板に対する、上記マスク層をマスク
とするjFAi系ガスを用いたドライエツチング処理に
よって、上記半絶縁性半導体基板に、上記主面側に開い
ている溝を、上記配線用溝として形成する工程とを有す
る。 本願第4番目の発明による配線構体の製法は、■半絶縁
性半導体基板上に、第1及び第2の配線層と、それら間
に延長している第3の配線層とを形成する工程と、■上
記半絶縁性半導体基板上に、上記第1、第2及び第3の
配I!層を覆って延長し且つ上記第1及び第2の配線層
上において第1及び第2の窓を有する第1のマスク層を
形成する工程と、■上記第1のマスク層をマスクとする
電解鍍金法によって、上記第1及び第2の窓内に第1及
び第2の金属層を形成する工程と、■上記半絶縁性半導
体基板上に、上記第1のマスク層、及び上記第1及び第
2の金属層を覆って延長し且つ上記第1及び第2の金属
層上及び上記第1のマスク層の上記第1及び第2の金属
層間上において連続している第3の窓を有する第2のマ
スク層を形成する工程と、■上記第2のマスク層をマス
クとする電解鍍金法によって、上記第3の窓内に第3の
金属層を形成する工程と、■上記第1及び第2のマスク
層を除去する工程とを有する。 【作用・効果】 本願第1番目の発明による配線構体も、第5図及び第6
図で上述した従来の配線構体の場合と同様に、第1及び
第2の配線層が立体交叉している構成を有し、従って、
第5図及び第6図で上述した従来の配線構体の場合と同
様に、半導体集積回路装置を構成する配線構体に適用す
ることによって、その半導体tl:V4回路装置を高密
度に構成することができる。 しかしながら、本願第1番目の発明による配線構体は、
本願第2番目の発明または本願第3番目の発明による配
線構体の製法によって形成することができ、そして、こ
の場合、配線用溝を形成するのに用いるマスク層を、半
絶縁性半導体基板上に、第1の配線層を形成する前に形
成するので、そのマスク層を、第5図及び第6図で上述
した従来の配線構体の場合のように、第1の配線層によ
る凹凸の影響を受けることなしに形成することができな
い、ということがなく、このため、マスク層を、所望の
パターンに高精度に容易に形成することができ、従って
、配線用溝を、十分深く、所望のパターンに高精度に容
易に形成することができ、よって、第1及び第2の配線
層間の間隔を、十分大きく、良好に容易に形成すること
ができる。 従って、本願第1番目の発明による配線構体によれば、
第1及び第2の配線HHの望ましくない静電容重を、第
5図及び第6図で上述した従来の配線構体の場合に比し
十分小さくすることができる。 また、本願第1番目の発明による配線構体の場合、第1
の配線層が、配線用溝内において形成されているので、
第2の配線層が、第1の配線層との立体交叉位置におい
て、半絶縁性半導体基板上の第1の配線層による凹凸に
よって折曲っているのが予価なくされている、というこ
とがなく、このため、第2の配線層が、第1の配線層と
の立体交叉位置において、断線を生ずる。というおそれ
を有しない。 従って、本願第1番目の発明による配線構体は、第5図
及び第6図で上述した従来の配線構体の場合に比し高い
信頼性を有する。 本願第2番目の発明による配線構体の製法によれば、上
述した本願第1番目の発明による配線構体を製造するこ
とができる。 そして、その配線構体は、本願第1番目の発明による配
線構体で述べたように、第1及び第2の配線層が立体交
叉している構成を有するので、半導体集積回路装置を構
成する配線構体に適用することによって、その半導体集
積回路装置を高密度に構成することができる。 従って、本願第2番目の発明による配I!構体の製法は
、半導体集積回路V;、置を構成する配線構体の製法に
適用して好適である。 また、本願第2番目の発明による配線構体の製法によれ
ば、マスク層を、半絶縁性半導体基板上に、第1の配線
層を形成する前に形成するので、そのマスク層を、第5
図及び第6図で上述した従来の配線構体の場合のように
、第1の配線層による凹凸の影響を受けることなしに形
成することができない、ということがなく、このため、
マスク層を、所望のパターンに高精度に容易に形成する
ことができ、従って、配線用溝を、十分深く、所望のパ
ターンに高精度に容易に形成することができ、よって、
第1及び第2の配線層間の間隔を十分大きく、良好に容
易に形成することができる。 従って、本願第2番目の発明による配線構体の製法によ
れば、第1及び第2の配線層間の静電容1の十分量さな
配線構体を、容易に製造することができる。 また、本願第2番目の発明による配線構体の製法によれ
ば、第1の配線層を、配線用溝内において形成し、そし
て、第2の配線層を、配線用溝を埋めている埋込層上に
延長して形成するので、その第2の配線層を、折曲って
いないまたはわずかじか折曲っていないものとして、容
易に形成することができ、このため、第2の配線層を、
第1の配線層との立体交叉位置においても、断線の生ず
るおそれなく、容易に形成することができる。 従って、本願第2番目の発明による配線構体の製法によ
れば、配線構体を、高い信頼性を有するものとして、容
易に製造することができる。 本願第3番目の発明による配線構体の製法によれば、半
絶縁性半導体基板に、配線用溝を、半絶縁性半導体基板
上に形成したマスク層をマスクとする塩素系ガスを用い
たドライエツチング処理によって形成するので、その配
線用溝を、半絶縁性半導体基板の主面側に開いている渦
に形成することができ、このため、その配線用溝内に延
長している第1の配線層を形成する工程において、その
第1の配線層を、配線用溝内から半絶縁性半導体基板の
主面上に延長させても、その第1の配線層に急激な折曲
りが生ぜず、従って、第1の配線層に断線が生ずるおそ
れを有しない。 本願第4番目の発明による配線構体の製法によれば、半
絶縁性半導体基板上に、第3の配線層が形成され、また
、半絶縁性半導体基板上に、第1及び第2の配線層と第
1、第2及び第3の金属層とによる第4の配線層が空隙
を介して第3の配線層を橋架して延長するように形成さ
れている構成を有する配線構体を製造することができる
。 そして、その配線構体は、第3及び第4の配線層が立体
交叉している構成を有するので、半導体集積回路装置を
構成する配線構体に適用することによって、その半導体
集積回路装置を高密度に構成することができる。 従って、本願第4番目の発明による配線構体の製法も、
半導体集積回路装置を構成する配線構体の製法に適用し
て好適である。 また、本願第4番目の発明による配線構体の製法によれ
ば、第1及び第2の金属層を、半絶縁性半導体基板上に
第1〜第3の配線層を覆つて延長している第1のマスク
層の第1及び第2の配線層上の第1及び第2の窓内に、
電界鍍金法によって形成するので、第1のマスク層の厚
さを厚くすることによって、第1及び第2の金属層を十
分厚く容易に形成することができ、従って、第3及び第
4の配線層間の空隙を、十分大きく、良好に容易に形成
することができる。 従って、本願第2番目の発明による配線構体の製法によ
っても、第3及び第4の配線層間の静電容1の十分量さ
な配線構体を、容易に製造することができる。 また、本願第4番目の発明による配線構体の製法によれ
ば、第4の配線層を一本の連続した配線層としてみた場
合、その配線層を、第3の配線層との立体交叉位置にお
いて折曲げて形成しているということができる。しかし
ながら、その配線層を、実際的には、半絶縁性半導体基
板上に形成された第1及び第2の配線層と、それら第1
及び第2の配線層を覆って延長して形成している第1の
マスク層の第1及び第2の配線層上の第1及び第2の窓
内に形成された第1及び第2の金属層と、第1及び第2
の金属層間に連続延長して形成されている第2のマスク
層の第3の窓内に形成された第3の金属層とによって形
成しているので、その配線層を、第3の配線層との立体
交叉位置においても断線の生ずるおそれなく、容易に形
成することができる。 従って、本願第4番目の発明による配線構体の製法によ
れば、信頼性の高い配線構体を、容易に製造することが
できる。
【実施例1】 第1図及び第2図は、本発明による配線構体の実施例を
示し、次に述べる構成を有する。 すなわち、半絶縁性半導体基板1に、その平らな主面1
a側において、配線用溝5が形成されている。 また、半絶縁性半導体基板1上に、第1の配線層2が、
配線用溝5内に延長するように形成されている。 さらに、半絶縁性半導体基板1上に、第2の配線層3が
、第1の配線層2を橋架して延長するように形成されて
いる。 以上が、本発明による配線構体の実施例の構成である。 このような構成を有する本発明による配線構体によれば
、第5図及び第6図で上述した従来の配線構体の場合と
同様に、第1及び第2の配線層2及び3が立体交叉して
いる構成を有し、従って、第5図及び第6図で上述した
従来の配線構体の場合と同様に、半導体集積回路装置を
構成する配線構体に適用することによって、その半導体
集積回路装置を高密度に構成することができる。 しかしながら、第1図及び第2図に示す本発明による配
線構体は、
【実施例2】で述べる本発明による配線構体
の製法によって形成することができ、そして、この場合
、配線用溝5を形成するのに用いるマスク層を、半絶縁
性半導体基板1上に、第1の配線層2を形成する前に形
成するので、そのマスク層を、第5図及び第6図で上述
した従来の配線構体の場合のように、第1の配線層2に
よる凹凸の影響を受けることなしに形成することができ
ない、ということがなく、このため、マスク層を、所望
のパターンに高精度に容易に形成することができ、従っ
て、配線用溝5を、十分深く、所望のパターンに高精度
に容易に形成することができ、よって、第1及び第2の
配線層2及び3間の間隔を、十分大きく、良好に容易に
形成することができる。 従って、第1図及び第2図に示す本発明による配線構体
によれば、第1及び第2の配線層2及び3間の望ましく
ない静電各回を、第5図及び第6図で上述した従来の配
線構体の場合に比し十分小さくすることができる。 また、第1図及び第2図に示す本発明による配線構体の
場合、第1の配線層2が、配線用溝5内において形成さ
れているので、第2の配線層3が、第1の配線層2との
立体交叉位置において、半絶縁性半導体基板1上の第1
の配線層2による凹凸によって折曲っているのが多義な
くされている、ということがなく、このため、第2の配
線層4が、第1の配線層2との立体交叉位置において、
断線を生ずる、というおそれを有しない。 従って、第1図及び第2図に示す本発明による配線構体
は、第5図及び第6図で上述した従来の配線構体の場合
に比し高い信頼性を有する。
【実施例2】 次に、第3図を伴って、本発明による配線構体の製法の
実施例を述べよう。 第3図において、第1図及び第2図との対応部分には同
一符号を付して示す。 第3図に示す本発明による配線構体の製法は、次に述べ
る順次の工程をとって、第1図及び第2図に示す本発明
による配線構体を製造する。 すなわち、半絶縁性半導体基板1の平らな主面1a上に
、例えばフォトレジストでなり且つ窓7を有するマスク
層6を形成する(第3図A)次に、半絶縁性半導体基板
1に対するマスク層6をマスクとするエツチング処理に
よって、半絶縁性半導体基板1に、その主面1a側に開
いている溝を、配線用溝5として形成する(第3図B)
。この場合、エツチング処理を塩素系ガスを用いたドラ
イエツチング処理とするのを可とする。 次に、マスクH6を、半絶縁性半導体基板1上から除去
する(第3図C)。 次に、半絶縁性半導体基板1上に、第1の配線M2を、
配線用?1!5内に延長するように形成する(第3図D
)。 次に、半絶縁性半導体基板1上に、例えばフォトレジス
トでなる埋込層8を、配線用溝5内を第1の配線層2を
覆って埋めるように形成する(第3図E)。 この場合、埋込層8を、その上面が半絶縁性半導体基板
1の主面1aと同じ高さとなるように形成するのを可と
する。 次に、半絶縁性半導体基板1上に、第2の配線層4を、
第1の配線層2を埋込層8を介して橋架して延長するよ
うに形成する(第3図F)。 次に、埋込層8を溶去除去する(第3図G)。 以上が、本発明による配線構体の製法の実施例である。 このような本発明による配線構体の製法によれば、第3
図Gを第1図及び第2図と対比して明らかなように、第
1図及び第2図に示す本発明による配線構体を製造する
ことができる。 そして、その配線構体は、第1図及び第2図に示す本発
明による配線構体で述べたように、第1及び第2の配線
層2及び3が立体交叉している構成を有するので、半導
体集積回路装置を構成する配線構体に適用することによ
って、その半導体集積回路装置を高密度に構成すること
ができる。 従って、第3図に示す本発明による配線構体の製法は、
半導体集積回路装置を構成する配線構体の製法に適用し
て好適である。 また、第3図に示す本発明による配線構体の製法によれ
ば、マスク層6を、半絶縁性半導体基板1上に、第1の
配線層2を形成する前に形成するので、そのマスク層6
を、第5図及び第6図で上述した従来の配線構体の場合
のように、第1の配線層2による凹凸の影響を受けるこ
となしに形成することができない、ということがなく、
このため、マスクI6を、所望のパターンに高精度に容
易に形成することができ、従って、配線用溝5を、十分
深く、所望のパターンに高精度に容易に形成することが
でき、よって、第1及び第2の配線層2及び3間の間隔
を十分大きく、良好に容易に形成することができる。 従って、第3図に示す本発明による配線構体の製法によ
れば、第1及び第2の配線!2及び3間の静電容量の十
分小さな配線構体を、容易に製造することができる。 また、第3図に示す本発明による配線構体の製法によれ
ば、第1の配線1i2を、配線用1t5内において形成
し、そして、第2の配線層3を、配線用溝5を埋めてい
る埋込層8上に延長して形成するので、その第2の配線
層3を、図示のように折曲りでいないまたはわずかじか
折曲っていないものとして、容易に形成することができ
、このため、第2の配線層3を、第1の配線層2との立
体交叉位置においても、断線の生ずるおそれなく、容易
に形成することができる。 従って、第3図に示す本発明による配線構体の製法によ
れば、配線構体を、高い信頼性を有するものとして、容
易に製造することができる。 また第3図に示す本発明による配線構体の製法によれば
、半絶縁性半導体基板1に、配線用溝5を、半絶縁性半
導体基板1上に形成したマスク層6をマスクとする塩素
系ガスを用いたドライエツチング処理によって形成すれ
ば、その配線用溝5を、半絶縁性半導体基板1の主面1
a側に開いている溝に形成することができ、このため、
その配線用溝5内に延長している第1の配線WI2を形
成する工程において、その第1の配線層2を、配線用溝
5内から半絶縁性半導体基板1の主面1a上に延長させ
ても、その第1の配線層2に急激な折曲りが生ぜず、従
って、第1の配線層2に断線が生ずるおそれを有しない
【実施例3】 次に、第4図を伴って、本発明による配線構体の製法の
他の実施例を述べよう。 第4図に示す本発明による配線構体の製法は、次に述べ
る順次の工程をとって、ブリッジ型の配線構体を製造す
る。 すなわち、半絶縁性半導体基板1上に、第1及び第2の
配線層11及び12と、それら間に延長している第3の
配線層13とを形成する(第4図A)。 次に、半絶縁性半導体基板1上に、第1及び第2の配線
層11及び12間において第3の配線層を覆って第1及
び第2の配線層11及び12の第2及び第1の配線層1
2及び11側上まで延長している絶縁膜14を形成する
(第4図B)。 次に、半絶縁性半導体基板1上に、第1及び第2の配線
層及び絶縁II!J14を連続的に覆って延長している
導電性層15を形成する(第4図C)。この場合、導電
性層15は、第1及び第2の配線層11及び12に連結
して形成されている。 次に、半絶縁性半導体基板1上に、第1、第2及び第3
の配線層11.12及び13を、導電性層15を介して
、覆って延長し、且つ第1及び第2の配線層11及び1
2上において第1及び第2の窓17及び18を有すると
ともに、例えばフォトレジストでなる第1のマスク層1
9を形成する(第4図D)。この場合、導電性層15は
、第1及び第2の窓17及び18内の位置において外部
に露呈している。 次に、第1のマスク層19をマスクとする電解鍍金法に
よって、第1及び第2の窓17及び18内に第1及び第
2の金属層21及び22を形成する(第4図E)。この
場合、第1及び第2の金属層21及び22は、導電性層
15に連結して形成され、従って、第1及び第2の配線
111及び12に連結して形成されている。 次に、半絶縁性半導体基板1上に、第1のマスク層19
及び第1及び第2の金j![921及び22を連続的に
覆って延長している導電性層24を形成する(第4図F
)。この場合、導電性層24は、第1及び第2の金属層
21及び22に連結して形成されている。 次に、半絶縁性半導体基板1上に、第1のマスクM19
、及び第1及び第2の金属層21及び22を、導電性層
24を介して、覆って延長し、且つ第1及び第2の金属
層21及び22上及び第1のマスク層19の第1及び第
2の金属層21及び22間上において連続している第3
の窓30を有するとともに、例えばフォトレジストでな
る第2の7スク131を形成する(第4図G)。 次に、第2のマスク層31をマスクとする電解鍍金法に
よって、第3の窓30内に、第3の金属層32を形成す
る(第4図H)。この場合、第3の金属層32は、導電
性層24に連結して形成され、従って、第1及び第2の
金属層21及び22に連結して形成されている。 次に、第1及び第2のマスクM19及び31を、半絶縁
性半導体基板1上から溶去除去する(第4図J)。この
場合、導電性層15の第1のマスク層19下の領域も溶
去除去され、また、導電性層25の第2のマスク層31
下の領域も溶去除去される。 以上が、本発明による配線構体の製法の他の実施例であ
る。 このような本発明による配線構体の製法によれば、第4
図1に示すところから明らかなように、半絶縁性半導体
基板1上に、第3の配線層13が形成され、また、半絶
縁性半導体基板1上に、第1及び第2の配線111及び
12と第1、第2及び第3の金属層21.22及び32
とによる第4の配線M(これを14とする)が空隙を介
して第3の配線層13を橋架して延長するように形成さ
れている構成を有する配線構体を製造することができる
。 そして、その配線構体は、第3及び第4の配線層13及
び14が立体交叉している構成を有するので、半導体集
積回路装置を構成する配線構体に適用することによって
、その半導体集積回路装置を高密度に構成することがで
きる。 従って、第4図に示す本発明による配線構体の製法も、
半導体集積回路装置を構成する配線構体の製法に適用し
て好適である。 また、第3図に示す本発明による配線構体の製法によれ
ば、第1及び第2の金属層21及び22を、半絶縁性半
導体基板1上に第1〜第3の配線層11〜13を覆って
延長している第1′のマスク層19の第1及び第2の配
線層11及び12上の第1及び第2の窓17及び18内
に、電界鍍金法によって形成するので、第1のマスク1
i19の厚さを厚くすることによって、第1及び第2の
金属層21及び12を十分厚く容易に形成することがで
き、従って、第3及び第4の配線層13及び14間の空
隙を、十分大きく、良好に容易に形成することができる
。 従って、第3図に示す本発明による配線構体の製法によ
っても、第3及び第4の配線層13及び14間の静電容
量の十分小さな配線構体を、容易に製造することができ
る。 また、第4図に示す本発明による配線構体の製法によれ
ば、第4の配線層14を一本の連続した配線層としてみ
た場合、その配線層14を、第3の配線層13との立体
交叉位置において折曲げて形成しているということがで
きる。しかしながら、その配線層14を、実際的には、
半絶縁性半導体基板1上に形成された第1及び第2の配
線層11及び12と、それら第1及び第2の配線層11
及び12を覆って延長して形成している第1のマスク層
19の第1及び第2の配線層11及び12上の第1及び
第2の窓17及び18内に形成された第1及び第2の金
属層21及び22と、第1及び第2の金属層21及び2
2間に連続延長して形成されている第2のマスク層31
の第3の窓30内に形成された第3の金属層32とによ
って形成しているので、その配線層14を、第3の配線
層13との立体交叉位置においても断線の生ずるおそれ
なく、容易に形成することができる。 従って、第4図に示す本発明による配線構体の製法によ
れば、信頼性の高い配線構体を、容易に製造づることが
できる。 なお、上述においては、本発明の配線構体に関し、1つ
の実施例を示したに留まり、第1図及び第2図に示1構
成において、第3図に示す本発明による配線構体の製法
の第3図Fに示す工程における構成のように、配線用′
W45内が埋込層8によって埋められている構成とする
こともできる。 また、第3図に示す本発明による配線構体の製法におい
て、第3図Fの工程で得られる構成を最終的な配線構体
の構成とすべく、第3図Gの工程を省略することもでき
る。 さらに、第4図に示す本発明による配線構体の製法にお
いて、第4図Bの絶縁1114を形成する工程及び第4
図Cの導電性M14を形成する工程を省略することも、
また、第4図Fの導電性層24を形成する工程を省略す
ることもできる。 その他、本発明の精神を脱することなしに、種々の変型
、変更をなし得るであろう。
【図面の簡単な説明】
第1図及び第2図は、本発明による配線構体の実施例を
示す路線的平面図及びその横断面図である。 第3図A−Gは、本発明による配線構体の製法の実施例
を示す順次の工程における路線的断面図である。 第4図A〜Iは、本発明による配線構体の製法の他の実
施例を示す順次の工程における路線的断面図である。 第5図及び第6図は、従来の配線構体を示す路線的平面
図及びその横断面図である。 1・・・・・・・・・・・・・・・半絶縁性半導体基板
1a・・・・・・・・・・・・主面 2・・・・・・・・・・・・・・・第1の配線層3・・
・・・・・・・・・・・・・第2の配線層4・・・・・
・・・・・・・・・・空隙5・・・・・・・・・・・・
・・・配線用溝6・・・・・・・・・・・・・・・マス
ク層7・・・・・・・・・・・・・・・窓 8・・・・・・・・・・・・・・・埋込層11・・・・
・・・・・・・・・・・第1の配線層12・・・・・・
・・・・・・・・・第2の配線層13・・・・・・・・
・・・・・・・第3の配線層14・・・・・・・・・・
・・・・・絶縁膜15・・・・・・・・・・・・・・・
導電性層17.18・・・・・・窓 19・・・・・・・・・・・・・・・第1のマスク層2
1.22・・・・・・金属層 24・・・・・・・・・・・・・・・導電性層30・・
・・・・・・・・・・・・・窓31・・・・・・・・・
・・・・・・第2のマスク層出願人  日本電信電話株
式会社 第3図B 第4図  補1図 第6図

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 半絶縁性半導体基板に、その主面側において、配線用溝
    が形成され、 上記半絶縁性半導体基板上に、第1の配線層が、上記配
    線用溝内に延長するように形成され、上記半絶縁性半導
    体基板上に、第2の配線層が、上記第1の配線層を橋架
    して延長するように形成されていることを特徴とする配
    線構体。 【請求項2】 半絶縁性半導体基板に、その主面側において、配線用溝
    を形成する工程と、 上記半絶縁性半導体基板上に、第1の配線層を、上記配
    線用溝内に延長するように形成する工程と、 上記半絶縁性半導体基板上に、埋込層を、上記配線用溝
    内を上記第1の配線層を覆つて埋めるように形成する工
    程と、 上記半絶縁性半導体基板上に、第2の配線層を、上記第
    1の配線層を上記埋込層を介して橋架して延長するよう
    に形成する工程とを有することを特徴とする配線構体の
    製法。 【請求項3】 【請求項2】において、 上記配線用溝を形成する工程が、上記半絶縁性半導体基
    板上に、その主面上において、マスク層を形成する工程
    と、上記半絶縁性半導体基板に対する、上記マスク層を
    マスクとする塩素系ガスを用いたドライエッチング処理
    によつて、上記半絶縁性半導体基板に、上記主面側に開
    いている溝を、上記配線用溝として形成する工程とを有
    することを特徴とする配線構体の製法。 【請求項4】 半絶縁性半導体基板上に、第1及び第2の配線層と、そ
    れら間に延長している第3の配線層とを形成する工程と
    、 上記半絶縁性半導体基板上に、上記第1、第2及び第3
    の配線層を覆って延長し且つ上記第1及び第2の配線層
    上において第1及び第2の窓を有する第1のマスク層を
    形成する工程と、上記第1のマスク層をマスクとする電
    解鍍金法によって、第1及び第2の窓内に第1及び第2
    の金属層を形成する工程と、 上記半絶縁性半導体基板上に、上記第1のマスク層、及
    び上記第1及び第2の金属層を覆って延長し且つ上記第
    1及び第2の金属層上及び上記第1のマスク層の上記第
    1及び第2の金属層間上において連続している第3の窓
    を有する第2のマスク層を形成する工程と、 上記第2のマスク層をマスクとする電解鍍金法によって
    、上記第3の窓内に第3の金属層を形成する工程と、 上記第1及び第2のマスク層を除去する工程とを有する
    ことを特徴とする配線構体の製法。
JP28379290A 1990-10-22 1990-10-22 配線構体及びその製法 Pending JPH04158553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28379290A JPH04158553A (ja) 1990-10-22 1990-10-22 配線構体及びその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28379290A JPH04158553A (ja) 1990-10-22 1990-10-22 配線構体及びその製法

Publications (1)

Publication Number Publication Date
JPH04158553A true JPH04158553A (ja) 1992-06-01

Family

ID=17670202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28379290A Pending JPH04158553A (ja) 1990-10-22 1990-10-22 配線構体及びその製法

Country Status (1)

Country Link
JP (1) JPH04158553A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027754A (ja) * 2005-07-14 2007-02-01 Samsung Electronics Co Ltd エアーギャップ構造を有する半導体素子のインターポーザ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027754A (ja) * 2005-07-14 2007-02-01 Samsung Electronics Co Ltd エアーギャップ構造を有する半導体素子のインターポーザ
US8084840B2 (en) 2005-07-14 2011-12-27 Samsung Electronics Co., Ltd. Interposer including air gap structure, methods of forming the same, semiconductor device including the interposer, and multi-chip package including the interposer

Similar Documents

Publication Publication Date Title
CN101160016A (zh) 布线电路基板
EP1109219A2 (en) Semiconductor device having a wiring layer
US5436198A (en) Method of manufacturing semiconductor device having straight wall bump
JP3234757B2 (ja) 多層配線基板及びその製造方法
JPH09116004A (ja) 半導体装置およびその製造方法
JPH04158553A (ja) 配線構体及びその製法
JPH02246364A (ja) 半導体装置の製造方法
WO2022191180A1 (ja) 多層配線基板
KR100350936B1 (ko) 반도체 장치
KR100289962B1 (ko) 반도체장치및그제조방법
JP2508831B2 (ja) 半導体装置
JPS63147339A (ja) 半導体装置
JP3415563B2 (ja) 半導体装置の製造方法
JPH1197530A (ja) 半導体装置およびその製造方法
JP2770390B2 (ja) 半導体装置
JPH03265140A (ja) 半導体装置およびその製造方法
JP2022170149A (ja) 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法
JP3435317B2 (ja) 半導体装置の製造方法及び半導体装置
JPS6148940A (ja) 半導体装置の電極形成方法
JP2022170156A (ja) 多層配線基板
JP2727587B2 (ja) 多層配線法
JP3256977B2 (ja) 半導体装置
JPS62600B2 (ja)
JPS62194646A (ja) 半導体装置およびその製造方法
JPS63237440A (ja) 半導体装置の配線構造