JPH04154350A - System configuration recognizing system - Google Patents

System configuration recognizing system

Info

Publication number
JPH04154350A
JPH04154350A JP2280324A JP28032490A JPH04154350A JP H04154350 A JPH04154350 A JP H04154350A JP 2280324 A JP2280324 A JP 2280324A JP 28032490 A JP28032490 A JP 28032490A JP H04154350 A JPH04154350 A JP H04154350A
Authority
JP
Japan
Prior art keywords
shelf
rack
mounting
circuit
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2280324A
Other languages
Japanese (ja)
Inventor
Tetsuo Kawamata
川俣 徹男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2280324A priority Critical patent/JPH04154350A/en
Publication of JPH04154350A publication Critical patent/JPH04154350A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the efficiency of a system test by executing a recognition to all slots, and transmitting all of its results to an external information processor through a shelf interface and an external interface. CONSTITUTION:When an external information processor 1 designates a rack train and a rack number with respect to a rack to which it is desired to know mounting information, an on-rack mounting recognizing circuit 2 of the corresponding rack discriminates a fact that its circuit itself is designated, and sends out the contents of a self-display circuit to an external interface. When the mounting information related to an n-th shelf in the own rack is requested from the external information processor 1, an in-shelf mounting recognizing circuit in the corresponding position sends back the contents of the self-display circuit. Also, in the case the external information processor 1 requests mounting information of a package with regard to a specific shelf in a specific rack, its instruction is accessed in order of all mounting slots, and a classification of a mounting package is recognized.

Description

【発明の詳細な説明】 [概要] 複数の架列を備え、各架内に複数のシエJレフを搭載す
る情報処理システムのシステム構成認識方式に関し システム構築後にシステム構成を自動的に認識すること
ができるシステム構成認識方式を提供することを目的と
し 各架上に外部情報処理装置からの指示に応答して架内の
実装情報を返送する架上実装認識回路を備え、各シェル
フ内に前記架上実装認識回路からの指示により架内の各
シェルフ内の実装情報を返送するシェルフ内実装認識回
路を備え、シェルフ内実装認識回路は、シェルフ内に搭
載された%7ケージに対し指示することによりパッケー
ジの実装情報を取り出すよう構成する。
[Detailed Description of the Invention] [Summary] To automatically recognize the system configuration after system construction regarding a system configuration recognition method for an information processing system that has a plurality of racks and a plurality of SHIEREFs installed in each rack. In order to provide a system configuration recognition method that enables The in-shelf mounting recognition circuit is equipped with an in-shelf mounting recognition circuit that returns mounting information on each shelf in the rack based on instructions from the upper mounting recognition circuit. Configure to retrieve package implementation information.

[産業上の利用分野1 本発明は複数の架列を備え、各架内に複数のシェルフを
搭載する情報処理システムのシステム構成認識方式に関
する。
[Industrial Field of Application 1] The present invention relates to a system configuration recognition method for an information processing system having a plurality of racks and each rack having a plurality of shelves mounted therein.

電子交換機システムや計真機システムでは、多数の電子
回路部品からなるパッケージを、シェルフ(棚)に搭載
し、複数のシェルフにより1つの架が構成される。さら
にそのような架を複数個設けてシステムが構成される。
In an electronic switching system or a Keishinki system, packages consisting of a large number of electronic circuit components are mounted on shelves, and a single rack is made up of a plurality of shelves. Furthermore, a system is configured by providing a plurality of such racks.

そのような大規模な情報処理システムは、システムを構
成する多数の装置により構成され、システムが実際に動
作する上で、どのような装置が何処の位置に設けられて
いるかをシステム自体が認識する必要がある。すなわち
、実際には搭載されてない装置が、データ入力の誤り等
によりシステム構成を表すデータの上では搭載されてい
ることになっていると ソフトウェアの制御により、何
らかの制御動作を実行させる指令を発生しても動作が行
われないためシステムの運用が妨げられることがあり、
正確なシステム構成を把握することが望まれている。
Such large-scale information processing systems are made up of a large number of devices that make up the system, and in order for the system to actually operate, the system itself must recognize what kind of devices are installed and where. There is a need. In other words, if a device that is not actually installed is shown to be installed in the data representing the system configuration due to a data input error, etc., a command to execute some control operation is generated under software control. System operation may be hindered because no operation is performed even if
It is desired to understand the exact system configuration.

[従来の技術] 第8図は従来例の説明図である。[Conventional technology] FIG. 8 is an explanatory diagram of a conventional example.

第8図には電子交換システムを構成する各部を収容する
ための階層構造が示されている。
FIG. 8 shows a hierarchical structure for accommodating each part constituting the electronic exchange system.

A、には、システム全体を収容する架(フレーム)の配
置が示され、架列番号0〜3.架番号0〜3により特定
の架が指定される0図の5CF(システム・コントロー
ル・フレーム)には、プロセッサ、メモリ、入出力装置
2通話路スイッチ等の制御系の装置が搭載され、LTF
 (ライン・トランク・フレーム)には加入者回路や、
トランク等が搭載されている。
A shows the arrangement of racks (frames) that accommodate the entire system, and row numbers 0 to 3. The 5CF (System Control Frame) in Figure 0, in which a specific rack is designated by rack number 0 to 3, is equipped with control system devices such as a processor, memory, input/output device 2 channel switch, etc.
(line trunk frame) includes subscriber circuits,
It has a trunk etc.

B、にはフレームの構成が示され1図の場合SCFの例
である。架の最上位の位置に、架上共通部が設けられ、
その下に5)IQ−5H4で示す各シェルフが設けられ
ている。この例では、CPSH(プロセッサシェルフ)
、l03H(入出力装置シェルフ)、TSWSH(タイ
ムスイッチシェルフ)・・等の各装置がそれぞれのシェ
ルフに搭載されている。
The structure of the frame is shown in FIG. 1, which is an example of SCF. A common part of the rack is provided at the highest position of the rack,
Below that, each shelf shown as 5) IQ-5H4 is provided. In this example, CPSH (Processor Shelf)
, 103H (input/output device shelf), TSWSH (time switch shelf), etc. are mounted on each shelf.

C0には、各シェルフの構成が示され、1〜13という
各番号の位置にパッケージ(プラグイン式)が搭載され
ている。この例では、1.13の位置にPOW(パワー
)で示す電源パッケージが搭載され、その他の位置にこ
のシェルフの機能に必要な各パッケージA−Eが設けら
れ、この場合同じパッケージA−Eが2組あるのは二重
化構成をとるためである。
C0 shows the configuration of each shelf, and packages (plug-in type) are mounted at positions numbered 1 to 13. In this example, a power supply package indicated by POW (power) is installed at position 1.13, and each package A-E necessary for the function of this shelf is installed at other positions, and in this case, the same packages A-E are installed. The reason there are two sets is to create a redundant configuration.

上記のように1階層構造によりシステムを構成する架、
シェルフ及びパッケージが搭載される。
As mentioned above, the rack that configures the system with a one-layer structure,
Equipped with shelves and packages.

電子交換機システムは、ハードウェアの設計時に9図面
化した機器実装図(第8図のA、B、Cのような内容)
が作成され、こぶとを人手で局データ(交換局が持つシ
ステム構成を表すデータ)化する。
The electronic switching system is based on nine equipment implementation diagrams (contents such as A, B, and C in Figure 8) that were created during hardware design.
is created, and the nodes are manually converted into station data (data representing the system configuration of the exchange).

すなわち、現在の方式では、電子交換機を制御するソフ
トウェアは、これらのシステム構成を局データというデ
ータベースの形で保持するが、この局データ構成は、ソ
フトウェアとしては別個にデータベースとして作成され
、最終的なソフトウェアファイル作成時にマージされる
In other words, in the current system, the software that controls the electronic exchange maintains these system configurations in the form of a database called station data, but this station data configuration is created as a separate database in the software, and the final Merged when creating the software file.

例えば、ある加入者への着信処理を行う時に。For example, when processing an incoming call to a certain subscriber.

局データにより該当する加入者回路が、どの架のどのシ
ェルフのパッケージに搭載されているかが。
Based on the station data, you can determine which rack and shelf package the corresponding subscriber circuit is installed in.

局データを用いて識別される。この識別結果を用いてソ
フトウェアの制御により該当加入者への接続制御が行わ
れる。ところが、そのとき該当加入者回路が存在しない
とか、誤った位置に搭載されている場合、接続すること
ができなくなる。
Identified using station data. Using this identification result, connection control to the corresponding subscriber is performed by software control. However, if the corresponding subscriber circuit does not exist at that time or is mounted in the wrong position, connection will not be possible.

[発明が解決しようとする課題] 上記したように、従来の方式では局データの作成は人手
による入力作業が必要であるため5誤入力が発生する可
能性が高い、このような誤入力があると、データベース
修正を行う必要があるが。
[Problem to be solved by the invention] As mentioned above, in the conventional system, creating station data requires manual input work, so there is a high possibility of erroneous inputs. However, it is necessary to modify the database.

実際に誤入力があるか否かをf1認するため、交換機の
設置場所にデータベースのファイルを持ち込み(新たに
交換局を開設する場合)、システム試験を開始してから
実際に動作を確認しながら判断するので、試験効率が悪
いという問題があった。
In order to confirm whether or not there are actually any incorrect inputs, we bring the database file to the location where the exchange is installed (if opening a new exchange), start a system test, and then check the actual operation. There was a problem that the test efficiency was poor because the test was judged.

本発明はシステム構築後にシステム構成を自動的に認識
することができるシステム構成認識方式を提供すること
を目的とする。
An object of the present invention is to provide a system configuration recognition method that can automatically recognize the system configuration after system construction.

[課題を解決するための手段] 第1図は本発明の基本構成図である。[Means to solve the problem] FIG. 1 is a basic configuration diagram of the present invention.

第1図において、1は外部情報処理装置、2は各層毎に
設けられた架上実装認識回路、3は各層のの各シェルフ
毎に設けられたシェルフ内実装認識回路、4は各パッケ
ージ内に設けたパッケージの種別表示回路である。
In FIG. 1, 1 is an external information processing device, 2 is an overhead mounting recognition circuit provided for each layer, 3 is an in-shelf mounting recognition circuit provided for each shelf in each layer, and 4 is an in-shelf mounting recognition circuit provided for each shelf in each layer. This is a package type display circuit provided.

本発明は外部情報処理装置からの問い合わせに対して、
各層に設けた架上実装認識装置、シェルフ内実装認識装
置の処理動作により階層に従って各層の番号や種別、シ
ェルフの番号1種別を識別すると共にパッケージについ
ても番号1種別を識別するものである。
The present invention responds to inquiries from external information processing devices.
Through the processing operations of the overhead mounting recognition device and the in-shelf mounting recognition device provided in each layer, the number and type of each layer and the number 1 type of the shelf are identified according to the hierarchy, and the number 1 type of the package is also identified.

[作用] 外部情報処理装置1は架上実装認識回路2の外部インタ
フェースと接続され、実装情報の読み出し指示装置、蓄
積装置として使用する。該外部情報処理装置1と各架上
認識回路は、1つの回線またはバスで接続され、更に架
上実装認識回路2と架内の各シェルフ内実装認識回路3
とが同様に1つの回線またはバスで接続される。最終的
にシェルフ内でパッケージインタフェースにより全シェ
ルフ内パッケージとシェルフ内実装認識回路3が接続さ
れる。
[Operation] The external information processing device 1 is connected to the external interface of the overhead mounting recognition circuit 2, and is used as a mounting information reading instruction device and a storage device. The external information processing device 1 and each on-shelf recognition circuit are connected by one line or bus, and the on-shelf mounting recognition circuit 2 and each on-shelf mounting recognition circuit 3 are connected to each other via one line or bus.
are similarly connected by one line or bus. Finally, all the in-shelf packages and the in-shelf mounting recognition circuit 3 are connected by the package interface within the shelf.

このような階層間インタフェース接続を持ち。It has this kind of inter-layer interface connection.

各層での実装認識回路と外部情報処理装置との間で実装
情報のやりとりの為のプロトコルを各実装認識回路及び
外部情報処理装置が持つことにより実装情報の自動認識
が実現される。
Automatic recognition of mounting information is realized by each mounting recognition circuit and external information processing device having a protocol for exchanging mounting information between the mounting recognition circuit in each layer and the external information processing device.

架上実装認識回路2は、マイクロプロセッサ(MPU)
、ROM、RAM、 自己表示回路、架列、架上認識回
路、及びインタフェース制御部とで構成され、ROM上
には、実装情報をやりとりするためのプロトコル制御プ
ログラムが書き込まれる。外部情報処理装置1が実装情
報を知りたい架に対し、架列と架番号を指定すると対応
する架の架上実装認識回路2は自己が指定されたことを
判別して、自己表示回路(架の種別コードを表す)の内
容を外部インタフェースへ送出する。
The overhead mounting recognition circuit 2 is a microprocessor (MPU)
, ROM, RAM, a self-display circuit, an array, an on-board recognition circuit, and an interface control section, and a protocol control program for exchanging mounting information is written on the ROM. When the external information processing device 1 specifies the rack row and rack number for the rack for which the mounting information is desired, the rack mounting recognition circuit 2 of the corresponding rack determines that it has been specified and activates the self-display circuit (the rack number). (representing the type code) is sent to the external interface.

シェルフ内実装認識回路3は、架上実装認識回路2とほ
ぼ同じ構成であるが、自己表示回路がシェルフ種別(シ
ェルフに格納された装置のコード)となり、架列、架番
号がシェルフ位置番号となる点がことなる。この回路は
、架上実装認識回路と接続され、外部情報処理装置1が
ら自架内の第nシェルフに関する実装情報を要求される
と。
The in-shelf mounting recognition circuit 3 has almost the same configuration as the overhead mounting recognition circuit 2, but the self-display circuit is the shelf type (code of the device stored on the shelf), and the shelf row and rack number are the shelf position numbers. There are different points. This circuit is connected to the overhead mounting recognition circuit, and when the external information processing device 1 requests mounting information regarding the n-th shelf in the rack.

シェルフインタフェース経由で5 nシェルフへ情報提
供を要求する。これに対し、対応する位置のシェルフ内
実装認識回路3は、自己表示回路の内容を返送する。
Request information provision from the 5n shelf via the shelf interface. In response, the in-shelf mounting recognition circuit 3 at the corresponding position returns the contents of the self-display circuit.

また、外部情報処理装置1が、特定架内の特定シェルフ
に関しパッケージの実装情報を要求した場合は、その指
示を全実装スロットを順にアクセスし、実装パッケージ
種別を認識する。パッケージ側では、指定されたアドレ
スが自パッケージの実装位置と一致すると、パンケージ
内部に設定された種別をデータとして返送する。
Further, when the external information processing device 1 requests package mounting information regarding a specific shelf in a specific rack, the instruction is sequentially accessed in all mounting slots to recognize the mounting package type. On the package side, if the specified address matches the mounting position of the own package, the type set inside the package is returned as data.

このように全スロットに対して認識処理を行いその結果
を全てシェルフインタフェース及び外部インタフェース
を介して外部情報処理装置に送信される。
In this way, recognition processing is performed on all slots, and all the results are sent to the external information processing device via the shelf interface and external interface.

[実施例] 第2図(a)、第2図(b)は架上実装認識回路の実施
例構成図、第3図(a)、第3図(′b)はシェルフ内
実装認識回路の実施例構成図、第4図はパンケージ内の
表示部の実施例構成図、第5図は認識動作における各層
の動作シーケンス、第6図は架上実装認識回路の処理フ
ロー、第7図はシェルフ内実装認識回路の処理フローで
ある。
[Example] Figures 2(a) and 2(b) are block diagrams of an embodiment of an overhead mounting recognition circuit, and Figures 3(a) and 3('b) are diagrams of an in-shelf mounting recognition circuit. Embodiment configuration diagram, Figure 4 is an embodiment configuration diagram of the display section in the pan cage, Figure 5 is the operation sequence of each layer in the recognition operation, Figure 6 is the processing flow of the overhead mounting recognition circuit, and Figure 7 is the shelf. This is a processing flow of the internal implementation recognition circuit.

架上実装認識回路の実施例構成を説明すると第2図(a
)において、20はMPU (マイクロプロセッサユニ
ット)、21はROM、22はRAM。
The configuration of an embodiment of the overhead mounting recognition circuit is explained as shown in Fig. 2(a).
), 20 is an MPU (microprocessor unit), 21 is a ROM, and 22 is a RAM.

23は外部インタフェース(外部情報処理装置に接続)
とシリアル信号で送受信するためのシリアルハラレル変
換回路A (SPA)、24はシェルフインタフェース
(シェルフ内実装認識回路に接続)とシリアル信号で送
受信するためのシリアルパラレル変換回路B (SPB
)、25はMPU20からのアドレスの内筒13ビット
〜第15ビットを復号化してROM、RAM、等の各回
路の中の1つにイネーブル信号を供給して駆動するアド
レスデコーダである。また、MPU20と各回路は、制
御線(CTL)、16ビツトのアドレスバス(ADR3
)及び8ビツトのデータバス(DATA)で接続されて
いる。
23 is an external interface (connected to an external information processing device)
24 is a serial-to-parallel converter circuit A (SPA) for transmitting and receiving serial signals to and from the shelf interface (connected to the in-shelf mounting recognition circuit) and a serial-to-parallel converter circuit B (SPB) for transmitting and receiving serial signals.
), 25 is an address decoder that decodes the inner 13th to 15th bits of the address from the MPU 20 and supplies an enable signal to one of the circuits such as ROM, RAM, etc. to drive it. In addition, the MPU 20 and each circuit are connected to a control line (CTL), a 16-bit address bus (ADR3
) and an 8-bit data bus (DATA).

第2図(a)のMPU20は、外部処理装置からの要求
を外部インタフェース23を介して受は取ると、その要
求に対応する処理を実行し、処理の内容は後述する。
When the MPU 20 in FIG. 2(a) receives a request from an external processing device via the external interface 23, it executes processing corresponding to the request, the details of which will be described later.

第2回[有])の26は当該架の位置を表示するための
架列、架番号設定回路、27は当該架の種別を表示する
自己表示回路を表し、第2図(a)の■と■で表示され
る線路は第2図(b)の同じ記号の線路に接続される。
26 in Part 2 [Yes]) represents a rack row and rack number setting circuit for displaying the position of the relevant rack, 27 represents a self-display circuit for displaying the type of the relevant rack, and The lines marked with and ■ are connected to the lines with the same symbols in FIG. 2(b).

また、各回路26.27は、それぞれアドレスデコーダ
25の出力、rADRD。
Further, each circuit 26 and 27 receives the output of the address decoder 25, rADRD.

rSLFDP、が1”になると駆動される。It is driven when rSLFDP becomes 1''.

架列・架番号設定回路26は、8個のスイッチ(SW)
のオン・オフにより8ビツトの2連符号が設定され1図
の例は、全スイッチがオン状態であるから16進表示で
“00”が設定されている。
The rack/rack number setting circuit 26 has eight switches (SW).
An 8-bit double code is set by turning on and off the switch. In the example shown in FIG. 1, since all the switches are on, "00" is set in hexadecimal notation.

架番号も架列と同様の回路で構成され、この例では、架
番号は16進表示で“00”が設定されている。
The rack number is also constituted by the same circuit as the rack row, and in this example, the rack number is set to "00" in hexadecimal notation.

線路の中のR/Wが“1″でアドレスの第0ビツト(A
O)が、“0″のとき、アンド回路261が駆動され、
ゲートがオンとなり、架列番号を表すそれぞれ8個のス
イッチの状態に対応する8ビツトの信号がパラレルに出
力され第2図(alのデータバスに出力される。アドレ
スの第Oビットが“1”になると同様の動作により設定
された架番号がデータバスに送出される。
When the R/W in the line is “1”, the 0th bit of the address (A
When O) is "0", the AND circuit 261 is driven,
The gate is turned on, and 8-bit signals corresponding to the states of each of the 8 switches representing the row number are output in parallel to the data bus shown in Figure 2 (al). ”, the set rack number is sent to the data bus by a similar operation.

第2図(b)の自己表示回路27も2種別を表す8ビツ
トのコードがスイッチにより設定され、アドレスデコー
ダ25から、5LFDPを1″にする出力が発生すると
、アンド回路261が駆動され、架種別のコード(この
例では、16進“01″)がデータに出力される。
In the self-display circuit 27 of FIG. 2(b), an 8-bit code representing two types is set by a switch, and when an output that changes 5LFDP to 1'' is generated from the address decoder 25, the AND circuit 261 is driven and the The type code (in this example, hexadecimal "01") is output to the data.

次に各シェルフ毎に設けられたシェルフ内実装認識回路
の実施例構成を第3図(a)、第3図(b)を用いて説
明する。
Next, the configuration of an embodiment of the in-shelf mounting recognition circuit provided for each shelf will be described with reference to FIGS. 3(a) and 3(b).

第3図(alにおいて30〜33及び34で表す回路は
、それぞれ第2図(a)の20〜23及び25とと同様
の機能を持つ回路である。但し、シリアルパラレル変換
回路(SPC)33は5 シェルフインタフェースに接
続され、制御線、アドレスバスデータバスがパッケージ
インタフェースへ接続される点が第2図(a)と異なる
。また、第3図(a)の制御線とデータバスが、■と■
で表示される線を介して、第3図(ト))の同じ記号の
線路に接続される。
Circuits 30 to 33 and 34 in FIG. 3 (al) have the same functions as 20 to 23 and 25 in FIG. differs from Fig. 2(a) in that it is connected to the shelf interface 5, and the control line, address bus, and data bus are connected to the package interface.Also, the control line and data bus in Fig. 3(a) are connected to the shelf interface. and ■
It is connected to the line with the same symbol in Figure 3 (G) via the line indicated by .

MPU30は、シリアルパラレル変換回路33を介して
シェルフインタフェースを介して架上実装認識回路と接
続され、架上実装認識回路からの要求に応じて認識の処
理を実行し、処理の内容は後述する。
The MPU 30 is connected to the overhead mounting recognition circuit via the serial/parallel conversion circuit 33 and the shelf interface, and executes recognition processing in response to a request from the overhead mounting recognition circuit, the details of which will be described later.

第3図俣)は、シェルフ位置設定回路35とシェルフ種
別設定回路36の構成が示されているこの構成の内、シ
ェルフ位置設定回路35は上記第2図(b)の架列・架
番号設定回路と同様の原理で■の線を介して、デコーダ
からシェルフ位置識別(ADRA)出力が“1”に駆動
されると動作して、データバスにシェルフ位置が出力さ
れる。
Figure 3 (mata) shows the configuration of the shelf position setting circuit 35 and shelf type setting circuit 36. Of this configuration, the shelf position setting circuit 35 is used to set the rack row and rack number in Figure 2 (b) above. Based on the same principle as the circuit, when the shelf position identification (ADRA) output from the decoder is driven to "1" via the line 2, the shelf position is output to the data bus.

また、シェルフ種別設定回路36は、架内の各シェルフ
のバックボードで、シェルフの種別に応して8本の線を
オープンか、アースに接続するかを設定しておく。この
シェルフ種別は、■の線路を介して、シェルフ種別識別
(SLFDP)の出力が“1”になると動作して、シェ
ルフ種別情報がデータバスに出力される。
Further, the shelf type setting circuit 36 sets whether the eight wires on the backboard of each shelf in the rack are open or connected to the ground depending on the type of shelf. This shelf type operates when the output of the shelf type identification (SLFDP) becomes "1" via the line (2), and shelf type information is output to the data bus.

第3図(a)の各バスから引き出された線は、パッケー
ジインタフェースを介して、同一シェルフ内の各パンケ
ージに接続する。
A line drawn from each bus in FIG. 3(a) connects to each pan cage within the same shelf via a package interface.

第4図にパッケージ内表示部の実施例構成を示す。FIG. 4 shows an embodiment of the structure of the display section inside the package.

各パフケージが挿入されるバックボード側に。On the backboard side where each puff cage is inserted.

上記第3図0))から延びるパフケージ(PKG)イン
タフェースの各線が全パッケージと接続するように配置
される。また、当該パッケージが挿入されるパッケージ
位置(列番号)に対応するバックボードにはその列に対
応して番号が設定されている。従って、パッケージをシ
ェルフ内の当該位置に挿入すると、パッケージ内におい
てパッケージインタフェースとバックボードに設定され
た番号とが排他的論理和回路(EORで表示)42にお
いてビット毎に一致がとられ(第4図には1個だけ図示
する)、全ビットが一致するとマツチ(MATCH)出
力が発生する。この回路は、パッケージインタフェース
から入力されたアドレスと当該パッケージの番号が一致
することを検出する。
Each line of the puff cage (PKG) interface extending from the above-mentioned FIG. 3 0)) is arranged to connect with all packages. Furthermore, a number is set on the backboard corresponding to the package position (column number) into which the package is inserted, corresponding to that column. Therefore, when a package is inserted into the relevant position in the shelf, the package interface and the number set on the backboard within the package are matched bit by bit in the exclusive OR circuit (indicated by EOR) 42 (the fourth (only one is shown in the figure), a match (MATCH) output is generated when all bits match. This circuit detects that the address input from the package interface matches the number of the package.

一方、このパッケージの種別情報は、各パッケージの種
別に対応してパンケージ種別設定回路40に設定され、
その設定方法は上記の第2図Q))。
On the other hand, this package type information is set in the pan package type setting circuit 40 corresponding to the type of each package,
The setting method is shown in Figure 2 Q)) above.

第3図(b)と同様に行われる。This is done in the same manner as in FIG. 3(b).

このパッケージに対してパンケージインタフェースから
、信号PKGE (第3図(a)のアドレスデコーダ3
4から発生するイネーブル信号)と、制御1R/Wとが
共に“ビとなって、上記マツチ出力が“ビになると、当
該パッケージの種別情報がパッケージインタフェースの
データバス(8ビツト)に出力される。
A signal PKGE (address decoder 3 in Figure 3(a)
When the enable signal generated from 4) and the control 1R/W become "B" and the above match output becomes "B," the type information of the package is output to the data bus (8 bits) of the package interface. .

上記のような実施例の構成を用いて、外部処理装置から
の要求に対応してシステム構成の認識を行う。
Using the configuration of the embodiment as described above, the system configuration is recognized in response to a request from an external processing device.

第5図は各認識動作における各層の動作シーケンスを表
す。
FIG. 5 shows the operation sequence of each layer in each recognition operation.

(1)架種別要求が外部処理装置1から送出する場合、
知りたい架の架列(Xとする)及び架番号(X′ とす
る)を特定のコード(Fとする)の後に付して、外部イ
ンタフェースに送出し、最後に/コードを送出する。各
架上実装認識回路2では。
(1) When the rack type request is sent from the external processing device 1,
The row of racks (referred to as X) and rack number (referred to as X') of the rack of interest are attached to the end of a specific code (referred to as F) and sent to the external interface, and finally the / code is sent. In each overhead mounting recognition circuit 2.

外部インタフェースに接続されたシリアルパラレル変換
回路を経由して、このコードr F X X’/」を受
信する。この後、この架列(X)、及び架番号(X′)
が自己の番号と一致するか判別し一致すると自己の架種
別(交換機の例では1例えば rSCF/Jまたは、r
LTF/」)を外部インタフェースへ送出する。外部処
理装置ではこのデータを受信することにより、指定架の
種別を識別できる。また、指定架が存在しない場合は応
答が返らないことにより判断できる。
This code rFXX'/' is received via a serial-parallel conversion circuit connected to an external interface. After this, this rack row (X) and rack number (X')
determines whether it matches its own number, and if it does, it determines its own frame type (for example, 1 in the example of an exchange, rSCF/J or r
LTF/'') to the external interface. By receiving this data, the external processing device can identify the type of designated rack. Further, if the designated rack does not exist, this can be determined by not receiving a response.

(2)更に存在する架に対して、その搭載シェルフ種別
を要求する場合、外部シェルフ装置は上記のコード「F
Xx′ 」に「SYJ (Yはシェルフ位置を表す)加
え、rFXX’ SYJを外部インタフェースへ送出す
る。指定された架上実装認識回路では、SYコードが有
るか否か判別し、有る場合は、指定シェルフへ同一コー
ド(’5YJ)を入力するためにシェルフインタフェー
スへ送信する。すると2該当シ工ルフ内実装認識回路か
らシェルフ種別コードが応答され、その応答をそのまま
外部インタフェースへ送信される。外部情報処理装置は
、このデータを受信することにより。
(2) When requesting the installed shelf type for an existing rack, the external shelf device must use the above code “F
Add "SYJ (Y represents the shelf position)" to " In order to input the same code ('5YJ) to the designated shelf, send it to the shelf interface.Then, the shelf type code will be responded from the mounting recognition circuit in the corresponding shelf, and the response will be sent as is to the external interface.External By receiving this data, the information processing device.

指定架上の指定シェルフ種別をfffffiできる。ま
た指定シェルフが存在しない場合は、シェルフ無しコー
ド(N M S / =Not Mounted Th
e 5helf)を返すようにすることにより判断でき
る。
You can fffffi the specified shelf type on the specified rack. Also, if the specified shelf does not exist, a no-shelf code (N M S / = Not Mounted Th
This can be determined by returning ``e5helf''.

(3)更に、存在架の存在シェルフに対して、その搭載
パッケージ種別を要求する場合、外部情報処理装置は、
前記のrFXX’  SX、コードに。
(3) Furthermore, when requesting the installed package type from the existing shelf of the existing shelf, the external information processing device:
The above rFXX' SX, code.

rPZZ、(ZZはパッケージ位置を示す)を加え r
FXX’  5XPZZ/Jを外部インタフェースへ送
出する。指定された架上実装認識回路では rsxpz
zJコードがあることから、指定シェルフへ同一コード
(SXPZZ)を供給するために、シェルフインタフェ
ースへ送信する。シェルフ内実装認識回路では2架上実
装認識回路と同様に、シリアルパラレル変換回路により
コードを受信し、そのコードが、rSX/Jであれば。
Add rPZZ, (ZZ indicates the package position) r
Send FXX' 5XPZZ/J to the external interface. In the specified overhead mounting recognition circuit, rsxpz
Since there is a zJ code, it is sent to the shelf interface in order to supply the same code (SXPZZ) to the designated shelf. The in-shelf mounting recognition circuit receives a code by the serial-to-parallel conversion circuit, and if the code is rSX/J, as in the case of the on-shelf mounting recognition circuit.

自己シェルフ種別をシェルフインタフェースへ送出する
。また、コードが、  rSXPZZ/」であれば、Z
Zにより指定されるシェルフ内のパッケージに対してそ
の種別の読み出しを行う、その読み出し結果は、シェル
フインタフェースへ送出する。 このデータは、架上実
装認識回路で、シリアルパラレル変換回路により、−旦
受信され、更に外部インタフェースへ送出される。
Sends the self-shelf type to the shelf interface. Also, if the code is "rSXPZZ/", then Z
The package type in the shelf specified by Z is read, and the read result is sent to the shelf interface. This data is first received by the serial-to-parallel conversion circuit in the overhead mounting recognition circuit, and then sent to the external interface.

外部情報処理装置側は、このデータを受信することによ
り、指定架、指定シェルフ上の指定パッケージの種別を
認識できる。
By receiving this data, the external information processing device side can recognize the type of the designated package on the designated rack or shelf.

また、指定位置にパンケージが存在しない場合は、パッ
ケージ無しコード(N M P / =Not Mou
nted PCB)が返ることにより判断できる。
Also, if there is no pancage at the specified position, a no-package code (N M P / = Not Mou
nted PCB) is returned.

上記動作を外部情報処理装置側が必要回数実行すること
により、全層及び全シェルフ、全パッケージの種別を認
識できる。更に、外部情報処理装置内でこのデータを加
工することにより、従来の局データ(システム構成デー
タ)を作成することができる。
By executing the above operation a necessary number of times on the external information processing device side, the types of all layers, all shelves, and all packages can be recognized. Further, by processing this data within the external information processing device, conventional station data (system configuration data) can be created.

第6図は架上実装認識回路の処理フローである。FIG. 6 is a processing flow of the overhead mounting recognition circuit.

このフローは、上記の第5図の例に示す各コードを外部
インタフェースから受信して、対応する処理を実行し、
必要な場合シェルフインタフェースとの送受信を行い、
結果を外部インタフェースから架上実装認識回路へ送信
する処理が行われることを示す。
This flow receives each code shown in the example in Figure 5 above from the external interface, executes the corresponding process,
If necessary, send and receive data to and from the shelf interface,
Indicates that the process of transmitting the result from the external interface to the overhead mounting recognition circuit is performed.

第7図はシェルフ内実装認識回路の処理フローであり、
このフローは、上記した第5図の例に示す各コードをシ
ェルフインタフェースから受けとって対応する動作を行
い、必要な時パッケージインタフェースを介してパッケ
ージ種別を認識する処理を行い、結果をシェルフインタ
フェースから架上実装認識回路へ送信する動作が行われ
ることを示す。
Figure 7 shows the processing flow of the shelf mounting recognition circuit.
This flow receives each code shown in the example in Figure 5 above from the shelf interface, performs the corresponding operation, performs processing to recognize the package type via the package interface when necessary, and sends the results from the shelf interface. Indicates that the operation of transmitting to the upper mounting recognition circuit is performed.

[発明の効果] 本発明によれば電話交換機システムのような大規模なシ
ステムの機器実装に関する情報を5人手を介さずにシス
テム構成後に自動的に認識することができるのでシステ
ム試験の効率を上げると共に、運用開始後の機器の実装
情報の認識が簡単化される。
[Effects of the Invention] According to the present invention, information regarding equipment implementation in a large-scale system such as a telephone exchange system can be automatically recognized after system configuration without the intervention of five people, thereby increasing the efficiency of system testing. At the same time, recognition of device mounting information after the start of operation is simplified.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の基本構成図、第2図(a)、第2図(
b)は架上実装認識回路の実施例構成図、第3図(→、
第3図[有])はシェルフ内実装認識回路の実施例構成
図、第4図はパッケージ内の表示部の実施例構成図、第
5図は各認識動作における各層の動作シーケンス、第6
図は架上実装認識回路の処理フロー、第7図はシェルフ
内実装認識回路の処理フロ−5第8図は従来例の説明図
である。 第1図中。 1:外部情報処理装置 2:架上実装認識回路 3:シェルフ内実装認識回路 4:パッケージの種別表示回路
Figure 1 is a basic configuration diagram of the present invention, Figure 2 (a), Figure 2 (
b) is an example configuration diagram of an overhead mounting recognition circuit, and Fig. 3 (→,
Fig. 3 [present] is a block diagram of an embodiment of the in-shelf mounting recognition circuit, Fig. 4 is a block diagram of an embodiment of the display section in the package, Fig. 5 is the operation sequence of each layer in each recognition operation, and Fig. 6 is a block diagram of an embodiment of the in-shelf mounting recognition circuit.
FIG. 7 shows a processing flow of an on-shelf mounting recognition circuit. FIG. 8 shows a conventional example. In Figure 1. 1: External information processing device 2: Overhead mounting recognition circuit 3: In-shelf mounting recognition circuit 4: Package type display circuit

Claims (1)

【特許請求の範囲】 複数の架列を備え、各架内に複数のシェルフを搭載する
情報処理システムにおいて、 各架上に外部情報処理装置からの指示に応答して架内の
実装情報を返送する架上実装認識回路を備え、 各シェルフ内に前記架上実装認識回路からの指示により
架内の各シェルフ内の実装情報を返送するシェルフ内実
装認識回路を備え、 前記シェルフ内実装認識回路は、シェルフ内に搭載され
たパッケージに対し指示することによりパッケージの実
装情報を取り出すことを特徴とするシステム構成認識方
式。
[Claims] In an information processing system that includes a plurality of rows of racks and a plurality of shelves mounted in each rack, mounting information within the racks is returned to each rack in response to an instruction from an external information processing device. and an in-shelf mounting recognition circuit for returning mounting information on each shelf in the shelf in response to instructions from the above-mentioned on-shelf mounting recognition circuit; , a system configuration recognition method characterized by extracting package mounting information by issuing instructions to packages mounted in a shelf.
JP2280324A 1990-10-18 1990-10-18 System configuration recognizing system Pending JPH04154350A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2280324A JPH04154350A (en) 1990-10-18 1990-10-18 System configuration recognizing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2280324A JPH04154350A (en) 1990-10-18 1990-10-18 System configuration recognizing system

Publications (1)

Publication Number Publication Date
JPH04154350A true JPH04154350A (en) 1992-05-27

Family

ID=17623416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2280324A Pending JPH04154350A (en) 1990-10-18 1990-10-18 System configuration recognizing system

Country Status (1)

Country Link
JP (1) JPH04154350A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855078A (en) * 1994-08-12 1996-02-27 Nec Commun Syst Ltd Package mounting information collecting system
KR100428682B1 (en) * 1999-12-24 2004-04-30 엘지전자 주식회사 Apparatus for link in keyphone system
JP2007226582A (en) * 2006-02-24 2007-09-06 Hitachi Ltd Method for managing composition of rack-mounted type device
JP2010102724A (en) * 2001-11-09 2010-05-06 Dell Products Lp System and method for utilizing system configuration in modular computer system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855078A (en) * 1994-08-12 1996-02-27 Nec Commun Syst Ltd Package mounting information collecting system
KR100428682B1 (en) * 1999-12-24 2004-04-30 엘지전자 주식회사 Apparatus for link in keyphone system
JP2010102724A (en) * 2001-11-09 2010-05-06 Dell Products Lp System and method for utilizing system configuration in modular computer system
JP2007226582A (en) * 2006-02-24 2007-09-06 Hitachi Ltd Method for managing composition of rack-mounted type device

Similar Documents

Publication Publication Date Title
CA1236943A (en) Method and apparatus for controlling digital voice recording and playback over telephone lines and adapted for use with standard host computers
EP3620992A1 (en) Neural network processor and neural network computation method
CN106534867A (en) Interface apparatus and method of operating an interface apparatus
JPH06342413A (en) Method for constitution of computer bus adaptor circuit without using jumper wire or switch
JP2018500667A (en) Memory activation method and apparatus
CN109389120A (en) A kind of object detecting device based on zynqMP
JPH04154350A (en) System configuration recognizing system
JPH05274213A (en) Memory interface device
CN109040483B (en) Call center IVR flow determination method, system, equipment and storage medium
CN108073709A (en) A kind of operating method of data record, device, equipment and storage medium
CN110824963A (en) Control device in multimedia equipment cluster
JPH08314846A (en) Information processing system capable of connecting multiple kinds of devices to one mounting position
CN104123010A (en) Method for processing KVM equipment channel memory function
CN112286468B (en) Access control method and device of storage device and electronic equipment
CN212322643U (en) Medicine position prompting equipment and system for medicine storage cabinet and medicine storage cabinet
CN107728517B (en) Universal intermediate frequency signal processing method based on embedded ARM
CN114792136B (en) Superconducting quantum computation controller and cluster circuit with same
JPS58200363A (en) Input and output control system of virtual system
CN114968897A (en) Communication method, network equipment and storage medium
JPH0625963B2 (en) Display system
JP2000022820A (en) Traffic collection system
JP2613963B2 (en) Data input / output device
JPH11161304A (en) Programmable controller
CN112394993A (en) Half-precision floating point to short shaping instruction processing device and method and related product
CN112394997A (en) Eight-bit shaping to half-precision floating point instruction processing device and method and related product