JPH04142636A - Execution history display method - Google Patents
Execution history display methodInfo
- Publication number
- JPH04142636A JPH04142636A JP2266731A JP26673190A JPH04142636A JP H04142636 A JPH04142636 A JP H04142636A JP 2266731 A JP2266731 A JP 2266731A JP 26673190 A JP26673190 A JP 26673190A JP H04142636 A JPH04142636 A JP H04142636A
- Authority
- JP
- Japan
- Prior art keywords
- trace memory
- video signal
- trace
- memory
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 230000003111 delayed effect Effects 0.000 claims description 12
- 230000006870 function Effects 0.000 abstract 1
- 230000004044 response Effects 0.000 abstract 1
- 239000012536 storage buffer Substances 0.000 description 6
- 239000000700 radioactive tracer Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置のトレース方式に関し、特にト
レース中の情報を即時にビットマツプで可視表示する実
行履歴表示方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a tracing method for a data processing device, and more particularly to an execution history display method for immediately visually displaying information being traced as a bitmap.
従来、この種のトレーサでは、トレースメモリへの格納
中にはCRTへの表示は行わず、トレース終了後にトレ
ースメモリ表示コマンドを実行することにより、CRT
への表示を行っていた。Conventionally, this type of tracer does not display data on the CRT while storing data in the trace memory, but instead displays data on the CRT by executing a trace memory display command after the trace is completed.
was displayed.
上述した従来の技術では、トレース中にCRTへの表示
を行っていないため、長時間トレースを行ったとき、ト
レースを終了するまでトレースの状況が判らないという
欠点があった。In the above-mentioned conventional technology, since no display is performed on the CRT during tracing, there is a drawback that when tracing is performed for a long time, the status of the tracing cannot be known until the tracing is finished.
本発明の実行履歴表示方式は、1ビットがトレース対象
となる1アドレスに対応した即時トレースメモリと、前
記即時トレースメモリと同一容量の遅延トレースメモリ
と、データ処理装置から受け取ったアドレスに対応した
前記即時トレースメモリ上の1ビットに“1″をセット
する即時トレースメモリ更新手段と、一定時間間隔で前
記即時トレースメモリの内容を前記遅延トレースメモリ
に転送する転送手段と、前記即時トレースメモリの内容
と前記遅延トレースメモリの内容とを読み出して合成し
ビデオ信号に変換するビデオ信号変換手段と、前記ビデ
オ信号変換手段からビデオ信号を受け取って前記即時ト
レースメモリと前記遅延トレースメモリとの内容の相違
を輝度の違いで識別できるように可視表示する表示手段
とを備える。The execution history display method of the present invention includes an immediate trace memory in which 1 bit corresponds to one address to be traced, a delayed trace memory having the same capacity as the immediate trace memory, and a delay trace memory in which one bit corresponds to an address to be traced. immediate trace memory update means for setting one bit on the immediate trace memory to "1"; transfer means for transferring the contents of the immediate trace memory to the delayed trace memory at fixed time intervals; video signal converting means for reading and combining the contents of the delayed trace memory and converting the same into a video signal; and display means for visually displaying the information so that the difference can be identified.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
本発明の一実施例を示す第1図を参照すると、データ処
理装置1、トレーサ2、アドレス格納バッファ21、即
時トレースメモリ更新手段22、即時トレースメモリ2
3、遅延トレースメモリ24、転送手段25、ビデオ信
号変換手段26、CRT3から構成される。また、デー
タ処理装置1はCPU11、制御メモリ12、主記憶1
3から構成される。Referring to FIG. 1 showing one embodiment of the present invention, a data processing device 1, a tracer 2, an address storage buffer 21, an immediate trace memory updating means 22, an immediate trace memory 2
3, a delay trace memory 24, a transfer means 25, a video signal conversion means 26, and a CRT 3. Further, the data processing device 1 includes a CPU 11, a control memory 12, a main memory 1
Consists of 3.
データ処理装置1において、主記憶13上には一連の機
械語命令列で構成されたプログラムが格納されている。In the data processing device 1, a program consisting of a series of machine language instructions is stored in the main memory 13.
CPUI 1は主記憶13から機械語命令を一命令ずつ
読み出し解読して、機械語命令をこの機械語命令に対応
した制御メモリ12上のファームウェア命令の指示に従
って実行するとともに、実行したファームウェア命令の
制御メモリ12上におけるアドレスを順次トレーサ2に
送出する。トレーサ2では、CPUIIから受け取った
ファームウェア命令のアドレスをアドレス格納バッファ
21に一旦格納する。ここで、アドレス格納バッファ2
1に格納されたファームウェア命令アドレスは、即時ト
レースメモリ23上の1ビットに対応している。従って
、アドレス格納バッファ21に格納されたファームウェ
ア命令アドレスの下位3ビットを除いた部分が即時トレ
ースメモリ23上のバイトアドレスに対応する。また、
アドレス格納バッファ21に格納されたファームウェア
命令アドレスの下位3ビットがトレースメモリ23上の
1バイト内のビット位置、即ち値0が最上位ビットに対
応し、値7が最下位ビットに対応する。即時トレースメ
モリ更新手段22はファームウェア命令アドレスに対応
した即時トレースメモリ23上の1バイトを読み出し、
ファームウェア命令アドレスの下位3ビットに対応した
ビット位置に“1″をセットして、即時トレースメモリ
23上の元の位置に書き戻す、即時トレースメモリ23
の更新とは非同期に、転送手段25は周期的に一定の時
間間隔を空けて、即時トレースメモリ23の内容を遅延
トレースメモリ24に転送している。ビデオ信号変換手
段26は常に即時トレースメモリ23と遅延トレースメ
モリ24とを走査しており、即時トレースメモリ23の
先頭及び遅延トレースメモリ24の先頭から順次データ
を取り出し、ビデオ信号に変換してCRT3へ送り出す
、このとき、即時トレースメモリ23及び遅延トレース
メモリ24上の1ビットはCRTB上の1ドツトに対応
しており、即時トレースメモリ23及び遅延トレースメ
モリ24上の1ビットの値が何れも“0”の時は表示せ
ず、何れも“1”のときは通常の明るさで表示し、即時
トレースメモリ23上の1ビットのみ“1”の時は輝度
を上げて明るく表示する様にビデオ信号に変換する。C
RT3は受け取ったビデオ信号をデイスプレィ上に表示
する。The CPU 1 reads machine language instructions one by one from the main memory 13, decodes them, executes the machine language instructions according to the instructions of the firmware instructions on the control memory 12 corresponding to the machine language instructions, and also controls the executed firmware instructions. The addresses on the memory 12 are sequentially sent to the tracer 2. The tracer 2 temporarily stores the address of the firmware instruction received from the CPU II in the address storage buffer 21. Here, address storage buffer 2
The firmware instruction address stored at 1 corresponds to 1 bit on the immediate trace memory 23. Therefore, the part of the firmware instruction address stored in the address storage buffer 21 excluding the lower three bits corresponds to the byte address on the immediate trace memory 23. Also,
The lower three bits of the firmware instruction address stored in the address storage buffer 21 are the bit positions within one byte on the trace memory 23, that is, the value 0 corresponds to the most significant bit, and the value 7 corresponds to the least significant bit. The instant trace memory update means 22 reads one byte on the instant trace memory 23 corresponding to the firmware instruction address,
An immediate trace memory 23 that sets "1" in the bit position corresponding to the lower three bits of the firmware instruction address and writes it back to the original location on the immediate trace memory 23.
Asynchronously with the update of , the transfer means 25 periodically transfers the contents of the immediate trace memory 23 to the delayed trace memory 24 at fixed time intervals. The video signal conversion means 26 constantly scans the immediate trace memory 23 and the delayed trace memory 24, and sequentially extracts data from the beginning of the immediate trace memory 23 and the beginning of the delayed trace memory 24, converts it into a video signal, and sends it to the CRT 3. At this time, 1 bit on the immediate trace memory 23 and the delayed trace memory 24 corresponds to 1 dot on the CRTB, and the value of the 1 bit on the immediate trace memory 23 and the delayed trace memory 24 is "0". ”, the video signal is not displayed, when both are “1”, it is displayed at normal brightness, and when only 1 bit in the instant trace memory 23 is “1”, the brightness is increased and the video signal is displayed brightly. Convert to C
RT3 displays the received video signal on the display.
以上の処理により、トレースを中断する事なく、トレー
ス中にその状況が逐次CRT画面上に表示される。ここ
で、最新のトレースデータは輝度をあげて明るく表示さ
れ、一定時間経過後に通常の明るさで表示される6なお
、輝度に代替えして色表示を異ならせても同様に実施で
きる。With the above processing, the status is sequentially displayed on the CRT screen during tracing without interrupting the tracing. Here, the latest trace data is displayed brightly with increased brightness, and after a certain period of time has passed, it is displayed with normal brightness.6 Note that the same implementation can be performed by changing the color display instead of the brightness.
以上説明したように本発明によれば、トレース中にその
状況を逐次輝度あるいは色を変えて可視表示することに
より、データ処理装置のランダムシーゲンス試験等の試
験プログラム実行中にファームウェアのどの命令が実行
されているかが見えて、試験プログラム実行によるファ
ームウェアのl1ll羅度の進行度合が判る。As explained above, according to the present invention, by visually displaying the status by sequentially changing the brightness or color during tracing, which firmware commands are executed during the execution of a test program such as a random sequence test of a data processing device. You can see whether the test program is being executed, and you can see the progress of the firmware as a result of executing the test program.
第1図は本発明の一実施例を示す構成図である。
1・・・データ処理装置、11・・・CPU、12・・
・制御メモリ、13・・・主記憶、2・・・トレーサ、
21・・アドレス格納バッファ、22・・・即時トレー
スメモリ更新手段、23・・・即時トレースメモリ、2
4・・・遅延トレースメモリ、
25・・・転送手段、
26・・・ビ
デオ信号変換手段、
3・・・CRT。FIG. 1 is a block diagram showing an embodiment of the present invention. 1...Data processing device, 11...CPU, 12...
・Control memory, 13... Main memory, 2... Tracer,
21...Address storage buffer, 22...Immediate trace memory update means, 23...Immediate trace memory, 2
4... Delay trace memory, 25... Transfer means, 26... Video signal conversion means, 3... CRT.
Claims (1)
た即時トレースメモリと、 前記即時トレースメモリと同一容量の遅延トレースメモ
リと、 データ処理装置から受け取ったアドレスに対応した前記
即時トレースメモリ上の1ビットに“1”をセットする
即時トレースメモリ更新手段と、 一定時間間隔で前記即時トレースメモリの内容を前記遅
延トレースメモリに転送する転送手段と、 前記即時トレースメモリの内容と前記遅延トレースメモ
リの内容とを読み出して合成しビデオ信号に変換するビ
デオ信号変換手段と、 前記ビデオ信号変換手段からビデオ信号を受け取って前
記即時トレースメモリと前記遅延トレースメモリとの内
容の相違を輝度の違いで識別できるように可視表示する
表示手段と、 を備えることを特徴とする実行履歴表示方式。 2、前記表示手段が前記内容の相違を輝度の違いで識別
できるように可視表示することに代替し色表示で識別さ
せることを特徴とする請求項1記載の実行履歴表示方式
。[Scope of Claims] An immediate trace memory whose 1.1 bits correspond to one address to be traced; a delayed trace memory with the same capacity as the immediate trace memory; and a delayed trace memory whose 1.1 bit corresponds to an address received from a data processing device. immediate trace memory update means for setting one bit on the trace memory to "1"; transfer means for transferring the contents of the immediate trace memory to the delayed trace memory at fixed time intervals; and the contents of the immediate trace memory and the video signal converting means for reading and combining the contents of the delayed trace memory and converting it into a video signal; An execution history display method comprising: a display means for visually displaying the difference so that it can be identified; and an execution history display method. 2. The execution history display method according to claim 1, wherein the display means uses a color display instead of visually displaying the difference in the content so that the difference can be identified by a difference in brightness.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2266731A JPH04142636A (en) | 1990-10-04 | 1990-10-04 | Execution history display method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2266731A JPH04142636A (en) | 1990-10-04 | 1990-10-04 | Execution history display method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04142636A true JPH04142636A (en) | 1992-05-15 |
Family
ID=17434907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2266731A Pending JPH04142636A (en) | 1990-10-04 | 1990-10-04 | Execution history display method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04142636A (en) |
-
1990
- 1990-10-04 JP JP2266731A patent/JPH04142636A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890015114A (en) | Graphic display device in graphic display system | |
JPH04142636A (en) | Execution history display method | |
JPH08202890A (en) | Plotting device | |
JPS62297975A (en) | Control system for multi-window display | |
US5566313A (en) | Apparatus for controlling the transfer of data | |
JPS63175888A (en) | Display device | |
JPH0375839A (en) | Execution history display system | |
JPS648337B2 (en) | ||
JPH0354357B2 (en) | ||
JPS63188191A (en) | Multiple color pallet control circuit | |
KR0152347B1 (en) | Data access method of video ram | |
JP2506959B2 (en) | Display data processing device | |
JP2540034B2 (en) | Teletext receiver | |
JPS59176833A (en) | Display system | |
JPH058834B2 (en) | ||
JPS63180141A (en) | Debugging system by conversational debugger | |
JPH035755B2 (en) | ||
JPS62175878A (en) | Picture memory writing device | |
JPH0728444A (en) | Method for revising tone of image data | |
JPS5972513A (en) | Nc color display device | |
JPH04308921A (en) | Multiwindow system | |
JPH03105611A (en) | Screen changing system | |
JPH04336598A (en) | Graphic device | |
JPS63208171A (en) | Graphic processor | |
JPS59128628A (en) | Cathode-ray tube display device |