JPH04130657A - Static electricity preventive circuit in integrated circuit - Google Patents
Static electricity preventive circuit in integrated circuitInfo
- Publication number
- JPH04130657A JPH04130657A JP2253971A JP25397190A JPH04130657A JP H04130657 A JPH04130657 A JP H04130657A JP 2253971 A JP2253971 A JP 2253971A JP 25397190 A JP25397190 A JP 25397190A JP H04130657 A JPH04130657 A JP H04130657A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- static electricity
- lead terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005611 electricity Effects 0.000 title claims description 23
- 230000003068 static effect Effects 0.000 title claims description 23
- 230000003449 preventive effect Effects 0.000 title 1
- 230000002265 prevention Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は信号端子から侵入する静電気を電源ライン又は
グランドラインに逃がす集積回路の静電気防止回路に関
する（以下、これを単に静電気防止回路と称する）。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to an anti-static circuit for an integrated circuit that releases static electricity entering from a signal terminal to a power supply line or a ground line (hereinafter, this is simply referred to as an anti-static circuit). .
〈従来の技術〉
この種の静電気防止回路としては第２図に示すような回
路がある。図示例の回路は集積回路のリード端子Ｃに対
して一つずつ設けられているものである。回路構成につ
いて説明すると、電源ラインａとグランドラインｂとの
間には、信号端子に相当するリード端子Ｃを中心として
、ＮＰＮ型のトランジスタ３０ａ 、 ３０ｂが夫々設
けられている。<Prior Art> As an example of this type of static electricity prevention circuit, there is a circuit as shown in FIG. The illustrated circuit is provided one for each lead terminal C of the integrated circuit. To explain the circuit configuration, NPN transistors 30a and 30b are provided between the power supply line a and the ground line b, centering on a lead terminal C corresponding to a signal terminal.
トランジスタ３０ａのベース・エミッタ間は短絡されリ
ード端子Ｃに接続されており、トランジスタ３０ａのコ
レクタは電源ラインａに接続されている。The base and emitter of the transistor 30a are short-circuited and connected to a lead terminal C, and the collector of the transistor 30a is connected to a power supply line a.
一方、トランジスタ３０ｂのベース・エミッタ間は短絡
されグランドラインｂに接続されており、トランジスタ
３０ｂのコレクタはリード端子Ｃに接続されている。On the other hand, the base and emitter of the transistor 30b are short-circuited and connected to the ground line b, and the collector of the transistor 30b is connected to the lead terminal C.
即ち、トランジスタ３０ａ 、３０ｂはダイオードとし
て用いられており、リード端子Ｃに高電圧の静電気が印
加されると、トランジスタ３０ａ 、 ３０ｂの何れか
がパンチスルーを起こし、これにより静電気を電源ライ
ンａ又はグランドラインｂに速やかに逃がして、リード
端子Ｃに接続された図外の信号処理回路には静電気の影
響を与えないようになっている。That is, the transistors 30a and 30b are used as diodes, and when high-voltage static electricity is applied to the lead terminal C, one of the transistors 30a and 30b punches through, thereby discharging the static electricity to the power supply line a or the ground. The static electricity is quickly discharged to line b so that the signal processing circuit (not shown) connected to lead terminal C is not affected by static electricity.
なお、グランドラインｂの基準電位ＧＮＤに対する電源
ラインａの電圧をＶｃｃとして表す一方、トランジスタ
３０ａ 、３０ｂのベース・コレクタ間順方向電圧をＶ
ｂｃとして表すものとする。Note that the voltage of the power supply line a with respect to the reference potential GND of the ground line b is expressed as Vcc, while the forward voltage between the base and collector of the transistors 30a and 30b is expressed as Vcc.
It shall be expressed as bc.
〈発明が解決しようとする課題〉
しかしながら、上記従来例による場合には、静電気に対
する強度が高いものの、リード端子Ｃに印加できる電圧
範囲は（ＣＨＤ−Ｖｂｃ）〜（Ｖｃｃ＋Ｖｂｃ）に規制
しなければならないという欠点がある。即ち、リード端
子Ｃに印加される電圧が（Ｖｃｃ＋Ｖｂｃ）以上である
とするとトランジスタ３０ａのベース・コレクタ間がオ
ン状態となる一方、ＣＧＮＤ−Ｖｂｃ）以下であるとす
るとトランジスタ３０ｂのベース・コレクタ間がオン状
態となり、リード端子Ｃと電源ラインａ又はグランドラ
インｂが短絡状態となり正常な回路動作をしなくなる。<Problems to be Solved by the Invention> However, in the case of the above conventional example, although the strength against static electricity is high, the voltage range that can be applied to the lead terminal C must be regulated to (CHD-Vbc) to (Vcc+Vbc). There is a drawback. That is, if the voltage applied to the lead terminal C is higher than (Vcc+Vbc), the base-collector of the transistor 30a is turned on, while if it is lower than CGND-Vbc, the base-collector of the transistor 30b is turned on. This turns on, and the lead terminal C and the power line a or the ground line b become short-circuited, and the circuit does not operate normally.
本発明は上記欠点を解消するために創案されたものであ
り、その目的とすることろは、信号端子に印加できる電
圧範囲を大幅に拡げることのできる静電気防止回路を提
供することにある。The present invention was devised to eliminate the above-mentioned drawbacks, and its purpose is to provide an antistatic circuit that can significantly expand the voltage range that can be applied to signal terminals.
く課題を解決するための手段〉
本発明にかかる静電気防止回路は、信号端子から侵入す
る静電気を電源ライン又はグランドラインに逃がす回路
であって、信号端子と電源ライン又はグランドラインと
の間には、互いに極性が逆で且つ直列に接続された第１
、第２のダイオードを設けである。Means for Solving the Problems> The static electricity prevention circuit according to the present invention is a circuit that releases static electricity that enters from a signal terminal to a power supply line or ground line, and there is no static electricity between the signal terminal and the power supply line or ground line. , the first one having opposite polarity and connected in series.
, a second diode is provided.
く作用〉
第１のダイオードの順方向電圧をＶｄ、第２のダイオー
ドのブレークダウン電圧ｖｂとし、グランドラインの基
準電位ＧＮＤに対する電源ラインの電圧をＶｃｃとする
。Function> Let the forward voltage of the first diode be Vd, the breakdown voltage vb of the second diode, and the voltage of the power supply line with respect to the reference potential GND of the ground line be Vcc.
電源ラインと信号端子との間に、電源ラインから信号端
子に向けて、第１のダイオードが順方向、第２のダイオ
ードが逆方向に夫々接続されているとすると、信号端子
の電圧が（ＶｃｃｆＶｄ十Ｖｂ）より大きくなったとき
に、信号端子と電源ラインとが短絡状態となる。Assuming that the first diode is connected in the forward direction and the second diode is connected in the reverse direction from the power line to the signal terminal between the power supply line and the signal terminal, the voltage at the signal terminal is (VccfVd 10Vb), the signal terminal and the power supply line become short-circuited.
また、グランドラインと信号端子との間に、信号端子か
らグランドラインに向けて、第１のダイオードが順方向
、第２のダイオードが逆方向に夫々接続されているとす
ると、信号端子の電圧が（ＧＮＤ−Ｖｄ−Ｖｂ）以下と
なったときに、信号端子とグランドラインとが短絡状態
となる。Furthermore, if the first diode is connected in the forward direction and the second diode is connected in the reverse direction from the signal terminal to the ground line between the ground line and the signal terminal, then the voltage at the signal terminal is (GND-Vd-Vb) or less, the signal terminal and the ground line become short-circuited.
〈実施例〉
以下、本発明の静電気防止回路の一実施例を図面を参照
して説明する。第１図は実施例の回路図である。<Example> Hereinafter, an example of the antistatic circuit of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of an embodiment.
図示例の静電気防止回路は、ドライバ用集積回路の内部
に備えられているもので、信号端子に相当するリード端
子Ｃに対して１つずつ設けられている。The illustrated electrostatic prevention circuit is provided inside the driver integrated circuit, and one is provided for each lead terminal C corresponding to a signal terminal.
この回路構成について説明すると、リード端子Ｃと電源
ラインａとの間には、ＮＰＮ型の第１のトランジスタ１
０ａ （第１のダイオードに相当する）と第２のトラ
ンジスタ２０ａ（第２のダイオードに相当する）とが接
続されている。第１のトランジスタ１０ａのベース・エ
ミッタ間は短絡されリード端子Ｃに接続されており、コ
レクタは第２のトランジスタ２０ａのコレクタに接続さ
れている。To explain this circuit configuration, an NPN type first transistor 1 is connected between the lead terminal C and the power supply line a.
0a (corresponding to a first diode) and a second transistor 20a (corresponding to a second diode) are connected. The base and emitter of the first transistor 10a are short-circuited and connected to a lead terminal C, and the collector is connected to the collector of the second transistor 20a.
第２のトランジスタ２０ａのベース・エミッタ間は短絡
され電源ラインａに接続されている。The base and emitter of the second transistor 20a are short-circuited and connected to the power supply line a.
また、リード端子Ｃとグランドラインｂとの間には、Ｎ
ＰＮ型の第１のトランジスタ１０ｂ（第１のダイオード
に相当する）と第２のトランジスタ２０ｂ（第２のダイ
オードに相当する）とが接続されている。第１のトラン
ジスタ１０ｂのベース・エミッタ間は短絡されリード端
子Ｃに接続されており、コレクタは第２のトランジスタ
２０ｂのコレクタに接続されている。第２のトランジス
タ２０ｂのベース・エミッタ間は短絡されグランドライ
ンｂに接続されている。In addition, there is an N between lead terminal C and ground line b.
A PN-type first transistor 10b (corresponding to a first diode) and a second transistor 20b (corresponding to a second diode) are connected. The base and emitter of the first transistor 10b are short-circuited and connected to a lead terminal C, and the collector is connected to the collector of the second transistor 20b. The base and emitter of the second transistor 20b are short-circuited and connected to the ground line b.
なお、第１のトランジスタ１０ａ 、１０ｂについては
共に同じもので、ベース・エミッタ間に相当するダイオ
ードの順方向電圧をＶａとする。また、第２のトランジ
スタ２０ａ 、２０ｂについても共に同しもので、エミ
ッタ・コレクタ間でなだれ降伏が起こる電圧をＢＶｃｅ
ｓとする。Note that the first transistors 10a and 10b are both the same, and the forward voltage of the diode corresponding to the base-emitter is set to Va. The second transistors 20a and 20b are also the same, and the voltage at which avalanche breakdown occurs between the emitter and collector is set to BVce.
Let it be s.
以上のように構成された静電気防止回路では、リード端
子Ｃの電圧が（Ｖｃ ｃ＋Ｖｄ＋ＢＶｃ ｅＳ）より大
きくなったときに、リード端子Ｃと電・源ラインａとが
短絡状態となる。一方、リード端子Ｃの電圧が（Ｖｃ
ｃ−Ｖｄ−ＢＶｃ ｅ、ｓ）より小さくなったときに、
リード端子Ｃとグランドラインｂとが短絡状態となる。In the static electricity prevention circuit configured as described above, when the voltage of the lead terminal C becomes higher than (Vc c + Vd + BVc eS), the lead terminal C and the power source line a become short-circuited. On the other hand, the voltage of lead terminal C is (Vc
When it becomes smaller than c-Vd-BVc e,s),
Lead terminal C and ground line b become short-circuited.
言い換えると、リード端子Ｃに印加できる電圧範囲は（
Ｖｃｃ＋Ｖｄ＋’ＢＶｃｅｓ）から（Ｖｃ ｃ−Ｖｄ−
ＢＶｃ ｅＳ）となる。従って、第２のトランジスタ２
０ａ、２０ｂについて一般的なＩＣの最大定格電圧程度
のＢＶｃ ｅ ｓを有するものに選定すれば、入力電圧
の制限は、ＩＣの最大定格の程度にまで引き上げること
ができる。特に、５ボルト系と１５ボルト系とが混在す
るようなドライバ用集積回路にあっては、非常に大きな
メリットを期待できる。In other words, the voltage range that can be applied to lead terminal C is (
Vcc+Vd+'BVces) to (Vc c-Vd-
BVc eS). Therefore, the second transistor 2
If 0a and 20b are selected to have BVc e s that is approximately the maximum rated voltage of a general IC, the input voltage limit can be raised to the maximum rated voltage of the IC. Particularly, great benefits can be expected for driver integrated circuits in which 5-volt and 15-volt systems coexist.
また、リード端子Ｃから静電気が侵入してきた場合には
、この静電気は可なり高い電圧であるので、第１のトラ
ンジスタ１０ａ、第２のトランジスタ２０ａ、又は第１
のトランジスタ１０ｂ、第２のトランジスタ２０ｂがパ
ンチスルーを起こす。その結果、静電気は電源ラインａ
又はグランドラインｂに速やかに逃がされ、リード端子
Ｃに接続された図外の信号処理回路が静電気により破壊
されるということもない。Furthermore, if static electricity enters from the lead terminal C, this static electricity has a fairly high voltage, so
The transistor 10b and the second transistor 20b cause punch-through. As a result, static electricity is
Alternatively, the static electricity is quickly discharged to the ground line b, and a signal processing circuit (not shown) connected to the lead terminal C is not destroyed by static electricity.
なお、本発明の静電気防止回路は上記実施例に限定され
ず、ＰＮＰ型のトランジスタを用いても良いことは勿論
、トランジスタとツェナーダイオード、ダイオードとツ
ェナーダイオード等を組み合わせたような回路構成であ
っても構わない。It should be noted that the static electricity prevention circuit of the present invention is not limited to the above-mentioned embodiments, and may of course use a PNP type transistor, or may have a circuit configuration such as a combination of a transistor and a Zener diode, a diode and a Zener diode, etc. I don't mind.
〈発明の効果〉
以上、本発明の静電気防止回路による場合には、信号端
子と電源ライン又はグランドラインとの間に、互いに極
性が逆で且つ直列に接続された第１、第２のダイオード
を設けた構成となっているので、信号端子に印加できる
電圧範囲を大幅に拡げることができる。従って、信号端
子に印加される電圧を規制する必要がなくなる上に、ダ
イオードを追加するという簡単な設計変更で良く、回路
の性能アップとコストダウンを推進する上で非常に大き
な意義がある。<Effects of the Invention> As described above, in the case of the electrostatic prevention circuit of the present invention, first and second diodes having opposite polarities and connected in series are connected between the signal terminal and the power supply line or the ground line. With this configuration, the voltage range that can be applied to the signal terminal can be greatly expanded. Therefore, there is no need to regulate the voltage applied to the signal terminal, and a simple design change of adding a diode is sufficient, which is of great significance in improving circuit performance and reducing costs.
第１図は本発明の静電気防止回路の一実施例を説明する
ための図であって、静電気防止回路の回路図である。第
２図は従来の静電気防止回路を説明するための図であっ
て、第１図に対応する図である。
１０ａ 、
２０ａ 、
ａ −・
ｂ ・ ・
Ｃ・ ・
１０ｂ ・・・第１のトランジスタ
２０ｂ ・・・第２のトランジスタ
・電源ライン
・グランドライン
・リード端子FIG. 1 is a diagram for explaining an embodiment of the static electricity prevention circuit of the present invention, and is a circuit diagram of the static electricity prevention circuit. FIG. 2 is a diagram for explaining a conventional static electricity prevention circuit, and corresponds to FIG. 1. 10a, 20a, a-・b・・C・・10b...First transistor 20b...Second transistor/power line/ground line/lead terminal
Claims (2)
ランドラインに逃がす集積回路の静電気防止回路であっ
て、信号端子と電源ライン又はグランドラインとの間に
は、互いに極性が逆で且つ直列に接続された第１、第２
のダイオードを設けてあることを特徴とする集積回路に
おける静電気防止回路。(1) An anti-static circuit for an integrated circuit that releases static electricity that enters from a signal terminal to a power supply line or ground line, where the signal terminal and the power supply line or ground line are connected in series with opposite polarities. 1st and 2nd
An antistatic circuit for an integrated circuit, characterized in that it is provided with a diode.
間を短絡したトランジスタを用いたことを特徴とする請
求項１記載の集積回路における静電気防止回路。(2) The static electricity prevention circuit for an integrated circuit according to claim 1, wherein transistors having emitters and bases shorted are used as the first and second diodes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2253971A JPH04130657A (en) | 1990-09-20 | 1990-09-20 | Static electricity preventive circuit in integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2253971A JPH04130657A (en) | 1990-09-20 | 1990-09-20 | Static electricity preventive circuit in integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130657A true JPH04130657A (en) | 1992-05-01 |
Family
ID=17258479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2253971A Pending JPH04130657A (en) | 1990-09-20 | 1990-09-20 | Static electricity preventive circuit in integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04130657A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602409A (en) * | 1995-07-13 | 1997-02-11 | Analog Devices, Inc. | Bidirectional electrical overstress protection circuit for bipolar and bipolar-CMOS integrated circuits |
| JP2009253059A (en) * | 2008-04-08 | 2009-10-29 | Sanyo Electric Co Ltd | Semiconductor device |
-
1990
- 1990-09-20 JP JP2253971A patent/JPH04130657A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602409A (en) * | 1995-07-13 | 1997-02-11 | Analog Devices, Inc. | Bidirectional electrical overstress protection circuit for bipolar and bipolar-CMOS integrated circuits |
| JP2009253059A (en) * | 2008-04-08 | 2009-10-29 | Sanyo Electric Co Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001244418A (en) | Semiconductor integrated circuit device | |
| JPH03191612A (en) | Overvoltage protecting circuit | |
| US5883540A (en) | Electrostatic protection circuit of an input/output circuit of a semiconductor device | |
| US5786709A (en) | Integrated circuit output driver incorporating power distribution noise suppression circuitry | |
| US4948990A (en) | BiCMOS inverter circuit | |
| US6154082A (en) | Projection device against electrostatic discharges | |
| JPH04130657A (en) | Static electricity preventive circuit in integrated circuit | |
| US5053643A (en) | Integrated circuit including output circuit having input logic controlled by output logic | |
| JPH02215163A (en) | Semiconductor device for integrated circuit protection | |
| EP0276850A2 (en) | Semiconductor integrated circuit device with latch up preventing structure | |
| US5066874A (en) | Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit | |
| JPH08172162A (en) | Semiconductor integrated circuit | |
| JPH07122650A (en) | Semiconductor device | |
| US5379175A (en) | Integrated circuit device having high abnormal voltage detection circuit | |
| US5382837A (en) | Switching circuit for semiconductor device | |
| US5510744A (en) | Control circuit for reducing ground and power bounce from an output driver circuit | |
| JP2002033454A (en) | Semiconductor integrated circuit | |
| JPH0681037B2 (en) | TTL circuit with protection circuit | |
| JPS6312158A (en) | Semiconductor integrated circuit | |
| JPH04213869A (en) | Circuit device for terminal protection use at integrated circuit | |
| JPH06245366A (en) | Overvoltage protective circuit | |
| JPH1074896A (en) | Input surge protective circuit | |
| JP2919751B2 (en) | Semiconductor integrated circuit device | |
| JPH06140499A (en) | Semiconductor integrated circuit | |
| JP2588729Y2 (en) | TTL circuit |